JP2021531415A - 合金化すること及びプラチナ合金をエッチングすることによるプラチナのパターン化 - Google Patents

合金化すること及びプラチナ合金をエッチングすることによるプラチナのパターン化 Download PDF

Info

Publication number
JP2021531415A
JP2021531415A JP2021527030A JP2021527030A JP2021531415A JP 2021531415 A JP2021531415 A JP 2021531415A JP 2021527030 A JP2021527030 A JP 2021527030A JP 2021527030 A JP2021527030 A JP 2021527030A JP 2021531415 A JP2021531415 A JP 2021531415A
Authority
JP
Japan
Prior art keywords
layer
platinum
aluminum
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021527030A
Other languages
English (en)
Other versions
JP7476442B2 (ja
JPWO2020023953A5 (ja
Inventor
マイヤー セバスチャン
リンク ヘルムート
Original Assignee
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテッド filed Critical テキサス インスツルメンツ インコーポレイテッド
Publication of JP2021531415A publication Critical patent/JP2021531415A/ja
Publication of JPWO2020023953A5 publication Critical patent/JPWO2020023953A5/ja
Priority to JP2024033639A priority Critical patent/JP2024072836A/ja
Application granted granted Critical
Publication of JP7476442B2 publication Critical patent/JP7476442B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00539—Wet etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/30—Acidic compositions for etching other metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • G01K7/18—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a linear resistance, e.g. platinum resistance thermometer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/28—Electrolytic cell components
    • G01N27/30—Electrodes, e.g. test electrodes; Half-cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H01L21/244—Alloying of electrode materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Pathology (AREA)
  • Electrochemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Molecular Biology (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

基板（１０１）上にプラチナをパターン化する方法が提供される。基板上にプラチナ層（１０３）が堆積され、プラチナ層の部分的に露出された領域を残して、パターン化されたフォトレジスト層（１０５）が、プラチナ層の上に形成される。プラチナ層（１０３）の部分的に露出された領域の上に、アルミニウム層（１０９）が堆積される。部分的に露出された領域からプラチナを有するアルミニウムで合金（１１１）が形成される。プラチナアルミニウム合金（１１１）は、プラチナ層（１０３）の残っている部分を残してエッチング除去されて、パターン化されたプラチナ層が基板（１０１）上に形成される。好ましくは、パターン化されたフォトレジスト層（１０５）が形成される前に、半導体基板（１０１）上のプラチナ層（１０３）上に薄いハードマスク層（１０７）が堆積される。

Description

本開示は、概して金属薄膜に関し、より詳細には、マイクロ電子デバイス及びセンサにおけるパターン化金属薄膜に関する。
概して薄い膜技術センサは、過酷な環境において長寿命と化学安定性を要し、半導体メタライゼーションのためのプラチナ及び他の同様に比較的不活性な金属からの利点が大きいであろう。これは、ＰＴ１０００測温抵抗体（ＲＴＤ（resistance thermometer device））における抵抗温度係数（ＴＣＲ）のような特殊な物理的性質のような主要な特徴のため、プラチナ、プラチナ金属又は合金、又はかなりの量のプラチナ群金属を備える複合体が必要とされる、マイクロエレクトロニクスセンサ又は同様のデバイスに特に当てはまる。しかしながら、プラチナ及び他の類似の金属の非常に望ましい不活性の質のため、それらをパターン化することが非常に困難となっている。これまで、このようなセンサは、ディスクリート要素として通常販売されている。比較的不活性なＭＥＭＳ材料及びそのためのプロセスを大型の半導体製造業者のためのデジタル及びアナログファブに導入することが難しいため、工業的レベルの製造の点で実際の開発はほとんどなされていない。
プラチナはＰｔＳｉ形成のために半導体産業で用いられているが、アルミニウムや銅のような金属ほど用いられてはいない。触媒挙動があるため、プラチナは、しばしば、ファブ(Fab)において汚染リスクと考えられ、従って、非常に注意深く取り扱われる。従来技術のプラチナパターン化プロセスは、汚染に関して深刻な欠点があり、大量生産ができない。
バイオメディカル又は生物マイクロエレクトロメカニカル（バイオＭＥＭＳ）デバイスへの関心が増している結果、薄膜電極の材料としてのプラチナの重要性が高まっている。固有の腐食性抵抗、良好な電導率、高い生体適合性及び放射線不透過性のため、プラチナは、様々なバイオＭＥＭＳデバイスに適している。プラチナは、コンデンサや熱抵抗器など、多くの応用例にも用いられている。プラチナの不活性のため、プラチナは本質的にパターン化しにくい。これは、とりわけ、損傷又は劣化なしに感知応用例における過酷な条件に耐えることができる厚い膜（＞１００ナノメートル）の場合に当てはまる。
以下は、本開示の一つ又はそれ以上の態様の基本的な理解を提供するために、簡略化した発明の概要を提示する。この概要は、本開示の広範な概観ではなく、本開示の主要な又は重要な要素を識別することも、その範囲を正確に叙述することも意図していない。むしろ、本概要の主な目的は、後に提示されるより詳細な説明の前置きとして、本開示のいくつかの概念を簡略化した形式で提示することである。
本開示の第１の態様によれば、基板上にプラチナをパターン化する方法が提供される。プラチナ層が基板上に堆積され、部分的に露出されたプラチナ層の領域を残して、パターン化されたフォトレジスト層がプラチナ層の上に形成される。プラチナ層の部分的に露出された領域の上に、犠牲アルミニウム層が堆積される。合金が、部分的に露出された領域からのプラチナと共にアルミニウムで形成される。プラチナアルミニウム合金、並びに、合金化されていないアルミニウムは、プラチナ層の残っている部分を残してエッチング除去されて、パターン化されたプラチナ層を基板上に形成する。一実施例において、パターン化されたフォトレジスト層を形成する前に、半導体基板上のプラチナ層上に薄いハードマスク層が堆積される。薄いハードマスク層は、ＳｉＯ２の物理的電気化学的気相成長ＰＥＣＶＤによって形成され得、パターン化されたフォトレジスト層に従って薄いハードマスクをパターン化し、フォトレジスト層を除去するために、ウェットエッチングプロセスを行う。
一実施例において、希釈王水３ＨＣＬ：ＨＮＯ３＋Ｈ２Ｏのウェットエッチ浸漬槽ツールを用いてプラチナアルミニウム合金が除去される。一実施例は、窒素Ｎ２雰囲気でのアルミニウムアニーリングでプラチナを合金化し得る。
更なる実施例において、プラチナアルミニウム合金は、３ＨＣＬ：ＨＮＯ３＋Ｈ２Ｏの希薄エッチング溶液での噴霧エッチングツールを採用するウェットエッチングプロセスを用いて除去される。
別の実施例において、プラチナのアルミニウムとの合金化は、窒素Ｎ２雰囲気中でアニーリングして、プラチナ層の露出された領域にプラチナアルミナイド合金を形成することを含む。
更なる実施例において、アルミニウム層は、プラチナ層及び露出された領域の上にスパッタ堆積される。別の実施例において、プラチナ層は、半導体基板の上にスパッタ堆積される。更に別の実施例において、プラチナ層が堆積する前に、半導体基板の上に接着材層が形成される。接着材層は、アルミニウム酸化物Ａｌ２Ｏ３を含み得る。更に別の実施例において、プラチナ層は４０００ｎｍの厚みを有する。別の実施例において、アルミニウム層は８０００ナノメートルの厚みを有する。更に別の実施例において、薄いハードマスク層がＨＦ又はＢＨＦ中で短い浸漬を行うことによって除去される。
本開示の別の態様によれば、マイクロ電子デバイスが提供される。マイクロ電子デバイスの基板上にプラチナ層が形成され、部分的に露出されたプラチナ層の領域を残して、パターン化されたフォトレジスト層がプラチナ層上に形成される。プラチナ層の部分的に露出された領域の上にアルミニウム層が堆積される。合金が、部分的に露出された領域からのプラチナと共にアルミニウムで形成される。プラチナアルミニウム合金、並びに、合金化されていないアルミニウムは、基板から剥がされ、プラチナ層の残っている部分を残して、基板上にパターン化されたプラチナ層を形成する。一実施例において、プラチナアルミニウム合金は、高度に選択的なウェットエッチ化学物質を用いて除去される。プラチナのアルミニウムとの合金化は、窒素Ｎ２雰囲気中でのアニーリングを含み得る。
更なる本開示の態様において、半導体基板と、基板の頂部表面上のプラチナ電極とを含むマイクロ電子デバイスが提供され、ここで、プラチナ電極が、０．１μｍ又はそれより大きな厚みを有する。プラチナ電極は、０．４μｍ又はそれより大きな厚みを有し得る。一実施例において、プラチナ電極は、０．１μｍ〜ｌμｍ又はそれより大きな範囲の厚みを有する。
本開示の更に別の態様において、電子化学センサが、基板と、基板の頂部表面上のプラチナ電極とを含むマイクロ電子デバイスを含み、プラチナ電極は０．１μｍ又はそれより大きな厚みを有する。
本開示の更に別の態様において、測温抵抗体（ＲＴＤ）が、基板と、基板の頂部表面上のプラチナ電極とを含むマイクロ電子デバイスを含み、プラチナ電極が０．１μｍ又はそれより大きな厚みを有する。
プラチナ層を有するマイクロ電子デバイスの部分断面図であり、形成の例示の方法の連続的段階で示されている。 プラチナ層を有するマイクロ電子デバイスの部分断面図であり、形成の例示の方法の連続的段階で示されている。 プラチナ層を有するマイクロ電子デバイスの部分断面図であり、形成の例示の方法の連続的段階で示されている。 プラチナ層を有するマイクロ電子デバイスの部分断面図であり、形成の例示の方法の連続的段階で示されている。 プラチナ層を有するマイクロ電子デバイスの部分断面図であり、形成の例示の方法の連続的段階で示されている。 プラチナ層を有するマイクロ電子デバイスの部分断面図であり、形成の例示の方法の連続的段階で示されている。 プラチナ層を有するマイクロ電子デバイスの部分断面図であり、形成の例示の方法の連続的段階で示されている。 プラチナ層を有するマイクロ電子デバイスの部分断面図であり、形成の例示の方法の連続的段階で示されている。
形成の例示の方法の図１Ｇに示された工程の後の試験構造の実際のＳＥＭ画像に対するマスクレイアウトを示す。
形成の例示の方法の図１Ｅに示されたＰｔ及びＡｌ合金化工程の後の断面のＳＥＭ画像である。
形成の別の例示の方法のプラチナ試験構造のＳＥＭ上面図画像及び断面である。
形成の更に別の例示の方法に従ったＦＳＩ水銀バッチ酸噴霧エッチツールの均一性改善を示すウェハ検査画像である。 形成の更に別の例示の方法に従ったＦＳＩ水銀バッチ酸噴霧エッチツールの均一性改善を示すウェハ検査画像である。 形成の更に別の例示の方法に従ったＦＳＩ水銀バッチ酸噴霧エッチツールの均一性改善を示すウェハ検査画像である。 形成の更に別の例示の方法に従ったＦＳＩ水銀バッチ酸噴霧エッチツールの均一性改善を示すウェハ検査画像である。 形成の更に別の例示の方法に従ったＦＳＩ水銀バッチ酸噴霧エッチツールの均一性改善を示すウェハ検査画像である。
形成の更なる例示の方法のプロセス段階中に形成されるプラチナアルミナイド合金のＥＤＸグラフである。
形成の更なる例示の方法に従ってプラチナアルミナイド合金を除去するための２つのエッチングプロセスの比較を示す図である。 形成の更なる例示の方法に従ってプラチナアルミナイド合金を除去するための２つのエッチングプロセスの比較を示す図である。
形成の更なる例示の方法の高速熱アニーリング工程の前のプラチナ構造のＳＥＭ上面図画像である。 形成の更なる例示の方法の高速熱アニーリング工程後のプラチナ構造のＳＥＭ上面図画像である。
マイクロ電子デバイスの形成の別の例示の方法に従ったレーザートリミングされたプラチナ構造の画像である。
本発明を添付の図を参照して説明する。図は、一定の縮尺で描かれておらず、単に本発明を例示するために提供されているに過ぎない。本発明の幾つかの態様が、例示のための例示の応用例に関連して以下に記載される。多数の具体的な詳細、関係、及び方法が、本発明の理解を提供するために記載されていることを理解されたい。いくつかの行為が別の順で及び／又は他の行為又は事象と同時に起こり得るので、本発明は図示される行為又は事象の順に限定されない。また、本発明に従った手法を実装するために、図示されるすべての動作又は事象が必要とされるわけではない。
本開示の少なくとも一つの実施例に従って、基板上にプラチナをパターン化する方法が開示される。この実施例において、パターン化されたフォトレジスト層又はマスクが、プラチナの露出領域を残して基板上のプラチナ層の上に形成され、露出されたプラチナは、犠牲金属層と合金化される。犠牲金属は、工業半導体ツールと導電性のある温度でプラチナと容易に合金するように選択され、また、プラチナに対して、及び、結果として生じるプラチナ犠牲金属合金に対して、良好なエッチングを有する。犠牲金属と合金化されたプラチナ、及び犠牲金属層は、プラチナ層の残っている部分を残して基板からエッチングされて、パターン化されたプラチナ層を基板上に形成する。一実施例において、プラチナ犠牲金属合金は、高度に選択的なウェットエッチング化学成分を用いて除去される。
プラチナ膜のための信頼できる工業レベルのＩＣ互換性のパターン形成プロセスはない。以前に企図されたリードパターン化プロセスはすべて、相互汚染が重大な問題につながる可能性がある半導体環境における大量生産に関して重大な欠点を有する。最も顕著な例を以下に述べる。
フォトレジスト上にＰｔを堆積させ（好ましくは負の側壁を用いて）、続いてフォトレジストを取り除くことは、一般的な実験室アプローチであるが、フォトレジストによる深刻なツール汚染のために、集積回路産業では問題外されている。本発明者らは、リフトオフ層として働くためにフォトレジスト以外の犠牲材料を実装したが、犠牲層の側壁における良好なＰｔ段差被覆のためにプロセスを制御することが困難であることを見出した。リフトオフ後のプラチナ突起は、いわゆる「耳」として残される。このプロセスは、米国特許出願番号ＵＳ２０１８／０２０４７６７Ａ１に詳述されている。
１００ｎｍ以上の厚みの膜ではドライエッチングプラチナが困難である。その不活性性のため、プラチナの化学的エッチングはほとんど成されず、従って、プラチナは物理的に（例えば、アルゴンイオンによって）のみエッチングされる。長いエッチング時間と共に、ハードマスクと接着層に対する低い選択性は、側壁再堆積につながる。これにより、ハードマスクを取り除くことが難しくなり、一方、長いオーバーエッチングは、より大きな直径のウェハにわたる均一性が低くなる。また、触媒活性Ｐｔによるエッチツール汚染は、望ましくない副作用を引き起こす。
本発明者らは、エッチング抑制を引き起こす堆積したままのＰｔ表面の局所的に不均一な酸化のために、王水（３：１のＨＣｌ：ＨＮＯ３）中のウェットエッチングプラチナが不均一であることを見出した。一般的なアプローチはこの問題を解決しない。米国特許出願公開番号ＵＳ２０１８／０２０４７３４に詳述されているように、プラチナの頂部に対するアルミニウムの現場堆積によって解決されたとしても、王水は有害であり、反応性の高い化学物質である。浸漬ツール中でエッチングする場合には、プロセス制御性を確保するために混合液を定期的にリフレッシュしなければならない。
本開示の更なる態様によれば、開示される方法及び本明細書に開示される手法は、他の比較的不活性でエッチングしにくい金属をパターン化するために用いることができる。次に、これらの金属と合金化するのに適した犠牲金属が、本明細書で詳述される原理に従って選択される。
本開示の実施例は、プラチナとの合金化のための犠牲金属層としてアルミニウムを利用する。この方法は、ＰｔとＡｌが、２００℃以上から、より好ましくは２５０℃以上から、比較的低温で合金を形成することを利用している。本発明者らは、純粋なＰｔより１００倍速い速さで、そのように形成された合金をエッチングすることを見出した。Ｐｔが消費されると、Ｐｔ−Ａｌインタフェースにわたって、最も優勢な共存位相は、Ｐｔ／ＰｔＡｌ２／Ｐｔ５Ａｌ２１／Ｐｔ８Ａｌ２１／Ａｌである。形成は、拡散制御され、放物線時間依存性に従う。したがって、プラチナを基板底部に迅速に合金するためには、アルミニウム対プラチナの化学量論比が少なくとも１：２であることが必要である。理想的なプラチナとアルミニウムの密度を考慮すると、これは、１：２．２の厚み比率を意味する。
一実施例において、合金化プロセスは、ほとんどのウェットエッチングプロセスと同様に、拡散によって制御される。所与のプロセスは、拡散する材料の量及び持続時間をウェットケミストリの場合よりもはるかに厳密に制御することができるので、高プロセス制御を可能にするので、より良好な特徴サイズ／アスペクト比を提供する。このようにして、この方法は、ソリッドステートウェットエッチングプロセスとして説明することができる。二つの方法が良好に機能することが見出されている。
図１Ａ〜図１Ｇを参照して、本開示の実施例に従った合金化によってプラチナをパターン化する第１の方法を説明する。図１Ａを参照すると、プラチナ構造を形成するためのベースとして基板１０１が用いられる。基板は、ウェハ又はウェハの一部などの半導体構造を含み得、シリコン、ゲルマニウム、又は他の適切な材料からつくられ得る。基板上にパターン化されるプラチナは、抵抗器の形成、コンデンサの形成、センサのための電極の形成、抵抗温度デバイス（ＲＴＤ）の形成、又はメタライゼーションの目的を含むが、これらに限定されない、任意の種々の目的のために用いられ得る。基板１０１はすでに、その上に形成された構造を含み得、従って、完全に平坦でなくてもよい。一実施例において、プラチナは、集積回路の様々な電気的構成要素間で電流を導通するためにパターン化される。代替の実施例において、基板１０１上にプラチナをパターン化した後に他の集積回路構成要素が形成される。
図１Ａをさらに参照すると、接着層１０２が基板１０１の頂部上に堆積される。接着層１０２は、基板への他の層の取り付けを容易にするために用いられ得る。例えば、接着層１０２は、シリコン基板にプラチナを取り付けるために適した材料でつくられ得る。幾つかの実施例において、接着層１０２は、チタン、チタン窒化物、又はチタンタングステンを含む。基板１０１上に接着材層１０２を堆積するために、様々な手法のいずれかを用いることができる。特定の手法は、接着層として用いられる材料のタイプに依存し得る。例えば、接着層は、物理気相成長（ＰＶＤ）、化学気相成長（ＣＶＤ）、電気化学的堆積（ＥＣＤ）、又は他の適切な方法のいずれかを用いて堆積され得る。一例において、接着層１０２は、基板１０１の頂部上にスパッタリングされたチタンの層を含む。接着層の厚みは約１００Åとし得るが、他の実装において、より薄くすることも、より厚くすることもできる。
他の実施例において、接着材層１０２は、例えば、Ｔａ２Ｏ５、ＴａＮ、Ｔｉ０２、又はアルミニウム酸化物から作製されたセラミック層を含み得る。一実施例において、接着材層１０２は、アルミニウム酸化物Ａｌ２Ｏ３の原子層堆積（ＡＬＤ）を含む。一実施例において、接着材層１０２は、約１２．５ナノメートル（１２５Å）の厚さのアルミニウム酸化物を含む。
図１Ａ〜図１Ｇに示す実施例は接着材層１０２の使用を示しているが、他の実施例が接着材層の使用を回避することができる。後者の実施例において、プラチナ構造は、基板１０１の表面上に直接形成され得る。例えば、一実施例において、基板１０１は、サファイア基板（Ａｌ２Ｏ３）であってもよい。この実施例では、中間接着層なしでプラチナ層がサファイア基板上に堆積され得る。代替の実施例において、基板１０１の表面は、表面の接着を改善するためにアルゴンを用いるスパッタエッチプロセスを経る。
再び図１Ａを参照すると、約４００ｎｍ（４ｋÅ）の厚みのプラチナ膜又は層１０３が、１２．５ｎｍ（１２５Å）のＡＬＤアルミニウム酸化物Ａｌ２Ｏ３接着層１０２の頂部上にスパッタ堆積される。幾つかの実施例において、薄いハードマスク層１０７がプラチナ層１０３上に形成される。Ｔｉ、ＴｉＮ、オキシナイトライド、ＳｉＯｘＮｙ又はＳｉ３Ｎ４などの異なる材料を、薄いハードマスク層１０７の形成に用いることができるが、１０ｎｍ〜１００ｎｍの厚みのＰＥＣＶＤ ＳｉＯ２ハードマスクはより良い性能を提供する。フォトレジスト層１０５が、薄いハードマスク１０７の上に形成され、続いて、例えば、フォトリソグラフィ手法によってパターン化され、それによって、フォトレジスト層内にマスクを形成する。例えば、フォトレジスト層１０５は、パターンを形成するために深紫外線（ＤＵＶ）光に晒され得る。実施例において、ｉ線用フォトレジスト１０５が適用され、薄いハードマスク層１０７の頂部上にパターン化される。別の実施例において、光に晒されるフォトレジストの部分がフォトレジスト現像液に不溶性になる（すなわち、フォトレジストの露出されていない部分が溶解する）ネガ型フォトレジストが用いられる。続いて、フォトレジスト現像液によって、露出されていないフォトレジスト層の部分が除去され、露出されたレジストが薄いハードマスクの表面に残る。従って、反転されたパターンを含むレジストマスクが形成される。図１Ａ〜図１Ｇに示す実施例は薄いハードマスク層の使用を図示しているが、他の実施例は薄いハードマスク層１０７の使用を回避することができ、フォトレジスト層１０５は、プラチナ層内に露出領域を残してプラチナ層１０３の表面上に直接的に形成され得る。
図１Ｂを参照すると、フォトレジスト層１０４によって覆われていない（そのため露出している）薄いハードマスク層１０７の部分が除去される。短いウェットエッチングプロセスが、特徴サイズを著しく損なうことなく、薄いハードマスク層１０７上のフォトレジスト層１０５のパターンを再現することが分かっている。本開示の他の実施例において、代わりにドライエッチプロセスが利用される。適切にパターン化された薄いハードマスク層１０７は、プラチナ層内に露出された領域を残す。
図１Ｃを参照すると、或る実施例において、図１Ｂに示したフォトレジスト１０５を取り除いた後、図１Ｃのプラチナ層１０３内の露出領域として示される、部分的に露出されていたプラチナ上にアルミニウム層１０９がスパッタ堆積される。一実施例において、堆積されたアルミニウム層１０９は、０．８μｍ（８ｋÅ）を超える厚みを有する。
図１Ｄを参照すると、窒素Ｎ２雰囲気中での後続のアニーリングが、アルミニウム層１０９に接しているプラチナ層の露出領域においてプラチナアルミニウム合金１１１を形成する。一実施例において、Ｎ２雰囲気中のアニーリングは、３５０℃の温度で２時間行われる。他の実施例において、プラチナをアルミニウムと合金化するアニーリングプロセスは、２５０℃以上の温度で行われる。他の実施例において、アニーリングプロセスは、周囲雰囲気、Ｏ２雰囲気、Ｈ２雰囲気中で行うことができ、又は高減圧アニーリングプロセスとすることもできる。
図３は、図１Ｄで図示したアルミニウムでプラチナを合金化した後の実際の断面の走査型電子顕微鏡（ＳＥＭ）画像である。図３において、薄いハードマスクは可視ではない。
図１Ｅを参照すると、アルミニウム層の合金化されていない領域は、ＨＣｌを用いるウェットエッチプロセスを行うことによって除去される。３７％ＨＣｌの化学エッチャント自体は、プラチナアルミニウム合金プラチナアルミナイドをエッチしない。この除去工程は任意であり、或る実施例において、アルミニウムを剥離するためのウェットエッチプロセスを省略することもできる。
図１Ｆに関して、幾つかの実施例において、プラチナアルミニウム合金１１１は、王水又は３：１のＨＣｌ：Ｈ２Ｏ２などの希釈されたプラチナエッチング化学物質でウェットエッチプロセスを行うことによって、ウェハから剥離される。王水や３：１のＨＣｌ：Ｈ２Ｏ２などのプラチナエッチング化学物質を希釈することにより、プラチナの合金プラチナアルミナイドへの選択性が更に増大する。希釈した場合でも、温度が５０℃以上に上昇した場合には、Ｈ２Ｏ２は０．５％の低さで十分である。従って、図５に記載されるような幾つかのプロセス調整により、本質的に不均一なバッチ噴霧ツールでも、犠牲プラチナアルミニウム合金層１１１を除去（剥離）するために採用することができる。ＦＳＩ ＭｅｒｃｕｒｙやＳｅｍｉｔｏｏｌ ＳＳＴのような噴霧ツールでは、エッチング化学物質は溶解した材料とともに排出される。
図７Ａはウェットエッチ噴霧ツールプロセスを示し、図７Ｂはウェットエッチ浸漬ツールを示す。浸漬ツールウェットエッチプロセスは、相互汚染、並びにエッチング化学成分の経時変化に悩まされる。図２の試験構造のＳＥＭ画像に見られる噴霧パターンは、静的中央噴霧ポストによって噴霧された噴霧化学物質に作用するコリオリ力によるものである。
図１Ｇを参照すると、ハードマスクは、フッ化水素酸ＨＦ又は緩衝フッ化水素酸ＢＨＦ中の短い浸漬によって除去され、これらは両方ともプラチナを攻撃しない。図２は、最終的なプラチナ構造のＳＥＭ画像を示す。
図３において、ハードマスク端部の下の横方向アルミニウム拡散によって与えられる固有のオーバーエッチングが見られる。図２〜図４に示される断面のＴＥＭ及びＳＥＭの画像から、開示される方法がウェットエッチと同様の等方性であることがプラチナ側壁勾配から明らかである。本開示の或る実施例において、ウェットエッチングよりはるかに大きなプロセス制御を可能にする合金化時間と同様に、Ｐｔ：Ａｌの化学量論比によってオーバーエッチングが制御され得る。
図１Ａ〜図１Ｇに関連して記載されたプロセスは、１μｍまでのプラチナ厚みまで検証される。発明者らは、プラチナ・アルミニウムプラチナアルミナイド合金形成の間のハードマスクの湾曲を制御することがますます難しくなってきており、これが、最終的にプラチナ厚みの上限となる可能性があることを見出している。Ａｌ／Ｐｔ／Ａｌサンドイッチ構造又はモート状トポロジーを用いた加工は、更により厚いプラチナ膜を形成することを可能にし得る。また、このプロセスは平坦化を必要としない。ウェットエッチングと同様に、Ａｌの段差被覆性が許容可能である限り、このトポロジーはＰｔＡｌ合金化を阻害しない。発明者らは、１２０°より小さい角度に対してこれがうまくいくことを検証した。
本開示の別の態様に従って、基板上にプラチナをパターン化する第２の方法を説明する。プラチナ構造を形成するためのベースとしては、基板が用いられる。基板は、ウェハ又はウェハの一部などの半導体構造を含み得、シリコン、ゲルマニウム、又は他の適切な材料からつくられ得る。基板上にパターン化されるプラチナは、任意の種々の目的のために用いることができる。プラチナ層が基板上に堆積され、アルミニウム層がプラチナ層上に堆積される。一実施例において、アルミニウム層は、ブランケットプラチナウェハの頂部上にインサイチュ堆積される。
アルミニウム層の上にフォトレジスト層が形成され、フォトレジスト層は、フォトリソグラフィ手法によってパターン化されて、フォトレジスト層内にマスクが形成される。或る実施例において、所望のプラチナパターンのネガフォトレジストがウェハに適用される。ネガフォトレジストは、光に晒されるフォトレジストの部分がフォトレジスト現像液に不溶性である（すなわち、フォトレジストの露出されていない部分が溶解する）場合に用いられる。その後、フォトレジスト現像液は、露出されていないフォトレジスト層の部分を除去し、露出されたレジストは犠牲層の表面上に残る。従って、反転パターンを含むレジストマスクが形成される。
アルミニウム層は、プラチナ層の頂部上にＡｌパターンを形成するようにエッチングされる。ドライエッチは汚染の危険性をもたらすので、アルミニウムは、アルミニウム濾過材料、一実施例においてリン酸、酢酸、及び硝酸の混合物、でウェットエッチされる。必要なオーバーエッチのため、これは、プラチナ層（従ってアルミニウム）の厚みに応じて、特徴サイズの低減の幾分の要因となる。レジストを除去した後、プラチナとアルミニウムは、一実施例において酸素雰囲気中で、合金化され、この際、有利な副作用として、露出されたプラチナも酸化される。幾つかの実施例において、プラチナアルミニウム合金は、希釈されたプラチナエッチングウェット化学プロセスを行うことによって除去される。
図６は、形成されたプラチナアルミニウム合金ＰｔＡｌ２のエネルギーＸ線分光法を示す。
開示されたプラチナパターン化プロセスを既存の製造プロセス又はループにシームレスに統合するためには、プラチナ構造形成の前後で接着の問題並びに汚染の問題を考慮しなければならない。プラチナは、ほとんどの表面上で良好に接着しないことが知られている。Ｔｉ及びＡＬＤ堆積Ａｌ２Ｏ３が優れた接着促進剤であることが分かっている。後者は、プラチナとＴｉが約４００℃の温度で始まる合金を形成するので、単一金属プロセスフローに好ましい。プラチナのパターン化プロセスを半導体フローに統合するために、平坦化のためのビアを形成するため、又はパッシベーション層の堆積後にプラチナを開くために、適切な（ドライ）エッチストップ層としてＡｌ２Ｏ３が用いられる。３ｎｍの薄さのＡｌ２Ｏ３層にランディングできるようにし、それから短いウェットエッチで除去できる、特殊な酸素及びアルゴンフリードライエッチが開発されている。このプロセスは、同じく本出願人により出願されているＰＣＴ特許出願番号ＰＣＴ／ＵＳ１９／２４３８１に詳述されている。この能力を説明する試験構造が図４に示されており、ここでは、フォトレジストは側壁再堆積又は重合の兆候を示さない。Ａｌ２Ｏ３／Ｐｔ／Ａｌ２Ｏ３のサンドイッチにより、ＩＣ製造のあらゆる段階においてプラチナメタライゼーションの汚染のない統合が可能となる。接着に関しては、本開示の幾つかの実施例に従ったパターン化プラチナ膜が、スコッチテープ試験に合格し、強い力で表面が擦られた場合でも接着損失をほとんど又は全く示さなかった。
下記記載及び特許請求の範囲にわたって、特定のシステム構成要素を指すために一定の用語が用いられている。異なる企業は、異なる名称で構成要素を参照し得る。本明細書は、機能ではなく名称の異なる構成要素同士を区別することは意図していない。これ以降の説明及び請求項において、「含んでいる（including及びcomprising）」という用語はオープンエンド方式で用いられており、「〜を含んでいるが、これに限定されない」を意味すると解釈されるべきである
本発明の種々の実施例を上述してきたが、これらは例示のためにのみ提示されたものであり、制約として提示されたものではないことを理解されたい。異なる例の様々な要素を組み合わせて、本発明の異なる態様を提供することができる。本明細書に記載された開示に従って、開示された実施例に対する多数の変更が、本発明の趣旨又は範囲を逸脱することなく成され得る。したがって、本発明の幅及び範囲は、上述の実施例の任意のいずれにおいても限定されるべきではない。そうではなく、本発明の範囲は、以下の特許請求の範囲及びそれらの均等物に従って定義されるべきである。

Claims (32)

  1. プラチナをパターン化する方法であって、
    半導体基板上にプラチナ層を堆積すること、
    前記プラチナ層における露出された領域を残して、パターン化されたフォトレジスト層を前記プラチナ層の上に形成すること、
    前記プラチナ層と前記露出された領域の上にアルミニウム層を堆積すること、
    前記プラチナ層の前記露出された領域においてアルミニウム及びプラチナの合金を形成すること、及び
    前記アルミニウム層と、前記プラチナ層の前記露出された領域における前記合金化されたアルミニウム及びプラチナとをエッチングすることであって、それにより、前記プラチナ層の残っている部分を残して、パターン化された前記プラチナ層を前記基板上に形成すること、
    を含む、方法。
  2. 請求項１に記載の方法であって、前記アルミニウム層と前記プラチナ層の前記露出された領域における前記合金化されたアルミニウム及びプラチナとのエッチングが、希王水３ＨＣＬ：ＨＮＯ３＋Ｈ２Ｏエッチャントを用いるウェットエッチ浸漬槽プロセスを含む、方法。
  3. 請求項１に記載の方法であって、前記アルミニウム層と前記プラチナ層の前記露出された領域における前記合金化されたアルミニウム及びプラチナとのエッチングが、３：１のＨＣｌ：Ｈ２Ｏ２の希釈エッチャントを用いるウェットエッチ噴霧ツールプロセスを含む、方法。
  4. 請求項１に記載の方法であって、
    前記パターン化されたフォトレジスト層が形成される前に、前記半導体基板上の前記プラチナ層上に薄いハードマスク層を形成することを更に含む、方法。
  5. 請求項４に記載の方法であって、
    前記薄いハードマスク層が、ＳｉＯ２の物理電気化学的気相成長ＰＥＣＶＤによって形成され、
    前記方法が、
    前記パターン化されたフォトレジスト層に従って前記薄いハードマスクをパターン化するため及び前記フォトレジスト層を除去するために、ウェットエッチングを実施すること、
    を更に含む、方法。
  6. 請求項１に記載の方法であって、前記プラチナ層及び前記露出された領域の上に前記アルミニウム層を堆積することが、スパッタ堆積プロセスを実施することを含む、方法。
  7. 請求項１に記載の方法であって、前記プラチナ層の前記露出された領域においてアルミニウム及びプラチナの合金を形成することが、前記プラチナ層における前記露出された領域において前記合金を形成するために窒素雰囲気中でのアニーリングを含む、方法。
  8. 請求項１に記載の方法であって、前記プラチナ層を堆積する前に、前記半導体基板の上に接着材層を形成することを更に含む、方法。
  9. 請求項８に記載の方法であって、前記接着材層がアルミニウム酸化物Ａｌ２Ｏ３を含む、方法。
  10. 請求項１に記載の方法であって、前記基板上に前記プラチナ層を堆積することが、スパッタ堆積プロセスを実施することを含む、方法。
  11. 請求項１０に記載の方法であって、前記プラチナ層が０．４μｍの厚みを有する、方法。
  12. 請求項６に記載の方法であって、前記アルミニウム層が０．８μｍ又はそれ以上の厚みを有する、方法。
  13. 請求項５に記載の方法であって、ＨＦ又はＢＨＦ中で短時間浸漬を行うことによって前記薄いハードマスク層を除去することを更に含む、方法。
  14. プラチナをパターン化する方法であって、
    半導体基板の上に接着材層を堆積すること、
    前記半導体基板上にプラチナ層をスパッタ堆積すること、
    前記プラチナ層における露出された領域を残して、パターン化されたフォトレジスト層を前記プラチナ層上に形成すること、
    前記プラチナ層及び前記露出された領域上に、アルミニウム層をスパッタ堆積すること、
    窒素雰囲気中でアニーリングすることにより前記プラチナ層の前記露出された領域においてアルミニウム及びプラチナの合金を形成して、前記プラチナ層の前記露出された領域においてＰｔＡｌ２合金を形成すること、及び
    希王水３ＨＣＬ：ＨＮＯ３＋Ｈ２Ｏエッチャントを用いるウェットエッチ浸漬槽プロセスを行うことによって、前記アルミニウム層と前記プラチナ層の前記露出された領域における前記合金化されたアルミニウム及びプラチナとをエッチングすることであって、それにより前記プラチナ層の残っている部分を残して、パターン化されたプラチナ層を前記基板上に形成すること、
    を含む、方法。
  15. 請求項１４に記載の方法であって、
    前記パターン化されたフォトレジスト層に従って薄いハードマスクをパターン化するため及び前記フォトレジスト層を除去するためにウェットエッチを行うことにより、前記パターン化されたフォトレジスト層が形成される前に前記半導体基板上の前記プラチナ層上に前記薄いハードマスク層を形成することを更に含む、方法。
  16. 請求項１４に記載の方法であって、前記薄いハードマスク層が、ＳｉＯ２の物理的電気化学的気相成長ＰＥＣＶＤによって形成される、方法。
  17. 請求項１５に記載の方法であって、前記薄いハードマスク層が、ＨＦ又はＢＨＦ中で短時間浸漬を行うことによって除去される、方法。
  18. 請求項１４に記載の方法であって、前記プラチナ層が０．４μｍの厚みを有し、前記アルミニウム層が０．８μｍの厚みを有する、方法。
  19. プラチナをパターン化する方法であって、
    半導体基板上にプラチナ層を堆積すること、
    前記プラチナ層において露出された領域を残して、前記プラチナ層の上にパターン化されたフォトレジスト層を形成すること、
    前記プラチナ層及び前記露出された領域の上にアルミニウム層を堆積すること、
    前記プラチナ層の前記露出された領域においてＰｔＡｌ２合金を形成するため、窒素雰囲気中でアニーリングすることにより前記プラチナ層の前記露出された領域においてアルミニウム及びプラチナの合金を形成すること、
    ３：１のＨＣｌ：Ｈ２Ｏ２の希薄エッチャントを用いてウェットエッチ噴霧ツールプロセスを行うことにより、前記プラチナ層の前記露出された領域において前記アルミニウム層と前記合金化されたアルミニウム及びプラチナとをエッチングし、それにより、パターン化された前記プラチナ層を前記基板上に形成するように前記プラチナ層の残っている部分が残されること、
    を含む、方法。
  20. 請求項１９に記載の方法であって、
    前記パターン化されたフォトレジスト層に従って薄いハードマスクをパターン化するため及び前記フォトレジスト層を除去するためにウェットエッチングを行うことによって、前記パターン化されたフォトレジスト層が形成される前に前記半導体基板上の前記プラチナ層上に前記薄いハードマスク層を形成することを含む、方法。
  21. 請求項２０に記載の方法であって、前記プラチナ層が、スパッタ堆積プロセスによって堆積され、０．４μｍの厚みを有し、前記アルミニウム層が、スパッタ堆積プロセスによって堆積され、０．８μｍの厚みを有する、方法。
  22. 請求項２０に記載の方法であって、
    半導体基板上にプラチナ層を堆積すること、
    前記プラチナ層の上にアルミニウム層を堆積すること、
    前記アルミニウム層における露出された領域を残して、パターン化されたフォトレジスト層を前記アルミニウム層の上に形成すること、
    ウェットエッチングプロセスを行うことにより、前記アルミニウム層の前記露出された領域をエッチングすること、
    前記フォトレジスト層を除去すること、
    酸素雰囲気において、前記アルミニウム層の前記露出された領域においてプラチナ及びアルミニウムの合金を形成すること、及び
    希釈プラチナエッチング化学エッチャントを用いてウェットエッチプロセスを行うことによって前記合金化されたアルミニウム及びプラチナをエッチングすることであって、それによって前記プラチナ層の残っている部分を残して、パターン化されたプラチナ層を前記基板上に形成すること、
    を含む、方法。
  23. 請求項２２に記載の方法であって、前記アルミニウム層の前記露出された領域をエッチングするための前記ウェットエッチプロセスが、リン酸を含むエッチャント材料を用いる、方法。
  24. 請求項２２に記載の方法であって、前記合金化されたアルミニウム及びプラチナをエッチングするために希薄プラチナエッチング化学エッチャントを用いる前記ウェットエッチプロセスが、３：１のＨＣｌ：Ｈ２Ｏ２の希薄エッチャントを用いるウェットエッチ噴霧ツールプロセスである、方法。
  25. 請求項２２に記載の方法であって、前記合金化されたアルミニウム及びプラチナをエッチングするための希釈されたプラチナエッチング化学エッチャントを用いる前記ウェットエッチプロセスが、希釈された王水３ＨＣＬ：ＨＮＯ３＋Ｈ２Ｏエッチャントを用いるウェットエッチ浸漬槽プロセスである、方法。
  26. マイクロ電子デバイスであって、
    半導体基板、及び
    前記基板の頂部表面上のプラチナ電極、
    を含み、
    前記プラチナ電極が０．１μｍに等しいかそれより大きい厚みを有する、
    マイクロ電子デバイス。
  27. 請求項２６に記載のマイクロ電子デバイスであって、前記プラチナ電極が０．４μｍに等しいかそれより大きい厚みを有する、マイクロ電子デバイス。
  28. 請求項２６に記載のマイクロ電子デバイスであって、前記プラチナ電極が、０．１μｍ〜ｌμｍの範囲の厚みを有する、マイクロ電子デバイス。
  29. 電子化学センサであって、請求項２６に記載のマイクロ電子デバイスを含む電子化学センサ。
  30. 測温抵抗体（ＲＴＤ）であって、請求項２６に記載のマイクロ電子デバイスを含む、抵抗温度計デバイス。
  31. マイクロ電子デバイスを形成する方法であって、
    頂部表面を有する基板を提供すること、
    前記基板の前記頂部表面上に第１の金属の層を形成すること、
    前記第１の金属の層において露出された領域を残して、パターン化されたフォトレジスト層を前記第１の金属の層上に形成すること、
    前記第１の金属の層における前記露出された領域の上に第２の金属の層を形成すること、
    前記第１の金属の層の前記露出された領域において前記第１金属及び前記第２の金属の合金を形成すること、及び
    前記第１の金属の層と、前記合金化された第１及び第２の金属の層とを、前記第１の金属の層の前記露出された領域においてエッチングすることであって、それによって前記第１の金属の層の残っている部分を残して、第１の金属のパターン化された層を前記基板上に形成すること、
    を含み、
    前記第１の金属が不活性金属であり、前記第２の金属が、前記不活性金属とともにエッチング可能合金を容易に形成する金属であり、
    前記エッチング可能合金が、前記不活性金属よりもエッチングに対する感受性が大きい、
    方法。
  32. 請求項３１に記載の方法であって、前記第１の金属の層と前記合金化された第１及び第２の金属とをエッチングすることが、選択的ウェットエッチプロセスで行われる、方法。
JP2021527030A 2018-07-27 2019-07-29 合金化すること及びプラチナ合金をエッチングすることによるプラチナのパターン化 Active JP7476442B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024033639A JP2024072836A (ja) 2018-07-27 2024-03-06 マイクロ電子デバイス

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862703937P 2018-07-27 2018-07-27
US62/703,937 2018-07-27
US16/523,867 2019-07-26
US16/523,867 US11011381B2 (en) 2018-07-27 2019-07-26 Patterning platinum by alloying and etching platinum alloy
PCT/US2019/043850 WO2020023953A1 (en) 2018-07-27 2019-07-29 Patterning platinum by alloying and etching platinum alloy

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024033639A Division JP2024072836A (ja) 2018-07-27 2024-03-06 マイクロ電子デバイス

Publications (3)

Publication Number Publication Date
JP2021531415A true JP2021531415A (ja) 2021-11-18
JPWO2020023953A5 JPWO2020023953A5 (ja) 2022-08-04
JP7476442B2 JP7476442B2 (ja) 2024-05-01

Family

ID=69178612

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021527030A Active JP7476442B2 (ja) 2018-07-27 2019-07-29 合金化すること及びプラチナ合金をエッチングすることによるプラチナのパターン化
JP2024033639A Pending JP2024072836A (ja) 2018-07-27 2024-03-06 マイクロ電子デバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024033639A Pending JP2024072836A (ja) 2018-07-27 2024-03-06 マイクロ電子デバイス

Country Status (6)

Country Link
US (3) US11011381B2 (ja)
EP (1) EP3830862A4 (ja)
JP (2) JP7476442B2 (ja)
KR (2) KR20240038117A (ja)
CN (1) CN112753093A (ja)
WO (1) WO2020023953A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11011381B2 (en) * 2018-07-27 2021-05-18 Texas Instruments Incorporated Patterning platinum by alloying and etching platinum alloy
CN111945128A (zh) * 2020-08-18 2020-11-17 江苏能华微电子科技发展有限公司 一种提高铂与衬底黏附性的方法及其产品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4868437A (ja) * 1971-12-18 1973-09-18
JPS54137273A (en) * 1978-04-17 1979-10-24 Nec Corp Semiconductor device
JPH11265985A (ja) * 1998-01-08 1999-09-28 Internatl Business Mach Corp <Ibm> エッチング可能な複数金属組成の形成による金属パタ―ニング

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5843539A (ja) 1981-09-08 1983-03-14 Nec Corp 半導体装置
US4740485A (en) * 1986-07-22 1988-04-26 Monolithic Memories, Inc. Method for forming a fuse
DE4402117C2 (de) 1994-01-25 1995-11-23 Siemens Matsushita Components Hochtemperatur-Gassensor und Verfahren zu seiner Herstellung
US6790786B2 (en) * 2002-03-05 2004-09-14 Micron Technology, Inc. Etching processes for integrated circuit manufacturing including methods of forming capacitors
EP1591776A1 (en) 2004-04-30 2005-11-02 Henkel KGaA Gas sensor for the determination of isocyanates using metal oxide semiconductors
WO2008044803A1 (en) 2006-10-13 2008-04-17 Korea Institute Of Science And Technology Method for manufacturing metal structure and carbon nano tube by using immersion plating
JP5865634B2 (ja) * 2011-09-06 2016-02-17 三菱電機株式会社 配線膜の製造方法
EP2709160B1 (en) 2012-09-14 2016-03-30 ATOTECH Deutschland GmbH Method for metallization of solar cell substrates
CA2827946A1 (en) * 2012-09-19 2014-03-19 The Governors Of The University Of Alberta Piezoelectric apparatus for harvesting energy for portable electronics and method for manufacturing same
US10276362B2 (en) 2016-04-29 2019-04-30 Infineon Technologies Ag Method for processing a semiconductor region and an electronic device
US10297497B2 (en) 2017-01-19 2019-05-21 Texas Instruments Incorporated Sacrificial layer for platinum patterning
US10504733B2 (en) 2017-01-19 2019-12-10 Texas Instruments Incorporated Etching platinum-containing thin film using protective cap layer
US10707089B2 (en) 2018-03-27 2020-07-07 Texas Instruments Incorporated Dry etch process landing on metal oxide etch stop layer over metal layer and structure formed thereby
US11011381B2 (en) * 2018-07-27 2021-05-18 Texas Instruments Incorporated Patterning platinum by alloying and etching platinum alloy

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4868437A (ja) * 1971-12-18 1973-09-18
JPS54137273A (en) * 1978-04-17 1979-10-24 Nec Corp Semiconductor device
JPH11265985A (ja) * 1998-01-08 1999-09-28 Internatl Business Mach Corp <Ibm> エッチング可能な複数金属組成の形成による金属パタ―ニング

Also Published As

Publication number Publication date
JP7476442B2 (ja) 2024-05-01
EP3830862A4 (en) 2021-12-29
US11658034B2 (en) 2023-05-23
KR102646859B1 (ko) 2024-03-13
US11011381B2 (en) 2021-05-18
US20200035500A1 (en) 2020-01-30
US20210242029A1 (en) 2021-08-05
CN112753093A (zh) 2021-05-04
KR20240038117A (ko) 2024-03-22
WO2020023953A1 (en) 2020-01-30
JP2024072836A (ja) 2024-05-28
US20230253211A1 (en) 2023-08-10
EP3830862A1 (en) 2021-06-09
KR20210035189A (ko) 2021-03-31

Similar Documents

Publication Publication Date Title
US4220706A (en) Etchant solution containing HF-HnO3 -H2 SO4 -H2 O2
US20230253211A1 (en) Patterning platinum by alloying and etching platinum alloy
US4742025A (en) Method of fabricating a semiconductor device including selective etching of a silicide layer
WO2023169041A1 (zh) 膜层的图形化方法及半导体器件的制备方法
EP3571711B1 (en) Sacrificial layer for platinum patterning
JP3226250B2 (ja) 転写マスク
KR0171137B1 (ko) 메탈층 형성 방법
JPH07321091A (ja) エッチング方法及び配線形成方法
KR100404477B1 (ko) 티타늄과 백금의 멀티레이어를 매스킹 물질로 이용한다공질 실리콘 형성방법
JPH09237567A (ja) 冷陰極素子及びその製造方法
JP3519641B2 (ja) 金配線を有する半導体装置およびその製造方法
JPS6113375B2 (ja)
JP3211287B2 (ja) 半導体装置の製造方法
JPH0837233A (ja) 半導体装置の製造方法
JP2003257980A (ja) 半導体装置の製造方法
JP2001176962A (ja) 半導体装置及び製造方法
JP2001291718A (ja) 半導体装置及びその製造方法
JP2001176961A (ja) 半導体装置及び製造方法
JPH08307036A (ja) 回路のパターニング方法
Spak et al. Etchant solution containing HF-HnO 3-H 2 SO 4-H 2 O 2
JPS6193629A (ja) 半導体装置の製造方法
JPS60210887A (ja) ジヨセフソン接合素子の製造方法
JPS5866350A (ja) 半導体素子の製造方法
JPS63114211A (ja) 半導体装置の製造方法
JPH0555219A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210323

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210127

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210602

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220727

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20220727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20231004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20231121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240306

R150 Certificate of patent or registration of utility model

Ref document number: 7476442

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150