JP2021521625A - 複数のマイクロ発光ダイオードをターゲット基板に転写する方法、アレイ基板及びその表示装置 - Google Patents

複数のマイクロ発光ダイオードをターゲット基板に転写する方法、アレイ基板及びその表示装置 Download PDF

Info

Publication number
JP2021521625A
JP2021521625A JP2020531488A JP2020531488A JP2021521625A JP 2021521625 A JP2021521625 A JP 2021521625A JP 2020531488 A JP2020531488 A JP 2020531488A JP 2020531488 A JP2020531488 A JP 2020531488A JP 2021521625 A JP2021521625 A JP 2021521625A
Authority
JP
Japan
Prior art keywords
substrate
micro leds
bonding contacts
target substrate
micro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020531488A
Other languages
English (en)
Other versions
JP7140315B2 (ja
Inventor
グアン フアン、
グアン フアン、
イージェ フオ、
イージェ フオ、
ファン リウ、
ファン リウ、
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2021521625A publication Critical patent/JP2021521625A/ja
Application granted granted Critical
Publication of JP7140315B2 publication Critical patent/JP7140315B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/8022—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/80224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/80815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/8323—Polychromatic or infrared lamp heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本出願は、複数のマイクロ発光ダイオード（マイクロＬＥＤ）をターゲット基板上に転写する方法を開示する。前記方法は、前記複数のマイクロＬＥＤのアレイを有する第１基板を提供することと、複数のボンディング接点を有するボンディング層を有するターゲット基板を提供することと、前記複数のボンディング接点に電位を印加することと、前記複数のマイクロＬＥＤを、前記電位を有する複数のボンディング接点と整列させることと、前記第１基板における前記複数のマイクロＬＥＤを前記ターゲット基板上に転写することとを含む。

Description

本発明は、表示技術に関し、より詳しくは、複数のマイクロ発光ダイオードをターゲット基板に転写する方法、前記方法により転写された複数のマイクロＬＥＤを有するアレイ基板及び表示装置に関する。
近年、マイクロ発光ダイオード（マイクロＬＥＤ）を含む小型化電気光学機器が提案及び開発されている。マイクロＬＥＤ基盤の表示パネルは、高輝度、高コントラスト比、高速応答、低電力消費の利点がある。マイクロＬＥＤ基盤の表示技術は、スマートフォン及びスマートウォッチを含む表示分野における幅広い用途を見つけている。
一側面において、本発明は、複数のマイクロ発光ダイオード（マイクロＬＥＤ）をターゲット基板上に転写する方法を提供する。前記方法は、前記複数のマイクロＬＥＤのアレイを有する第１基板を提供することと、複数のボンディング接点を含むボンディング層を有するターゲット基板を提供することと、前記複数のボンディング接点に電位を印加することと、前記複数のマイクロＬＥＤを、前記電位を有する複数のボンディング接点と整列させることと、前記第１基板における前記複数のマイクロＬＥＤを前記ターゲット基板上に転写することとを含む。
選択的に、前記複数のマイクロＬＥＤの各々は、マイクロｐｎ接合ダイオードと、前記マイクロｐｎ接合ダイオード上の金属化ブロックとを含み、前記複数のマイクロＬＥＤを前記複数のボンディング接点と整列させることは、前記金属化ブロックを前記電位が印加された前記複数のボンディング接点のうち一つと整列させることを含み、前記金属化ブロックは、前記マイクロｐｎ接合ダイオードと前記複数のボンディング接点のうち一つの間に配置される。
選択的に、前記複数のマイクロＬＥＤを前記複数のボンディング接点と整列させることは、前記第１基板と前記ターゲット基板とを、前記第１基板と前記ターゲット基板とが互いに対向するように配置することと、前記第１基板と前記ターゲット基板とを互いに向かって移動させることとを含む。
選択的に、前記複数のボンディング接点に電位を印加することは、前記第１基板と前記ターゲット基板とを互いに向かって移動中に実行される。
選択的に、前記複数のボンディング接点に電位を印加することは、前記複数のボンディング接点に共通に接続された信号線に前記電位を印加することを含む。
選択的に、前記ターゲット基板は、複数の薄膜トランジスタのアレイを含み、前記複数の薄膜トランジスタの各々は、前記複数のボンディング接点のうち一つに電気的に接続されたドレイン電極と、共通電極に電気的に接続されたソース電極と、ゲート電極とを含み、前記複数のボンディング接点に共通に接続された信号線に前記電位を印加することは、前記複数の薄膜トランジスタの複数のゲート電極に複数のゲート走査信号をそれぞれ印加して、前記複数の薄膜トランジスタをオンにすることと、前記複数の薄膜トランジスタの複数のソース電極に電気的に接続された共通電極に前記電位を印加することによって、前記複数のボンディング接点に前記電位を印加することとを含む。
選択的に、前記第１基板は成長基板である。
選択的に、前記第１基板はフレキシブルキャリア基板であり、前記方法は、成長基板上に前記複数のマイクロＬＥＤを製造することと、前記成長基板における前記複数のマイクロＬＥＤを前記第１基板上に転写することとを更に含む。
選択的に、前記第１基板における前記複数のマイクロＬＥＤを前記ターゲット基板上に転写する前に、前記方法は、前記第１基板における前記複数のマイクロＬＥＤの第１ピッチを、前記第１ピッチが前記ターゲット基板における前記複数のボンディング接点の第２ピッチにマッチするように調整することを更に含む。
選択的に、前記複数のマイクロＬＥＤを前記ターゲット基板上に転写することは、前記複数のマイクロＬＥＤを前記第１基板からデボンディングすることを含む。
選択的に、前記複数のマイクロＬＥＤを前記ターゲット基板上に転写することは、レーザリフトオフによって前記複数のマイクロＬＥＤを前記第１基板からデボンディングすることを含む。
選択的に、前記複数のマイクロＬＥＤを前記ターゲット基板上に転写した後に、前記方法は、前記複数のマイクロＬＥＤをそれぞれ前記複数のボンディング接点に半田付けすることを更に含む。
選択的に、前記複数のマイクロＬＥＤをそれぞれ前記複数のボンディング接点に半田付けすることは、リフロー半田付けによって実行される。
選択的に、前記複数のマイクロＬＥＤをそれぞれ前記複数のボンディング接点に半田付けすることは、レーザの補助による半田付けによって実行される。
選択的に、前記電位は正電位である。
選択的に、前記複数のマイクロＬＥＤを前記ターゲット基板上に転写した後に、前記方法は、前記第１基板を前記ターゲット基板から離れるように移動させることを更に含む。
別の側面において、本発明は、本明細書に記載される方法により転写された複数のマイクロＬＥＤを含むアレイ基板を提供する。
別の側面において、本発明は、本明細書に記載されるアレイ基板を含む表示装置を提供する。
以下の図面は、単に様々な開示された実施例に係る例示目的のための例であり、本発明の範囲を限定することを意図していない。
本開示に係るいくつかの実施例における複数のマイクロ発光ダイオードをターゲット基板に転写するプロセスを示す。 本開示に係るいくつかの実施例におけるターゲット基板における複数のボンディング接点に電位を印加するプロセスを示す。 本開示に係るいくつかの実施例における複数のマイクロ発光ダイオードをターゲット基板に転写するプロセス中の第１基板及びターゲット基板の構造を示す概略図である。 本開示に係るいくつかの実施例における複数のマイクロ発光ダイオードと複数のボンディング接点との電界の補助による整列を示す。 本開示に係るいくつかの実施例における転写方法により転写された複数のマイクロＬＥＤを有するアレイ基板の構造を示す概略図である。
以下の実施例を参照しながら本開示をより具体的に説明することにする。いくつかの実施例の以下の記述は単に例示及び説明の目的のみで本明細書に提示されることに留意されたい。網羅的となること又は開示された正確な形態に限定されることを意図していない。
マイクロ発光ダイオード（マイクロＬＥＤ）表示パネルの製造において、マイクロＬＥＤの各々は、成長基板からターゲット基板に転写されるべきである。表示パネルが数千から数百万個のマイクロＬＥＤを含むことを考慮すると、ピックアンドプレース転写プロセスは非常に時間がかかるため、マイクロＬＥＤ表示パネルの大規模な製造に適していない。ピックアンドプレース転写の改良は、一度に複数のマイクロＬＥＤを転写するための印刷ヘッドを用いることである。それでも、印刷ヘッドを用いて多数のマイクロＬＥＤを転写するプロセスは、複雑過ぎて時間がかかる。さらに、ピックアンドプレース転写又は印刷ヘッドを用いる転写プロセスで、マイクロＬＥＤとターゲット基板におけるボンディング接点の間の不整列が頻発し、表示パネルの欠陥をもたらす。
したがって、本開示は、とりわけ先行技術の制限及び欠点による一つ又は複数の問題を実質的に解消する複数のマイクロ発光ダイオードをターゲット基板に転写する方法、前記方法により転写された複数のマイクロＬＥＤを有するアレイ基板及び表示装置を提供する。一側面において、本開示は、複数のマイクロ発光ダイオードをターゲット基板に転写する方法を提供する。いくつかの実施例において、前記方法は、前記複数のマイクロＬＥＤのアレイを有する第１基板を提供することと、複数のボンディング接点を含むボンディング層を有するターゲット基板を提供することと、前記複数のボンディング接点に電位を印加することと、前記複数のマイクロＬＥＤを、前記電位を有する複数のボンディング接点と整列させることと、前記第１基板における前記複数のマイクロＬＥＤを前記ターゲット基板上に転写することとを含む。
図１Ａ乃至図１Ｆは、本開示に係るいくつかの実施例における複数のマイクロ発光ダイオードをターゲット基板に転写するプロセスを示す。図１Ａを参照すると、いくつかの実施例に係る方法は、第１ベース基板１００上に複数のマイクロＬＥＤ１１のアレイを有する第１基板１を提供することを含む。図１Ｂを参照すると、いくつかの実施例に係る方法は、第２ベース基板２００上に複数のボンディング接点２１０を含むボンディング層２１を有するターゲット基板２を提供することを更に含む。図１Ｃを参照すると、いくつかの実施例に係る方法は、第１基板１とターゲット基板２とを、第１基板１とターゲット基板２とが互いに対向するように配置することと、第１基板１とターゲット基板２とを互いに向かって移動させることとを更に含む。図１Ｄを参照すると、いくつかの実施例に係る方法は、複数のボンディング接点２１０に電位（例えば、図１Ｄで正電荷として示される正電位）を印加することと、複数のマイクロＬＥＤ１１を、前記電位を有する複数のボンディング接点２１０と整列させることとを更に含む。図１Ｅを参照すると、いくつかの実施例に係る方法は、第１基板１における複数のマイクロＬＥＤ１１をターゲット基板２上に転写することを更に含む。図１Ｆを参照すると、いくつかの実施例に係る方法は、第１基板１をターゲット基板２から離れるように移動させることにより、アレイ基板３を形成することを更に含む。アレイ基板３は、複数のボンディング接点２１０に転写された複数のマイクロＬＥＤ１１を含む。
選択的に、複数のボンディング接点２１０に印加される電位は、正電位（例えば、１Ｖより高い、５Ｖより高い、及び１０Ｖより高い）である。選択的に、複数のボンディング接点２１０に印加される電位は、負電位（例えば、−１Ｖより低い、−５Ｖより低い、及び−１０Ｖより低い）である。
本方法において、複数のマイクロＬＥＤ１１と複数のボンディング接点２１０との整列は、ボンディング層２１に印加された電位によって補助される。整列プロセス中、複数のボンディング接点２１０上の電位は複数のマイクロＬＥＤ１１を極化し、これにより複数のボンディング接点２１０と複数のマイクロＬＥＤ１１（現在、極化されている）の間の引力が生成される。前記引力は、整列プロセスの精度及び信頼性を大幅に高め、第１基板１からターゲット基板２への複数のマイクロＬＥＤ１１の非常に効率的で正確な転写を達成する。
いくつかの実施例において、複数のマイクロＬＥＤ１１の各々は、マイクロｐｎ接合ダイオード１１０と、マイクロｐｎ接合ダイオード１１０上の金属化ブロック１２０とを含む。複数のマイクロＬＥＤ１１を複数のボンディング接点２１０と整列させるステップは、金属化ブロック１２０を、前記電位が印加された複数のボンディング接点２１０のうち一つと整列させることを含み、当該整列プロセス中、金属化ブロック１２０は、マイクロｐｎ接合ダイオード１１０と複数のボンディング接点２１０のうち一つの間に配置される。選択的に、ボンディング層２１は、整列プロセス全体にわたって前記電位が印加される。選択的に、複数のボンディング接点２１０に前記電位を印加するステップは、第１基板１とターゲット基板２とを互いに向かって移動中に実行される。選択的に、複数のボンディング接点２１０に前記電位を印加するステップは、第１基板１とターゲット基板２とを互いに向かって移動させるステップの前に実行される。選択的に、複数のボンディング接点２１０に前記電位を印加するステップは、第１基板１とターゲット基板２とを互いに向かって移動させるステップの前に実行され、複数のボンディング接点２１０での電位は、整列プロセスが完了するまで、第１基板１とターゲット基板２とを互いに向かって移動させるステップ全体にわたって維持される。
いくつかの実施例において、マイクロｐｎ接合ダイオード１１０は、スペクトラム内の特定の領域に対応するバンドギャップを有する化合物半導体を含む。選択的に、マイクロｐｎ接合ダイオード１１０は、ＩＩ-ＶＩ材料（例えば、ＺｎＳｅ）又はＩＩＩ-Ｖ窒化物材料（例えば、ＧａＮ、ＡｌＮ、ＩｎＮ、及びそれらの合金）基盤の一つ又は複数の層を含む。選択的に、マイクロｐｎ接合ダイオード１１０は、第１ベース基板１００上に形成される。選択的に、第１ベース基板１００は、成長基板である。選択的に、第１ベース基板１００は、フレキシブルキャリア基板である。選択的に、前記成長基板は、シリコン、ＳｉＣ、ＧａＡｓ、ＧａＮ及びサファイア（Ａｌ２Ｏ３）の一つ又は組み合わせで作られている。選択的に、第１ベース基板１００は、サファイア成長基板であり、マイクロｐｎ接合ダイオード１１０は、ＧａＮで形成される。
いくつかの実施例において、第１基板１は、複数のマイクロＬＥＤ１１において複数の金属化ブロック１２０を有する金属化層１２を含む。選択的に、金属化層１２は、電極層と、オプションとして、バリア層とを含む。一例において、前記電極層は、マイクロｐｎ接合ダイオード１１０のｐドープＧａＮ層にオーミック接触する。選択的に、前記電極層は、Ｎｉ、Ａｕ、Ａｇ、Ｐｄ及びＰｔ等の高仕事関数金属を含む。選択的に、前記電極層は、反射性材料で作られている。選択的に、前記電極層は、透明材料で作られている。前記バリア層は、マイクロｐｎ接合ダイオード１１０への不純物の拡散を防ぐために機能し、例えば、前記ボンディング層からのコンポーネントのマイクロｐｎ接合ダイオード１１０への拡散を防止する。選択的に、前記バリア層は、Ｐｄ、Ｐｔ、Ｎｉ、Ｔａ、Ｔｉ及びＴｉＷを含む。
選択的に、金属化層１２は、約０．１μｍ乃至約２０μｍ、例えば、約０．１μｍ乃至約０．２μｍ、約０．２μｍ乃至約０．５μｍ、約０．５μｍ乃至約１μｍ、約１μｍ乃至約２μｍ、約２μｍ乃至約５μｍ、約５μｍ乃至約１０μｍ、約１０μｍ乃至約１５μｍ、及び約１５μｍ乃至約２０μｍの範囲内の厚さを有する。
様々な適切な材料および様々な適切な製造方法がボンディング層２１を形成するために用いられ得る。適切なボンディング層材料の例は、インジウム、錫、金、銀、モリブデン、アルミニウム、その積層体又は合金を含む。選択的に、ボンディング層２１は、約０．１μｍ乃至約５μｍ、例えば、約０．１μｍ乃至約０．２μｍ、約０．２μｍ乃至約０．５μｍ、約０．５μｍ乃至約１μｍ、約１μｍ乃至約２μｍ、約２μｍ乃至約３μｍ、約３μｍ乃至約４μｍ、及び約４μｍ乃至約５μｍの範囲内の厚さを有する。
いくつかの実施例において、ボンディング層２１に前記電位を印加するステップは、複数のボンディング接点２１０に共通に接続された信号線に前記電位を印加することを含む。図２は、本開示に係るいくつかの実施例におけるターゲット基板における複数のボンディング接点に電位を印加するプロセスを示す。図２を参照すると、複数のボンディング接点２１０に共通に接続された信号線ＳＬを介して複数のボンディング接点２１０に電位Ｖを印加する。一例において、パッシブマトリックスマイクロＬＥＤ表示パネルを作るために、複数のマイクロＬＥＤ１１がターゲット基板に転写される。選択的に、前記電位は、複数のボンディング接点２１０に共通に接続された共通電極信号線を介して複数のボンディング接点２１０に印加される。
図３は、本開示に係るいくつかの実施例における複数のマイクロ発光ダイオードをターゲット基板に転写するプロセス中の第１基板及びターゲット基板の構造を示す概略図である。図３を参照すると、ターゲット基板２は、複数の薄膜トランジスタＴＦＴのアレイを含む。複数の薄膜トランジスタＴＦＴの各々は、複数のボンディング接点２１０のうち一つに電気的に接続されたドレイン電極Ｄと、共通電極２２０に電気的に接続されたソース電極Ｓと、ゲート線ＧＬに電気的に接続されたゲート電極Ｇとを含む。いくつかの実施例において、複数のボンディング接点２１０に共通に接続された信号線に前記電位を印加するステップは、複数の薄膜トランジスタＴＦＴの複数のゲート電極に複数のゲート走査信号をそれぞれ印加して複数の薄膜トランジスタＴＦＴをオンにすることと、複数の薄膜トランジスタＴＦＴの複数のソース電極に電気的に接続された共通電極２２０に前記電位を印加することで複数のボンディング接点２１０に前記電位を印加することとを含む。選択的に、共通電極２２０は、陰極である。
図４Ａ及び図４Ｂは、本開示に係るいくつかの実施例における複数のマイクロ発光ダイオードと複数のボンディング接点との電界の補助による整列を示す。図４Ａを参照すると、複数のボンディング接点２１０のうち一つに前記電位を印加して、複数の金属化ブロック１２０のうち一つを極化する電界Ｅを形成する。電界Ｅは、複数の金属化ブロック１２０のうち一つにおける極化された電荷分布を誘導する。一例において、図４Ａに示す如く、前記電位は、正電位である。電界Ｅは、負電荷が複数の金属化ブロック１２０のうち一つの、複数のボンディング接点２１０のうち一つに近接する第１側に蓄積し、正電荷が複数の金属化ブロック１２０のうち一つの、複数のボンディング接点２１０のうち一つから遠い第２側に蓄積するように、複数の金属化ブロック１２０のうち一つにおける極化された電荷分布を誘導する。負電荷が蓄積されている複数の金属化ブロック１２０のうち一つの前記第１側は、複数のボンディング接点２１０のうち一つに引き付けられる。複数の金属化ブロック１２０のうち一つと複数のボンディング接点２１０のうち一つの間の当該引力により、両者は相互に対して整列される。
図４Ｂを参照すると、複数の金属化ブロック１２０のうち一つと複数のボンディング接点２１０のうち一つとは正確に整列されていない。電界Ｅの分布により、複数の金属化ブロック１２０のうち一つは、複数の金属化ブロック１２０のうち一つを複数のボンディング接点２１０のうち一つに向かって引っ張る第１力Ｆｄと複数の金属化ブロック１２０のうち一つと複数のボンディング接点２１０のうち一つとを相互に対して再整列させる第２力Ｆｃとの２つの力を受ける。
いくつかの実施例において、複数のマイクロＬＥＤ１１をターゲット基板２上に転写するステップは、複数のマイクロＬＥＤ１１を第１基板１からデボンディングすることを含む。様々な適切なデボンディング方法が複数のマイクロＬＥＤ１１を第１基板１からデボンディングするために用いられ得る。いくつかの実施例において、レーザリフトオフプロセスを実行して、複数のマイクロＬＥＤ１１を第１基板１から分離し得る（図１Ｅを参照）。前記レーザリフトオフプロセスは、コリメートされた高エネルギーＵＶレーザビーム（例えば、２６６ｎｍ）を用いる。選択的に、前記レーザリフトオフプロセスは、エキシマレーザリフトオフプロセスである。いくつかの実施例において、化学的リフトオフプロセスを実行して、複数のマイクロＬＥＤ１１を第１基板１から分離し得る。いくつかの実施例において、機械的リフトオフプロセスを実行して、複数のマイクロＬＥＤ１１を第１基板１から分離し得る。いくつかの実施例において、複数のマイクロＬＥＤ１１を第１基板１からデボンディングするステップは、レーザリフトオフプロセス、化学的リフトオフプロセス、及び機械的リフトオフプロセスの一つ又は組み合わせを含む。選択的に、そして、複数のマイクロＬＥＤ１１をバス（例えば、アセトンバス）に浸漬して、複数のマイクロＬＥＤ１１を第１基板１からさらに分離する。
いくつかの実施例において、複数のマイクロＬＥＤ１１をターゲット基板２上に転写した後に、前記方法は、複数のマイクロＬＥＤ１１をそれぞれ複数のボンディング接点２１０に半田付けすることを更に含む。選択的に、複数のマイクロＬＥＤ１１をそれぞれ複数のボンディング接点２１０に半田付けするステップは、リフロー半田付けによって実行される。選択的に、複数のマイクロＬＥＤ１１をそれぞれ複数のボンディング接点２１０に半田付けするステップは、レーザの補助による半田付けによって実行され、当該レーザの補助による半田付けにおいて、レーザ放射が複数のボンディング接点２１０により吸収されることで複数のマイクロＬＥＤ１１をそれぞれ複数のボンディング接点２１０に半田付けする。選択的に、複数のマイクロＬＥＤ１１をそれぞれ複数のボンディング接点２１０に半田付けするステップは、レーザ溶接によって実行される。選択的に、複数のマイクロＬＥＤ１１をそれぞれ複数のボンディング接点２１０に半田付けするステップは、赤外線半田付けによって実行される。
いくつかの実施例において、第１基板１は、成長基板であり、複数のマイクロＬＥＤ１１が直接ターゲット基板２上に転写されて、複数のマイクロＬＥＤ１１を有するアレイ基板が形成される。
いくつかの実施例において、第１基板１は、キャリア基板、例えば、フレキシブルキャリア基板である。したがって、複数のマイクロＬＥＤ１１を第１基板１からターゲット基板２に転写する前に、いくつかの実施例に係る方法は、成長基板上に複数のマイクロＬＥＤ１１を製造することと、前記成長基板における複数のマイクロＬＥＤ１１を第１基板１上に転写することとを更に含む。
いくつかの実施例において、第１基板１における複数のマイクロＬＥＤ１１をターゲット基板２上に転写する前に、前記方法は、第１基板１における複数のマイクロＬＥＤ１１の第１ピッチを、前記第１ピッチがターゲット基板２における複数のボンディング接点２１０の第２ピッチにマッチするように調整することを更に含む。選択的に、第１基板１における複数のマイクロＬＥＤ１１の第１ピッチは、第１基板１（例えば、フレキシブルキャリア基板）を延伸することによって調整される。
別の側面において、本開示は、本明細書に記載される方法により転写された複数のマイクロＬＥＤを有するアレイ基板を提供する。図５は、本開示に係るいくつかの実施例における転写方法により転写された複数のマイクロＬＥＤを有するアレイ基板の構造を示す概略図である。図５を参照すると、いくつかの実施例におけるアレイ基板３は、第２ベース基板２００と、第２ベース基板２００上に複数のボンディング接点２１０を有するボンディング層２１と、複数の金属化ブロック１２０を有しかつボンディング層２１の、第２ベース基板２００から遠い側に位置する金属化層１２と、金属化層１２の、ボンディング層２１から遠い側に位置する複数のマイクロｐｎ接合ダイオード１１０とを含む。
別の側面において、本開示は、本明細書に記載される又は本明細書に記載される方法により製造されるアレイ基板を有する表示装置を提供する。表示装置の適切な例は、電子ペーパー、携帯電話、タブレットＰＣ、テレビ、モニタ、ノートブックコンピュータ、デジタルアルバム、ＧＰＳ等を含むが、これらに限定されない。
本発明の実施例の前述の説明は、例示及び説明の目的で提示されたものである。網羅的となること、又は本発明を開示された正確な形式又は開示された例示的な実施例に限定することを意図したものではない。従って、前述の説明は、限定的なものではなく、説明的なものと見なされるべきである。明らかに、当業者にとって、多様な修正及び変形は自明なものとなる。実施例は、本発明の原理及びその最適形態の実用的な適用を説明するために選択及び記載され、これにより、当業者が本発明の特定用途又は意図される具現方式に適した様々な実施例及び様々な修正を理解できるようにする。本発明の範囲は、ここに添付される特許請求の範囲及びその均等物により定義されることが意図されており、その中で、すべての用語は、特に明記しない限り、その最も広い合理的な意味である。従って、「発明」、「本発明」等の用語は、必ずしも特許請求の範囲を具体的な実施例に限定するものではなく、本発明の例示的な実施例に対する言及は、本発明に対する限定を意味するものではなく、且つこのような限定が推論されるべきではない。本発明は、添付される請求項の精神及び範囲のみにより限定される。なお、これらの請求項は、名詞又は要素の前に「第１」、「第２」等の用語を使用してもよい。このような用語は、命名法として理解されるべきであり、既に具体的な数量が与えられていない限り、このような命名法により修飾される要素の数量に対する限定として解釈されるべきではない。記載された効果及び利点が本発明のすべての実施例に適用されるわけではない。理解すべきことは、当業者は、以下の請求項により限定される本発明の範囲を逸脱せずに、記載された実施例に対する変形を行うことができる。なお、本開示におけるいかなる要素及び構成部品も、当該要素又は構成部品が以下の請求項に明示的に列挙されているか否かを問わず、公衆に捧げることを意図するものではない。

Claims (18)

  1. 複数のマイクロ発光ダイオード（マイクロＬＥＤ）をターゲット基板上に転写する方法であって、
    前記複数のマイクロＬＥＤのアレイを有する第１基板を提供することと、
    複数のボンディング接点を含むボンディング層を有するターゲット基板を提供することと、
    前記複数のボンディング接点に電位を印加することと、
    前記複数のマイクロＬＥＤを、前記電位を有する複数のボンディング接点と整列させることと、
    前記第１基板における前記複数のマイクロＬＥＤを前記ターゲット基板上に転写することと
    を含む方法。
  2. 前記複数のマイクロＬＥＤの各々は、マイクロｐｎ接合ダイオードと、前記マイクロｐｎ接合ダイオード上の金属化ブロックとを含み、
    前記複数のマイクロＬＥＤを前記複数のボンディング接点と整列させることは、前記金属化ブロックを前記電位が印加された前記複数のボンディング接点のうち一つと整列させることを含み、
    前記金属化ブロックは、前記マイクロｐｎ接合ダイオードと前記複数のボンディング接点のうち一つの間に配置される請求項１に記載の方法。
  3. 前記複数のマイクロＬＥＤを前記複数のボンディング接点と整列させることは、
    前記第１基板と前記ターゲット基板とを、前記第１基板と前記ターゲット基板とが互いに対向するように配置することと、
    前記第１基板と前記ターゲット基板とを互いに向かって移動させることと
    を含む請求項２に記載の方法。
  4. 前記複数のボンディング接点に電位を印加することは、前記第１基板と前記ターゲット基板とを互いに向かって移動中に実行される請求項３に記載の方法。
  5. 前記複数のボンディング接点に電位を印加することは、前記複数のボンディング接点に共通に接続された信号線に前記電位を印加することを含む請求項１に記載の方法。
  6. 前記ターゲット基板は、複数の薄膜トランジスタのアレイを含み、
    前記複数の薄膜トランジスタの各々は、前記複数のボンディング接点のうち一つに電気的に接続されたドレイン電極と、共通電極に電気的に接続されたソース電極と、ゲート電極とを含み、
    前記複数のボンディング接点に共通に接続された信号線に前記電位を印加することは、
    前記複数の薄膜トランジスタの複数のゲート電極に複数のゲート走査信号をそれぞれ印加して、前記複数の薄膜トランジスタをオンにすることと、
    前記複数の薄膜トランジスタの複数のソース電極に電気的に接続された共通電極に前記電位を印加することによって、前記複数のボンディング接点に前記電位を印加することと
    を含む請求項５に記載の方法。
  7. 前記第１基板は成長基板である請求項１に記載の方法。
  8. 前記第１基板はフレキシブルキャリア基板であり、
    前記方法は、
    成長基板上に前記複数のマイクロＬＥＤを製造することと、
    前記成長基板における前記複数のマイクロＬＥＤを前記第１基板上に転写することと
    を更に含む請求項１に記載の方法。
  9. 前記第１基板における前記複数のマイクロＬＥＤを前記ターゲット基板上に転写する前に、
    前記第１基板における前記複数のマイクロＬＥＤの第１ピッチを、前記第１ピッチが前記ターゲット基板における前記複数のボンディング接点の第２ピッチにマッチするように調整することを更に含む請求項８に記載の方法。
  10. 前記複数のマイクロＬＥＤを前記ターゲット基板上に転写することは、前記複数のマイクロＬＥＤを前記第１基板からデボンディングすることを含む請求項１に記載の方法。
  11. 前記複数のマイクロＬＥＤを前記ターゲット基板上に転写することは、レーザリフトオフによって前記複数のマイクロＬＥＤを前記第１基板からデボンディングすることを含む請求項１に記載の方法。
  12. 前記複数のマイクロＬＥＤを前記ターゲット基板上に転写した後に、前記複数のマイクロＬＥＤをそれぞれ前記複数のボンディング接点に半田付けすることを更に含む請求項１に記載の方法。
  13. 前記複数のマイクロＬＥＤをそれぞれ前記複数のボンディング接点に半田付けすることは、リフロー半田付けによって実行される請求項１２に記載の方法。
  14. 前記複数のマイクロＬＥＤをそれぞれ前記複数のボンディング接点に半田付けすることは、レーザの補助による半田付けによって実行される請求項１２に記載の方法。
  15. 前記電位は正電位である請求項１に記載の方法。
  16. 前記複数のマイクロＬＥＤを前記ターゲット基板上に転写した後に、前記第１基板を前記ターゲット基板から離れるように移動させることを更に含む請求項１に記載の方法。
  17. 請求項１から請求項１６のいずれか一項に記載の方法により転写された複数のマイクロＬＥＤを含むアレイ基板。
  18. 請求項１７に記載のアレイ基板を含む表示装置。
JP2020531488A 2018-03-14 2018-03-14 複数のマイクロ発光ダイオードをターゲット基板に転写する方法 Active JP7140315B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/078975 WO2019173986A1 (en) 2018-03-14 2018-03-14 Method of transferring a plurality of micro light emitting diodes to a target substrate, array substrate and display apparatus thereof

Publications (2)

Publication Number Publication Date
JP2021521625A true JP2021521625A (ja) 2021-08-26
JP7140315B2 JP7140315B2 (ja) 2022-09-21

Family

ID=67908675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020531488A Active JP7140315B2 (ja) 2018-03-14 2018-03-14 複数のマイクロ発光ダイオードをターゲット基板に転写する方法

Country Status (5)

Country Link
US (1) US11387212B2 (ja)
EP (1) EP3766105A4 (ja)
JP (1) JP7140315B2 (ja)
CN (1) CN110494993B (ja)
WO (1) WO2019173986A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424214B1 (en) * 2019-10-10 2022-08-23 Meta Platforms Technologies, Llc Hybrid interconnect for laser bonding using nanoporous metal tips
TWI740484B (zh) * 2020-05-04 2021-09-21 宏碁股份有限公司 顯示裝置與其製造方法
JP2022000676A (ja) * 2020-06-19 2022-01-04 株式会社ジャパンディスプレイ 表示装置の製造方法
GB2596533B (en) * 2020-06-29 2023-02-15 Plessey Semiconductors Ltd Hybrid microdisplay
US11973054B2 (en) * 2021-05-06 2024-04-30 Stroke Precision Advanced Engineering Co., Ltd. Method for transferring electronic device
CN114141930A (zh) * 2021-11-22 2022-03-04 惠州华星光电显示有限公司 发光二极管的转移方法、发光基板以及显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008516450A (ja) * 2004-10-07 2008-05-15 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． リソグラフィマスクアライメント
US20170062492A1 (en) * 2015-08-31 2017-03-02 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
JP2017050321A (ja) * 2015-08-31 2017-03-09 日亜化学工業株式会社 発光装置の製造方法
JP2017157724A (ja) * 2016-03-02 2017-09-07 デクセリアルズ株式会社 表示装置及びその製造方法、並びに発光装置及びその製造方法
US20170288102A1 (en) * 2016-04-04 2017-10-05 Glo Ab Through backplane laser irradiation for die transfer
JP2017537476A (ja) * 2015-04-01 2017-12-14 ゴルテック．インク マイクロ発光ダイオードの転写方法、製造方法、装置及び電子機器
JP2018501636A (ja) * 2014-10-28 2018-01-18 アナログ ディヴァイスィズ インク 転写印刷方法
JP2018503986A (ja) * 2015-07-14 2018-02-08 ゴルテック．インク マイクロ発光ダイオードの搬送方法、製造方法、マイクロ発光ダイオード装置及び電子機器

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156626A (en) * 1999-02-27 2000-12-05 Philips Electronics North America Corp. Electromigration bonding process and system
AU2002253875A1 (en) * 2001-01-22 2002-09-04 Nanopierce Technologies, Inc. Optical device module and method of fabrication
EP1297373A1 (de) * 2001-04-30 2003-04-02 Infineon Technologies AG Anordnung zur detektion von optischen signalen eines planaren optischen schaltkreises
US6784462B2 (en) * 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
US6927382B2 (en) * 2002-05-22 2005-08-09 Agilent Technologies Optical excitation/detection device and method for making same using fluidic self-assembly techniques
US7476557B2 (en) * 2004-03-29 2009-01-13 Articulated Technologies, Llc Roll-to-roll fabricated light sheet and encapsulated semiconductor circuit devices
US20080047939A1 (en) * 2006-08-25 2008-02-28 Stefan Hummelt Process and apparatus for joining at least two elements
US10123430B2 (en) * 2006-10-17 2018-11-06 Alpha Assembly Solutions Inc. Materials for use with interconnects of electrical devices and related methods
KR101519038B1 (ko) * 2007-01-17 2015-05-11 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프린팅­기반 어셈블리에 의해 제조되는 광학 시스템
CN101521251A (zh) * 2008-02-28 2009-09-02 杭州士兰明芯科技有限公司 一种垂直结构的发光二极管制造方法
US20120119241A1 (en) * 2010-11-17 2012-05-17 Luminus Devices, Inc. Etendue and Light Extraction System and Method
US8653542B2 (en) * 2011-01-13 2014-02-18 Tsmc Solid State Lighting Ltd. Micro-interconnects for light-emitting diodes
WO2012158709A1 (en) * 2011-05-16 2012-11-22 The Board Of Trustees Of The University Of Illinois Thermally managed led arrays assembled by printing
US8791530B2 (en) * 2012-09-06 2014-07-29 LuxVue Technology Corporation Compliant micro device transfer head with integrated electrode leads
CN102969311B (zh) * 2012-11-27 2015-02-11 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US9391042B2 (en) * 2012-12-14 2016-07-12 Apple Inc. Micro device transfer system with pivot mount
US9314930B2 (en) * 2012-12-14 2016-04-19 LuxVue Technology Corporation Micro pick up array with integrated pivot mount
US9520697B2 (en) 2014-02-10 2016-12-13 Soraa Laser Diode, Inc. Manufacturable multi-emitter laser diode
US9698308B2 (en) * 2014-06-18 2017-07-04 X-Celeprint Limited Micro assembled LED displays and lighting elements
EP3271951B1 (en) * 2015-05-21 2019-03-20 Goertek Inc. Transferring method, manufacturing method of micro-led
US10224307B2 (en) 2015-07-14 2019-03-05 Goertek, Inc. Assembling method, manufacturing method, device and electronic apparatus of flip-die
JP6630357B2 (ja) * 2015-08-18 2020-01-15 ゴルテック．インク マイクロ発光ダイオードの修復方法、製造方法、装置及び電子機器
WO2017034268A1 (ko) * 2015-08-21 2017-03-02 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
TWI581355B (zh) * 2015-11-06 2017-05-01 友達光電股份有限公司 轉置微元件的方法
US10068888B2 (en) 2015-12-21 2018-09-04 Hong Kong Beida Jade Bird Display Limited Making semiconductor devices with alignment bonding and substrate removal
US20170215280A1 (en) 2016-01-21 2017-07-27 Vuereal Inc. Selective transfer of micro devices
TWM521008U (zh) * 2016-01-27 2016-05-01 Lite On Technology Corp 車燈裝置及其發光模組
US10121710B2 (en) * 2016-06-14 2018-11-06 Innolux Corporation Methods for manufacturing a display device
WO2018030695A1 (ko) * 2016-08-11 2018-02-15 주식회사 루멘스 엘이디 모듈 및 그 제조방법
KR102631259B1 (ko) * 2016-09-22 2024-01-31 삼성디스플레이 주식회사 디스플레이 장치
US10217729B2 (en) * 2016-09-30 2019-02-26 Intel Corporation Apparatus for micro pick and bond
KR20190019745A (ko) * 2017-08-18 2019-02-27 주식회사 루멘스 발광소자 및 그 제조방법
CN107369647B (zh) * 2017-08-29 2019-08-09 京东方科技集团股份有限公司 一种led阵列基板及其制备方法、显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008516450A (ja) * 2004-10-07 2008-05-15 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． リソグラフィマスクアライメント
JP2018501636A (ja) * 2014-10-28 2018-01-18 アナログ ディヴァイスィズ インク 転写印刷方法
JP2017537476A (ja) * 2015-04-01 2017-12-14 ゴルテック．インク マイクロ発光ダイオードの転写方法、製造方法、装置及び電子機器
JP2018503986A (ja) * 2015-07-14 2018-02-08 ゴルテック．インク マイクロ発光ダイオードの搬送方法、製造方法、マイクロ発光ダイオード装置及び電子機器
US20170062492A1 (en) * 2015-08-31 2017-03-02 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
JP2017050321A (ja) * 2015-08-31 2017-03-09 日亜化学工業株式会社 発光装置の製造方法
JP2017157724A (ja) * 2016-03-02 2017-09-07 デクセリアルズ株式会社 表示装置及びその製造方法、並びに発光装置及びその製造方法
US20170288102A1 (en) * 2016-04-04 2017-10-05 Glo Ab Through backplane laser irradiation for die transfer

Also Published As

Publication number Publication date
JP7140315B2 (ja) 2022-09-21
CN110494993B (zh) 2022-12-16
US20210335752A1 (en) 2021-10-28
EP3766105A1 (en) 2021-01-20
US11387212B2 (en) 2022-07-12
WO2019173986A1 (en) 2019-09-19
CN110494993A (zh) 2019-11-22
EP3766105A4 (en) 2023-08-02

Similar Documents

Publication Publication Date Title
JP7140315B2 (ja) 複数のマイクロ発光ダイオードをターゲット基板に転写する方法
JP6838247B2 (ja) マイクロ発光ダイオードディスプレイパネル及びその製造方法
US10861356B2 (en) Transfer printing substrate and method for producing the same
US10424569B2 (en) Micro light-emitting-diode display panel and manufacturing method thereof
US20180033768A1 (en) Flat panel display formed by self aligned assembly
TW594947B (en) Semiconductor device and method of manufacturing the same
JP2015092570A (ja) 発光装置
KR20200015082A (ko) 마이크로 led 구조체 및 이의 제조방법
KR20210020078A (ko) 반도체 소자 형성 사파이어 기판, 및 상기 반도체 소자 형성 사파이어 기판의 제조 방법, 및 상기 반도체 소자의 전사 방법
US20220068999A1 (en) Micro-led display device and manufacturing method of the same
US11094862B2 (en) Semiconductor device with through holes on bonding parts and bonding method thereof
KR20200015071A (ko) 마이크로 led 전사헤드
US20230109528A1 (en) Micro-led display device
Pan et al. The fabrication of thin-film micro-LED arrays using tape-assisted laser lift-off: towards rigid and flexible micro-displays
WO2009023263A1 (en) Direct bandgap substrate with silicon thin film circuitry
WO2020078103A1 (zh) 半导体器件剥离方法
US20220077223A1 (en) Processes, articles and apparatus that incorporate semiconductor switches and drive circuitry on compound semiconductor chiplets
Yuan et al. P‐5.7: Selective Laser Lift‐off of GaN Micro‐LED from a Sapphire Substrate Using 266‐nm Solid‐state Laser
CN115443536A (zh) 芯片生长阵列、系统、方法、设备、介质、基板及装置
CN114122225A (zh) 一种Micro LED显示面板的制备方法
CN114864620A (zh) 发光元件、发光组件及显示装置、及显示装置的制造方法
EP3888130A1 (en) Method of fabricating micro light emitting diode array substrate, micro light emitting diode array substrate, micro light emitting diode display apparatus
TW200939522A (en) Apparatus and method for packaging thin LED
TW200644274A (en) Semiconductor luminescence element of nitride and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220823

R150 Certificate of patent or registration of utility model

Ref document number: 7140315

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150