KR20210020078A - 반도체 소자 형성 사파이어 기판, 및 상기 반도체 소자 형성 사파이어 기판의 제조 방법, 및 상기 반도체 소자의 전사 방법 - Google Patents

반도체 소자 형성 사파이어 기판, 및 상기 반도체 소자 형성 사파이어 기판의 제조 방법, 및 상기 반도체 소자의 전사 방법 Download PDF

Info

Publication number
KR20210020078A
KR20210020078A KR1020217000444A KR20217000444A KR20210020078A KR 20210020078 A KR20210020078 A KR 20210020078A KR 1020217000444 A KR1020217000444 A KR 1020217000444A KR 20217000444 A KR20217000444 A KR 20217000444A KR 20210020078 A KR20210020078 A KR 20210020078A
Authority
KR
South Korea
Prior art keywords
sapphire substrate
semiconductor element
laser light
layer
gallium
Prior art date
Application number
KR1020217000444A
Other languages
English (en)
Inventor
요시카츠 야나가와
다카후미 히라노
고이치로 후카야
Original Assignee
브이 테크놀로지 씨오. 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브이 테크놀로지 씨오. 엘티디 filed Critical 브이 테크놀로지 씨오. 엘티디
Priority claimed from PCT/JP2019/016277 external-priority patent/WO2019244460A1/ja
Publication of KR20210020078A publication Critical patent/KR20210020078A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/57—Working by transmitting the laser beam through or within the workpiece the laser beam entering a face of the workpiece from which it is transmitted through the workpiece material to work on a different workpiece face, e.g. for effecting removal, fusion splicing, modifying or reforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Led Devices (AREA)
  • Laser Beam Processing (AREA)
  • Semiconductor Lasers (AREA)
  • Led Device Packages (AREA)

Abstract

반도체 소자를 회로 기판에 고정밀도로 전사할 수 있고, 또 사파이어 기판으로부터 반도체 소자를 박리시키는 공정에 있어서의 공정수 및 설비 부담을 경감시킨다. 질화 갈륨계 반도체 소자가 사파이어 기판(12) 상에 배열 형성된 반도체 소자 형성 사파이어 기판(12)으로서, 상기 사파이어 기판(11)과 상기 반도체 소자(10)의 계면에 질소 갈륨 재융착층(A)을 가지고, 상기 질소 갈륨 재융착층의 접착 강도가, 상기 반도체 소자를 회로 기판에 접착시키는 접착층의 접착 강도보다도 작은 것을 특징으로 한다.

Description

반도체 소자 형성 사파이어 기판, 및 상기 반도체 소자 형성 사파이어 기판의 제조 방법, 및 상기 반도체 소자의 전사 방법
본 발명은 반도체 소자 형성 사파이어 기판, 및 상기 반도체 소자 형성 사파이어 기판의 제조 방법, 및 상기 반도체 소자 전사 방법에 관한 것이다.
사파이어는 질화 갈륨과의 격자 부정합이 작으므로, 사파이어 기판 상에 질화 갈륨계의 반도체 재료를 적층하여 반도체 소자를 제조하는 방법이 일반적으로 잘 이용되고 있다.
한편, 사파이어는 열전도성이나 도전성이 떨어지므로, 제조 후의 반도체 소자에 있어서는 반드시 적합하다고는 할 수 없다. 그 때문에, 반도체 소자를 사파이어 기판으로부터 박리하여, 소정의 회로 기판에 장착하는 것이 행해지고 있다.
이 사파이어 기판으로부터 질화 갈륨계 반도체 소자를 박리하는 방법으로서, 종래부터 레이저 리프트 오프(LLO)가 알려져 있다.
레이저 리프트 오프란 사파이어 기판의 뒤편으로부터 질화 갈륨계 반도체 소자의 계면(界面) 부근에 레이저광을 조사함으로써, 사파이어 기판으로부터 질화 갈륨계 반도체 소자를 박리시키는 방법이다(예를 들면 특허 문헌 1 참조).
통상, 사파이어 기판으로부터 분리된 상태의 질화 갈륨계 반도체 소자는, 취급이 곤란하기 때문에, 점착 필름 등의 위에 반도체 소자를 레이저 리프트 오프한 후에, 해당 반도체 소자를 회로 기판에 전사(轉寫)시키는 것과 같은 방법이 취해지고 있다.
특허 문헌 1 : 일본 특허공개번호 2002－182580호
그렇지만, 점착 필름 등의 위에 반도체 소자를 일단 레이저 리프트 오프하는 방법은, 점착 필름이 필요할 뿐만 아니라, 점착 필름을 취급하기 위한 장치를 필요로 하고, 제조 공정도 증대된다고 하는 과제가 있었다.
또, 점착 필름에 변형 등이 생기면, 점착 필름에 전사된 반도체 소자에 위치 어긋남이 생겨, 반도체 소자를 회로 기판에 고정밀도로 전사할 수 없다고 하는 과제가 있었다.
또한, 일반적으로, 반도체 소자는 사파이어 기판에 배치된 상태로, 반도체 소자의 이용자에게 제공된다. 그 때문에, 반도체 소자의 이용자가 레이저 리프트 오프를 행하는 경우에는, 점착 필름을 취급하기 위한 장치나 레이저 리프트 오프를 행하기 위한 장치가 필요해져, 그것을 위한 코스트가 커진다고 하는 과제가 있었다.
본 발명은 상기 과제를 해결하는 것을 목적으로 하는 것이며, 반도체 소자를 회로 기판에 고정밀도로 전사할 수 있고, 또 사파이어 기판으로부터 반도체 소자를 박리시키는 공정에 있어서의 공정수 및 설비 부담을 경감시킬 수 있는, 반도체 소자 형성 사파이어 기판, 및 상기 반도체 소자 형성 사파이어 기판의 제조 방법, 및 상기 반도체 소자 전사 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서 이루어진, 본 발명에 따른 반도체 소자 형성 사파이어 기판은, 질화 갈륨계 반도체 소자가 사파이어 기판 상에 배열 형성된 반도체 소자 형성 사파이어 기판으로서, 상기 사파이어 기판과 상기 반도체 소자의 계면에 질소 갈륨 재융착층을 가지고, 상기 질소 갈륨 재융착층의 접착 강도가, 상기 반도체 소자를 회로 기판에 접착시키는 접착층의 접착 강도보다도 작은 것을 특징으로 하고 있다.
이와 같이, 본 발명에 따른 반도체 소자 형성 사파이어 기판은, 사파이어 기판과 상기 반도체 소자의 계면에 질소 갈륨 재융착층을 가지고 있다.
이 질소 갈륨 재융착층은 반도체 소자가 사파이어 기판으로부터 박리되는 레이저광의 에너지 밀도보다도 작은 에너지 밀도로, 레이저광을 조사함으로써 형성된다. 그 때문에, 이 질소 갈륨 재융착층은 재응고된 갈륨, 혹은 아브레이션(abrasion)되지 않았던 일부의 질화 갈륨으로 형성된 취약한 층으로서, 이 질소 갈륨 재융착층에 의해 사파이어 기판으로부터 반도체 소자가 박리되지 않은 상태로 유지된다.
또한, 상기 질소 갈륨 재융착층은 반도체 소자를 회로 기판에 접착시키는 접착층의 접착 강도보다도 작은 접착 강도를 가지고 있다. 그 때문에, 회로 기판에 반도체 소자를 접착할 때 이용되는 접착층의 접착력을 이용하여, 사파이어 기판으로부터 상기 반도체 소자를 용이하게 박리시킬 수 있다.
그 결과, 반도체 소자의 이용자가, 점착 필름을 취급하기 위한 장치나 레이저 리프트 오프를 행하기 위한 장치를 준비할 필요가 없어, 사파이어 기판으로부터 반도체 소자를 박리시키는 공정에 있어서의 공정수 및 설비 부담을 경감시킬 수 있다. 또, 점착 필름 등을 통하는 일 없이, 사파이어 기판의 반도체 소자를 회로 기판에 직접 전사할 수 있어, 고정밀도의 전사를 행할 수 있다.
여기서, 상기 사파이어 기판과 상기 반도체 소자의 계면의 질소 갈륨 재융착층의 접착 강도가, 쉐어 강도로 230kg/cm2 이하인 것이 바람직하다.
반도체 소자를 상기 회로 기판에 접착층을 통해서 접착할 때 이용되는, 일반적인 접착층의 접착력은, 접착제의 종류에 따라 다르지만, 대체로 100kg/cm2~400kg/cm2이기 때문에, 일반적인 접착층을 이용함으로써, 사파이어 기판으로부터 반도체 소자를 박리시킬 수 있다.
또, 질소 갈륨 재융착층의 쉐어 강도는, 상기한 것처럼 접착층의 접착력보다도 작으면 좋고, 100kg/cm2 미만이면 더 좋다.
또, 상기 과제를 해결하기 위해서 이루어진, 본 발명에 따른 반도체 소자 형성 사파이어 기판의 제조 방법은, 질화 갈륨계 반도체 소자를 사파이어 기판 상에 형성하고, 그 후, 상기 반도체 소자를 사파이어 기판으로부터 박리시키기 위한 박리 전처리가 이루어지는 반도체 소자 형성 사파이어 기판의 제조 방법에 있어서, 상기 박리 전처리에는, 반도체 소자와 사파이어 기판의 계면에 대해서, 상기 사파이어 기판의 이면측으로부터 레이저광을 조사하여, 질소 갈륨 재융착층을 형성하는 공정을 포함하고, 상기 공정에 있어서의 레이저광은 반도체 소자가 상기 사파이어 기판으로부터 박리되는 레이저광의 에너지 밀도보다도 작은 에너지 밀도로 조사됨으로써, 레이저광 조사 후, 상기 질소 갈륨 재융착층에 의해, 사파이어 기판과 반도체 소자가, 반도체 소자를 회로 기판에 접착시키는 접착층의 접착 강도보다도 작은 접착 강도로, 유지되고 있는 것을 특징으로 하고 있다.
이와 같이, 본 발명에 따른 반도체 소자 형성 사파이어 기판의 제조 방법에 의하면, 반도체 소자와 사파이어 기판의 계면에 대해서, 반도체 소자가 상기 사파이어 기판으로부터 박리되는 레이저광의 에너지 밀도보다도 작은 에너지 밀도로, 레이저광을 조사함으로써, 질소 갈륨 재융착층을 용이하게 형성할 수 있다.
게다가, 질소 갈륨 재융착층의 접착 강도가, 반도체 소자를 회로 기판에 접착시키는 접착층의 접착 강도보다도 작기 때문에, 그 후에 이루어지는 회로 기판에 반도체 소자를 접착할 때 이용되는 접착층의 접착력에 의해서, 사파이어 기판으로부터 반도체 소자를 용이하게 박리시킬 수 있다.
여기서, 사파이어 기판과 반도체 소자가, 쉐어 강도로 230kg/cm2 이하의 질소 갈륨 재융착층으로 유지되는 것이 바람직하다.
또, 상기 질소 갈륨 재융착층을 형성하는 공정에 있어서의 상기 레이저광의 조사는, 상기 질화 갈륨계 반도체 소자의 각각에 대해서 복수 회 조사되는 것이 바람직하다.
이와 같이, 레이저광의 에너지 밀도에는 편차가 있기 때문에, 한 번의 조사로 접속층을 형성하면, 사파이어 기판으로부터 반도체 소자가 박리될 우려가 있다. 그 때문에, 레이저광의 에너지 밀도를 작게 하여, 복수 회 조사하는 것이 바람직하다.
또, 상기 과제를 해결하기 위해서 이루어진, 본 발명에 따른 반도체 소자 형성 사파이어 기판의 제조 방법은, 질화 갈륨계 반도체 소자가 사파이어 기판 상에 형성된 반도체 소자 형성 사파이어 기판의 제조 방법에 있어서, 상기 질화 갈륨계 반도체 소자의 형성 후에 이루어지는, 상기 반도체 소자를 사파이어 기판으로부터 박리시키기 위한 박리 전 처리 공정을 포함하고, 상기 박리 전 처리 공정에서는, 상기 질화 갈륨계 반도체 소자와 상기 사파이어 기판의 계면에 대해서, 상기 질화 갈륨계 반도체 소자가 상기 사파이어 기판으로부터 박리되는 레이저광의 에너지 밀도보다도 작은 에너지 밀도의 레이저광을 상기 사파이어 기판의 이면측으로부터 복수 회 조사하는, 것을 특징으로 하고 있다.
이와 같이, 질화 갈륨계 반도체 소자가 사파이어 기판으로부터 박리되는 레이저광의 에너지 밀도보다도 작은 에너지 밀도의 레이저광을 사파이어 기판의 이면측으로부터 복수 회 조사함으로써, 사파이어 기판으로부터 반도체 소자가 박리되지 않지만, 반도체 소자를 사파이어 기판으로부터 박리시키는 것을 용이하게 하는 가공을 할 수 있다.
여기서, 상기 박리 전 처리 공정에서는, 상기 질화 갈륨계 반도체 소자와 상기 사파이어 기판의 사이를 가압(加壓)시키면서, 상기 레이저광을 상기 사파이어 기판의 이면측으로부터 조사하는 것이 바람직하다.
반도체 소자와 사파이어 기판의 사이를 가압시키면서 레이저광을 사파이어 기판의 이면측으로부터 조사하는 경우, 박리 전 처리 공정에서 질소 갈륨 재융착층을 형성할 수 있는 조건(프로세스 마진)이 넓어지기 때문이다.
또, 상기 박리 전 처리 공정에서는, 상기 질화 갈륨계 반도체 소자와 상기 사파이어 기판의 계면의 영역을 복수로 나누고, 상기 레이저광을 상기 사파이어 기판의 이면측으로부터 조사하는 것으로 해도 된다.
반도체 소자와 사파이어 기판의 계면의 영역을 복수로 나누고, 레이저광을 조사하는 방법은, 반도체 소자와 사파이어 기판의 사이를 가압시키면서 레이저광 조사하는 것과 같은 효과를 달성한다.
또한, 이러한 조사 방법을 위해서는, 상기 질화 갈륨계 반도체 소자와 상기 사파이어 기판의 계면의 영역보다도 작은 영역을 조사하도록 설계된 투영 마스크를 통해서, 상기 레이저광을 상기 사파이어 기판의 이면측으로부터 조사하는 것이 바람직하다.
또, 상기 과제를 해결하기 위해서 이루어진, 본 발명에 따른 사파이어 기판으로부터의 반도체 소자 전사 방법은, 상기 반도체 소자 형성 사파이어 기판, 또는 상기 반도체 소자 형성 사파이어 기판의 제조 방법에 의해 제조된 반도체 소자 형성 사파이어 기판을 준비하는 공정과, 상기 사파이어 기판과 상기 반도체 소자의 계면의 질소 갈륨 재융착층의 접착 강도보다도 큰 접착 강도를 가지는 접착층을, 상기 사파이어 기판 상의 반도체 소자 혹은 회로 기판에 형성하는 공정과, 상기 사파이어 기판 상에 배열된 반도체 소자를, 회로 기판에 대해서 위치 맞춤하는 위치 맞춤 공정과, 상기 사파이어 기판을 회로 기판에 대해서 압압하면서, 반도체 소자를 상기 회로 기판에, 상기 접착층을 통해서 접착시키는 접착 공정과, 상기 접착층의 접착력에 의해서, 상기 사파이어 기판으로부터 상기 반도체 소자를 박리하여, 상기 회로 기판에 상기 반도체 소자를 배치하는 박리·배치 공정을 포함하는 것을 특징으로 하고 있다.
이와 같이, 본 발명에 따른 사파이어 기판으로부터의 반도체 소자 전사 방법에 의하면, 반도체 소자를 상기 회로 기판에, 접착층을 통해서 접착시킴으로써, 사파이어 기판으로부터 상기 반도체 소자를 용이하게 박리시킬 수 있다.
게다가, 반도체 소자의 구입자는 점착 필름을 취급하기 위한 장치나 레이저 리프트 오프를 행하기 위한 장치를 준비할 필요가 없어, 사파이어 기판으로부터 반도체 소자를 박리시키는 공정에 있어서의 공정수 및 설비 부담을 경감시킬 수 있다. 또, 점착 필름 등을 통하는 일 없이, 반도체 소자를 회로 기판에 직접 전사할 수 있기 때문에, 고정밀도의 전사를 행할 수 있다.
본 발명에 의하면, 반도체 소자를 회로 기판에 고정밀도로 전사할 수 있고, 또한 사파이어 기판으로부터 반도체 소자를 박리시키는 공정에 있어서의 공정수 및 설비 부담을 경감시킬 수 있는, 반도체 소자 형성 사파이어 기판, 및 상기 반도체 소자 형성 사파이어 기판의 제조 방법, 및 상기 반도체 소자 전사 방법을 얻을 수 있다.
도 1은 본 발명에 따른 반도체 소자 형성 사파이어 기판을 나타내는 개략 단면도이다.
도 2는 본 발명에 따른 반도체 소자 형성 사파이어 기판의 제조 방법을 실시하기 위한 장치 구성의 일례를 나타내는 개략 구성도이다.
도 3은 사파이어 기판 상에 형성된 반도체 소자를 나타내는 평면도이다.
도 4는 도 3의 측면도이다.
도 5는 본 발명에 따른 반도체 소자 형성 사파이어 기판의 제조 방법, 및 반도체 소자의 전사 방법의 절차를 나타내는 순서도이다.
도 6은 도 5의 스텝 S2의 공정을 설명하기 위한 개략 구성도이다.
도 7은 도 5의 스텝 S3의 공정을 설명하기 위한 개략 구성도이다.
도 8은 도 5의 스텝 S4의 공정을 설명하기 위한 개략 구성도이다.
도 9는 도 5의 스텝 S5의 공정을 설명하기 위한 개략 구성도이다.
도 10은 레이저광의 에너지 밀도 및 조사 횟수(샷수)와 반도체 소자가 사파이어 기판으로부터 박리되는 조건의 관계를 나타내는 도면이다.
도 11은 반도체 소자와 사파이어 기판의 사이를 가압하는 방법으로서, 석영 유리 등의 투명판을 이용하는 방법을 예시하는 도면이다.
도 12는 반도체 소자와 사파이어 기판의 사이를 가압하는 방법으로서, 점착 필름을 이용하는 방법을 예시하는 도면이다.
도 13은 반도체 소자와 사파이어 기판의 사이를 가압시키면서 레이저광을 사파이어 기판의 이면측으로부터 조사하는 경우의 레이저광의 에너지 밀도 및 조사 횟수(샷수)와 반도체 소자가 사파이어 기판으로부터 박리되는 조건의 관계를 나타내는 도면이다.
도 14는 반도체 소자와 사파이어 기판의 계면의 영역을 복수로 나누어 레이저광을 조사하는 방법을 나타내는 도면이다.
도 15는 반도체 소자와 사파이어 기판의 계면의 영역을 복수로 나누어 레이저광을 조사하는 방법을 나타내는 도면이다.
우선, 본 발명의 반도체 소자 형성 사파이어 기판에 따른 실시 형태에 대해서, 도 1에 기초하여 설명한다.
도 1에 나타내는 것처럼, 반도체 소자 형성 사파이어 기판(12)은, 사파이어 기판 상(11)에 질화 갈륨계 반도체 소자(10)가 배열 형성되어 있다. 사파이어 기판 상(11)에 질화 갈륨계 반도체 소자(10)를 형성하는 방법에 대해서는, 일반적으로 알려져 있는 방법을 이용할 수 있다.
이 반도체 소자로서는, 예를 들면, 질화 갈륨계의 발광 다이오드(LED)를 들 수 있다. 예를 들면 발광 다이오드(LED) 등, 질화 갈륨계의 반도체 재료로 제조되는 반도체 소자(10)의 경우, 질화 갈륨과의 격자 부정합이 작은 사파이어의 기판(11)이 바람직하게 이용된다.
또한, 질화 갈륨계의 반도체 재료란, 순수한 질화 갈륨만이 아니고, 갈륨과 같은 III족 원소인 알루미늄이나 인듐을 소량 포함하는 반도체 재료여도 된다.
이 질화 갈륨계 발광 다이오드(LED)는, 예를 들면, 도 3, 도 4에 나타내는 것처럼, 사파이어 기판 상(11)의 주면 상에 매트릭스 모양으로 형성, 배치되어 있고, 반도체 소자(10)의 하나의 크기는 약 20 내지 약 80μm, 두께는 수μm 내지 약 10μm 정도이다.
또, 도 1에 나타내는 것처럼, 사파이어 기판(11)과 상기 반도체 소자(10)의 사이(계면)에는, 질소 갈륨 재융착층(A)이 형성되어 있다.
이 질소 갈륨 재융착층(A)은, 후의 반도체 소자 형성 사파이어 기판의 제조 방법에서 상술하는 것처럼, 반도체 소자(10)와 사파이어 기판(11)의 계면에 대해서, 사파이어 기판(11)의 이면측으로부터 레이저광을 조사함으로써 형성된다. 이 때의 레이저광의 에너지 밀도는, 질화 갈륨이 아브레이션되어, 반도체 소자(10)가 사파이어 기판(11)으로부터 박리되는 레이저광의 에너지 밀도보다도 작다.
또, 상기 질소 갈륨 재융착층(A)의 조성은 확실하지 않지만, 에너지 밀도가 작은 레이저광을 조사했을 경우에도, 질화 갈륨은 갈륨과 질소로 분해되기 때문에, 상기 질소 갈륨 재융착층(A)은, 그 후 재응고된 갈륨, 혹은 아브레이션되지 않았던 일부의 질화 갈륨으로 구성된다고 추측된다.
그리고, 이 질소 갈륨 재융착층(A)이 형성된 반도체 소자 형성 사파이어 기판(12)의 반도체 소자(10)는, 사파이어 기판(11)으로부터 박리되지 않은 상태로, 사파이어 기판(11)에 유지된다.
구체적으로는, 쉐어 강도로 230kg/cm2 이하의 질소 갈륨 재융착층으로, 사파이어 기판(11)과 반도체 소자(10)는 접속되어 있다.
한편, 반도체 소자(10)를 회로 기판에 접착할 때 이용되는, 일반적인 접착층의 접착력(쉐어 강도)은, 접착제의 종류에 따라 다르지만, 대체로 100kg/cm2~400kg/cm2이다.
따라서, 질소 갈륨 재융착층의 쉐어 강도가, 반도체 소자를 회로 기판에 접착시키는 접착층의 접착 강도보다도 작은, 230kg/cm2 이하이기 때문에, 회로 기판에 반도체 소자를 접착할 때 이용되는 접착층의 접착력에 의해서, 상기 사파이어 기판으로부터 상기 반도체 소자를 용이하게 박리시킬 수 있다. 또, 질소 갈륨 재융착층의 쉐어 강도는, 상기한 것 처럼 접착층의 접착력보다도 작으면 좋고, 100kg/cm2 미만이면 더 좋다.
(반도체 소자 형성 사파이어 기판의 제조 방법)
본 발명의 반도체 소자 형성 사파이어 기판의 제조 방법에 따른 실시 형태에 대해서, 도 2 내지 도 6에 기초하여 설명한다.
우선, 본 발명의 반도체 소자 형성 사파이어 기판의 제조 방법을 실시하기 위한 장치에 대해서, 도 2에 기초하여 설명한다. 또한, 도 2는 본 발명의 반도체 소자 형성 사파이어 기판의 제조 방법을 실시하기 위한 장치 구성의 일례를 나타내는 도면이며, 본 발명의 반도체 소자 형성 사파이어 기판의 제조 방법을 실시하기 위한 장치는, 도 2에 도시된 장치에, 특별히 한정되는 것은 아니다.
도 2에 도시되는 것처럼, 반도체 소자 형성 사파이어 기판의 제조 방법을 실시하기 위한 장치(레이저 가공 장치)(100)는, 레이저 헤드(110)와 균일 광학계(120)와 현미경부(130)와 가공 스테이지(140)와, 제어부(150)를 구비하고 있다.
상기 레이저 헤드(110)로서는, 예를 들면 파장이 263nm(FHG)의 피코초레이저를 펄스 폭이 10psec로 출력하는 것을 이용할 수 있다.
또, 상기 균일 광학계(120)는 레이저 헤드(110)가 출력한 레이저광을 균일한 강도 분포로 하기 위한 것이며, 빔 확대 렌즈(121)와 호모게나이저(homogenizer)(122)와 콘덴서 렌즈(123)를 구비하고 있다.
상기 빔 확대 렌즈(121)는 레이저 헤드(110)가 출력한 레이저광의 빔 지름을 확대시키고, 호모게나이저(122)는 빔 지름이 확대된 레이저광의 강도 분포를 균일화하는 것이다.
그리고, 상기 콘덴서 렌즈(123)가 레이저광의 빔 지름을 다시 좁힘으로써, 전체적으로 레이저 헤드(110)가 출력한 레이저광을 균일한 강도 분포로 할 수 있다.
상기 현미경부(130)는 레이저 헤드(110)가 출력한 레이저광을 적절한 에너지 밀도로 가공 대상(W)에 조사하기 위한 것이다.
상기 현미경부(130)는 대물 렌즈(131)나 투영 마스크(132)를 구비하고 있고, 투영 마스크(132)에 의해서 원하는 형상으로 한 레이저광을, 대물 렌즈(131)에 의해서 가공 스테이지(140) 상의 가공 대상(W)에 집광하도록 구성되어 있다.
상기 가공 스테이지(140)는 수평의 상하 좌우 방향과 회전 방향의 이동이 가능한, 이른바 XYθ스테이지를 이용하는 것이 바람직하다.
또, 상기 제어부(150)는 레이저 헤드(110)가 출력하는 레이저광의 강도 및 타이밍과 가공 스테이지(140)에 의해서 행하는 가공 대상(W)의 이동을 연동시키는 것이다.
상기 제어부(150)는 레이저 전원·제어부(151)와 스테이지 제어부(152)와 제어 컴퓨터(153)를 구비하고, 레이저 전원·제어부(151)가 레이저 헤드(110)의 출력을 제어하고, 스테이지 제어부(152)가 가공 스테이지(140)의 이동을 제어하고, 제어 컴퓨터(153)가 레이저 전원·제어부(151) 및 스테이지 제어부(152)를 제어하도록 구성되어 있다.
이것에 의해, 레이저 헤드(110)가 출력하는 레이저광의 강도 및 타이밍과, 가공 스테이지(140)에 의해서 행하는 가공 대상(W)의 이동을 연동시킬 수 있다.
다음에, 반도체 소자 형성 사파이어 기판의 제조 방법으로 대해서, 도 3 내지 도 6에 기초하여 설명한다.
도 3 및 도 4는 일반적인 방법에 의해, 사파이어 기판 상에 형성된 반도체 소자의 예를 나타내는 도면으로서, 도 3은 평면도, 도 4는 측면도이다.
이 반도체 소자(10)는 사파이어 기판(11) 위에 결정 성장에 의해서 형성되고, 사파이어 기판(11)에 있어서의 사파이어의 결정 격자의 실질적인 연장으로서, 질화 갈륨계 반도체 재료의 결정이 성장함으로써, 반도체 소자가 형성된다.
또한, 이미 기술한 것처럼, 질화 갈륨계의 반도체 재료란 순수한 질화 갈륨만이 아니고, 갈륨과 같은 III족 원소인 알루미늄이나 인듐을 소량 포함하는 반도체 재료여도 된다.
도 3 및 도 4에 도시되는 것처럼, 일반적으로, 반도체 소자(10)는 한 장의 사파이어 기판(11) 상에 복수 형성되어 있다. 또, 후의 설명과의 관계에서 필요한 전극(13)이 반도체 소자(10)에는 마련되어 있다(도 1 참조).
또한, 그 외의 반도체 소자(10)의 상세한 구성은, 발명의 실시에 영향을 주지 않기 때문에 생략한다.
이와 같이 하여 형성된, 도 3, 4에 나타내는 사파이어 기판(11) 상에 반도체 소자(10)가 배열 형성된 반도체 소자 형성 사파이어 기판(11)을 준비한다(도 5의 스텝 S1).
다음에, 도 6에 나타내는 것처럼, 반도체 소자(10)로부터 기판(11)을 박리하기 위한 질소 갈륨 재융착층 형성 공정(전 처리 공정)을 행한다(도 5의 스텝 S2).
그 전 처리 공정(스텝 S2)은 상기한 레이저 가공 장치(100)(도 2 참조)를 이용하여 실시된다. 또한, 도 6은 이 스텝 S2에 있어서의 반도체 소자 형성 사파이어 기판의 상태를 나타내고 있다.
이 스텝 S2에서는, 반도체 소자(10)와 사파이어 기판(11)의 계면에 대해서, 상기 사파이어 기판(11)의 이면측으로부터 레이저광 L을 조사함으로써, 질소 갈륨 재융착층(A)이 형성된다.
이 때, 레이저광은, 반도체 소자가 상기 사파이어 기판으로부터 박리되는 레이저광 L의 에너지 밀도보다도 작은 에너지 밀도로 조사된다.
상기한 반도체 소자가 상기 사파이어 기판으로부터 박리되는 레이저광의 에너지 밀도보다도 작은 에너지 밀도란, 일반적인 종전의 레이저 리프트 오프에서 이용되는 에너지 밀도보다도 낮은 에너지 밀도라는 의미이다.
예를 들면, 레이저 리프트 오프에서 이용되는 에너지 밀도가, 일반적으로 150mJ/cm2인데 대해, 이 스텝 S2에서 조사되는 레이저광 L의 에너지 밀도는, 150mJ/cm2 미만이다.
일반적인 종전의 레이저 리프트 오프에서는, 고에너지 밀도의 레이저광이 조사된 기판(11)과의 계면 부근의 질화 갈륨이 갈륨과 질소로 분해되고, 기체화된 질소가 소산됨으로써 기판(11)과의 계면이 박리된다.
한편으로, 이 스텝 S2에서 조사되는 에너지 밀도가 작은 레이저광의 경우에는, 질화 갈륨을 갈륨과 질소로 분해하고, 기체화된 질소를 소산시키는 정도의 것이 아니고, 사파이어 기판(11)과 반도체 소자(10)를 재융착시킨다(사파이어 기판(11)과 반도체 소자(10)의 계면에 질소 갈륨 재융착층(A)이 형성된다)고 추측된다. 혹은 또, 사파이어 기판(11)과 반도체 소자(10)의 계면에, 아브레이션되지 않았던 질화 갈륨의 일부가 잔존한다(질소 갈륨 재융착층(A)이 형성된다)고 추측된다.
그 결과, 기판(11)과 반도체 소자(10)의 계면(질소 갈륨 재융착층(A))에 있어서의 쉐어 강도(접착 강도)는, 후의 공정에 있어서의 반도체 소자(10)를 회로 기판에 접착할 때의 접착 강도보다도 작은 상태가 된다. 예를 들면, 질소 갈륨 재융착층(A)은, 쉐어 강도가 230kg/cm2 이하가 된다.
덧붙여, 스텝 S2에서 조사되는 레이저광 L은 각 반도체 소자(10)에 대해서 복수 회 조사인 것이 바람직하고, 그 조사 횟수는 각 반도체 소자(10)에 대해서, 10회 이상인 것이 바람직하다. 보다 바람직하게는, 10회~20회이다.
조사되는 레이저광의 에너지 밀도는 반드시 일정하지는 않으므로, 복수 회로 나눔으로써 불균일을 상쇄시키고, 반도체 소자(10)가 기판(11)으로부터 박리되는 에너지 밀도를 초과하지 않도록 하기 위함이다.
이 스텝 S2에 있어서의 공정이, 본 발명의 실시 형태에 따른 반도체 소자 형성 사파이어 기판의 제조 방법에 상당하고 있고, 이 스텝 S2를 거침으로써, 본 발명의 실시 형태에 따른 반도체 소자 형성 사파이어 기판이 제조된다.
(반도체 소자 전사 방법)
본 발명의 반도체 소자 전사 방법에 따른 실시 형태에 대해서, 도 5, 도 7, 도 8, 도 9에 기초하여 설명한다.
우선, 상기한 질소 갈륨 재융착층(A)이 형성된 반도체 소자 형성 사파이어 기판을 준비한다.
한편, 상기 질소 갈륨 재융착층(A)의 쉐어 강도(접착 강도)보다도 큰 쉐어 강도(접착 강도)를 가지는 접착층을, 도시하지 않지만, 상기 사파이어 기판 상의 반도체 소자, 혹은 회로 기판에 형성한다.
그리고, 상기 질소 갈륨 재융착층(A)이 형성된 반도체 소자 형성 사파이어 기판(12)을 회로 기판(14)으로 반송하여(도 5 참조), 도 7에 나타내는 것처럼 기판(11) 상에 배열된 반도체 소자(10)를 회로 기판(14)에 대해서 위치 맞춤을 행한다(도 5의 스텝 S3).
도 7에 나타내는 것처럼, 회로 기판(14)에는 전극(15)이 마련되어 있다. 이 전극(15)은 반도체 소자(10)에 마련된 전극(13)과 전기적으로 접속하기 위한 것이다.
따라서, 회로 기판(14)의 전극(15)과 반도체 소자(10)의 전극(13)이 올바르게 위치 맞춤되지 않으면, 반도체 소자(10)를 올바르게 도통할 수 없다.
도 7에 나타내는 반도체 소자 형성 사파이어 기판(12)은, 반도체 소자(10)가 질소 갈륨 재융착층(A)을 통해서 사파이어 기판(11)에 유지된 상태에 있다. 그 때문에, 반도체 소자(10)의 제조시에 있어서의 높은 위치 정밀도가 유지된 상태로, 회로 기판(14)에 대해서 반도체 소자(10)를 위치 맞춤할 수 있다.
다시 말하면, 종래의 반도체 소자(10)를 점착 필름에 전사한 후에 회로 기판(14)에 위치 맞춤하는 방법과 비교하여, 스텝 S3에 있어서의 위치 맞춤의 정밀도는 매우 높은 것이 된다.
다음에, 도 8에 나타내는 것처럼, 반도체 소자 형성 사파이어 기판(12)을 회로 기판(14)에 대해서 압압하면서, 반도체 소자(10)를 회로 기판(14)에 접착시킨다(도 5의 스텝 S4).
이 스텝 S4에 있어서의 접착 공정에서는, 회로 기판(14)의 전극(15)과 반도체 소자(10)의 전극(13) 사이의 전기적 접속을 확보하면서, 반도체 소자(10)가 회로 기판(14)에 고정되도록, 공지의 방법으로 반도체 소자(10)를 상기 회로 기판(14)에, 상기 접착층을 통해서 접착시킨다.
이 접착층을 구성하는 접착제로서는, 일반적인 감광성 접착제를 이용할 수 있다. 또한, 상기한 것처럼, 이 접착제의 접착력(쉐어 강도)은, 접착제의 종류에 따라 다르지만, 대체로 100kg/cm2~400kg/cm2이다.
마지막으로, 도 9에 나타내는 것처럼, 사파이어 기판(11)을 반도체 소자(10)로부터 박리시키는 박리 공정(도 5의 스텝 S5)을 행한다.
이 박리 공정은, 회로 기판(14)에 대한 반도체 소자(10)의 접착 강도(접착층의 접착 강도)를 이용하여, 사파이어 기판(11)으로부터 반도체 소자(10)를 박리시킨다. 이미 기술한 것처럼, 질소 갈륨 재융착층(A)에 의해서, 사파이어 기판(11)과 반도체 소자(10)의 접착 강도(쉐어 강도)는, 반도체 소자(10)를 회로 기판(14)에 접착시키는 접착층의 접착 강도(쉐어 강도)보다도 작다.
따라서, 회로 기판(14)에 대해서 사파이어 기판(11)을 떼어 냄으로써, 반도체 소자(10)는 사파이어 기판(11)으로부터 박리된다. 즉, 반도체 소자(10)가 사파이어 기판(11)으로부터 회로 기판(14)으로 실어 옮겨진(전사된) 것이 된다.
이상과 같이, 본 발명의 실시 형태에 따른 반도체 소자 전사 방법(도 5의 스텝 S3부터 스텝 S5)에는, 종래와 같은 반도체 소자를 박리시키는 레이저광을 조사하는 공정을 포함하지 않는다.
따라서, 반도체 소자의 이용자는, 레이저광의 조사 장치를 이용하는 일 없이, 고정밀도로 사파이어 기판(11)으로부터 회로 기판(14)으로 반도체 소자(10)를 실어 옮길(전사할) 수 있다.
(전 처리 공정)
여기서, 상기 설명한 전 처리 공정(스텝 S2)의 상세 및 변형예에 대해 설명한다.
전술한 것처럼, 전 처리 공정(스텝 S2)은 반도체 소자(10)의 형성 후에, 반도체 소자(10)를 사파이어 기판(11)으로부터 박리되는 것을 용이하게 하기 위한 것이며, 반도체 소자(10)와 사파이어 기판(11)의 계면에 대해서, 반도체 소자(10)가 사파이어 기판(11)으로부터 박리되는 레이저광의 에너지 밀도보다도 작은 에너지 밀도의 레이저광을 사파이어 기판(11)의 이면측으로부터 복수 회 조사한다.
여기서, 반도체 소자가 사파이어 기판으로부터 박리되는 레이저광의 에너지 밀도보다도 작은 에너지 밀도란, 일반적인 종전의 레이저 리프트 오프에서 이용되는 에너지 밀도보다도 낮은 에너지 밀도라는 의미이며, 도 10은 레이저광의 에너지 밀도 및 조사 횟수(샷수)와 반도체 소자가 사파이어 기판으로부터 박리되는 조건의 관계를 나타내는 도면이다.
도 10에 나타내는 것처럼, 반도체 소자(10)와 사파이어 기판(11)의 계면에 대해서, 사파이어 기판(11)의 이면측으로부터 레이저광을 조사한 후의 반도체 소자(10)와 사파이어 기판(11)의 계면의 상태는, 크게 나누어 3개의 상태로 나눌 수 있다. 즉, 레이저광을 조사한 후에도 반도체 소자(10)와 사파이어 기판(11) 사이의 밀착 상태가 변하지 않는 상태(영역(a))와, 레이저광을 조사한 후에 반도체 소자(10)가 사파이어 기판(11)으로부터 박리되어 버리는 상태(영역(b))와, 레이저광을 조사한 후에 반도체 소자(10)와 사파이어 기판(11)의 사이에 질소 갈륨 재융착층이 형성되는 상태(영역(c))이다.
덧붙여, 여기서 질소 갈륨 재융착층이란, 구체적 조성까지는 분명하지 않기는 하지만, 에너지 밀도가 작은 레이저광의 경우에도, 일부의 질화 갈륨은 갈륨과 질소로 분해되고, 그 기체화된 일부의 질소가 소산된다고 추측된다. 따라서, 질소 갈륨 재융착층에는, 갈륨이 단체(單體)로 고체화된 것이나 아브레이션되지 않았던 질화 갈륨의 일부가 잔존한다고 추측되고 있다.
도 10에 도시되는 그래프로부터 알 수 있는 것처럼, 전 처리 공정(스텝 S2)에서 질소 갈륨 재융착층을 형성할 수 있는 조건(프로세스 마진)은 좁다. 조사하는 레이저광의 에너지 밀도가 E1보다도 낮은 경우는, 반도체 소자(10)와 사파이어 기판(11) 사이의 밀착 상태가 변함없이, 원하는 질소 갈륨 재융착층을 형성할 수 없다. 한편, 조사하는 레이저광의 에너지 밀도가 E3보다도 높은 경우는, 반도체 소자(10)가 사파이어 기판(11)으로부터 박리되어 버린다.
또, 조사하는 레이저광의 에너지 밀도가 E3보다 낮아도, 레이저광의 조사 횟수(샷수)가 n1 이상이 아니면, 질소 갈륨 재융착층을 형성할 수 없다.
이에, 전 처리 공정(스텝 S2)에 있어서의 프로세스 마진을 넓히기 위해서, 이하에 나타내는 고안을 실시하는 것을 생각할 수 있다. 하나는 반도체 소자(10)와 사파이어 기판(11)의 사이를 가압시키면서, 레이저광을 사파이어 기판(11)의 이면측으로부터 조사하는 방법이며, 또 하나는 반도체 소자(10)와 사파이어 기판(11)의 계면의 영역을 복수로 나누고, 레이저광을 사파이어 기판(11)의 이면측으로부터 조사하는 방법이다.
반도체 소자(10)와 사파이어 기판(11)의 사이를 가압시키면서, 레이저광을 사파이어 기판(11)의 이면측으로부터 조사하는 방법으로서는, 예를 들면 도 11에 나타내는 것처럼 석영 유리 등의 투명판을 이용하는 방법이나 도 12에 나타내는 것처럼 점착 필름을 이용하는 방법을 채용할 수 있다.
도 11에 나타내는 것처럼, 석영 유리 등의 투명판을 이용하는 방법에서는, 반도체 소자(10)를 가공 스테이지(140) 측으로 하여 가공 스테이지(140) 위에 사파이어 기판(11)을 재치하고, 석영 유리(16)를 이용하여 사파이어 기판(11)을 가공 스테이지(140)에 가압하면서 레이저광을 조사한다.
또, 도 12에 나타내는 것처럼, 점착 필름을 이용하는 방법에서는, 반도체 소자(10)를 형성한 사파이어 기판(11)의 면에 탄력성을 가지는 점착 필름(17)을 붙인 상태에서 레이저광을 사파이어 기판(11)의 이면측으로부터 조사한다. 그러면, 도 12중의 부분 확대도에 나타내는 것처럼, 점착 필름(17)의 탄력성에 의해서 반도체 소자(10)가 사파이어 기판(11)에 가압된 상태로 레이저광을 사파이어 기판(11)의 이면측으로부터 조사하게 된다.
도 13은 상기 설명한 방법에 따라서, 반도체 소자(10)와 사파이어 기판(11)의 사이를 가압시키면서 레이저광을 사파이어 기판(11)의 이면측으로부터 조사하는 경우의 레이저광의 에너지 밀도 및 조사 횟수(샷수)와 반도체 소자가 사파이어 기판으로부터 박리되는 조건의 관계를 나타내는 도면이다.
도 13과 도 10을 비교하면 알 수 있는 것처럼, 반도체 소자(10)와 사파이어 기판(11)의 사이를 가압시키면서 레이저광을 사파이어 기판(11)의 이면측으로부터 조사하는 경우, 그래프 전체가 세로 방향으로 넓어져 있다. 이것은 조사하는 레이저광의 에너지 밀도가, 가압하지 않는 경우보다도 가압하는 것이 높아지는 것이다. 구체적으로는, 에너지 밀도가 E1이었던 것이 E1´로 상승하고, 에너지 밀도가 E2이었던 것이 E2´로 상승하고, 에너지 밀도가 E3이었던 것이 E3´으로 상승하고 있다.
한편, 이것은 전 처리 공정(스텝 S2)에서 질소 갈륨 재융착층을 형성할 수 있는 조건(프로세스 마진)이 넓어진 것으로 되어 있다. 예를 들면, 가압하지 않는 상태에서 전 처리 공정(스텝 S2)을 행했을 때의 프로세스 마진이 에너지 밀도 50~60mJ/cm2이고 또한 샷수가 20회 이상인 경우에는, 반도체 소자(10)와 사파이어 기판(11)의 사이를 가압시키면서 레이저광을 사파이어 기판(11)의 이면측으로부터 조사하면, 프로세스 마진이 에너지 밀도 60~100mJ/cm2이고 또한 샷수가 20회 이상으로 넓어진다. 에너지 밀도의 측면에 한해서 말하면, 프로세스 마진이 10mJ/cm2이었던 것이 40mJ/cm2로 넓어져 있으므로, 그 차는 현저하다.
프로세스 마진이 넓어진다고 하는 것은, 전 처리 공정(스텝 S2)에서 질소 갈륨 재융착층을 형성하는 것을 용이하게 함과 아울러, 불량품의 발생율을 저감시키는 것으로도 이어진다.
상기 설명한 방법은 별개의 지그 내지 부품을 이용하여 반도체 소자(10)와 사파이어 기판(11)의 사이를 가압시키는 것이지만, 도 14 및 도 15에 나타내는, 반도체 소자와 사파이어 기판의 계면의 영역을 복수로 나누어 레이저광을 조사하는 방법에 있어서도, 실질적으로 가압하는 것과 같은 효과를 얻을 수 있다.
그 때문에, 도 14 및 도 15에 기초하여, 반도체 소자와 사파이어 기판의 계면의 영역을 복수로 나누어 레이저광을 조사하는 방법에 대해서도 설명한다.
도 14는 반도체 소자(10)와 사파이어 기판(11) 사이의 계면을, 사파이어 기판(11)을 통해서 관찰한 상태를 모식적으로 나타내고 있다. 도 14에 나타내는 것처럼, 이 조사 방법에서는, 반도체 소자(10)와 사파이어 기판(11)의 계면의 영역을 복수로 나누고, 레이저광을 사파이어 기판(11)의 이면측으로부터 조사한다.
이 도 14에 나타나는 예에서는, 레이저광의 조사 영역 L이 반도체 소자(10)와 사파이어 기판(11) 사이의 계면의 영역보다도 좁게 설정되어 있고, 2회로 나누어 반도체 소자(10)와 사파이어 기판(11) 사이의 계면의 전체 영역을 가공하고 있다.
덧붙여, 그 전 처리 공정(스텝 S2)에서는, 레이저광을 복수 회 조사하는 것이 전제로 되어 있지만, 영역을 복수로 나누는 경우는, 각 영역에 레이저광을 복수 회 조사하도록 한다.
도 15는 반도체 소자(10)와 사파이어 기판(11) 사이의 계면을, 사파이어 기판(11)을 통해서 관찰한 상태를 모식적으로 나타내고 있다. 도 15에 나타내는 것처럼, 이 조사 방법에서는, 반도체 소자(10)와 사파이어 기판(11)의 계면의 영역을 스트라이프 모양으로 복수로 나누고, 스트라이프 모양의 조사 영역 L의 레이저광을 사파이어 기판(11)의 이면측으로부터 조사하면서 도면 중 화살표 방향으로 이동시킨다. 이러한 조사 방법을 이용해도, 반도체 소자(10)와 사파이어 기판(11) 사이의 계면의 영역을 복수로 나누어 각 영역에 레이저광을 복수 회 조사하게 된다.
상기 도 14 및 도 15에 도시한 것 같은 레이저광의 조사 영역 L을 형성하기 위해서는, 반도체 소자(10)와 사파이어 기판(11)의 계면의 영역보다도 작은 영역을 조사하도록 설계된 투영 마스크를 통해서 레이저광 조사하는 것이 바람직하다.
반도체 소자(10)와 사파이어 기판(11)의 계면의 영역보다도 작은 조사 영역 L의 레이저광을 조사했을 경우, 레이저광이 조사되어 있지 않은 영역이 항상 남아 있고, 해당 영역에서는 반도체 소자(10)와 사파이어 기판(11) 사이의 밀착 상태가 변함없이 유지된다.
따라서, 이 밀착 상태가 유지된 영역에 있어서의 밀착력이, 레이저광이 조사되어 가공이 진행되고 있는 영역에 대해서 가압 작용한다.
즉, 반도체 소자(10)와 사파이어 기판(11)의 계면의 영역을 복수로 나누고, 레이저광을 조사하는 방법은 반도체 소자(10)와 사파이어 기판(11)의 사이를 가압시키면서 레이저광 조사하는 것과 같은 효과를 달성하는 것이 된다.
또한, 상기 실시 형태에서는, 질화 갈륨계 반도체 소자로서 질화 갈륨계의 발광 다이오드의 경우를 예를 들어 설명했지만, 본 발명은 이것으로 한정되는 것은 아니다.
10: 질화 갈륨계 반도체 소자
11: (사파이어) 기판
12: 반도체 소자 형성 사파이어 기판
13: 전극
14: 회로 기판
15: 전극
100: 레이저 가공 장치

Claims (11)

  1. 질화 갈륨계 반도체 소자가 사파이어 기판 상에 배열 형성된 반도체 소자 형성 사파이어 기판으로서,
    상기 사파이어 기판과 상기 반도체 소자의 계면에 질소 갈륨 재융착층을 가지고,
    상기 질소 갈륨 재융착층의 접착 강도가, 상기 반도체 소자를 회로 기판에 접착시키는 접착층의 접착 강도보다도 작은 것을 특징으로 하는 반도체 소자 형성 사파이어 기판.
  2. 청구항 1에 있어서,
    상기 사파이어 기판과 상기 반도체 소자의 계면의 질소 갈륨 재융착층의 접착 강도가, 쉐어 강도로 230kg/cm2 이하인 것을 특징으로 하는 반도체 소자 형성 사파이어 기판.
  3. 질화 갈륨계 반도체 소자를 사파이어 기판 상에 형성하고, 그 후, 상기 반도체 소자를 사파이어 기판으로부터 박리시키기 위한 박리 전처리가 이루어지는 반도체 소자 형성 사파이어 기판의 제조 방법에 있어서,
    상기 박리 전처리에는, 반도체 소자와 사파이어 기판의 계면에 대해서, 상기 사파이어 기판의 이면측으로부터 레이저광을 조사하여, 질소 갈륨 재융착층을 형성하는 공정을 포함하고,
    상기 공정에 있어서의 레이저광은, 반도체 소자가 상기 사파이어 기판으로부터 박리되는 레이저광의 에너지 밀도보다도 작은 에너지 밀도로 조사됨으로써,
    레이저광 조사 후, 상기 질소 갈륨 재융착층에 의해, 사파이어 기판과 반도체 소자가, 반도체 소자를 회로 기판에 접착시키는 접착층의 접착 강도보다도 작은 접착 강도로, 유지되고 있는 것을 특징으로 하는 반도체 소자 형성 사파이어 기판의 제조 방법.
  4. 청구항 3에 있어서,
    상기 사파이어 기판과 반도체 소자가, 쉐어 강도로 230kg/cm2 이하의 질소 갈륨 재융착층으로 유지되는 것을 특징으로 하는 반도체 소자 형성 사파이어 기판의 제조 방법.
  5. 청구항 3에 있어서,
    상기 공정에 있어서의 상기 레이저광은, 상기 질화 갈륨계 반도체 소자의 각각에 대해서 복수 회 조사되는 것을 특징으로 하는 반도체 소자 형성 사파이어 기판의 제조 방법.
  6. 청구항 4에 있어서,
    상기 공정에 있어서의 상기 레이저광은, 상기 질화 갈륨계 반도체 소자의 각각에 대해서 복수 회 조사되는 것을 특징으로 하는 반도체 소자 형성 사파이어 기판의 제조 방법.
  7. 질화 갈륨계 반도체 소자가 사파이어 기판 상에 형성된 반도체 소자 형성 사파이어 기판의 제조 방법에 있어서,
    상기 질화 갈륨계 반도체 소자의 형성 후에 이루어지는, 상기 반도체 소자를 사파이어 기판으로부터 박리시키기 위한 박리 전 처리 공정을 포함하고,
    상기 박리 전 처리 공정에서는, 상기 질화 갈륨계 반도체 소자와 상기 사파이어 기판의 계면에 대해서, 상기 질화 갈륨계 반도체 소자가 상기 사파이어 기판으로부터 박리되는 레이저광의 에너지 밀도보다도 작은 에너지 밀도의 레이저광을 상기 사파이어 기판의 이면측으로부터 복수 회 조사하는, 것을 특징으로 하는 반도체 소자 형성 사파이어 기판의 제조 방법.
  8. 청구항 7에 있어서,
    상기 박리 전 처리 공정에서는, 상기 질화 갈륨계 반도체 소자와 상기 사파이어 기판의 사이를 가압시키면서, 상기 레이저광을 상기 사파이어 기판의 이면측으로부터 조사하는, 것을 특징으로 하는 반도체 소자 형성 사파이어 기판의 제조 방법.
  9. 청구항 7에 있어서,
    상기 박리 전 처리 공정에서는, 상기 질화 갈륨계 반도체 소자와 상기 사파이어 기판의 계면의 영역을 복수로 나누고, 상기 레이저광을 상기 사파이어 기판의 이면측으로부터 조사하는, 것을 특징으로 하는 반도체 소자 형성 사파이어 기판의 제조 방법.
  10. 청구항 9에 있어서,
    상기 박리 전 처리 공정에서는, 상기 질화 갈륨계 반도체 소자와 상기 사파이어 기판의 계면의 영역보다도 작은 영역을 조사하도록 설계된 투영 마스크를 통해서, 상기 레이저광을 상기 사파이어 기판의 이면측으로부터 조사하는, 것을 특징으로 하는 반도체 소자 형성 사파이어 기판의 제조 방법.
  11. 청구항 1 또는 청구항 2에 기재된 반도체 소자 형성 사파이어 기판, 또는 청구항 3 내지 청구항 10 중 어느 반도체 소자 형성 사파이어 기판의 제조 방법에 의해 제조된 반도체 소자 형성 사파이어 기판을 준비하는 공정과,
    상기 사파이어 기판과 상기 반도체 소자의 계면의 질소 갈륨 재융착층의 접착 강도보다도 큰 접착 강도를 가지는 접착층을, 상기 사파이어 기판 상의 반도체 소자 혹은 회로 기판에 형성하는 공정과,
    상기 사파이어 기판 상에 배열된 반도체 소자를, 회로 기판에 대해서 위치 맞춤하는 위치 맞춤 공정과,
    상기 사파이어 기판을 회로 기판에 대해서 압압하면서, 반도체 소자를 상기 회로 기판에, 상기 접착층을 통해서 접착시키는 접착 공정과,
    상기 접착층의 접착력에 의해서, 상기 사파이어 기판으로부터 상기 반도체 소자를 박리하여, 상기 회로 기판에 상기 반도체 소자를 배치하는 박리·배치 공정을 포함하는 것을 특징으로 하는 사파이어 기판으로부터의 반도체 소자 전사 방법.

KR1020217000444A 2018-06-19 2019-04-16 반도체 소자 형성 사파이어 기판, 및 상기 반도체 소자 형성 사파이어 기판의 제조 방법, 및 상기 반도체 소자의 전사 방법 KR20210020078A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018115723 2018-06-19
JPJP-P-2018-115723 2018-06-19
JPJP-P-2018-157485 2018-08-24
JP2018157485A JP2019220666A (ja) 2018-06-19 2018-08-24 半導体素子形成サファイア基板、及び前記半導体素子形成サファイア基板の製造方法、並びに前記半導体素子の転写方法
PCT/JP2019/016277 WO2019244460A1 (ja) 2018-06-19 2019-04-16 半導体素子形成サファイア基板、及び前記半導体素子形成サファイア基板の製造方法、並びに前記半導体素子の転写方法

Publications (1)

Publication Number Publication Date
KR20210020078A true KR20210020078A (ko) 2021-02-23

Family

ID=69097065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217000444A KR20210020078A (ko) 2018-06-19 2019-04-16 반도체 소자 형성 사파이어 기판, 및 상기 반도체 소자 형성 사파이어 기판의 제조 방법, 및 상기 반도체 소자의 전사 방법

Country Status (5)

Country Link
US (1) US20210151354A1 (ko)
JP (1) JP2019220666A (ko)
KR (1) KR20210020078A (ko)
CN (1) CN112313776A (ko)
TW (1) TW202002256A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7434037B2 (ja) 2020-04-03 2024-02-20 株式会社ジャパンディスプレイ 発光素子の実装方法および表示装置
WO2023152166A1 (en) * 2022-02-11 2023-08-17 Coherent Lasersystems Gmbh & Co. Kg Microelectronic device transfer and cleaning with uv laser

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002182580A (ja) 2000-12-15 2002-06-26 Sony Corp 素子の選択転写方法、画像表示装置の製造方法及び液晶表示装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4902150B2 (ja) * 2005-07-29 2012-03-21 キヤノン株式会社 膜転写方法
JP2014075565A (ja) * 2012-10-04 2014-04-24 Mtec:Kk 化合物半導体装置の製造方法
JP6072541B2 (ja) * 2013-01-04 2017-02-01 スタンレー電気株式会社 窒化物半導体素子の製造方法
JP6110217B2 (ja) * 2013-06-10 2017-04-05 ソニーセミコンダクタソリューションズ株式会社 発光素子の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002182580A (ja) 2000-12-15 2002-06-26 Sony Corp 素子の選択転写方法、画像表示装置の製造方法及び液晶表示装置の製造方法

Also Published As

Publication number Publication date
JP2019220666A (ja) 2019-12-26
TW202002256A (zh) 2020-01-01
CN112313776A (zh) 2021-02-02
US20210151354A1 (en) 2021-05-20

Similar Documents

Publication Publication Date Title
US6969624B2 (en) Method of transferring a device, a method of producing a device holding substrate, and a device holding substrate
KR100853410B1 (ko) 소자의 전사방법 및 이를 이용한 소자의 배열방법,화상표시장치의 제조방법
TWI258184B (en) Device transfer method, and device array method and image display unit production method using the same
TWI264064B (en) Alloying method, and wiring forming method, display device forming method, and image display unit fabricating method
US10658220B2 (en) Device transferring method
KR20200130076A (ko) 디스플레이 장치의 제조 방법, 및 소스 기판 구조체
JP2003077940A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP3994681B2 (ja) 素子の配列方法及び画像表示装置の製造方法
WO2002086964A1 (fr) Procede de cablage et procede d'agencement d'elements faisant appel a ce dernier et procede de production de dispositifs d'affichage d'images
JP2020068313A (ja) 発光素子および表示装置の製造方法
KR20210020078A (ko) 반도체 소자 형성 사파이어 기판, 및 상기 반도체 소자 형성 사파이어 기판의 제조 방법, 및 상기 반도체 소자의 전사 방법
JP4078825B2 (ja) 回路基板の製造方法、並びに表示装置の製造方法
JP3890921B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP2003203886A (ja) 素子の分離方法及び素子の転写方法
JP2003347524A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
TWI726600B (zh) 多光束雷射剝離裝置
JP2002343944A (ja) 電子部品の転写方法及び素子の配列方法、画像表示装置の製造方法
JP2010045287A (ja) 素子の移載方法
US11374149B2 (en) Method of manufacturing display device and source substrate structure
US20220415698A1 (en) Apparatus and method for transferring light-emitting diodes
JP2003162231A (ja) 素子の製造方法、素子の配列方法及び画像表示装置の製造方法
WO2019244460A1 (ja) 半導体素子形成サファイア基板、及び前記半導体素子形成サファイア基板の製造方法、並びに前記半導体素子の転写方法
CN114068770A (zh) 芯片部件的转印装置
TWI669207B (zh) 半導體元件的異質材料結合方法
US20220069159A1 (en) Intermediate structure for manufacturing micro light emitting diode display, method of manufacturing the same, and method of manufacturing micro led display