JP2021515984A - 深い分離を使用するＦｉｎＦＥＴ技術 - Google Patents

深い分離を使用するＦｉｎＦＥＴ技術 Download PDF

Info

Publication number
JP2021515984A
JP2021515984A JP2020546462A JP2020546462A JP2021515984A JP 2021515984 A JP2021515984 A JP 2021515984A JP 2020546462 A JP2020546462 A JP 2020546462A JP 2020546462 A JP2020546462 A JP 2020546462A JP 2021515984 A JP2021515984 A JP 2021515984A
Authority
JP
Japan
Prior art keywords
separation layer
type finfet
finfet transistor
thickness
oxide separation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020546462A
Other languages
English (en)
Other versions
JP7446231B2 (ja
Inventor
ジェームズ カープ，
ジェームズ カープ，
マイケル ジェー． ハート，
マイケル ジェー． ハート，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of JP2021515984A publication Critical patent/JP2021515984A/ja
Application granted granted Critical
Publication of JP7446231B2 publication Critical patent/JP7446231B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

ＦｉｎＦＥＴトランジスタ（１０２）、（１０４）、Ｐ−Ｎ接合（１５０）、およびその形成方法（４００）を、本明細書に記載する。一例では、金属ゲート（２０８）で包囲されたチャネル領域（２１４）を含み、チャネル領域（２１４）がソースおよびドレイン領域（２１０）、（２１２）を接続する、ＦｉｎＦＥＴトランジスタ（１０２、１０４）について記載する。第１の酸化物分離層（１１２）はフィン（２０２）の第１の側に配設され、第２の酸化物分離層（１１４）はフィン（２０２）の第１の側とは反対にある第２の側に配設される。第２の酸化物分離層（１１４）は、第１の酸化物分離層（１１２）の厚さ（２８０）よりも厚い厚さ（２８４）を有する。【選択図】図２

Description

本発明の実施形態は、概して、ＦｉｎＦＥＴトランジスタ、Ｐ−Ｎ接合、およびその形成方法に関する。より詳細には、本発明の実施形態は、深い酸化物分離層（oxide isolation layers）を有するＦｉｎＦＥＴトランジスタおよびＰ−Ｎ接合に関する。
ＦｉｎＦＥＴトランジスタは、より小さいナノメートルノードにおけるトランジスタのソース領域とドレイン領域との間を流れる電流の制御を向上させることができるため、次世代の電子デバイスで従来の平面トランジスタに代わって用いられるようになってきた。ＦｉｎＦＥＴトランジスタは使用電力が低く、トランジスタ密度を増加させつつデバイス性能を改善することができるので、メモリ構造などのデバイスも、ＦｉｎＦＥＴトランジスタを使用することによる恩恵を受けている。
ＦｉｎＦＥＴトランジスタを使用するメモリ構造は、平面トランジスタと同じく、シングルイベントラッチアップ（ＳＥＬ）の影響を依然として受けやすい。ＣＭＯＳ技術におけるラッチアップは、寄生ｐ−ｎ−ｐ−ｎ ＳＣＲ（シリコン制御整流器）構造のトリガによって引き起こされる。ＳＥＬは、入射荷電粒子の軌道に沿って発生する電荷から生じる過渡電流によって引き起こされる。地上用途では、中性子がＳＥＬの主な原因である。平面トランジスタの従来のＳＥＬ緩和技術は、寄生ＳＣＲ構造の素子を切り離すまたは弱化するためのものである。かかる技術は、一般的に、所与の用途に対して許容することができるエリアペナルティと関連付けられる。近年まで、ＣＭＯＳおよび下にあるＳＥＬデバイスの物理構造は、平面トランジスタでは共にスケーリングされて、所与の設計フローに対するＳＥＬの結果が予測可能になっていた。しかしながらこれは、ＦｉｎＦＥＴ技術が近年導入されたことによって変化しており、ＦｉｎＦＥＴトランジスタにおけるＳＥＬイベントと関連付けられた故障率は、一般に、平面トランジスタの場合よりも高いことが観察されている。
したがって、改善されたＦｉｎＦＥＴトランジスタが必要とされている。
ＦｉｎＦＥＴトランジスタ、Ｐ−Ｎ接合、およびその形成方法について、本明細書に記載する。一例では、金属ゲートで包囲されたチャネル領域を有するフィンを含み、チャネル領域がフィンのソース領域およびドレイン領域を接続する、ＦｉｎＦＥＴトランジスタについて記載する。第１の酸化物分離層はフィンの第１の側に配設され、第２の酸化物分離層は、フィンの第１の側の反対の第２の側に配設される。第２の酸化物分離層は、第１の酸化物分離層の厚さよりも厚い厚さを有する。
別の例では、Ｐ−Ｎ接合について記載する。Ｐ−Ｎ接合は、第１のＰ型ＦｉｎＦＥＴトランジスタと、第１のＮ型ＦｉｎＦＥＴトランジスタと、第１の酸化物分離層とを含む。第１のＮ型ＦｉｎＦＥＴトランジスタは第１のＰ型ＦｉｎＦＥＴトランジスタに隣接して配設される。第１の酸化物分離層は、第１のＮ型ＦｉｎＦＥＴトランジスタを隣接した第１のＰ型ＦｉｎＦＥＴトランジスタから横方向に分離する。第１の酸化物分離層は少なくとも１５０ｎｍの厚さを有する。
更に別の例では、第１のＰ型ＦｉｎＦＥＴトランジスタと、第１のＮ型ＦｉｎＦＥＴトランジスタと、第１の酸化物分離層とを含む、Ｐ−Ｎ接合について記載する。第１のＮ型ＦｉｎＦＥＴトランジスタは第１のＰ型ＦｉｎＦＥＴトランジスタに隣接して配設される。第１の酸化物分離層は、第１のＮ型ＦｉｎＦＥＴトランジスタを隣接した第１のＰ型ＦｉｎＦＥＴトランジスタから横方向に分離する。Ｐ−Ｎ接合は、１未満の積βｎｐｎ・βｐｎｐの利得を有する。
更に別の例では、半導体基板にエッチングを施して、第１の高アスペクト比のトレンチによって分離された第１の高アスペクト比のフィンおよび第２の高アスペクト比のフィンを含む、複数の高アスペクト比のフィンを形成することと、第１の高アスペクト比のトレンチに酸化物材料を充填することと、第１の高アスペクト比のトレンチを充填している酸化物材料の一部分を除去することと、少なくとも１５０ｎｍの厚さを有する酸化物分離層を形成するように、第１の高アスペクト比のトレンチを充填している酸化物材料の除去を停止することと、を含む、Ｐ−Ｎ接合を形成する方法について記載する。
本発明の上記に列挙した特徴を詳細に理解することができるような形で、上記で簡潔に概要を述べた本発明のより詳細な説明を、実施形態を参照することによって行うことができ、それらの実施形態のいくつかを添付図面にて例証する。しかしながら、添付図面は本発明の典型的な実施形態のみを例証するものであり、したがって、本発明が他の等しく有効な実施形態を認めることが可能なその範囲を限定するものと見なされないことが留意されるべきである。
ＦｉｎＦＥＴトランジスタを含むＰ−Ｎ接合を有する電子デバイスを示す概略断面図である。 Ｐ型ＦｉｎＦＥＴトランジスタとそれに隣接して配設されたＮ型ＦｉｎＦＥＴトランジスタとを示す、図１の電子デバイスの一部分の等角図である。 隣接したＰ型およびＮ型ＦｉｎＦＥＴトランジスタを有する図１の電子デバイスを形成するシーケンスの異なる段階における積層膜を示す断面図である。 隣接したＰ型およびＮ型ＦｉｎＦＥＴトランジスタを有する図１の電子デバイスを形成するシーケンスの異なる段階における積層膜を示す断面図である。 隣接したＰ型およびＮ型ＦｉｎＦＥＴトランジスタを有する図１の電子デバイスを形成するシーケンスの異なる段階における積層膜を示す断面図である。 隣接したＰ型およびＮ型ＦｉｎＦＥＴトランジスタを有する電子デバイスを形成する方法を示すブロック図である。
理解を容易にするため、可能な場合は、図に共通している同一の要素を指定するのに同一の参照番号が使用されている。１つの実施形態の要素が、他の実施形態に有益に組み込まれてもよいことが想到される。
ＦｉｎＦＥＴ技術は、ＣＭＯＳ性能を大幅に改善し、ムーアの法則による縮小を７ｎｍ以下の先端ノードにまで可能にしてきた。ＦｉｎＦＥＴトランジスタの製造には、シャロートレンチアイソレーション（ＳＴＩ）の幾何学形状を大幅に変更する必要があった。ＳＴＩの目的は、隣接したトランジスタを電気的に隔離することである。高度な平面ＣＭＯＳトランジスタは、約２００〜約２５０ｎｍの範囲のＳＴＩ深さを有する。ＦｉｎＦＥＴ技術の場合、露出したシリコンフィンはＳＴＩをエッチバックすることによって形成され、ＳＴＩ深さは約７０〜約８０ｎｍとなる。ＦｉｎＦＥＴ設計は、ＣＭＯＳスケーリングを継続しながら、ＳＴＩ深さのより一層の低減が期待できる。
平面設計からＦｉｎＦＥＴ設計へは、ＳＴＩ深さを約３分の１に低減することにより、隣接したｐＭＯＳおよびｎＭＯＳトランジスタのソース／ドレイン間の最小限の基板通路が大幅に低減されてきた。これは、全てのｐ−ｎ接合が逆バイアスである場合、通常のＣＭＯＳ動作中のｐ／ｎＭＯＳ絶縁を低下させるものではない。しかしながら、隣接した接合間の基板通路が低減されることにより、ＳＥＬ遷移中にｐＭＯＳおよびｎＭＯＳ両方のトランジスタの接合を順バイアスさせることができる場合、寄生ＳＣＲラッチアップをトリガし得ることが見出されている。
上述したように、従来のＦｉｎＦＥＴトランジスタは、隣接した接合間の基板通路の低減により、ＳＥＬイベントの影響を受けやすい。従来のＦｉｎＦＥＴトランジスタは、特に、従来の平面トランジスタよりも、高エネルギー粒子衝突によるＳＥＬイベントの影響を更に受けやすい。高エネルギー粒子は、中性子、熱中性子、α粒子などを含む。特に、本発明者らは、従来の平面トランジスタと比べて従来のＦｉｎＦＥＴトランジスタでは、高エネルギー粒子衝突によるＳＥＬイベントを引き起こすのに必要なエネルギーは１０分の１であることを観察している。本発明者らは、Ｎ型およびＰ型ＦｉｎＦＥＴトランジスタの間の酸化物分離厚さと、高エネルギー粒子衝突によるＳＥＬイベントの確率との間に強い依存関係があることを発見している。したがって、本開示は、本明細書において、酸化物分離厚さを従来のＦｉｎＦＥＴトランジスタの約２〜３倍に選択的に増加させることによって、ＦｉｎＦＥＴトランジスタを用いた電子デバイスのＳＥＬイベントに対する抵抗性を改善する技術について記載する。更に、Ｎ型およびＰ型ＦｉｎＦＥＴトランジスタの間の酸化物分離厚さが増加する一方、同じタイプのＦｉｎＦＥＴトランジスタ間の浅い酸化物分離厚さを維持することができる。したがって、ＳＥＬイベントに対する堅牢な抵抗性をもつ電子デバイスを、製造コストの増加を最小限に抑えて実現することができる。更に、本明細書に記載する新規なＦｉｎＦＥＴトランジスタは、従来のＦｉｎＦＥＴトランジスタの最大１０倍、ＳＥＬイベントの影響を受けにくく、望ましくは平面トランジスタの抵抗性に近く、更にはそれに等しくなる。
図１は、Ｎ型ＦｉｎＦＥＴトランジスタ１０２とそれに隣接したＰ型ＦｉｎＦＥＴトランジスタ１０４との間に画定されるＰ−Ｎ接合１５０を有する、電子デバイス１００の一例の概略図である。図１の例では、電子デバイス１００はＣＭＯＳデバイスとして構成されている。しかしながら、ＦｉｎＦＥＴトランジスタ１０２、１０４は、Ｎ型およびＰ型両方のＦｉｎＦＥＴトランジスタ１０２、１０４を含む、他のタイプのデバイス向けに構成されてもよい。
Ｎ型およびＰ型ＦｉｎＦＥＴトランジスタ１０２、１０４は半導体基板１０６上に形成される。ＦｉｎＦＥＴトランジスタ１０２、１０４は、現在知られている技法または将来的に開発される技法を含む、アディティブ法またはサブトラクティブ法によって形成されてもよい。
基板１０６は、シリコン基板、または別の適切な材料から成る基板であってもよい。基板１０６はＰウェル１５２とＮウェル１５４とを含む。図１に示される例では、Ｎウェル１５４はＰウェル１５２上に形成されるものとして示されている。しかしながら、その代わりに、Ｐウェル１５２がＮウェル１５４上に形成されてもよく、または例えばツインタブ構成の場合、Ｐウェル１５２がＮウェル１５４から横方向に離隔されてもよい。Ｐウェル１５２およびＮウェル１５４は、イオン注入、拡散、または他の適切な技術を使用して形成されてもよい。一例では、Ｐウェル１５２にはリンがドープされ、Ｎウェル１５４にはホウ素がドープされる。
図１に示される例では、少なくとも２つのＮ型ＦｉｎＦＥＴトランジスタ１０２がＰウェル１５２上に形成される。また、少なくとも２つのＰ型ＦｉｎＦＥＴトランジスタ１０４がＮウェル１５４上に形成される。Ｎ型ＦｉｎＦＥＴトランジスタ１０２のうち１つは、Ｐ型ＦｉｎＦＥＴトランジスタ１０４のうち１つに隣接して配設される。酸化物分離層１１２は、隣接した同じタイプの各ＦｉｎＦＥＴトランジスタの間に形成されたトレンチ１０８内に配設される。例えば、酸化物分離層１１２は、隣接したＮ型ＦｉｎＦＥＴトランジスタ１０２の各対の間に配設される。酸化物分離層１１２はまた、隣接したＰ型ＦｉｎＦＥＴトランジスタ１０４の各対の間に配設される。酸化物分離層１１４は、隣接した異なるタイプのＦｉｎＦＥＴトランジスタの間に形成されたトレンチ１１０内に配設される。例えば、酸化物分離層１１４は、Ｎ型ＦｉｎＦＥＴトランジスタ１０２とそれに隣接したＰ型ＦｉｎＦＥＴトランジスタ１０４との間に配設される。トレンチ１１０の酸化物材料を含有する部分の深さは、トレンチ１０８の酸化物材料を含有する部分の深さの少なくとも２倍であり、したがって、酸化物分離層１１４の厚さは酸化物分離層１１２の厚さの少なくとも２倍になっている。より深いトレンチ１１０とより厚い酸化物分離層１１４は、更に後述するように、Ｐ−Ｎ接合１５０全体にわたるＳＥＬイベントに対する優れた抵抗性を提供する。
Ｐ−Ｎ接合１５０に関する更なる詳細が、図２に示される、図１の電子デバイス１００の一部分の等角図に示されている。図２に示されるように、Ｎ型ＦｉｎＦＥＴトランジスタ１０２は、高アスペクト比のフィン２０２と金属ゲート２０８とを含み、それらは両方とも基板１０６から上向きに延在する。フィン２０２は、アディティブ法またはサブトラクティブ法によって形成されてもよい。一例では、フィン２０２は、シリコン、シリコンゲルマニウム、ゲルマニウム、またはＩＩＩ−Ｖ族材料から形成されてもよい。フィン２０２は、任意に、薄い酸化物キャッピング層２０６で被覆されてもよい。
酸化物分離層１１２は、Ｎ型ＦｉｎＦＥＴトランジスタ１０２のフィン２０２の間で基板１０６上に形成される。一例では、酸化物分離層１１２は、フィン２０２の間に画定されるトレンチ１０８内に形成される。酸化物分離層１１２は、酸化シリコン、窒化シリコン、酸窒化シリコン、フッ化物ドープケイ酸塩ガラス（ＦＳＧ）、低ｋ誘電体、または他の適切な材料のうち１つもしくは複数から形成される。同様に、酸化物分離層１１４は、Ｎ型ＦｉｎＦＥＴトランジスタ１０２のフィン２０２とＰ型ＦｉｎＦＥＴトランジスタ１０４の高アスペクト比のフィン２５２との間に画定されるトレンチ１１０内など、基板１０６上に形成される。酸化物分離層１１４は、酸化物分離層１１２として使用するのに適した同じ材料から成ってもよい。
金属ゲート２０８は、一般に、基板１０６の面に垂直であってフィン２０２の面にも垂直である、フィン形状を有する。金属ゲート２０８は、フィン２０２の一部分を取り囲み、フィン２０２のソース領域２１２をフィン２０２のドレイン領域２１０から分離する。ソースおよびドレイン領域２１２、２１０は、一般に、基板１０６の面に垂直に延在する共通の面内で位置合わせされる。ソースおよびドレイン領域２１２、２１０はまた、金属ゲート２０８の面に垂直に配向される。
金属ゲート２０８は、ソースおよびドレイン領域２１２、２１０の間に画定されるチャネル領域２１４を包囲している。チャネル領域２１４はフィン２０２の一体部分なので、チャネル領域２１４は領域２１２、２１０と同じ材料から形成される。金属ゲート２０８がエネルギーを与えられると、電流がチャネル領域２１４を通ってソース領域２１２からドレイン領域２１０に流れる。
金属ゲート２０８は、ゲート誘電体材料の上に配設されたゲート電極から形成される。ゲート誘電体材料は、ゲート電極をチャネル領域２１４から分離する。ゲート電極は、ポリシリコン、Ｔａ、ＴｉＮ、ＴｉＡｌＮ、ＴｉＳｉＮ、ＴａＮ、ＴａＡｌＮ、ＴａＳｉＮ、Ｗ、ＷＮ、Ｒｅ、Ｉｒ、Ｒｕ、Ｍｏ、Ａｌ、Ｃｕ、ＣＯ、Ｎｉ、ＷＮ／ＲｕＯ２、ＺｒＳｉ２、ＭｏＳｉ２、ＴａＳｉ２、ＮｉＳｉ２、または他の適切な材料であってもよい。
ゲート誘電体材料は、ハフニウム系材料などの高ｋ酸化物であってもよい。ゲート誘電体材料として使用するのに適しているハフニウム系材料の例としては、ＨｆＯｘ、ＨｆＳｉＯｘ、ＨｆＳｉＯＮ、ＨｆＺｒＯ、ＨｆＬａＯ、ＨｆＴａＯ、ＨｆＴｉＯなどが挙げられる。あるいは、ゲート誘電体材料は、ＬａＯ、ＡｌＯ、ＺｒＯ、ＺｒＯ２、ＺｒＳｉＯ２、ＬａＳｉＯ、ＡｌＳｉＯ、ＴｉＯ、Ｔａ２Ｏ５、Ｔａ２Ｏ３、Ｙ２Ｏ３、ＳＴＯ、ＢＴＯ、ＢａＺｒＯ、または他の適切な材料であってもよい。一例では、金属ゲート２０８は、ＨｆＯｘゲート誘電体材料の上に配設されたポリシリコンゲート電極から形成される。
金属ゲート２０８はまた、キャッピング層および界面層などの追加層を含んでもよい。例えば、キャッピング層がゲート誘電体材料と金属ゲート材料との間に配設されてもよい。キャッピング層は、酸化ランタン、ＬａＳｉＯ、酸化マンガン、酸化アルミニウム、または他の適切な材料であってもよい。キャッピング層は、約３〜約１０オングストロームの厚さを有してもよい。別の例では、界面層がゲート誘電体材料とチャネル領域２１４との間に配設されてもよい。界面層は、約３〜約１０オングストロームの厚さを有してもよい。界面層は、酸化シリコンまたは酸窒化シリコンなどの酸化物であってもよい。あるいは、界面層は窒化シリコンまたは他の適切な材料であってもよい。
Ｐ型ＦｉｎＦＥＴトランジスタ１０４は、フィン２５２と金属ゲート２５８とを含み、それらは両方とも基板１０６から上向きに延在する。フィン２０２と同様に、フィン２５２は、アディティブ法またはサブトラクティブ法によって形成されてもよい。一例では、フィン２５２は、シリコン、シリコンゲルマニウム、ゲルマニウム、またはＩＩＩ−Ｖ族材料から形成されてもよい。フィン２５２は、任意に、薄い酸化物キャッピング層２５６で被覆されてもよい。
金属ゲート２５８は、一般に、基板１０６の面に垂直であってフィン２５２の面にも垂直である、フィン形状を有する。金属ゲート２５８は、フィン２５２の一部分を取り囲み、フィン２５２のソース領域２６２をフィン２５２のドレイン領域２６０から分離する。ソースおよびドレイン領域２６２、２６０は、一般に、基板１０６の面に垂直に延在する共通の面内で位置合わせされる。ソースおよびドレイン領域２６２、２６０はまた、金属ゲート２５８の面に垂直に配向される。
金属ゲート２５８は、ソースおよびドレイン領域２６２、２６０の間に画定されるチャネル領域２６４を包囲している。チャネル領域２６４はフィン２５２の一体部分なので、チャネル領域２６４は領域２６２、２６０と同じ材料から形成される。金属ゲート２５８がエネルギーを与えられると、電流がチャネル領域２６４を通ってソース領域２６２からドレイン領域２６０に流れる。
金属ゲート２５８は、ゲート誘電体材料の上に配設されたゲート電極から形成される。ゲート誘電体材料は、ゲート電極をチャネル領域２６４から分離する。金属ゲート２５８は、金属ゲート２０８に関して上述したのと同様に構築され、また、金属ゲート２０８に関して上述したように、キャッピング層および界面層などの追加層を含んでもよい。
Ｎ型ＦｉｎＦＥＴトランジスタ１０２は、あるピッチまたは距離２８２で分離される。一例では、距離２８２は約４２ｎｍである。Ｎ型ＦｉｎＦＥＴトランジスタ１０２は、距離２８６でＰ型ＦｉｎＦＥＴトランジスタ１０４から分離される。距離２８６は、一般に、より深い酸化物分離層１１４の作成に適応するように、距離２８２よりも長い。例えば、酸化物分離層１１４は、酸化物分離層１１２の厚さ２８０よりも厚い厚さ２８４を有する。一例では、厚さ２８４は酸化物分離層１１２の厚さ２８０の少なくとも約２倍である。別の例では、厚さ２８４は酸化物分離層１１２の厚さ２８０の少なくとも３倍である。トレンチ１１０および酸化物分離層１１２の幅を画定する距離２８６は、トレンチ１１０の底部の幅が、酸化物分離層１１２が基板１０６の反対側で露出するトレンチ１１０の部分の幅よりも大幅に狭くなるような、先細状または階段状であってもよいことが想到される。例えば、トレンチ１１０の底部の幅は距離２８２とほぼ同じであってもよい。
図２に示される例では、酸化物分離層１１２の厚さ２８０は、７０〜８０ｎｍなど、約１００ｎｍ未満である。対照的に、酸化物分離層１１４の厚さ２８４は、２００〜２５０ｎｍなど、１５０ｎｍ超過である。言い換えると、酸化物分離層１１４の厚さ２８４は酸化物分離層１１２の厚さ２８０の少なくとも２倍である。一例では、酸化物分離層１１４の厚さ２８４は酸化物分離層１１２の厚さ２８０の少なくとも２．５倍である。更に別の例では、酸化物分離層１１４の厚さ２８４は酸化物分離層１１２の厚さ２８０の少なくとも３倍である。酸化物分離層１１４の深い厚さ２８４は、荷電粒子がウェル１５２、１５４の間を移動するのを防ぐ助けとなるため、ＳＥＬイベントに対する抵抗性が増大する。一例では、Ｐ−Ｎ接合１５０全体にわたる、酸化物分離層１１４の厚さ２８４によるＳＥＬ抵抗性は、従来のＦｉｎＦＥＴ設計の約１０倍である。
ＳＥＬイベントに対する抵抗性を改善するように選択された酸化物分離層１１４の厚さは、Ｐ−Ｎ接合１５０を備えるＦｉｎＦＥＴの技術ノードおよび限界寸法、ならびにデバイス設計の対象である環境中に存在する粒子の予期されるエネルギーレベルに応じて、異なることがあることが認識されるべきである。例えば、地上用途では、地下または非地上用途で利用されるように設計された用途よりもエネルギーレベルがはるかに低い粒子に遭遇する。上述した酸化物分離層１１４の厚さ２８４は、１６ｎｍの技術ノードを用いて製造されたＦｉｎＦＥＴの地上用途に適していることが証明されている。（通常遭遇する地上粒子と比べて）高エネルギーの粒子に対抗する硬化を要する航空宇宙または他の用途などの非地上用途は、同じ技術ノードでは、一般に、酸化物分離層１１４がより厚くなる。
本明細書に開示する技術を利用して達成されたＳＥＬイベントに対する抵抗性の改善は、ＦｉｎＦＥＴ技術を使用した従来の設計と比較して、寄生ＳＣＲの積βｎｐｎ・βｐｎｐの利得を低減するものとしても特徴づけることができる。一般に、βｎｐｎおよびβｐｎｐは、寄生ＳＣＲのフィードバックループにおける２つのトランジスタの利得である。積βｎｐｎ・βｐｎｐの利得を１未満に維持することによって、ラッチアップが防止される。寄生バイポーラのβ利得は、ＳＣＲ電流通路における距離に強く関連する。この距離はＳＴＩが深くなると増加するので、積βｎｐｎ・βｐｎｐの利得が低減される。バイポーラトランジスタのβ利得は、寄生ＳＣＲのバイポーラトランジスタにおける電流にも依存する。電流が大きいほど、積βｎｐｎ・βｐｎｐの利得が大きくなる。前記電流はイオン衝突による堆積電荷（deposited charge）に比例するので、酸化物分離層１１４の厚さ２８４は、積βｎｐｎ・βｐｎｐの利得が、一般的な地上放射線環境の場合の１未満など、所定の設計および放射線環境閾値よりも少なくなるように選択されてもよい。宇宙放射線環境で遭遇する高エネルギーイオン衝突は、はるかに多くの電荷を堆積させ、寄生バイポーラトランジスタにより大きい電流を生じさせる。これにより、積βｎｐｎ・βｐｎｐの利得が１を上回り、かかる宇宙放射線環境において、同じ厚さ２８４がＳＥＬを防ぐのに十分ではなくなることがある。かかる高エネルギー放射線環境では、ＳＥＬを防ぐのに、より厚い厚さ２８４が必要になることがある。
図３Ａ〜図３Ｈは、隣接したＮ型およびＰ型ＦｉｎＦＥＴトランジスタ１０２、１０４を有する図１の電子デバイス１００を形成するシーケンスの異なる段階における積層膜の断面図である。図４は、図３Ａ〜図３Ｈに示されるシーケンスなどによって、隣接したＮ型およびＰ型ＦｉｎＦＥＴトランジスタ１０２、１０４を有する電子デバイス１００などの電子デバイスを形成する、方法４００のブロック図である。方法４００は、Ｐ−Ｎ接合１５０を有する他の電子デバイスを形成するのに利用されてもよいことが想到される。
方法４００は、図３Ａに示されるものなど、基板１０６などの基板上に第１のマスク層３００をパターニングすることによる、工程４０２で始まる。図が乱雑になるのを避けるため、ＮウェルおよびＰウェルは図３Ａ〜図３Ｈには示していない。第１のマスク層３００は複数の開口部３０２を含み、開口部３０２を通して露出した基板１０６の領域３０４がエッチングを施されトレンチが形成される。第１のマスク層３００は、フォトレジストマスク、ハードマスク、またはそれらの組み合わせであってもよい。
工程４０４で、図３Ｂに示されるように、基板１０６の露出した領域３０４にエッチングが施されてトレンチ１０８が形成される。基板１０６に形成されるトレンチ１０８は、乾式（例えば、プラズマ）エッチングによって作成される。適切なエッチング剤としては、ハロゲン、ならびに中でも特に、Ｃｌ２、ＣＦ４、ＳＦ６、ＮＦ３、およびＣＣｌ２Ｆ２などのハロゲン含有化合物が挙げられる。あるいは、湿式エッチングまたは他の適切な技術が利用されてもよい。適切な湿式エッチング剤としては、中でも特に、硝酸（ＨＮＯ３）およびフッ化水素酸（ＨＦ）、水酸化カリウム（ＫＯＨ）、エチレンジアミンピロカテコール（ＥＤＰ）、ならびに水酸化テトラメチルアンモニウム（ＴＭＡＨ）が挙げられる。
トレンチ１０８の間に残っている基板１０６の材料はフィン２０２、２５２を形成する。フィン２０２の間の距離２８２は、一対の隣接したフィン２０２、２５２の間の距離２８６よりも短い。距離２８２は、距離２８６の少なくとも４分の１など、距離２８６の少なくとも半分であってもよい。一対の隣接したフィン２０２、２５２の間の距離２８６が長くなると、トレンチ１１０をトレンチ１０８よりもはるかに深くすることが可能になり、それによって、後述する方法４００の続きの工程で更に示されるように、トレンチ１１０内に配設される酸化物分離層１１４をトレンチ１０８内に配設された酸化物分離層１１２よりも厚くすることが容易になる。
工程４０６で、図３Ｃに示されるように、第１のマスク層３００が除去される。一例では、第１のマスク層３００は、酸素含有プラズマに暴露することなどによる灰化プロセス、または他の適切な方法によって除去される。
工程４０８で、第２のマスク層３２０が、フィン２０２、２５２およびトレンチ１０８上に配設される。第２のマスク層３２０がパターニングされて開口部３２２が形成され、開口部３２２を通して、図３Ｄに示されるように、基板１０６にエッチングが施されてもよい。第２のマスク層３２０は、第１のマスク層３００を参照して記載したような材料および技術によって作成されパターニングされてもよい。
工程４１０で、基板１０６に、第２のマスク層３２０の開口部３２２を通してエッチングが施されて、トレンチ１１０が形成される。図３Ｅに示されるように、トレンチ１１０はトレンチ１０８よりも深い。一定の比率ではないが、トレンチ１１０はトレンチ１０８の少なくとも２倍の深さ、更にはトレンチ１０８の２．５倍以上もの深さである。それに加えて、トレンチ１１０は、トレンチ１０８の少なくとも３〜４倍の幅など、トレンチ１０８の少なくとも約２倍の幅である。より幅広のトレンチ１１０により、より深いトレンチ１１０の形成が容易になるので、更なる酸化物分離層が、高エネルギー粒子衝突によるアップセット耐性を改善するのに利用されてもよい。エッチング後、例えば、酸素含有プラズマの存在下での灰化または他の適切な方法によって、第２のマスク層３２０が除去される。
工程４１２で、図３Ｆに示されるように、トレンチ１０８、１１０に酸化物材料が充填されて、酸化物分離層１１２および酸化物分離層１１４が形成される。酸化物分離層１１２、１１４は、スピンオン、化学蒸着、原子層堆積、または他の適切な技術を利用して堆積されてもよい。酸化物分離層１１２、１１４の上面は、例えば、エッチバックまたは化学機械研磨または他の適切な平面化技術を使用して、フィン２０２、２５２の上面と共面で作られてもよい。
トレンチ１０８、１１０に酸化物材料が充填されると、第３のマスク層３３０が酸化物材料上に堆積されパターニングされて、開口部３３２が形成される。第３のマスク層３３０は、第１のマスク層３００を参照して記載したような材料および技術によって作成されパターニングされてもよい。工程４１４で、酸化物分離層１１２および酸化物分離層１１４を形成している酸化物材料の一部分に、第３のマスク層３３０の開口部３３２を通してエッチングが施されて、図３Ｇに示されるように、トレンチ１０８を充填している酸化物材料の厚さ２８０およびトレンチ１１０を充填している酸化物材料の厚さ２８４が設定される。
工程４１６で、第３のマスク層３３０が除去される。第３のマスク層３３０は、酸素含有プラズマの存在下での灰化、または他の適切な方法によって除去されてもよい。工程４１６後、金属ゲート２０８、２５８がフィン２０２、２５２の上に形成されて、図１および図２に示されるようなトランジスタ１０２、１０４が形成される。
したがって、本明細書に記載されるＦｉｎＦＥＴトランジスタ１０２、１０４および特にＰ−Ｎ接合１５０は、従来のＦｉｎＦＥＴトランジスタおよび従来のＰ−Ｎ接合と比較して、より優れたＳＥＬ抵抗性を有する。Ｐ−Ｎ接合１５０を含むＦｉｎＦＥＴトランジスタ１０２、１０４は、従来のＦｉｎＦＥＴトランジスタと比較して、高エネルギー粒子衝突によるＳＥＬイベントの確率が低減されているので、ＣＭＯＳまたは他の電子デバイスなどの電子デバイス１００は、従来の電子デバイスと比較して堅牢性が高い。Ｎ型ＦｉｎＦＥＴトランジスタ１０２とＰ型ＦｉｎＦＥＴトランジスタ１０４との間に配設される酸化物分離層１１４の厚さが増加することで、（トレンチ１０８よりも）深いトレンチ１１０内に配設された酸化物分離層１１４から成る比較的厚い材料によって、粒子の衝突による電荷のほとんどを、広い面積に拡散する前に基板内で散逸させることが可能になり、したがって、マルチビットアップセットに対する更なる保護が追加され、Ｐ−Ｎ接合１５０が利用される電子デバイス１００における訂正不能なイベントの発生が最小限に抑えられる。有利には、Ｐ−Ｎ接合１５０を備えるＦｉｎＦＥＴトランジスタ１０２、１０４は、従来のＦｉｎＦＥＴトランジスタの最大１０倍、ＳＥＬイベントの影響を受けにくく、望ましくは平面ＦｉｎＦＥＴトランジスタの抵抗性に近く、更にはそれに等しくなる。
一例では、ＦｉｎＦＥＴトランジスタ、Ｐ−Ｎ接合、およびその形成方法について、本明細書に記載する。かかるＦｉｎＦＥＴトランジスタは、金属ゲートと、ソース領域、ドレイン領域、および金属ゲートで包囲されたチャネル領域を備えるフィンであって、チャネル領域がソースおよびドレイン領域を接続する、フィンと、ソースフィンの第１の側に配設された第１の酸化物分離層と、ソースフィンの第１の側とは反対側の第２の側に配設された第２の酸化物分離層であって、第１の酸化物分離層の厚さよりも厚い厚さを有する、第２の酸化物分離層とを含んでもよい。
そのようなＦｉｎＦＥＴトランジスタでは、第２の酸化物分離層の厚さは、第１の酸化物分離層の厚さの少なくとも２倍であってもよい。
そのようなＦｉｎＦＥＴトランジスタでは、第２の酸化物分離層の厚さは２００ｎｍ〜２５０ｎｍであってもよい。
別の例では、Ｐ−Ｎ接合について記載する。かかるＰ−Ｎ接合は、第１のＰ型ＦｉｎＦＥＴトランジスタと、第１のＰ型ＦｉｎＦＥＴトランジスタに隣接して配設された第１のＮ型ＦｉｎＦＥＴトランジスタと、第１のＮ型ＦｉｎＦＥＴトランジスタを隣接した第１のＰ型ＦｉｎＦＥＴトランジスタから横方向に分離する第１の酸化物分離層であって、１５０ｎｍ超過の厚さを有する、第１の酸化物分離層とを含んでもよい。
そのようなＰ−Ｎ接合では、第１のＰ型ＦｉｎＦＥＴトランジスタは、第１のＰ型ＦｉｎＦＥＴトランジスタの第１の酸化物分離層とは反対側に配設された第２の酸化物分離層であって、第１の酸化物分離層の厚さの半分未満の厚さを有する、第２の酸化物分離層を含んでもよい。
そのようなＰ−Ｎ接合では、第１の酸化物分離層の厚さは、第２の酸化物分離層の厚さの少なくとも３倍であってもよい。
そのようなＰ−Ｎ接合では、Ｐ−Ｎ接合の積βηρη・βＰηＰの利得は１未満であってもよい。
そのようなＰ−Ｎ接合は、第１のＰ型ＦｉｎＦＥＴトランジスタに隣接して配設された第２のＰ型ＦｉｎＦＥＴトランジスタと、第１のＰ型ＦｉｎＦＥＴトランジスタを隣接した第２のＰ型ＦｉｎＦＥＴトランジスタから横方向に分離する第２の酸化物分離層であって、第１の酸化物分離層の厚さの半分未満の厚さを有する、第２の酸化物分離層とを更に含んでもよい。
そのようなＰ−Ｎ接合では、第２の酸化物分離層の厚さは８０ｎｍ未満であり、第１の酸化物分離層の厚さは２００ｎｍ超過であってもよい。
そのようなＰ−Ｎ接合では、第１のＰ型ＦｉｎＦＥＴトランジスタと隣接した第２のＮ型ＦｉｎＦＥＴトランジスタとの間に画定される第１の酸化物分離層の幅は、第１のＰ型ＦｉｎＦＥＴトランジスタと隣接した第２のＰ型ＦｉｎＦＥＴトランジスタとの間に画定される第２の酸化物分離層の幅よりも広くてもよい。
そのようなＰ−Ｎ接合は、第１のＮ型ＦｉｎＦＥＴトランジスタに隣接して配設された第２のＮ型ＦｉｎＦＥＴトランジスタと、第１のＮ型ＦｉｎＦＥＴトランジスタを隣接した第２のＮ型ＦｉｎＦＥＴトランジスタから横方向に分離する第２の酸化物分離層であって、第１の酸化物分離層の厚さよりも薄い厚さを有する、第２の酸化物分離層とを更に含んでもよい。そのようなＰ−Ｎ接合では、第２の酸化物分離層の厚さは８０ｎｍ未満であってもよく、第１の酸化物分離層の厚さは２００ｎｍ超過であってもよい。
そのようなＰ−Ｎ接合では、第１の酸化物分離層の幅は、第２の酸化物分離層の幅よりも広くてもよい。
そのようなＰ−Ｎ接合は、第１のＰ型ＦｉｎＦＥＴトランジスタおよび第１のＮ型ＦｉｎＦＥＴトランジスタの一方に隣接して配設された第２のＦｉｎＦＥＴトランジスタであって、第１のＰ型ＦｉｎＦＥＴトランジスタおよび第１のＮ型ＦｉｎＦＥＴトランジスタのうちより近くにある方と同じ型である、第２のＦｉｎＦＥＴトランジスタと、第２のＦｉｎＦＥＴトランジスタを第１のＰ型ＦｉｎＦＥＴトランジスタおよび第１のＮ型ＦｉｎＦＥＴトランジスタのうち隣接している方から横方向に分離する第２の酸化物分離層であって、第１の酸化物分離層の厚さに実質的に等しい厚さを有する、第２の酸化物分離層とを更に含んでもよい。
更に別の例では、Ｐ−Ｎ接合を形成する方法について記載する。Ｐ−Ｎ接合を形成するかかる方法は、半導体基板にエッチングを施して、第１の高アスペクト比のトレンチによって分離された第１の高アスペクト比のフィンおよび第２の高アスペクト比のフィンを含む、複数の高アスペクト比のフィンを形成することと、第１の高アスペクト比のトレンチに酸化物材料を充填することと、第１の高アスペクト比のトレンチを充填している酸化物材料の一部分を除去することと、少なくとも１５０ｎｍの厚さを有する第１の酸化物分離層を形成するように、第１の高アスペクト比のトレンチを充填している酸化物材料の除去を停止することと、を含んでもよい。
そのような方法では、半導体基板にエッチングを施して複数の高アスペクト比のフィンを形成することは、第１の高アスペクト比のフィンを半導体基板のｐドープ領域に形成することと、第２の高アスペクト比のフィンを半導体基板のｎドープ領域に形成することと、を更に含んでもよく、第１および第２の高アスペクト比のフィンは第１の高アスペクト比のトレンチによって分離される。
そのような方法は、複数の高アスペクト比のフィンのうち第３の高アスペクト比のフィンを、第１の高アスペクト比のフィンに隣接した半導体基板のｐドープ領域に形成することと、１００ｎｍ未満の厚さを有する第２の酸化物分離層を、第１および第３の高アスペクト比のフィンの間に形成することと、を更に含んでもよい。
そのような方法では、第１の高アスペクト比のトレンチに酸化物材料を充填することは、第１の高アスペクト比のトレンチに、酸化シリコン、窒化シリコン、酸窒化シリコン、フッ化物ドープケイ酸塩ガラス（ＦＳＧ）、および低ｋ誘電体から成る群から選択された少なくとも１つの材料を充填することを含んでもよい。
そのような方法では、第１の高アスペクト比のフィンは、シリコン、シリコンゲルマニウム、ゲルマニウム、またはＩＩＩ−Ｖ族材料から形成されてもよい。
そのような方法は、半導体基板にエッチングされた第２の高アスペクト比のトレンチに酸化物材料を充填することと、第２の高アスペクト比のトレンチを充填している酸化物材料の一部分を除去することと、第１の酸化物分離層の厚さの半分よりも薄い厚さを有する第２の酸化物分離層を形成するように、第２の高アスペクト比のトレンチを充填している酸化物材料の除去を停止することと、を更に含んでもよい。
上記は本発明の実施形態を対象としているが、本発明の基本的範囲から逸脱することなく本発明の他の実施形態および更なる実施形態を考案することができ、それらの範囲は以下の特許請求の範囲によって決定される。

Claims (15)

  1. 第１のＰ型ＦｉｎＦＥＴトランジスタと、
    前記第１のＰ型ＦｉｎＦＥＴトランジスタに隣接して配設された第１のＮ型ＦｉｎＦＥＴトランジスタと、
    前記第１のＮ型ＦｉｎＦＥＴトランジスタを隣接した前記第１のＰ型ＦｉｎＦＥＴトランジスタから横方向に分離する第１の酸化物分離層であって、１５０ｎｍ超過の厚さを有する、第１の酸化物分離層と、を備える、Ｐ−Ｎ接合。
  2. 前記第１のＰ型ＦｉｎＦＥＴトランジスタが、
    前記第１のＰ型ＦｉｎＦＥＴトランジスタの前記第１の酸化物分離層とは反対側に配設された第２の酸化物分離層であって、前記第１の酸化物分離層の厚さの半分未満の厚さを有する、第２の酸化物分離層を備える、請求項１に記載のＰ−Ｎ接合。
  3. 前記第１の酸化物分離層の前記厚さが前記第２の酸化物分離層の前記厚さの少なくとも３倍である、請求項２に記載のＰ−Ｎ接合。
  4. 前記Ｐ−Ｎ接合の積βηρη・βＰηＰの利得が１未満である、請求項１から３のいずれか一項に記載のＰ−Ｎ接合。
  5. 前記第１のＰ型ＦｉｎＦＥＴトランジスタに隣接して配設された第２のＰ型ＦｉｎＦＥＴトランジスタと、
    前記第１のＰ型ＦｉｎＦＥＴトランジスタを隣接した前記第２のＰ型ＦｉｎＦＥＴトランジスタから横方向に分離する第２の酸化物分離層であって、前記第１の酸化物分離層の厚さの半分未満の厚さを有する、第２の酸化物分離層と、を更に備える、請求項１に記載のＰ−Ｎ接合。
  6. 前記第２の酸化物分離層の前記厚さが８０ｎｍ未満であり、前記第１の酸化物分離層の前記厚さが２００ｎｍ超過である、請求項５に記載のＰ−Ｎ接合。
  7. 前記第１のＰ型ＦｉｎＦＥＴトランジスタと隣接した前記第２のＮ型ＦｉｎＦＥＴトランジスタとの間に画定される前記第１の酸化物分離層の幅が、前記第１のＰ型ＦｉｎＦＥＴトランジスタと隣接した前記第２のＰ型ＦｉｎＦＥＴトランジスタとの間に画定される前記第２の酸化物分離層の幅よりも広い、請求項５に記載のＰ−Ｎ接合。
  8. 前記第１のＮ型ＦｉｎＦＥＴトランジスタに隣接して配設された第２のＮ型ＦｉｎＦＥＴトランジスタと、
    前記第１のＮ型ＦｉｎＦＥＴトランジスタを隣接した前記第２のＮ型ＦｉｎＦＥＴトランジスタから横方向に分離する第２の酸化物分離層であって、前記第１の酸化物分離層の前記厚さ未満の厚さを有する、第２の酸化物分離層と、を更に備える、請求項１に記載のＰ−Ｎ接合。
  9. 前記第２の酸化物分離層の前記厚さが８０ｎｍ未満であり、前記第１の酸化物分離層の前記厚さが２００ｎｍ超過である、請求項８に記載のＰ−Ｎ接合。
  10. 前記第１の酸化物分離層の幅が前記第２の酸化物分離層の幅よりも広い、請求項８に記載のＰ−Ｎ接合。
  11. 前記第１のＰ型ＦｉｎＦＥＴトランジスタおよび前記第１のＮ型ＦｉｎＦＥＴトランジスタのうち一方に隣接して配設された第２のＦｉｎＦＥＴトランジスタであって、前記第１のＰ型ＦｉｎＦＥＴトランジスタおよび前記第１のＮ型ＦｉｎＦＥＴトランジスタのうちより近くにある方と同じ型である、第２のＦｉｎＦＥＴトランジスタと、
    前記第２のＦｉｎＦＥＴトランジスタを前記第１のＰ型ＦｉｎＦＥＴトランジスタおよび前記第１のＮ型ＦｉｎＦＥＴトランジスタのうち隣接した一方から横方向に分離する第２の酸化物分離層であって、前記第１の酸化物分離層の前記厚さに実質的に等しい厚さを有する、第２の酸化物分離層と、を更に備える、請求項１に記載のＰ−Ｎ接合。
  12. Ｐ−Ｎ接合を形成する方法であって、
    半導体基板にエッチングを施して、第１の高アスペクト比のトレンチによって分離された第１の高アスペクト比のフィンおよび第２の高アスペクト比のフィンを含む、複数の高アスペクト比のフィンを形成することと、
    前記第１の高アスペクト比のトレンチに酸化物材料を充填することと、
    前記第１の高アスペクト比のトレンチを充填している前記酸化物材料の一部分を除去することと、
    少なくとも１５０ｎｍの厚さを有する第１の酸化物分離層を形成するように、前記第１の高アスペクト比のトレンチを充填している前記酸化物材料の前記除去を停止することと、を含む、Ｐ−Ｎ接合を形成する方法。
  13. 前記半導体基板にエッチングを施して前記複数の高アスペクト比のフィンを形成することが、
    前記第１の高アスペクト比のフィンを前記半導体基板のｐドープ領域に形成することと、
    前記第２の高アスペクト比のフィンを前記半導体基板のｎドープ領域に形成することと、を更に含み、
    前記第１および第２の高アスペクト比のフィンが前記第１の高アスペクト比のトレンチによって分離される、請求項１２に記載の方法。
  14. 前記複数の高アスペクト比のフィンのうち第３の高アスペクト比のフィンを、前記第１の高アスペクト比のフィンに隣接した前記半導体基板のｐドープ領域に形成することと、
    １００ｎｍ未満の厚さを有する第２の酸化物分離層を、前記第１および第３の高アスペクト比のフィンの間に形成することと、を更に含む、請求項１３に記載の方法。
  15. 前記半導体基板にエッチングされた第２第１の高アスペクト比のトレンチに酸化物材料を充填することと、
    前記第２の高アスペクト比のトレンチを充填している前記酸化物材料の一部分を除去することと、
    前記第１の酸化物分離層の前記厚さの半分未満の厚さを有する第２の酸化物分離層を形成するように、前記第２の高アスペクト比のトレンチを充填している前記酸化物材料の前記除去を停止することと、を更に含む、請求項１３に記載の方法。
JP2020546462A 2018-03-09 2019-02-14 深い分離を使用するＦｉｎＦＥＴ技術 Active JP7446231B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/917,206 2018-03-09
US15/917,206 US10636869B2 (en) 2018-03-09 2018-03-09 Mitigation for FinFET technology using deep isolation
PCT/US2019/018067 WO2019173033A1 (en) 2018-03-09 2019-02-14 Finfet technology using deep isolation

Publications (2)

Publication Number Publication Date
JP2021515984A true JP2021515984A (ja) 2021-06-24
JP7446231B2 JP7446231B2 (ja) 2024-03-08

Family

ID=65686934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020546462A Active JP7446231B2 (ja) 2018-03-09 2019-02-14 深い分離を使用するＦｉｎＦＥＴ技術

Country Status (7)

Country Link
US (1) US10636869B2 (ja)
EP (1) EP3762963A1 (ja)
JP (1) JP7446231B2 (ja)
KR (1) KR20200126991A (ja)
CN (1) CN111837232A (ja)
TW (1) TWI786270B (ja)
WO (1) WO2019173033A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11587927B2 (en) * 2019-09-27 2023-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Crown bulk for FinFET device
US11923366B2 (en) 2021-05-05 2024-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor isolation regions and methods of forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006006438A1 (ja) * 2004-07-12 2006-01-19 Nec Corporation 半導体装置及びその製造方法
JP2011009296A (ja) * 2009-06-23 2011-01-13 Panasonic Corp 半導体装置及びその製造方法
JP2011528863A (ja) * 2008-07-21 2011-11-24 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド トレンチ分離を備えたフィン型半導体デバイスを形成する方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4683488A (en) 1984-03-29 1987-07-28 Hughes Aircraft Company Latch-up resistant CMOS structure for VLSI including retrograded wells
US5612242A (en) * 1996-03-11 1997-03-18 United Microelectronics Corp. Trench isolation method for CMOS transistor
US6735110B1 (en) 2002-04-17 2004-05-11 Xilinx, Inc. Memory cells enhanced for resistance to single event upset
US6624654B1 (en) 2002-05-16 2003-09-23 Xilinx, Inc. Methods for implementing circuits in programmable logic devices to minimize the effects of single event upsets
US6617912B1 (en) 2002-06-13 2003-09-09 Xilinx, Inc. Pass gate multiplexer circuit with reduced susceptibility to single event upsets
US6671202B1 (en) 2002-06-13 2003-12-30 Xilinx, Inc. Programmable circuit structures with reduced susceptibility to single event upsets
US6822894B1 (en) 2003-03-25 2004-11-23 Xilinx, Inc. Single event upset in SRAM cells in FPGAs with leaky gate transistors
US7249010B1 (en) 2003-04-03 2007-07-24 Xilinx, Inc. Methods of estimating susceptibility to single event upsets for a design implemented in an FPGA
US7386826B1 (en) 2003-06-24 2008-06-10 Xilinx, Inc. Using redundant routing to reduce susceptibility to single event upsets in PLD designs
US6903571B1 (en) 2003-11-18 2005-06-07 Xilinx, Inc. Programmable systems and devices with multiplexer circuits providing enhanced capabilities for triple modular redundancy
US7064574B1 (en) 2004-06-08 2006-06-20 Xilinx, Inc. PLD memory cells utilizing metal-to-metal capacitors to selectively reduce susceptibility to single event upsets
US7139190B1 (en) 2005-06-14 2006-11-21 Xilinx, Inc. Single event upset tolerant memory cell layout
US7409610B1 (en) 2005-07-20 2008-08-05 Xilinx, Inc. Total configuration memory cell validation built in self test (BIST) circuit
US7764081B1 (en) 2005-08-05 2010-07-27 Xilinx, Inc. Programmable logic device (PLD) with memory refresh based on single event upset (SEU) occurrence to maintain soft error immunity
US7236000B1 (en) 2005-10-18 2007-06-26 Xilinx, Inc. Method and apparatus for error mitigation of programmable logic device configuration memory
US7701247B1 (en) 2005-10-28 2010-04-20 Xilinx, Inc. Data buffering with readout latency for single-event upset tolerant operation
US7515452B1 (en) 2007-01-03 2009-04-07 Xilinx, Inc. Interleaved memory cell with single-event-upset tolerance
US8065644B1 (en) 2008-03-14 2011-11-22 Xilinx, Inc. Reducing susceptibility of circuit designs to single event upsets
US8384418B1 (en) 2009-09-08 2013-02-26 Xilinx, Inc. Mitigating the effect of single event transients on input/output pins of an integrated circuit device
US8273617B2 (en) * 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8261229B2 (en) 2010-01-29 2012-09-04 Xilinx, Inc. Method and apparatus for interconnect layout in an integrated circuit
US7852107B1 (en) 2010-02-18 2010-12-14 Xilinx, Inc. Single event upset mitigation
US7990173B1 (en) 2010-03-16 2011-08-02 Xilinx, Inc. Single event upset mitigation
US8692381B1 (en) 2011-01-06 2014-04-08 Xilinx, Inc. Integrated circuits with a resistance to single event upset occurrence and methods for providing the same
US8595661B2 (en) * 2011-07-29 2013-11-26 Synopsys, Inc. N-channel and p-channel finFET cell architecture
US8397191B1 (en) 2011-11-07 2013-03-12 Xilinx, Inc. Determining failure rate from circuit design layouts
US8748989B2 (en) * 2012-02-28 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistors
US8635581B1 (en) 2013-03-15 2014-01-21 Xilinx, Inc. Method and apparatus for single event upset (SEU) detection and correction
CN104218082B (zh) * 2013-06-04 2017-08-25 中芯国际集成电路制造(上海)有限公司 高迁移率鳍型场效应晶体管及其制造方法
US9472672B2 (en) 2013-09-04 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Eliminating fin mismatch using isolation last
CN105097686B (zh) * 2014-04-25 2018-04-13 中芯国际集成电路制造(上海)有限公司 鳍片式场效应晶体管及其制造方法
US9484919B1 (en) 2014-04-30 2016-11-01 Xilinx, Inc. Selection of logic paths for redundancy
US9183338B1 (en) 2014-09-16 2015-11-10 Xilinx, Inc. Single-event upset mitigation in circuit design for programmable integrated circuits
US9483599B1 (en) 2014-09-23 2016-11-01 Xilinx, Inc. Circuit design-specific failure in time rate for single event upsets
US9412838B2 (en) * 2014-09-30 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Ion implantation methods and structures thereof
US10084080B2 (en) * 2015-03-31 2018-09-25 Stmicroelectronics, Inc. Vertical tunneling FinFET
US9472669B1 (en) * 2015-09-04 2016-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Fin FET device with epitaxial source/drain
CN106952806A (zh) * 2016-01-07 2017-07-14 中芯国际集成电路制造(上海)有限公司 改善鳍式场效应管性能的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006006438A1 (ja) * 2004-07-12 2006-01-19 Nec Corporation 半導体装置及びその製造方法
JP2011528863A (ja) * 2008-07-21 2011-11-24 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド トレンチ分離を備えたフィン型半導体デバイスを形成する方法
JP2011009296A (ja) * 2009-06-23 2011-01-13 Panasonic Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US10636869B2 (en) 2020-04-28
WO2019173033A1 (en) 2019-09-12
TWI786270B (zh) 2022-12-11
TW201946273A (zh) 2019-12-01
US20190280086A1 (en) 2019-09-12
KR20200126991A (ko) 2020-11-09
EP3762963A1 (en) 2021-01-13
CN111837232A (zh) 2020-10-27
JP7446231B2 (ja) 2024-03-08

Similar Documents

Publication Publication Date Title
CN109427873B (zh) 具有粗糙阻挡层的金属栅极的结构和方法
US10056454B2 (en) Semiconductor device and method of manufacturing the same
TWI698938B (zh) 半導體結構及其製造方法
US9252058B2 (en) Semiconductor device and method of fabricating the same
US10957545B2 (en) Method for manufacturing semiconductor device
US7871915B2 (en) Method for forming metal gates in a gate last process
US8698252B2 (en) Device for high-K and metal gate stacks
TWI679767B (zh) 半導體裝置及其形成方法
US20180166329A1 (en) Method for forming semiconductor device contact
TW202209575A (zh) 半導體裝置及其形成方法
US11942377B2 (en) Gate structure and patterning method
JP7446231B2 (ja) 深い分離を使用するＦｉｎＦＥＴ技術
US8569136B2 (en) Manufacturing method of semiconductor device
CN113809078A (zh) 半导体装置
TW202147457A (zh) 半導體裝置及其製造方法
TWI662620B (zh) 半導體元件結構及其形成方法
US20230010642A1 (en) Semiconductor structure and method for manufacturing same
KR20220043838A (ko) 집적 회로 구조물 및 그 제조 방법
JP2009094106A (ja) 半導体装置の製造方法
TWI809447B (zh) 半導體結構及其形成方法
US20220359677A1 (en) Field effect transistor with source/drain contact isolation structure and method
CN117936571A (zh) 半导体装置及栅极结构的形成方法
CN113421855A (zh) 半导体装置的形成方法

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20201027

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240227

R150 Certificate of patent or registration of utility model

Ref document number: 7446231

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150