CN117936571A - 半导体装置及栅极结构的形成方法 - Google Patents

半导体装置及栅极结构的形成方法 Download PDF

Info

Publication number
CN117936571A
CN117936571A CN202311758187.7A CN202311758187A CN117936571A CN 117936571 A CN117936571 A CN 117936571A CN 202311758187 A CN202311758187 A CN 202311758187A CN 117936571 A CN117936571 A CN 117936571A
Authority
CN
China
Prior art keywords
layer
metal layer
hard
type transistor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311758187.7A
Other languages
English (en)
Inventor
叶德夫
杜政杰
陈皓馨
洪若珺
庄英良
叶明熙
黄国彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US18/163,986 external-priority patent/US20240222196A1/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN117936571A publication Critical patent/CN117936571A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本揭露关于一种半导体装置及栅极结构的形成方法。此形成方法包含：形成栅极结构的界面层及高k值介电层；形成N型金属层于高k值介电层上；形成硬覆盖层于N型金属层上，同时通过氟钝化强化高k值介电层；图案化在硬覆盖层上的光阻材料，以于P型晶体管上暴露出硬覆盖层的一部分；利用高选择性化学试剂通过湿式蚀刻操作移除于P型晶体管上的N型金属层及硬覆盖层，前述化学试剂对硬覆盖层及N型金属层具有高选择性；移除图案化光阻材料，同时通过硬覆盖层隔离栅极结构，以避免发生铝氧化；以及形成P型金属层于硬覆盖层及P型晶体管上。

Description

半导体装置及栅极结构的形成方法
技术领域
本揭露是有关于一种半导体装置及栅极结构的形成方法，且特别是有关于一种具有不同型晶体管的半导体装置及栅极结构的形成方法。
背景技术
半导体装置用于各种电子应用，举例而言，如个人计算机、手机、数字相机及其他电子设备。一般而言，通过依序沉积绝缘层或介电层、导电层及半导体层的材料于半导体基材上，以及利用微影工艺图案化前述各种材料的层，以于基材上形成电路组件与元件来制造半导体装置。
半导体产业通过对小型化特征的尺寸的持续缩减，不断地改善各种电子组件(如晶体管、二极管、电阻器、电容器等)的集成密度，使更多组件被整合于预定区域内。然而，随着小型化特征尺寸的缩减，应注意于由其所导致的额外问题。
发明内容
本揭露的一实施例揭露一种半导体装置，其包含第一型晶体管及与第一型晶体管相邻的第二型晶体管。半导体装置包含用于第一型晶体管的第一栅极结构，以及用于第二型晶体管的第二栅极结构。第一栅极结构包含高介电常数材料介电层、设置于高介电常数材料介电层上的第一功函数金属层、设置于第一功函数金属层上的硬覆盖层以及设置于硬覆盖层上的第二功函数金属层。硬覆盖层包含硬金属层及阻障金属层。第二栅极结构包含高介电常数材料介电层及设置于高介电常数材料介电层上的第二功函数金属层。
本揭露的另一实施例揭露一种栅极结构的形成方法，其中栅极结构用以形成彼此相邻的第一型晶体管及第二型晶体管。在此形成方法中，形成界面层及高介电常数材料介电层于区域上，区域用以形成第一型晶体管及第二型晶体管。接续，形成第一功函数金属层于高介电常数材料介电层上。然后，形成硬覆盖层于第一功函数金属层上，其中硬覆盖层包含硬金属层。之后，图案化光阻材料，其中光阻材料位于硬覆盖层上，以形成图案化光阻材料，并暴露出暴露区域上的硬覆盖层的一部分，暴露区域是用于形成第二型晶体管。继续，移除在暴露区域上的第一功函数金属层及硬覆盖层，其中暴露区域是用以形成第二型晶体管。移除步骤包含利用多个高选择性化学试剂通过多个湿式蚀刻的操作移除硬覆盖层，此些高选择性化学试剂对硬覆盖层及第一功函数金属层具有高选择性，其中当使用此些高选择性化学试剂时，对第一功函数金属层的蚀刻速率及对硬覆盖层的蚀刻速率皆大于对光阻材料的蚀刻速率。然后，移除图案化光阻材料。接着，形成第二功函数金属层于硬覆盖层上，其中硬覆盖层保留在第一型晶体管上及在用以形成第二型晶体管的区域上。
本揭露的又一实施例揭露一种栅极结构的形成方法，前述栅极结构用于彼此相邻的N型晶体管及P型晶体管。在此形成方法中，形成界面层及高介电常数材料介电层于用以形成N型晶体管及P型晶体管的区域上。接着，形成N型金属层于高介电常数材料介电层上。之后，形成硬覆盖层于N型金属层上，其中硬覆盖层包含硬金属层。然后，图案化光阻材料，以形成图案化光阻材料并暴露出暴露区域上的硬覆盖层的一部分，其中光阻材料位于硬覆盖层上，暴露区域是用以形成P型晶体管。接续，移除在暴露区域上的N型金属层及硬覆盖层，其中暴露区域是用以形成P型晶体管。移除N型金属层及硬覆盖层的操作包含：利用多个高选择性化学试剂通过多个湿式蚀刻的操作移除硬覆盖层，此些高选择性化学试剂对硬覆盖层及N型金属层具有高选择性。然后，移除图案化光阻材料，并同时通过硬覆盖层隔离栅极结构，以避免发生铝氧化，其中栅极结构是用于N型金属层。接着，形成P型金属层于硬覆盖层上，其中硬覆盖层保留在N型晶体管上及在用以形成P型晶体管的区域上。
附图说明
根据以下详细说明并配合附图阅读，使本揭露的态样获致较佳的理解。需留意的是，根据业界的标准惯例，各种特征未按比例绘示。事实上，为了清楚讨论，各种特征的尺寸可任意缩放。
图1是绘示根据一些实施例的例示性方法的流程图，其中例示性方法包含制造多栅极装置的半导体工艺；
图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A及图10A是绘示根据一些实施例的例示性半导体装置的等角视图；
图2B、图3B、图4B、图5B、图6B、图7B、图8B、图9B及图10B是绘示根据一些实施例的例示性半导体装置的一实施例沿着第一切线X-X’的对应剖面侧视图；
图11是绘示根据一些实施例的制造栅极结构的例示性制造方法的流程图；
图12A至图12K是绘示根据一些实施例的例示性半导体栅极结构于工艺的各种阶段的放大视图。
【符号说明】
100:方法
102,104,106,108,110,112,114,116,118,120,122,1102,1104,1106,1108,1110,1112,1114,1116,1118,1120:方块
200:装置
202:基材
204:堆叠
206,208:磊晶层
210:鳍片元件
302,1203:浅沟槽隔离特征
304:栅极堆叠,栅极结构
1002:栅极堆叠
402:间隙壁材料层
602:源极/漏极特征
702:层间介电层
802:沟槽
902:间隙
1004:栅极介电层
1006:金属层
1100:工艺
1200:半导体装置
1202,1204:结构
1206,1208:磊晶成长层
1209:界面层
1210:高介电常数材料介电层
1212,1228:功函数金属层
1213:硬覆盖层
1214:阻障金属层
1216:硬金属层
1218:区域
1219:缺陷
1221:氟
1220:光阻材料
1222,1224:局部
1226:氧分子
具体实施方式
以下揭露提供许多不同的实施例或示例，以实现所提供标的之不同特征。以下描述组件及排列的具体例子是为了简化本揭露。当然，这些具体例子仅为例示，无意构成限制。
为了简洁起见，此处可不详述与习知半导体装置工艺相关的习知技术。其次，此处所述的各种任务及工艺可整合至更全面的流程或工艺中，其中此流程或工艺具有本文未详述的额外功能性。尤其地，制造半导体装置的各种工艺是习知的，且为了简洁起见，此处仅简述或将完全省略许多习知工艺，不提供习知工艺的细节。如本揭露所属领域技术中具有通常知识者在完整阅读本揭露后，显见此处揭露的结构可并用各种技术，并可整合至各种半导体装置及产品中。进一步，需留意的是，半导体装置结构包括多种数量的组件，并且附图中所示的单一组件可代表多个组件。
再者，为了便于描述附图中所绘示的元件或特征和其他元件或特征的关系，可使用空间相对性用语，例如“上方(over)”、“在其上(overlying)”、“在…之上(above)”、“高于(upper)”、“顶部(top)”、“下面(under)”、“在其下(underlying)”、“低于(below)”、“下部(lower)”、“底部(bottom)”等)。除了附图所绘示的方位外，空间相对性用语意欲涵盖装置在使用中或操作中的不同方位。设备可以其他方式定向(旋转90度或位于其他方位)，而本揭露所用的空间相对性描述亦可如此解读。当空间相对性用语(如以上所列的用语)用于描述第一元件相对于第二元件时，第一元件可直接在另一元件上，或者可存在中间的元件或层。当一元件或层被称为在另一元件或层之上时，它可直接在另一元件或层上且与其接触。
此外，本揭露可在各种例子中重复元件符号及/或字母。此重复是为了简化及清楚的缘故，此重复本身并非指定所讨论的各种实施例及/或配置之间的关系。
需留意的是，在说明书中对“一个实施例(one embodiment)”、“一实施例(anembodiment)”、“例示性实施例(an example embodiment)”、“例示性(exemplary)”、“例子(example)”等的引用指示所描述的实施例可包括特定的特征、结构或特性，但每一个实施例不必包括特定的特征、结构或特性。此外，此种用语不必须是参照同一个实施例。进一步，当结合一实施例来描述特定的特征、结构或特性时，无论是否明确描述，影响此些特征、结构或特性与其他实施例的结合将在本揭露所属技术领域中具有通常知识者的知识范围内。
理解的是，上下文的用词或用语是为了描述的缘故而非限制，以使本说明书的用词或用语被本揭露所属技术领域中具有通常知识者根据上下文的教示做解释。
此处讨论各种实施例，也就是用以形成包含鳍式场效晶体管(FinFET)装置的半导体结构的特定内容。举例而言，半导体结构可为互补式金属氧化物半导体(CMOS)装置，其包含P型金属氧化物半导体(PMOS)装置及N型金属氧化物半导体(NMOS)装置。现在将利用包含鳍式场效晶体管制造工艺的特定例子来描述实施例。然而，实施例不限制于此处所提供的例子，且概念可实现于广泛的实施例中。因此，各种实施例可应用于其他半导体装置/工艺，例如平面式晶体管等。进一步，于此处讨论的一些实施例在利用栅极后工艺所形成的装置的内容中进行讨论。在其他实施例中，可使用栅极优先工艺。
当附图绘示半导体装置的各种实施例时，附加的特征可加入于附图所绘示的半导体装置中，并且在半导体装置的其他实施例中，可取代、修改或删除以下所述的一些特征。
附加的操作可提供在此些实施例所述的阶段之前、期间及之后。就不同的实施例而言，可取代或删减所述的一些阶段。附加的特征可加入至半导体装置结构中。就不同的实施例而言，可取代或删除以下所述的一些特征。虽然一些实施例以特定顺序进行的操作被讨论，但此些操作可依另一逻辑顺序进行。
亦需留意的是，本揭露以多栅极晶体管的方式呈现实施例。多栅极晶体管包含形成于通道区域的至少二侧上的栅极结构的前述晶体管。此些多栅极装置可包含P型金属氧化物半导体装置或N型金属氧化物半导体多栅极装置。此处呈现的具体例子可指鳍式场效晶体管，以其鳍状结构得名。此处亦可呈现多个实施例，是指一种类型的多栅极晶体管，亦称为环绕式栅极(GAA)装置。环绕式栅极装置包含具有形成于通道区域的4侧上(如围绕通道区域的一部分)的栅极结构或其部分的任何装置。此处所示的装置亦包含具有设置于纳米线通道、条状通道及/或其他适合的通道构造内的通道区域的实施例。此处呈现可具有与单一连续的栅极结构相关联的一或多个通道区域(如纳米线)的装置的多个实施例。然而，本揭露所属技术领域中具有通常知识者可理解的是，可应用教示于单一通道(如单一纳米线)或任何数量的通道。从本揭露的多个态样，本揭露所属技术领域中具有通常知识者可利于理解半导体装置的其他例子。
图1是绘示包含制造多栅极装置的半导体工艺的例示性方法100的流程图。此处所述的，用语“多栅极装置(multi-gate device)”是用以描述具有设置于装置的至少一个通道的多个侧边上的至少一些栅极材料的装置(如半导体晶体管)。在一些例子中，多栅极装置可指环绕式栅极装置，其具有设置于装置的至少一个通道的至少四个侧边上的栅极材料。通道区域可称为“纳米线(nanowire)”。此处所述的，纳米线包含各种几何形状(如圆柱形、长条形)及各种尺寸的通道区域。
图1与图2A至图2B、图3A至图3B、图4A至图4B、图5A至图5B、图6A至图6B、图7A至图7B、图8A至图8B、图9A至图9B及图10A至图10B一并描述。此些附图绘示根据一些实施例的在工艺的各种阶段的半导体装置200或结构。方法100仅为例子，无意将本揭露限制于超出申请专利范围所明确论述的范围外。就方法100的附加实施例而言，在方法100之前、期间及之后，可提供附加的步骤，并且可移动、取代或删减所述的一些步骤。在其他实施例中，可加入附加的特征于附图所绘示的半导体装置200中，并且可取代、修改或删除以下描述的一些特征。
当此处讨论其他方法的实施例及例示性装置时，可理解的是，半导体装置的数个部分可通过半导体技术制造流程进行制造，且故此处仅简述一些工艺。进一步，例示性半导体装置可包含多种其他装置及特征，例如其他类型的装置，诸如附加的晶体管、双极性接面晶体管、电阻器、电容器、电感器、二极管、保险丝及/或其他逻辑装置等，但为了便于理解本揭露的概念，故简化半导体装置。在一些实施例中，例示性装置包含多个半导体装置(如晶体管)，其包含可互连的P型场效晶体管、N型场效晶体管等。此外，需留意的是，方法100的工艺步骤包含参照附图提供的任何描述，连同本揭露所提供的其他的方法及例图，然其仅为例示性，无意限制于超出申请专利范围所明确论述的范围外。
图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A及图10A是例示性半导体装置200的等角视图，并且图2B、图3B、图4B、图5B、图6B、图7B、图8B、图9B及图10B是根据一些实施例的例示性半导体装置200的一实施例沿着第一切线X-X’的对应的剖面侧视图。为了易于绘制此些附图，在一些附图中，此处绘示的组件或特征的一些元件符号可省略，以避免模糊其他组件或特征。
在方块102中，例示性方法100包含提供基材202。请参照图2A至图2B的例子，在方块102的实施例中，提供基材202。在一些实施例中，基材202可为如硅基材的半导体基材。基材202可包含各种层，其包含形成于半导体基材上的导电层或绝缘层。端视设计需求而定，基材202可包含各种掺杂的构造。举例而言，不同的掺杂轮廓(如n井、p井)可形成于基材202上，对于不同装置类型(如N型场效晶体管[NFET]、P型场效晶体管[PFET])所设计的区域内。适合的掺杂可包含掺质的离子植入及/或扩散工艺。基材202具有隔离特征(如浅沟槽隔离[STI]特征)，其插设于提供不同装置类型的区域间。基材202亦可包含如锗、碳化硅(SiC)、硅锗(SiGe)或金刚石的其他半导体。另一种方式，基材202可包含化合物半导体及/或合金半导体。进一步，基材202可选择性包含磊晶层(epitaxial layer，epi-layer)，可为了提升性能而应变，可包括绝缘体上覆硅(SOI)结构，及/或具有其他适合的增强特征。
回到图1，然后，方法100进行至方块104，其中一或多个磊晶层成长于基材上。请参照图2A及图2B的例子，在方块104的实施例中，磊晶堆叠204形成于基材202上。磊晶堆叠204包含被第二复合材料的多个磊晶层208所插设的第一复合材料的多个磊晶层206。第一复合材料与第二复合材料可不同。在一实施例中，此些磊晶层206为硅锗，且此些磊晶层208为硅(Si)。然而，包含提供具有不同的氧化速率及/或蚀刻选择性的第一复合材料及第二复合材料的磊晶堆叠204的其他实施例为可能的。在一些实施例中，磊晶层206包含硅锗，且磊晶层208包含硅(Si)，磊晶层208的硅的氧化速率为小于磊晶层206的硅锗的氧化速率。
此些磊晶层208或其多个部分可形成多栅极装置200的通道区域。举例而言，磊晶层208可称作“纳米线(nanowire)”，其用以形成如环绕式栅极装置的多栅极装置200的通道区域。如以下所述，此些“纳米线”亦可用以形成多栅极装置200的源极/漏极区域的部分。端视上下文而定，源极/漏极区域可单独指源极或漏极，或者统称为源极与漏极。如前所述，此处所称用语“纳米线”指的是多个半导体层，其外观为圆柱形及其他构造，例如长条形。以下进一步讨论前述的磊晶层208用于定义装置的一或多个通道。
需留意的是，图2A及图2B绘示了4层的磊晶层206及4层的磊晶层208，此仅为了说明的目的，并无意限制于超出申请专利范围所明确论述的范围外。可理解的是，任何数量的磊晶层206和208可形成于磊晶堆叠204中，层的数量端视用于装置200的通道区域的想要数量而定。在一些实施例中，磊晶层208的数量在2至10之间。
在一些实施例中，磊晶层206具有约2纳米至约6纳米(nm)范围的厚度。此些磊晶层206的厚度可实质为均匀的。在一些实施例中，磊晶层208具有6纳米至约12纳米(nm)范围的厚度。在一些实施例中，堆叠中的此些磊晶层208的厚度可实质为均匀的。以下更详细描述，磊晶层208可做为用于后续形成的多栅极装置的一或多个通道区域，且其厚度的选择基于装置性能的考量。磊晶层206可用以定义用于后续形成的多栅极装置的相邻的通道区域间的间隙距离，且其厚度的选择基于装置性能的考量。
举例而言，堆叠204中的多层的磊晶成长可通过分子束磊晶(MBE)工艺、有机金属化学气相沉积(MOCVD)工艺及/或其他适合的磊晶成长工艺进行。在一些实施例中，如磊晶层208的磊晶成长层包含与基材202相同的材料。在一些实施例中，磊晶成长层(即磊晶层206及磊晶层208)包含与基材202不同的材料。如前所述，在至少一些例子中，磊晶层206包含磊晶成长的硅锗(SiGe)层，并且磊晶层208包含磊晶成长的硅(Si)层。另一种方式，在一些实施例中，磊晶层206或磊晶层208可包含如锗的其他材料，如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟的化合物半导体，如硅锗、砷磷化镓(GaAsP)、砷化铝铟(AlInAs)、砷化铝镓(AlGaAs)、砷化铟镓(InGaAs)、磷化镓铟(GaInP)及/或砷磷化镓铟(GaInAsP)的合金半导体，或者上述任意组合。如前所述，磊晶层206及磊晶层208的材料可基于其所提供的不同的氧化、蚀刻选择性的性质进行选择。在各种实施例中，磊晶层206及磊晶层208实质为无掺杂的(即具有从约0cm-3至约1×1017cm-3的外部掺杂浓度)，其中举例而言，在磊晶成长工艺的期间，没有进行故意的掺杂。
然后，方法100进行至方块106，其中图案化并形成多个鳍片元件210。参照图2A的例子，在方块106的实施例中，形成从基材202延伸出的多个鳍片元件210。在各种实施例中，此些鳍片元件210的每一者包含由基材202所形成的基材部分，以及包含磊晶层206及磊晶层208的磊晶堆叠的此些磊晶层的每一者的部分。
鳍片元件210可利用包含微影与蚀刻工艺的适合的工艺制造。微影工艺可包含形成光阻层于基材202上方(如于堆叠204上)、将光阻曝光成图案、进行曝光后烘烤工艺以及显影光阻，以形成包含光阻的罩幕元件。在一些实施例中，可利用电子束(e束)微影工艺进行图案化光阻，以形成罩幕元件。然后，罩幕元件可用以保护基材202的多个区域及于其上所形成的多个层(即堆叠204)，同时穿过如硬罩幕的一或多层罩幕层，蚀刻工艺形成多个沟槽在未被保护的区域内，从而留下多个延伸的鳍片。可利用干式蚀刻(如反应离子蚀刻)、湿式蚀刻及/或其他适合的工艺蚀刻出此些沟槽。此些沟槽可填充介电材料，举例而言，此介电材料形成插设于此些鳍片间的多个浅沟槽隔离特征。
在一些实施例中，介电层可包含二氧化硅、氮化硅、氮氧化硅、掺氟的硅酸盐玻璃(FSG)、低k值电介质、前述的任意组合及/或其他适合的材料。在各种例子中，介电层可通过化学气相沉积(CVD)工艺、次大气压化学气相沉积(SACVD)工艺、可流动式化学气相沉积工艺、原子层沉积(ALD)工艺、物理气相沉积(PVD)工艺及/或其他适合的工艺进行沉积。在一些实施例中，举例而言，在沉积介电层后，装置200可进行退火，以改善介电层的品质。在一些实施例中，介电层(以及后续形成的浅沟槽隔离特征302[STI])可包含多层结构，例如具有一或多层衬垫层。
在形成隔离特征(如浅沟槽隔离特征302)的一些实施例中，在沉积介电层后，沉积的介电材料通过如化学机械平坦化(CMP)工艺进行薄化并平坦化。化学机械平坦化工艺可平坦化顶表面，从而形成浅沟槽隔离特征302。插设于多个鳍片元件210间的浅沟槽隔离特征302被凹陷化。请参照图3A的例子，凹陷化浅沟槽隔离特征302，以提供在浅沟槽隔离特征302上延伸的此些鳍片元件210。在一些实施例中，凹陷工艺可包含干式蚀刻工艺、湿式蚀刻工艺及/或其组合。在一些实施例中，控制凹陷深度(如通过控制蚀刻时间)，以使此些鳍片元件210暴露出的上部达到想要的高度H。高度H暴露出磊晶堆叠204中的此些层的每一者。
形成鳍片于基材上的方法的数个其他实施例亦可被使用，举例而言，此些实施例包含定义鳍片区域(如通过罩幕或多个隔离区域)，以及以鳍片形式磊晶成长磊晶堆叠204。在一些实施例中，形成鳍片可包含剪切工艺，以缩减鳍片的宽度。剪切工艺可包含湿式蚀刻工艺或干式蚀刻工艺。
然后，方法100进行至方块108，其中形成多个牺牲层/牺牲特征，且具体为虚设栅极结构。虽然本讨论是针对取代栅极工艺，通过其形成虚设栅极结构，且后续被取代，但其他配置为可能的。
请参照图3A及图3B，形成栅极堆叠304。在一实施例中，如参照方法100的方块108所论，栅极堆叠304为后续被移除的虚设(牺牲)栅极堆叠。
因此，在使用栅极后工艺的一些实施例中，栅极堆叠304为虚设栅极堆叠，并在装置200的后续工艺阶段将被后续的栅极堆叠所取代。具体地，如以下所论，栅极堆叠304在后来的工艺阶段可被高介电常数材料介电层(即高k值介电层[Hk])及金属栅极(MG)电极所取代。在一些实施例中，栅极堆叠304形成于基材202上，且至少部分设置于鳍片元件210上。位于栅极堆叠304下层的鳍片元件210的一部分可称为通道区域。栅极堆叠304亦可定义鳍片元件210的源极/漏极区域，举例而言，鳍片的区域与磊晶堆叠204的区域相邻，并位在通道区域的相对的二侧上。
在一些实施例中，栅极堆叠304包含介电层及虚设电极层。栅极堆叠304亦包含一或多层硬罩幕层(如氧化物、氮化物)。在一些实施例中，栅极堆叠304通过各种工艺步骤进行形成，例如层沉积、图案化、蚀刻以及其他适合的工艺步骤。例示性层沉积工艺包含化学气相沉积(包含低压化学气相沉积及电浆辅助化学气相沉积)、物理气相沉积、原子层沉积、热氧化、电子束蒸镀或其他适合的沉积技术，或者上述任意组合。在形成栅极堆叠的例子中，图案化工艺包含微影工艺(如微影或电子束微影)，其可进一步包含光阻涂布(如旋转涂布)、软烤、罩幕对准、曝光、曝光后烘烤、光阻显影、清洗、干燥(如旋转干燥及/或硬烤)、其他适合的微影技术以及/或者前述任意组合。在一些实施例中，蚀刻工艺可包含干式蚀刻(如反应离子蚀刻[RIE])、湿式蚀刻及/或其他蚀刻方法。
如上所示，栅极堆叠304可包含附加的栅极介电层。举例而言，栅极堆叠304可包含氧化硅。替代地或者附加地，栅极堆叠304的栅极介电层可包含氮化硅、高k值介电材料或其他适合的材料。在一些实施例中，栅极堆叠304的电极层可包含多晶硅(复晶硅)。另一种方式，例如二氧化硅、氮化硅、氮氧化硅的硬罩幕包含碳化硅，并且/或者其他适合的复合材料亦可包含在内。
然后，方法100进行至方块110，其中间隙壁材料层沉积于基材上。请参照图4A及图4B的例子，间隙壁材料层402设置于基材202上。间隙壁材料层402可包含介电材料，例如氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮化硅薄膜、碳氧化硅、碳氮氧化硅(SiOCN)薄膜，以及/或者前述任意组合。在一些实施例中，间隙壁材料层402包含多个层，例如主要的间隙壁、衬垫层等。举例而言，间隙壁材料层402可通过沉积介电材料于栅极堆叠304上进行形成，利用如化学气相沉积工艺、次大气压化学气相沉积(SACVD)工艺、可流动式化学气相沉积工艺、原子层沉积工艺、物理气相沉积工艺或其他适合的工艺的工艺。需留意的是，于图4B中，将间隔壁材料层402绘示成覆盖于磊晶堆叠204上。
在一些实施例中，回蚀刻(如非等向性回蚀刻)间隙壁材料接续于沉积间隙壁材料层后。参照图5A及图5B的例子，在形成间隙壁材料层402后，可回蚀刻间隙壁材料层402，以暴露出此些鳍片元件210的多个部分，此些部分邻近于栅极结构304(如源极/漏极区域)，并未被栅极结构304所覆盖。间隙壁材料层402可保留在栅极结构304的侧壁上，以形成间隙壁元件。在一些实施例中，间隙壁材料层402的回蚀刻可包含湿式蚀刻工艺、干式蚀刻工艺、多步骤蚀刻工艺及/或前述任意组合。如图5A及图5B所绘示，可从暴露的磊晶堆叠204的顶表面及暴露的磊晶堆叠204的侧表面移除间隙壁材料层402。
然后，方法100进行至方块112，其中源极/漏极特征形成于基材上。源极/漏极特征可通过进行磊晶成长工艺进行形成，磊晶成长工艺提供磊晶材料于源极/漏极区域内的鳍片210上。在一实施例中，形成源极/漏极的磊晶材料，以覆盖保留于鳍片的源极/漏极区域内的磊晶层的多个部分。请参照图6A及图6B的例子，源极/漏极特征602形成于与栅极堆叠304相邻且相关联的鳍片元件210之内/之上的基材202上。在形成源极/漏极特征602之前，回蚀刻一或多层磊晶层206，并且内部间隙壁(未绘示于图6A及图6B))形成于蚀刻的一或多层磊晶层206上。内部间隙壁隔离一或多层磊晶层206与源极/漏极特征602。源极/漏极特征602包含通过在暴露的磊晶层208上磊晶成长的半导体材料所形成的材料。需留意的是，源极/漏极特征602的形状仅为示意性，并无意构成限制。
在各种实施例中，源极/漏极特征602的成长的半导体材料可包含锗、硅、砷化镓、砷化铝镓(AlGaAs)、硅锗、砷磷化镓(GaAsP)、磷化硅及其他适合的材料。在一些实施例中，于磊晶工艺的期间，源极/漏极特征602的材料可进行原位掺杂。举例而言，在一些实施例中，磊晶成长的材料可掺杂硼。在一些实施例中，磊晶成长的材料可掺杂碳，以形成Si：C源极/漏极特征；掺杂磷，以形成Si：P源极/漏极特征；或者一并掺杂碳及磷，以形成SiCP源极/漏极特征。在一实施例中，源极/漏极特征602的磊晶材料为硅，且磊晶层208亦为硅。在一些实施例中，源极/漏极特征602及磊晶层208可包含相似的材料(如Si)，但经不同的掺杂。在其他实施例中，用于源极/漏极特征602的磊晶层包含第一半导体材料，磊晶层208的磊晶成长材料包含与第一半导体材料不同的第二半导体材料。举例而言，在一些实施例中，源极/漏极特征602的磊晶成长材料为未经原位掺杂，反而进行植入工艺。
然后，方法100进行至方块114，其中层间介电(ILD)层形成于基材上。请参照图7A及图7B的例子，在方块114的实施例中，层间介电层702形成于基材202上。在一些实施例中，在形成层间介电层702前，亦形成接触蚀刻终止层(CESL)于基材202上。在一些例子中，接触蚀刻终止层包含氮化硅层、氧化硅层、氮氧化硅层及/或本揭露所属技术领域中已知的其他材料。接触蚀刻终止层可通过电浆辅助化学气相沉积(PECVD)工艺及/或其他适合的沉积或氧化工艺进行形成。在一些实施例中，层间介电层702包含下述材料，例如四乙氧基硅烷(TEOS)氧化物、未掺杂的硅酸盐玻璃或掺杂的二氧化硅的材料，掺杂的二氧化硅如硼磷硅酸盐玻璃(BPSG)、熔融石英玻璃(FSG)、磷硅酸盐玻璃(PSG)、掺硼的硅玻璃(BSG)及/或其他适合的介电材料。层间介电层702可通过电浆辅助化学气相沉积工艺或其他适合的沉积技术进行沉积。在一些实施例中，于形成层间介电层702后，半导体装置200可进行高热预算工艺，以退火层间介电层702。
在一些例子中，在沉积层间介电层(及/或接触蚀刻终止层或者其他介电层)后，可进行平坦化工艺，以暴露出栅极堆叠304的顶表面。举例而言，平坦化工艺包含化学机械平坦化(CMP)工艺，平坦化工艺移除在栅极堆叠304上层的层间介电层702([及接触蚀刻终止层]，如果存在接触蚀刻终止层的话)的部分，并平坦化半导体装置200的顶表面。
然后，方法100进行至方块116，其中移除虚设栅极(请参见方块116)。栅极电极及/或栅极介电质可通过适合的蚀刻工艺进行移除。请参照图8A及图8B的例子，移除栅极堆叠304，而留下沟槽802。
然后，方法100进行至方块118，其中提供可选择移除在装置的通道区域内的一或多层磊晶层206。在实施例中，在通过移除虚设栅极堆叠304(如在将形成栅极结构或者通道区域之上或上方的鳍片的区域)所提供的沟槽802内的多个鳍片元件210中，移除被选择的一或多层磊晶层206。请参照图9A及图9B的例子，从基材202的通道区域及沟槽802内移除磊晶层206。在一些实施例中，通过选择性湿式蚀刻工艺移除磊晶层206。在一些实施例中，选择性湿式蚀刻包含氢氟酸蚀刻。在一些实施例中，选择性湿式蚀刻包含APM蚀刻(如氢氧化铵、过氧化氢及水的混合物)。在一些实施例中，选择性移除包含氧化硅锗，接着，移除硅锗氧化物(SiGeOx)。举例而言，可通过臭氧清洁提供氧化，且然后通过如氢氧化铵的蚀刻剂移除SiGeOx。在一实施例中，磊晶层206为硅锗，且磊晶层208为硅，以使硅锗的磊晶层206选择性被移除。图9B绘示位于磊晶层206内的多个间隙902。此些间隙902可填充周围环境介质(如空气、N2)。
然后，方法100进行至方块120，其中形成栅极结构。栅极结构可为多栅极晶体管的栅极。制得的栅极结构可为高k值/金属栅极堆叠，但其他复合材料为可能的。在一些实施例中，栅极结构形成与通过在通道区域中的多个纳米线(目前于纳米线间具有间隙)所提供的多通道相关联的栅极。以下更详细讨论栅极结构的例示性实施例。
请参照图10A及图10B的例子，在方块120的实施例中，参考方块118的前述内容，高k值/金属栅极堆叠1002形成于装置200的沟槽内，沟槽是通过移除虚设栅极及/或释出纳米线所提供。在各种实施例中，高k值/金属栅极堆叠1002包含界面层，形成于界面层上的高k值栅极介电层1004，以及/或者形成于高k值栅极介电层1004上的金属层1006。此处所述的高k值栅极介电质包含具有高介电常数的介电材料，举例而言，介电材料的介电常数为大于热氧化硅的介电常数(约3.9)。使用于高k值/金属栅极堆叠1002内的金属层1006可包含金属、金属合金或金属硅化物。此外，形成高k值/金属栅极堆叠1002包含进行沉积以及一或多个化学机械平坦化工艺，其中沉积用以形成各种栅极材料、一或多层衬垫层，化学机械平坦化工艺用以移除多余的栅极材料，并且从而平坦化半导体装置200的顶表面。
在一些实施例中，栅极堆叠1002的界面层可包含介电材料，例如氧化硅(SiO2)、氧化铪硅(HfSiO)或氮氧化硅(SiON)。界面层可通过化学氧化、热氧化、原子层沉积(ALD)、化学气相沉积(CVD)及/或其他适合的方法进行形成。栅极堆叠1002的栅极介电层1004可包含如氧化铪(HfO2)的高介电常数材料介电层。另一种方式，栅极堆叠1002的栅极介电层1004可包含其他高k值介电质，例如二氧化钛(TiO2)、氧化铪锆(HfZrO)、三氧化二钽(Ta2O3)、硅酸铪(HfSiO4)、二氧化锆(ZrO2)、锆硅氧化物(ZrSiO2)、氧化镧(LaO)、一氧化铝(AlO)、一氧化锆(ZrO)、一氧化钛(TiO)、五氧化二钽(Ta2O5)、氧化钇(Y2O3)、钛酸锶(SrTiO3，STO)、钛酸钡(BaTiO3，BTO)、氧化钡锆(BaZrO)、氧化铪镧(HfLaO)、氧化铪硅(HfSiO)、氧化镧硅(LaSiO)、氧化铝硅(AlSiO)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、钛酸钡锶[(Ba,Sr)TiO3，BST)、氧化铝(Al2O3)、氮化硅(Si3N4)、氮氧化硅(SiON)及前述任意组合，或者其他适合的材料。高k值栅极介电层1004可通过原子层沉积、物理气相沉积(PVD)、化学气相沉积、氧化及/或其他适合的方法进行形成。高k值/金属栅极堆叠1002的金属层1006可包含单一层，或者替代的多层结构，例如具有提升装置性能的经选择的功函数(功函数金属层)的金属层1006、衬垫层、润湿层、粘合层、金属合金或金属硅化物的各种组合。举例而言，栅极堆叠1002的金属层1006可包含钛、银、铝、氮化钛铝(TiAlN)、碳化钽、碳氮化钽(TaCN)、硅氮化钽(TaSiN)、锰、锆、氮化钛、氮化钽、钌、钼、铝、氮化钨、铜、钨、铼、铱、钴、镍、其他适合的金属材料或前述任意组合。在各种实施例中，栅极堆叠1002的金属层1006可通过原子层沉积、物理气相沉积、化学气相沉积、电子蒸镀或其他适合的工艺进行形成。进一步，栅极堆叠1002的金属层1006可单独形成用于N型场效晶体管及P型场效晶体管，其可使用不同的金属层。在各种实施例中，可进行化学机械平坦化工艺，以从栅极堆叠1002的金属层1006移除多余的金属，且从而提供栅极堆叠1002的金属层1006的实质平坦的顶表面。栅极堆叠1002的金属层1006绘示于图10A及图10B。此外，金属层1006可提供N型功函数或P型功函数，此可做为晶体管(如鳍式场效晶体管)栅极电极，并且在至少一些实施例中，栅极堆叠1002的金属层1006可包含多晶硅层。栅极堆叠1002包含插设于此些磊晶层208的每一者间的多个部分，此些磊晶层208的每一者形成多栅极装置200的多个通道。
在一些实施例中，为了避免氧化，抗反应层可包括在栅极堆叠1002内。在一些实施例中，抗反应层可包含介电材料。在一些实施例中，抗反应层可包含硅基材料。在一些实施例中，抗反应层可包含硅(Si)、氧化硅(SiOx)、氮化硅(SiN)、氮氧化硅(SiON)、碳氮化硅(SiCN)、碳化硅(SiC)、其组合或其多个层等。然而，可利用任何适合的材料。抗反应层可利用如原子层沉积、化学气相沉积、物理气相沉积等的沉积工艺进行共形沉积。抗反应层可沉积至约0.3纳米到约5纳米的范围的厚度。
在一些实施例中，粘着层可包括在栅极堆叠1002内。粘着层可包含任何可接受的材料，以促进粘着并避免扩散。举例而言，粘着层可由金属或金属氮化物进行形成，例如氮化钛、铝化钛、氮化钛铝、硅掺杂的氮化钛、氮化钽等，其可通过原子层沉积、化学气相沉积、物理气相沉积等进行沉积。
在一实施例中，栅极结构包含高介电常数材料介电层，在高介电常数材料介电层上的P型功函数层，在P型功函数层上的N型功函数层，在N型功函数层上的抗反应层，以及在抗反应层上的粘着层。栅极结构可包含不同的层或附加的层，或者可省略上述的层。栅极结构的此些层亦可以不同的顺序进行沉积。附加的层可包含阻障层、扩散层、粘合层、其组合或者其多个层等。在一些实施例中，附加的层可包含含有氯(Cl)等的材料。附加的层可通过原子层沉积、化学气相沉积、物理气相沉积等进行沉积。
然后，方法100进行至方块122，其中进行后续的工艺。半导体装置可进行后续的工艺，以形成如本揭露所属技术领域中已知的各种特征及区域。举例而言，后续的工艺可形成接触开口、接触金属及各种接触/通孔/线路，以及多层互连特征(如金属层及层间介电质)于基材上，配置以连接各种特征，进而形成功能性电路，其可包含一或多个多栅极装置。在前述例子的进阶者中，多层互连可包括如通孔或接触的垂直互连，以及如金属线的水平互连。各种互连特征可采用包含铜、钨及/或硅化物的各种导电性材料。在一例子中，镶嵌及/或双镶嵌工艺用以形成与铜相关的多层互连结构。再者，根据方法100的各种实施例，附加的工艺步骤可实施于方法100之前、期间及之后，并且可取代或删减上述的一些工艺步骤。
图11是绘示根据本揭露的各种态样的用以形成金属栅极堆叠在具有不同型的相邻晶体管的半导体装置内的例示性工艺1100的工艺流程图。图11与图12A至图12K一并描述，图12A至图12K是半导体装置的剖面视图，其绘示根据本揭露的例示性工艺1100的一些实施例的在工艺的各种阶段的半导体装置。工艺1100仅为例子，无意限制本揭露于超出申请专利范围所明确论述的范围外。就例示性工艺1100的额外的实施例而言，于例示性工艺1100之前、期间及之后可提供额外的步骤，并且可挪动、取代或删减此处所述的一些步骤。在半导体装置的其他实施例中，附图所绘示的半导体装置可加入额外的特征，且可取代、修改或删减下述的一些特征。
可理解的是，通过一般的半导体技术的工艺流程可制造半导体装置的数个部分，故此处仅简述一些工艺。进一步，例示性半导体装置可包含各种其他装置及特征，例如其他类型装置，举例而言，附加的晶体管、双极性接面晶体管、电阻器、电容器、电感器、二极管、保险丝及/或其他逻辑装置等，但为了更好理解本揭露的概念，简化前述的装置。在一些实施例中，例示性半导体装置包含多个半导体装置(如晶体管)，其包含可互连的P型场效晶体管、N型场效晶体管等。其次，需留意的是，工艺1100的操作包含参照附图提供的任何描述，然其仅为例示性，无意限制于超过申请专利范围所明确论述的范围外。
图12A至图12K示意性绘示一部分例示性半导体装置1200在各种工艺的阶段沿着Y轴平面切线的二维视图。为了便于绘制此些附图，在一些附图中，绘示于此些附图中的组件或特征的一些元件符号可以省略，以避免模糊其他组件或特征。于图12A至图12K中未绘示或未参照图12A至图12K描述的其他态样可从以下附图及描述中变得易懂。半导体装置1200可为如微处理器、存储单元(例如静态随机存取记忆体[SRAM]的集成电路(IC)，以及/或者其他集成电路的一部分。
在方块1102中，例示性工艺1100包含提供半导体结构，其包含与第二型晶体管结构密切邻近(如紧邻)的第一型晶体管结构。在各种实施例中，第一型晶体管结构为N型结构，并且第二型晶体管结构为P型结构。
在方块1104中，例示性工艺1100包含形成界面层(IL)于晶体管结构上，以及形成高介电常数材料介电层于界面层上。请参照图12A的例子，半导体装置1200包含设置于半导体基材上的N型结构1202及P型结构1204。在一些实施例中，基材可为半导体基材，例如硅基材。基材可包含各种层，其包含形成于半导体基材上的导电层或绝缘层。端视设计需求而定，基材可包含各种掺杂的配置。举例而言，不同的掺杂轮廓(如n井、p井)可形成在基材上，对于不同装置类型(例如N型场效晶体管[NFET]、P型场效晶体管[PFET])所设计的区域内。适合的掺杂可包含掺质的离子植入及/或扩散工艺。基材具有插设于提供不同装置类型的区域内的隔离特征(如浅沟槽隔离[STI]特征1203)。基材亦可包含如锗、碳化硅(SiC)、硅锗(SiGe)或金刚石的其他半导体。另一种方式，基材可包含化合物半导体及/或合金半导体。进一步，基材可为了提升性能而应变，可包括绝缘体上覆硅(SOI)结构，以及/或者具有其他适合的增强特征。
N型结构1202包含用以形成N型场效晶体管(FETs)的磊晶成长层1206(此处称作N-EPI层)，且P型结构1204包含用以形成P型型场效晶体管的磊晶成长层1208(此处称作P-EPI层)。绘示的例示性磊晶成长层1206和1208为在制造如环绕式栅极(GAA)场效晶体管(FETs)的非平面式场效晶体管的期间的中间结构。
界面层1209及高介电常数材料(Hk)介电层1210沉积于N型结构1202及P型结构1204上。在一些实施例中，界面层1209可包含介电材料，例如氧化硅(SiO2)、氧化铪硅(HfSiO)或氮氧化硅(SiON)。界面层1209可通过化学氧化、热氧化、原子层沉积(ALD)、化学气相沉积(CVD)及/或其他适合的方法进行形成。此处所述的高k值栅极介电质包含具有高介电常数的介电材料，举例而言，介电材料的介电常数为大于热氧化硅的介电常数(约3.9)。在各种实施例中，高介电常数材料介电层1210含有氟、氯、氮或氧，并且含有铪或锆。在各种实施例中，高介电常数材料介电层1210含有氟(F)或氮(N)，或者N型金属元素。在各种实施例中，高介电常数材料介电层1210含有10-5％至30％的范围的原子百分比。在各种实施例中，高介电常数材料介电层1210包含高介电常数材料介电层，例如氧化铪(HfO2)、二氧化钛(TiO2)、氧化铪锆(HfZrO)、三氧化二钽(Ta2O3)、硅酸铪(HfSiO4)、二氧化锆(ZrO2)、锆硅氧化物(ZrSiO2)、氧化镧(LaO)、一氧化铝(AlO)、一氧化锆(ZrO)、一氧化钛(TiO)、五氧化二钽(Ta2O5)、氧化钇(Y2O3)、钛酸锶(SrTiO3，STO)、钛酸钡(BaTiO3，BTO)、氧化钡锆(BaZrO)、氧化铪镧(HfLaO)、氧化铪硅(HfSiO)、氧化镧硅(LaSiO)、氧化铝硅(AlSiO)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、钛酸钡锶[(Ba,Sr)TiO3，BST)]、氧化铝(Al2O3)、氮化硅(Si3N4)、氮氧化硅(SiON)、前述任意组合，或其他适合的材料。高介电常数材料介电层1210可通过原子层沉积、物理气相沉积(PVD)、化学气相沉积、氧化及/或其他适合的工艺进行形成。
在方块1106中，例示性工艺1100包含形成第一功函数金属层。第一功函数金属层形成于高介电常数材料介电层上。在各种实施例中，第一功函数金属层包含含有钛及铝的N型功函数金属，例如铝钛(TiAl)。在各种实施例中，第一功函数金属层包含含有钛、铝、锌、金、镓或钴的N型功函数金属。在各种实施例中，第一功函数金属层的厚度分布为0.5纳米至20纳米。
参照图12B的例子，在方块1106的实施例中，第一功函数金属层1212沉积于高介电常数材料介电层1210上。第一功函数金属层1212包含如钛铝(TiAl)的N型功函数材料，其可提供想要的功函数数值给N型晶体管的栅极电极。N型功函数材料可通过任何适合的工艺进行形成，例如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)、远距电浆化学气相沉积(RPCVD)、电浆辅助化学气相沉积(PECVD)、金属有机化学气相沉积(MOCVD)、溅镀、电镀、其他适合的工艺及/或前述任意组合。
在方块1108中，例示性工艺1100包含形成硬覆盖层。硬覆盖层包含硬金属层，以及下层的阻障金属层1214。阻障金属层1214形成于第一功函数金属层1212上，且硬金属层形成于阻障金属层1214上。在各种实施例中，硬金属层1216包含金属，此金属为硬的，且具有高抗氧化能力，例如钨、铌、钼及其氮化合物。在各种实施例中，硬金属层1216包含钨(W)基材料，例如氮化碳钨(WCN)。在各种实施例中，硬金属层1216具有范围从0.5纳米至20纳米的厚度。在各种实施例中，阻障金属层1214包含氮基阻障，例如氮化钛(TiN)、氮化铌(NbN)、氮化钼(MoN)及其他材料。
参照图12C的例子，在方块1108的实施例中，硬覆盖层1213已沉积于第一功函数金属层1212上。硬覆盖层1213包含沉积于第一功函数金属层1212上的阻障金属层1214，以及沉积于阻障金属层1214上的硬金属层1216。在各种实施例中，硬金属层1216具有范围从0.5纳米至20纳米的厚度。硬覆盖层1213可通过原子层沉积、化学气相沉积、适合的工艺及/或前述任意组合进行形成。在各种实施例中，硬金属层1216的沉积包含使用含有氟的前驱物，例如六氟化一钨(WF6)、三氟化一铌(NbF3)、四氟化一铌(NbF4)、五氟化一铌(NbF5)、六氟化一钼(MoF6)。使用含有氟的前驱物可阻挡铝。
图12D是从图12C中的区域1218的一部分的放大图。图12D的例子绘示在方块1108中，使用含有氟的前驱物的潜在优点，含有氟的前驱物例如六氟化一钨(WF6)、三氟化一铌(NbF3)、四氟化一铌(NbF4)、五氟化一铌(NbF5)、六氟化一钼(MoF6)。在制造操作的期间，缺陷1219可形成在高介电常数材料介电层1210内。在方块1108中，来自于沉积前驱物的氟1221扩散穿过硬金属层1216、阻障金属层1214及第一功函数金属层1212，以钝化在高介电常数材料介电层1210内的缺陷1219，从而修复高介电常数材料介电层1210及实现阈值电压的调整。
在方块1110中，例示性工艺1100包含形成光阻(PR)材料于N结构及P结构上。参照图12E的例子，在方块1110的实施例中，光阻材料1220沉积于N结构1202及P结构1204上。
在方块1112中，例示性工艺1100包含图案化光阻材料1220。图案化光阻材料1220，以在第二晶体管类型的第二晶体管结构(如P型结构)上暴露出开口。参照图12F的例子，在方块1112的实施例中，图案化光阻材料1220，以在P型结构1204上暴露出开口，进而使在P型结构1204的多个区域上进行工艺，同时保留其余区域完整。
在方块1114中，例示性工艺1100包含移除第一功函数金属层、阻障金属层及硬金属层的一部分。移除的第一功函数金属层、阻障金属层及硬金属层的一部分包含在如P型结构的第二晶体管类型的第二晶体管结构上的第一功函数金属层、阻障金属层及硬金属层，而非来自于如N型结构的第一晶体管类型的第一晶体管结构上的第一功函数金属层、阻障金属层及硬金属层。
第一功函数金属层、阻障金属层及硬金属层的部分可通过湿式蚀刻操作从P型结构进行移除。举例而言，利用蚀刻溶液或在湿式蚀刻槽内的蚀刻溶液中，浸渍、含浸或浸泡基材可进行蚀刻工艺。
利用高选择性化学试剂进行湿式蚀刻操作。高选择性化学试剂被挑选为对于第一功函数金属层、阻障金属层及硬金属层具有高选择性，以具备对抗光阻材料的高选择性，并以抑制湿式蚀刻渗入至被光阻材料所保护的区域内。基于对高选择性化学试剂的暴露情况，使用高选择性化学试剂对第一功函数金属层、阻障金属层及硬金属层的蚀刻速率，大于对光阻材料的蚀刻速率。由于使用高选择性化学试剂对第一功函数金属层、阻障金属层及硬金属层的蚀刻速率大于对光阻材料的蚀刻速率，可抑制渗入被光阻材料保护的区域内的湿式蚀刻。高选择性化学试剂包含浓度范围0.1重量百分比至50重量百分比的碱剂[如氨水(NH4OH)、四甲基氢氧化铵(TMAH)的相似物及/或氨水]，浓度范围0.1ppm至107ppm的氧化剂[如双氧水(H2O2)及/或臭氧]，以及浓度范围0.1重量百分比至50重量百分比的酸剂(如氟化氢、氯化氢、溴化氢或有机酸)。碱剂及氧化剂用以从第二晶体管类型(如P型)的第二晶体管结构上的区域移除硬覆盖层(阻障金属层及硬金属层)，并且酸剂用以移除在第二晶体管类型(如P型)的第二晶体管结构上第一功函数金属层[如包含钛铝(TiAl)的N型金属层]。
参照图12G的例子，在方块1114的实施例中，移除的第一功函数金属层1212、阻障金属层1214及硬金属层1216的一部分包含在如P型结构1204的第二晶体管类型的第二晶体管结构上，而非来自于如N型结构1202的第一晶体管类型的第一晶体管结构上的第一功函数金属层1212、阻障金属层1214及硬金属层1216。如图12H(其是图12G的局部1222的放大图)所绘示，由于高选择性化学试剂对光阻材料1220具有高选择性，故在被光阻材料1220所保护的区域内，湿式蚀刻的渗入已被抑制(在第一晶体管类型的晶体管结构的区域内的第一功函数金属层1212及硬覆盖层1213的不想要的湿式蚀刻[包含侧向的蚀刻]已被抑制)。
在方块1116中，例示性工艺1100包含移除光阻材料。举例而言，可通过灰化工艺移除光阻材料。举例而言，利用氧电浆的灰化工艺可用以移除光阻材料。当移除图案化的光阻材料时，硬金属层1216作用以隔离栅极结构，以避免发生铝氧化。在没有硬金属层1216的情况下，来自于第一功函数金属层1212的铝可能被来自于移除光阻材料1220的灰化工艺所使用的氧电浆的氧分子1126所氧化。硬金属层1216形成抵挡铝氧化的阻障。
参照图12I的例子，在方块1116的实施例中，在未发生铝氧化的情况下，光阻材料1220已从第一晶体管类型(如N型结构1202)的第一晶体管结构周围被移除。图12J是图12I的局部1224的放大图，图12J绘示硬金属层1216可在光阻灰化工艺的期间抑制下层发生氧化，从而保护第一功函数金属层1212。如图12J所绘示，氧分子1226(O2)被抑制，以避免在第一功函数金属层1212内的铝发生氧化。
在方块1118中，例示性工艺1100包含形成第二功函数金属层。第二功函数金属层形成于第一晶体管类型的第一晶体管结构(如N型结构)及第二晶体管类型的第二晶体管结构(如P型结构)上。在各种实施例中，第二功函数金属为含有如氮化钛的钛的P型功函数金属。
参照图12K的例子，在方块1118的实施例中，第二功函数金属层1228沉积于第一晶体管类型的第一晶体管结构(如N型结构1202)及第二晶体管类型的第二晶体管结构(如P型结构1204)上。第二功函数金属层1228可包含过渡金属，例如氮化钛(TiN)或任何适合的材料，或者前述任意组合。第二功函数金属层1228可通过原子层沉积、化学气相沉积、物理气相沉积、远距电浆化学气相沉积(RPCVD)、电浆辅助化学气相沉积(PECVD)、金属有机化学气相沉积(MOCVD)、溅镀、电镀、其他适合的工艺及/或前述任意组合进行沉积。挑选第二功函数金属层1228的材料来调控功函数数值，以使想要的阈值电压(Vt)在个别的区域中将形成的装置内被达到。在此例子中，第二功函数金属层1228包含p型功函数材料，其可提供想要的功函数数值给P型晶体管的栅极电极。
除了界面层1209、高介电常数材料介电层1210、第一功函数金属层1212、硬覆盖层1213及第二功函数金属层1228之外，栅极结构可包含不同的层或附加的层，附加的层可包含扩散层、粘合层、其组合或者其多个层等。附加的层可通过原子层沉积、化学气相沉积、物理气相沉积等进行沉积。
在方块1120中，例示性工艺1100包含半导体装置的后续的半导体工艺。此外，未描述于工艺1100中的附加的制造操作可于包含在工艺1100内的方块1102至方块1118之前、期间及之后进行。
半导体装置可进行后续的工艺，以形成各种特征及区域。举例而言，后续的工艺可形成接触开口、接触金属及各种接触/通孔/线路，以及多层互连特征(如金属层及层间介电质)于基材上，配置以连接各种特征，进而形成功能性电路，其可包含一或多个多栅极装置。在前述例子的进阶者中，多层互连可包括如通孔或接触的垂直互连，以及如金属线的水平互连。各种互连特征可采用包含铜、钨及/或硅化物的各种导电性材料。在一例子中，镶嵌及/或双镶嵌工艺用以形成与铜相关的多层互连结构。
已经描述改善的系统、制造方法、制造技术及装置。所述的系统、方法、技术及装置可并用于包含环绕式栅极装置及鳍式场效晶体管装置的半导体装置的广泛范围内。
在各种实施例中，揭露一种包含第一型晶体管及与第一型晶体管相邻的第二型晶体管的半导体装置。半导体装置包含用于第一型晶体管的第一栅极结构。第一栅极结构包含高介电常数材料介电层；设置于高介电常数材料介电层上的第一功函数金属层；设置于第一功函数金属层上的硬覆盖层，其中硬覆盖层包含硬金属层及阻障金属层；以及设置于硬覆盖层上的第二功函数金属层。半导体装置还包含用于第二型晶体管的第二栅极结构。第二栅极结构包含高介电常数材料介电层，以及设置于高介电常数材料介电层上的第二功函数金属层，且第二栅极结构不包含第一功函数金属层及设置于高介电常数材料介电层与第二功函数金属层间的硬覆盖层。第二功函数金属层是配置以提供想要的功函数数值给第二栅极结构。
在半导体装置的一些实施例中，硬覆盖层的硬金属层包含钨(W)、铌(Nb)或钼(Mo)。
在半导体装置的一些实施例中，硬覆盖层的阻障金属层包含氮化物。
在半导体装置的一些实施例中，硬覆盖层的阻障金属层包含氮化钛(TiN)、氮化铌(NbN)或氮化钼(MoN)。
在半导体装置的一些实施例中，第一型晶体管包含N型晶体管，第二型晶体管包含P型晶体管；以及第一功函数金属层包含N型功函数金属，且第二功函数金属层包含P型功函数金属。
在半导体装置的一些实施例中，第一功函数金属层包含钛(Ti)及铝(Al)。
在半导体装置的一些实施例中，第二功函数金属层包含钛(Ti)。
在半导体装置的一些实施例中，高介电常数材料介电层包含氟、氯、氮或氧，以及铪或锆。
在各种实施例中，揭露一种栅极结构的形成方法，栅极结构用以形成彼此相邻的第一型晶体管及第二型晶体管。形成方法包含：形成界面层(IL)及高介电常数材料介电层于用以形成第一型晶体管及第二型晶体管的区域上；形成第一功函数金属层于高介电常数材料介电层上；形成硬覆盖层于第一功函数金属层上，其中硬覆盖层包含硬金属层；图案化光阻(PR)材料，其中光阻材料位于硬覆盖层上，以形成图案化光阻材料并暴露出暴露区域上的硬覆盖层的一部分，暴露区域是用以形成该第二型晶体管；移除在暴露区域上的第一功函数金属层及硬覆盖层，其中暴露区域用以形成第二型晶体管，且移除步骤包含利用多个高选择性化学试剂通过多个湿式蚀刻的操作移除硬覆盖层，其中此些高选择性化学试剂对硬覆盖层及第一功函数金属层具有高选择性；移除图案化光阻材料；以及形成第二功函数金属层于硬覆盖层上，其中硬覆盖层保留在第一型晶体管上及用以形成第二型晶体管的区域上。
在各种实施例中，形成方法还包含扩散步骤，其中扩散步骤是在形成硬覆盖层的操作的期间，从多个沉积前驱物扩散出氟，扩散步骤包括将氟扩散穿过硬覆盖层及第一功函数金属层，从而修复在高介电常数材料介电层内的多个缺陷。
在各种实施例中，形成方法还包含隔离步骤，其中隔离步骤是当移除图案化光阻材料时，通过硬覆盖层隔离栅极结构，以避免发生铝氧化。
在形成方法的各种实施例中，此些高选择性化学试剂包含碱剂、氧化剂及酸剂，碱剂及氧化剂用以移除硬覆盖层，且酸剂用以移除第一功函数金属层。
在形成方法的各种实施例中，硬覆盖层的硬金属层包含钨(W)、铌(Nb)或钼(Mo)。
在形成方法的各种实施例中，硬覆盖层还包含阻障金属层，且阻障金属层包含氮化钛(TiN)、氮化铌(NbN)或氮化钼(MoN)。
在形成方法的各种实施例中，第一型晶体管包含N型晶体管，第二型晶体管包含P型晶体管，第一功函数金属层包含N型功函数金属，且第二功函数金属层包含P型功函数金属。
在各种实施例中，揭露一种栅极结构的形成方法，栅极结构用于彼此相邻的N型晶体管及P型晶体管。形成方法包含：形成界面层(IL)及高介电常数材料介电层于用以形成N型晶体管及P型晶体管的区域上；形成N型金属层于高介电常数材料介电层上；形成硬覆盖层于N型金属层上，其中硬覆盖层包含硬金属层；图案化光阻(PR)材料，以形成图案化光阻材料并暴露出暴露区域上的硬覆盖层的一部分，其中光阻材料位于硬覆盖层上，暴露区域是用以形成P型晶体管；移除在暴露区域上的N型金属层及硬覆盖层，其中暴露区域用以形成P型晶体管，且移除N型金属层及硬覆盖层的操作包含：利用多个高选择性化学试剂通过多个湿式蚀刻的操作移除硬覆盖层，其中此些高选择性化学试剂对硬覆盖层及N型金属层具有高选择性；移除图案化光阻材料，同时通过硬覆盖层隔离栅极结构，以避免发生铝氧化，其中栅极结构用于N型金属层；以及形成P型金属层于硬覆盖层上，其中硬覆盖层保留在N型晶体管上及在用以形成P型晶体管的区域上。
在一些实施例中，形成方法还包含扩散步骤，其中扩散步骤是在形成硬覆盖层的操作的期间，从多个沉积前驱物扩散出氟，其中扩散步骤包括将氟扩散穿过硬覆盖层及N型金属层，从而修复在高介电常数材料介电层内的多个缺陷。
在形成方法的一些实施例中，此些高选择性化学试剂包含碱剂、氧化剂及酸剂，碱剂及氧化剂用以移除硬覆盖层，酸剂用以移除N型金属层。
在形成方法的一些实施例中，硬覆盖层的硬金属层包含钨(W)、铌(Nb)或钼(Mo)。
在形成方法的一些实施例中，硬覆盖层还包含阻障金属层，且阻障金属层包含氮化物。
当至少一例示性实施例已呈现于以上本揭露的详述描述中时，应理解的是，存在大量的变化。亦应理解的是，例示性实施例或例示性具体例仅为例子，且无意以任何方式限制本揭露的范畴、适用性或结构。然而，以上详述描述将提供本揭露所属技术领域中具有通常知识者用以实现本揭露的例示性实施例的便利途径图。将理解的是，在不脱离本揭露于申请专利范围所主张的范畴的情况下，对例示性实施例所述的元件的功用及排列可进行各种改变。

Claims (10)

1.一种半导体装置，其特征在于，该半导体装置包含一第一型晶体管及与该第一型晶体管相邻的一第二型晶体管，该半导体装置包含：
一第一栅极结构，用于该第一型晶体管，其中该第一栅极结构包含：
一高介电常数材料介电层；
一第一功函数金属层，其中该第一功函数金属层设置于该高介电常数材料介电层上；
一硬覆盖层，其中该硬覆盖层设置于该第一功函数金属层上，且该硬覆盖层包含一硬金属层及一阻障金属层；以及
一第二功函数金属层，其中该第二功函数金属层设置于该硬覆盖层上；以及
一第二栅极结构，用于该第二型晶体管，其中该第二栅极结构包含：
该高介电常数材料介电层；以及
该第二功函数金属层，其中该第二功函数金属层设置于该高介电常数材料介电层上。
2.如权利要求1所述的半导体装置，其特征在于，其中该硬覆盖层的该硬金属层包含钨、铌、或钼。
3.如权利要求1所述的半导体装置，其特征在于，其中该硬覆盖层的该阻障金属层包含氮化物。
4.如权利要求1所述的半导体装置，其特征在于，其中该第二功函数金属层包含钛。
5.如权利要求1所述的半导体装置，其特征在于，其中该高介电常数材料介电层是包含氟、氯、氮或氧，以及铪或锆。
6.一种栅极结构的形成方法，其特征在于，该栅极结构用以形成彼此相邻的一第一型晶体管及一第二型晶体管，且该形成方法包含：
形成一界面层及一高介电常数材料介电层于一区域上，其中该区域是用以形成该第一型晶体管及该第二型晶体管；
形成一第一功函数金属层于该高介电常数材料介电层上；
形成一硬覆盖层于该第一功函数金属层上，其中该硬覆盖层包含一硬金属层；
图案化一光阻材料，其中该光阻材料位于该硬覆盖层上，以形成一图案化光阻材料并暴露出一暴露区域上的该硬覆盖层的一部分，该暴露区域是用以形成该第二型晶体管；
移除在该暴露区域上的该第一功函数金属层及该硬覆盖层，其中该暴露区域是用以形成该第二型晶体管，且该移除步骤包含：
利用多个高选择性化学试剂通过多个湿式蚀刻的操作移除该硬覆盖层，所述多个高选择性化学试剂对该硬覆盖层及该第一功函数金属层具有高选择性，其中当使用所述多个高选择性化学试剂时，对该第一功函数金属层的一蚀刻速率及对该硬覆盖层的一蚀刻速率皆大于对该光阻材料的一蚀刻速率；
移除该图案化光阻材料；以及
形成一第二功函数金属层于该硬覆盖层上，其中该硬覆盖层保留在该第一型晶体管上及在用以形成该第二型晶体管的该区域上。
7.如权利要求6所述的栅极结构的形成方法，其特征在于，还包含一扩散步骤，其中该扩散步骤是在该形成该硬覆盖层的操作的期间，从多个沉积前驱物扩散出氟，该扩散步骤包括将该氟扩散穿过该硬覆盖层及该第一功函数金属层，从而修复在该高介电常数材料介电层内的多个缺陷。
8.如权利要求6所述的栅极结构的形成方法，其特征在于，其中所述多个高选择性化学试剂包含碱剂、氧化剂及酸剂，该碱剂及该氧化剂用以移除该硬覆盖层，且该酸剂用以移除该第一功函数金属层。
9.如权利要求6所述的栅极结构的形成方法，其特征在于，其中：
该第一型晶体管包含一N型晶体管，且该第二型晶体管包含一P型晶体管；以及
该第一功函数金属层包含一N型功函数金属，且该第二功函数金属层包含一P型功函数金属。
10.一种栅极结构的形成方法，其特征在于，该栅极结构用于彼此相邻的一N型晶体管及一P型晶体管，且该形成方法包含：
形成一界面层及一高介电常数材料介电层于用以形成该N型晶体管及该P型晶体管的一区域上；
形成一N型金属层于该高介电常数材料介电层上；
形成一硬覆盖层于该N型金属层上，其中该硬覆盖层包含一硬金属层；
图案化一光阻材料，以形成一图案化光阻材料并暴露出一暴露区域上的该硬覆盖层的一部分，其中该光阻材料位于该硬覆盖层上，该暴露区域是用以形成该P型晶体管；
移除在该暴露区域上的该N型金属层及该硬覆盖层，其中该暴露区域是用以形成该P型晶体管，且该移除该N型金属层及该硬覆盖层的操作包含：
利用多个高选择性化学试剂通过多个湿式蚀刻的操作移除该硬覆盖层，所述多个高选择性化学试剂对该硬覆盖层及该N型金属层具有高选择性；
移除该图案化光阻材料，同时通过该硬覆盖层隔离该栅极结构，以避免发生铝氧化，其中该栅极结构是用于该N型金属层；以及
形成一P型金属层于该硬覆盖层上，其中该硬覆盖层保留在该N型晶体管上及在用以形成该P型晶体管的该区域上。
CN202311758187.7A 2022-12-29 2023-12-20 半导体装置及栅极结构的形成方法 Pending CN117936571A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US63/477,608 2022-12-29
US18/163,986 2023-02-03
US18/163,986 US20240222196A1 (en) 2023-02-03 Metal gate patterning

Publications (1)

Publication Number Publication Date
CN117936571A true CN117936571A (zh) 2024-04-26

Family

ID=90769289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311758187.7A Pending CN117936571A (zh) 2022-12-29 2023-12-20 半导体装置及栅极结构的形成方法

Country Status (1)

Country Link
CN (1) CN117936571A (zh)

Similar Documents

Publication Publication Date Title
US10978350B2 (en) Structure and method for metal gates with roughened barrier layer
US11923251B2 (en) Methods of cutting metal gates and structures formed thereof
US7939392B2 (en) Method for gate height control in a gate last process
TWI489589B (zh) 製造半導體裝置的方法
US11923430B2 (en) Gate structure and patterning method for multiple threshold voltages
US11824058B2 (en) Method of forming semiconductor device
CN112510090A (zh) 集成电路器件及其形成方法
US20220367250A1 (en) Method of forming semiconductor device
US11201094B2 (en) Forming metal gates with multiple threshold voltages
CN117936571A (zh) 半导体装置及栅极结构的形成方法
US20240222196A1 (en) Metal gate patterning
CN220569680U (zh) 半导体装置
US20230420534A1 (en) Semiconductor device and manufacturing method thereof
US20230420265A1 (en) Anisotropic wet etching in patterning
TW202414070A (zh) 半導體裝置及其製造方法
TW202414835A (zh) 半導體裝置、其製造方法及在金屬閘極結構的上方形成連續的金屬蓋的方法
CN116565015A (zh) 半导体结构及其形成方法
CN115832049A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination