JP2021150800A - 光電変換装置、画像読取装置、画像形成装置、及び撮像システム - Google Patents

光電変換装置、画像読取装置、画像形成装置、及び撮像システム Download PDF

Info

Publication number
JP2021150800A
JP2021150800A JP2020048418A JP2020048418A JP2021150800A JP 2021150800 A JP2021150800 A JP 2021150800A JP 2020048418 A JP2020048418 A JP 2020048418A JP 2020048418 A JP2020048418 A JP 2020048418A JP 2021150800 A JP2021150800 A JP 2021150800A
Authority
JP
Japan
Prior art keywords
pixel
signal
photoelectric conversion
circuit
pixel row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020048418A
Other languages
English (en)
Other versions
JP7447591B2 (ja
Inventor
祐弥 三好
Yuya Miyoshi
祐弥 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2020048418A priority Critical patent/JP7447591B2/ja
Priority to US17/195,869 priority patent/US11516423B2/en
Publication of JP2021150800A publication Critical patent/JP2021150800A/ja
Application granted granted Critical
Publication of JP7447591B2 publication Critical patent/JP7447591B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/131—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements including elements passing infrared wavelengths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Color Television Image Signal Generators (AREA)

Abstract

【課題】画素から電圧信号を高感度に読み出す装置及び撮像システムを提供する。【解決手段】光電変換装置１において、第１波長領域の光を受光する第１光電変換素子ＰＤＲ及び信号電荷を電圧信号に変換する第１回路を含む画素２が所定方向に複数配列された第１画素列２Ｒと、第２波長領域の光を受光する第２光電変換素子ＰＤＧ及び信号電荷を電圧信号に変換する第２回路を含む画素が所定方向に複数配列された第２画素列２Ｇと、第３波長領域の光を受光する第３光電変換素子ＰＤＢ及び信号電荷を電圧信号に変換する第３回路を含む画素が所定方向に複数配列された第３画素列２Ｂと、第４波長領域の光を受光する第４光電変換素子ＰＤＩＲ及び信号電荷を電圧信号に変換する第４回路を含む画素が所定方向に複数配列された第４画素列２ＩＲと、を備える。第１及び第２画素列における電圧信号の読出し方向は、第３及び第４画素列における電圧信号の読出し方向と異なる。【選択図】図４

Description

本願は、光電変換装置、画像読取装置、画像形成装置、及び撮像システムに関する。
従来から、スキャナ、複写機、デジタルカメラ等に用いられるＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等の光電変換装置が知られている。
また、光電変換装置における信号の読出しを制御する構成が開示されている（例えば、特許文献１参照）。
しかしながら、従来技術では、光電変換装置に含まれる複数の画素から電圧信号を同一方向に読み出すため、信号線の数が多くなり、画素から電圧信号を高感度に読み出せない場合がある。
本発明は、画素から電圧信号を高感度に読み出すことを課題とする。
本発明の一態様に係る光電変換装置は、第１波長領域の光を受光して信号電荷を生成する第１光電変換素子と、該信号電荷を電圧信号に変換する第１回路と、を含む画素が所定方向に複数配列された第１画素列と、第２波長領域の光を受光して信号電荷を生成する第２光電変換素子と、該信号電荷を電圧信号に変換する第２回路と、を含む画素が所定方向に複数配列された第２画素列と、第３波長領域の光を受光して信号電荷を生成する第３光電変換素子と、該信号電荷を電圧信号に変換する第３回路と、を含む画素が所定方向に複数配列された第３画素列と、第４波長領域の光を受光して信号電荷を生成する第４光電変換素子と、該信号電荷を電圧信号に変換する第４回路と、を含む画素が所定方向に複数配列された第４画素列と、を備え、前記第１及び前記第２画素列における電圧信号の読出し方向は、前記第３及び前記第４画素列における電圧信号の読出し方向とは異なっている。
本発明によれば、画素から電圧信号を高感度に読み出せる。
比較例に係る光電変換装置の電圧信号の伝送を示す図である。 比較例に係る光電変換装置を含む信号処理装置の構成を示す図である。 隣接画素間の信号線が電圧信号の感度に与える影響を示す図である。 第１実施形態に係る光電変換装置の構成例を示す図である。 各画素の電圧信号を読み出すための構成例を示す図である。 画素の詳細構成例を示す図であり、（ａ）は部品構成例を示す図、（ｂ）は回路構成例を示す図である。 各画素回路に供給される制御信号例を示す図である。 複数の画素の間での配線例を示す図である。 光電変換装置と後段の信号処理回路との接続例を示す図であり、（ａ）は比較例に係る接続を示す図、（ｂ）は実施形態に係る接続を示す図である。 画素のローリング方法例の図であり、（ａ）は画素の配置例の図、（ｂ）は比較例に係るローリング方法の図、（ｃ）は実施形態に係るローリング方法例の図である。 第２実施形態に係るフォトダイオードと画素回路の配置例を示す図であり、（ａ）は第１比較例に係る配置の図、（ｂ）は第２比較例に係る配置の図、（ｃ）は第３比較例に係る配置の図、（ｄ）は第２実施形態に係る配置の図である。 第３実施形態に係る画像読取装置の構成例を示すブロック図である。 第４実施形態に係る画像形成装置の構成例を示すブロック図である。 第５実施形態に係るカメラシステムの構成例を示す図である。
以下、図面を参照して発明を実施するための形態について説明する。各図面において、同一構成部には同一符号を付し、重複した説明を適宜省略する。
赤，緑，青用の画素に近赤外光用の画素を追加した４ラインのイメージセンサを光電変換装置の一例として実施形態を説明する。また実施形態の説明では、赤色をＲ、緑色をＧ、青色をＢ、近赤外をＩＲとして省略して表記する。
ここで、Ｒの波長領域は５８０ｎｍ〜６５０ｎｍ程度の赤色に対応する波長領域を少なくとも含み、第１波長領域の一例である。またＧの波長領域は５１０ｎｍ〜５８０ｎｍ程度の緑色に対応する波長領域を少なくとも含み、第２波長領域の一例である。Ｂの波長領域は４１０ｎｍ〜４９０ｎｍ程度の青色に対応する波長領域を少なくとも含み、第３波長領域の一例である。ＩＲの波長領域は７５０ｎｍ〜１４００ｎｍ程度の近赤外光に対応する波長領域を少なくとも含み、第４波長領域の一例である。
＜比較例＞
まず、比較例に係る光電変換装置から説明する。図１は、比較例に係る光電変換装置１Ｘの電圧信号の伝送を説明する図である。
図１に示すように、光電変換装置１Ｘは、複数の画素２Ｘを備えている。複数の画素２Ｘは、Ｒ用の画素列２ＸＲと、Ｇ用の画素列２ＸＧと、Ｂ用の画素列２ＸＢと、ＩＲ用の画素列２ＸＩＲとを含んでいる。色毎に複数の画素２ＸがＸ方向に配列することで、画素列２ＸＲ，２ＸＧ，２ＸＢ，２ＸＩＲのそれぞれを構成している。また各画素列２ＸＲ，２ＸＧ，２ＸＢ，２ＸＩＲがＹ方向に配列することで、光電変換装置１Ｘを構成している。ここで、Ｘ方向は「所定方向」の一例である。
１つの画素２Ｘは、入射光を受光して信号電荷を生成するフォトダイオードＰＤと、生成された信号電荷を電圧信号に変換する画素回路ＰＩＸ_ＢＬＫとを含み、入射光の光強度に応じた電圧信号を出力する。
複数の画素２Ｘのそれぞれによる電圧信号は、Ｙ方向に沿って信号線ＳＩＧ（１）〜ＳＩＧ（Ｎ）により伝送され、−Ｙ方向側の端部から読み出される。信号線ＳＩＧ（１）〜ＳＩＧ（Ｎ）は、Ｒ，Ｇ，Ｂ，ＩＲのそれぞれに対応する画素２Ｘの電圧信号を伝送して出力する。なお、以下では、（１）〜（Ｎ）の信号線を区別しない場合は信号線ＳＩＧと表記する。
次に図２は、光電変換装置１Ｘを含むリニアイメージセンサ１０Ｘの構成を説明する図である。リニアイメージセンサ１０Ｘは、光電変換装置１Ｘと、タイミング生成回路１０１と、Ａ／Ｄ（Analog／Digital）変換回路１０２と、ＬＶＤＳ（Low voltage differential signaling）回路１０３とを備えている。
タイミング生成回路１０１からの制御信号に応じて、光電変換装置１Ｘにおける画素列２ＸＲ，２ＸＧ，２ＸＢ，２ＸＩＲの各列から電圧信号が独立に読み出される。読み出された電圧信号はＡ／Ｄ変換回路１０２でＡ／Ｄ変換された後、ＬＶＤＳ回路１０３を介して外部装置に転送される。この構成により、Ｒ，Ｇ，Ｂ，ＩＲの光強度に応じた電圧信号を同時に読み出せるようになっている。
次に図３は、隣接画素間における信号線が電圧信号の感度に与える影響を説明する図であり、光電変換装置１Ｘの断面を示している。フォトダイオードＰＤを含むシリコン基板１１と、層間膜層１２とがＺ方向に積層して光電変換装置１Ｘを構成している。
層間膜層１２の内部にはメタル配線部１２２及び１２３が設けられている。メタル配線部１２２及び１２３はアルミニウムや銅等の金属材料で構成され、信号線として信号を伝送する機能を有する。例えばメタル配線部１２２は制御信号を伝送する信号線として機能し、メタル配線部１２３は各画素の電圧信号の読出し信号を伝送する信号線、又は電源信号を伝送する信号線として機能する。
またメタル配線部１２２及び１２３は層間膜層１２への入射光を反射して透過させないため、メタル配線部１２２又は１２３により形成した開口を、層間膜層１２への入射光のうちでフォトダイオードＰＤに到達する光を規定するための開口部（絞り）として機能する。
図３に示した長さａ１は、メタル配線部１２２又は１２３により形成される矩形形状の開口部１２４における一辺の長さを表している。なお、開口部１２４を円形形状で形成することもでき、この場合ａ１は開口部１２４の直径に対応する。
ここで、光電変換装置１Ｘでは、画素２Ｘのそれぞれの読出し信号が何れも−Ｙ方向側の端部から読み出される。そのため、少なくともＲ，Ｇ，Ｂ，ＩＲ用の４つの信号線ＳＩＧが、隣接する画素２Ｘ間を通る構成になっている。図３のメタル配線部１２２に含まれる信号線１２２ａ，１２２ｂ，１２２ｃ，１２２ｄは、Ｒ，Ｇ，Ｂ，ＩＲ用の４つの信号線ＳＩＧとして機能するメタル配線を示している。
具体的には、信号線１２２ａは、信号線ＳＩＧ（１）における画素列２ＸＲの電圧信号を伝送する信号線である。同様に、信号線１２２ｂは、信号線ＳＩＧ（１）における画素列２ＸＧの電圧信号を伝送する信号線である。信号線１２２ｃは、信号線ＳＩＧ（１）における画素列２ＸＢの電圧信号を伝送する信号線である。信号線１２２ｄは、信号線ＳＩＧ（１）における画素列２ＸＩＲの電圧信号を伝送する信号線である。
このように、隣接する画素２Ｘの間の信号線の数が増えると、メタル配線部１２２の占有する領域が増加するため、開口部１２４の一辺の長さが短くなる。開口部１２４の一辺の長さが短くなると、開口部１２４の開口面積が小さくなり、開口部１２４を通過してフォトダイオードＰＤに到達する光が減少し、フォトダイオードＰＤで受光できる光量が減少する。これにより電圧信号の感度が低下し、画素から電圧信号を高感度に読み出せなくなる場合がある。
そのため、実施形態では、Ｒ，Ｇ，Ｂ，ＩＲ用の４つの画素列のうち、２つの画素列における電圧信号の読出し方向と、他の２つの画素列における電圧信号の読出し方向が異なるように光電変換装置を構成する。これにより、各画素列における隣接画素間で電圧信号を伝送するための信号線の数を減らし、メタル配線部１２２の占有する領域を減少させて、隣接画素間の信号線で形成される開口部の開口面積を大きくする。そして、開口部を通過してフォトダイオードに入射する光の光量を大きくすることで、画素から電圧信号を高感度に読み出せるようにする。
［第１実施形態］
次に、第１実施形態に係る光電変換装置１について説明する。
＜光電変換装置１の構成例＞
図４は光電変換装置１の構成の一例を説明する図である。図４に示すように、光電変換装置１は、複数の画素２を備えている。複数の画素２は、Ｒ用の画素列２Ｒと、Ｇ用の画素列２Ｇと、Ｂ用の画素列２Ｂと、ＩＲ用の画素列２ＩＲとを含んでいる。
Ｒの波長領域の光を受光して信号電荷を生成するフォトダイオードＰＤＲと、該信号電荷を電圧信号に変換する画素回路ＰＩＸＲとを含む画素がＸ方向に複数配列して画素列２Ｒを構成している。ここで、フォトダイオードＰＤＲは「第１光電変換素子」の一例であり、画素回路ＰＩＸＲは「第１回路」の一例であり、画素列２Ｒは、「第１画素列」の一例である。
またＧの波長領域の光を受光して信号電荷を生成するフォトダイオードＰＤＧと、該信号電荷を電圧信号に変換する画素回路ＰＩＸＧとを含む画素がＸ方向に複数配列して画素列２Ｇを構成している。ここで、フォトダイオードＰＤＧは「第２光電変換素子」の一例であり、画素回路ＰＩＸＧは「第２回路」の一例であり、画素列２Ｇは、「第２画素列」の一例である。
またＢの波長領域の光を受光して信号電荷を生成するフォトダイオードＰＤＢと、該信号電荷を電圧信号に変換する画素回路ＰＩＸＢとを含む画素がＸ方向に複数配列して画素列２Ｂを構成している。ここで、フォトダイオードＰＤＢは「第３光電変換素子」の一例であり、画素回路ＰＩＸＢは「第３回路」の一例であり、画素列２Ｂは、「第３画素列」の一例である。
またＩＲの波長領域の光を受光して信号電荷を生成するフォトダイオードＰＤＩＲと、該信号電荷を電圧信号に変換する画素回路ＰＩＸＩＲとを含む画素がＸ方向に複数配列して画素列２ＩＲを構成している。ここで、フォトダイオードＰＤＩＲは「第４光電変換素子」の一例であり、画素回路ＰＩＸＩＲは「第４回路」の一例であり、画素列２ＩＲは、「第４画素列」の一例である。
これらの画素列２Ｒ，２Ｇ，２Ｂ，２ＩＲがＹ方向に配列することで、光電変換装置１を構成している。
複数の画素２のうち、画素列２Ｒ及び画素列２Ｇのそれぞれの出力する電圧信号は、信号線ＶｏｕｔＵ（１）〜ＶｏｕｔＵ（Ｎ）により＋Ｙ方向に伝送され、＋Ｙ方向側の端部から読み出される。また複数の画素２のうち、画素列２Ｂ及び画素列２ＩＲのそれぞれの出力する電圧信号は、信号線ＶｏｕｔＤ（１）〜ＶｏｕｔＤ（Ｎ）により−Ｙ方向に伝送され、−Ｙ方向側の端部から読み出される。
換言すると、画素列２Ｒ及び画素列２Ｇのそれぞれの出力する電圧信号の読出し方向は、画素列２Ｂ及び画素列２ＩＲのそれぞれの出力する電圧信号の読出し方向とは異なっている。また画素列２Ｒ及び画素列２Ｇにおける電圧信号の読出し方向と、画素列２Ｂ及び画素列２ＩＲの電圧信号の読出し方向は、Ｙ方向に沿って反対方向である。
このように構成することで、隣接する画素２の間を通る信号線の数を２本にでき、比較例に係る光電変換装置１Ｘの４本に対して減少させることができる。
また、光電変換装置１は、複数の画素２毎で画素回路ＰＩＸがフォトダイオードＰＤの近傍に配置されて伝送距離が短いため、フォトダイオードで生成された信号電荷から画素回路までの区間でノイズが発生しにくい構成になっている。
次に図５は、各画素２の電圧信号を読み出すための構成の一例について説明する図である。
ここで、画素列２Ｒの電圧信号を読み出すための信号線５１Ｒの長さは、Ｙ方向における画素列２Ｒの位置から＋Ｙ方向側の端部５０ａまであれば、画素列２Ｒの電圧信号を読出し可能である。これに対して本実施形態では、図５に示すように、信号線５１Ｒを端部５０ａからＹ方向における画素列２Ｇが設けられた位置まで、延伸した構成にしている。
換言すると、画素列２Ｒは、画素列２Ｇより光電変換装置１の端部５０ａ側に配置され、画素列２Ｒの電圧信号を読み出す信号線５１Ｒは、Ｙ方向における画素列２Ｇが配置された位置から端部５０ａまで延伸して設けられている。ここで、Ｙ方向における画素列２Ｇが配置された位置は、例えばＹ方向において、画素回路ＰＩＸＧのうちの端部５０ａから最も遠い部分の位置である。
このようにすることで、画素列２Ｇの位置でも２本の信号線を通すことができるため、画素列２Ｒにおける隣接画素間での信号線の本数と、画素列２Ｇにおける隣接画素間での信号線の本数を等しくすることができる。
同様に、画素列２ＩＲの電圧信号を読み出すための信号線５１ＩＲの長さは、Ｙ方向における画素列２ＩＲの位置から−Ｙ方向側の端部５０ｂまであれば、画素列２ＩＲの電圧信号を読出し可能である。これに対して本実施形態では、図５に示すように、信号線５１ＩＲを端部５０ｂからＹ方向における画素列２Ｂが設けられた位置まで、延伸した構成にしている。
換言すると、画素列２ＩＲは、画素列２Ｂより光電変換装置１の端部５０ｂ側に配置され、画素列２ＩＲの電圧信号を読み出す信号線５１ＩＲは、Ｙ方向における画素列２Ｂが配置された位置から端部５０ｂまで延伸して設けられている。ここで、Ｙ方向における画素列２Ｂが配置された位置は、例えばＹ方向において、画素回路ＰＩＸＢのうちの端部５０ｂから最も遠い部分の位置である。
このようにすることで、画素列２Ｂの位置でも２本の信号線を通すことができるため、画素列２ＩＲにおける隣接画素間での信号線の本数と、画素列２Ｂにおける隣接画素間での信号線の本数を等しくすることができる。
隣接画素間の信号線の本数を等しくすることで、色毎で隣接画素間における信号線の占有する領域を等しくできる。これにより色毎での開口部の大きさ（開口面積）が等しくなり、色毎での電圧信号の読出しの感度が等しくなるようになっている。
ここで、上記の端部５０ａは「光電変換装置の一端」の一例であり、端部５０ｂは「光電変換装置の他端」の一例である。
＜画素２の詳細構成例＞
次に、画素２の詳細構成について、図６を参照して説明する。図６は画素２の詳細構成の一例を説明する図であり、（ａ）は部品構成の一例を示す図、（ｂ）は回路構成の一例を示す図である。
図６に示すように、画素２はフォトダイオードＰＤと、転送スイッチＴＸと、増幅器ＳＦと、リセットスイッチＲＴとを備えている。
フォトダイオードＰＤは、入射光を受光して信号電荷を生成する光電変換素子である。フォトダイオードＰＤのアノードは接地電圧に接続され、カソードは転送スイッチＴＸの一方の端部に接続されている。
転送スイッチＴＸの他方の端部は、増幅器ＳＦ及びリセットスイッチＲＴの一方の端部に接続されている。ここで、転送スイッチＴＸと、増幅器ＳＦと、リセットスイッチＲＴが接続される領域をフロートディフュージョン領域ＦＤという。フロートディフュージョン領域ＦＤは、フォトダイオードＰＤにより生成される信号電荷を電圧に変換する領域である。
またリセットスイッチＲＴは、生成した信号電荷を消去するためのトランジスタであり、転送スイッチＴＸは、生成した信号電荷を転送するためのトランジスタである。リセットスイッチＲＴの他方の端部には、リセット電圧である電源電圧Ｖｉｎが印加される。
またリセットスイッチＲＴは、リセットスイッチＲＴを制御するためのＲＴ制御信号Ｓｒｔが入力可能に構成され、転送スイッチＴＸは、転送スイッチＴＸを制御するためのＴＸ制御信号Ｓｔｘが入力可能に構成されている。なお、図６では図示を省略するが、フォトダイオードＰＤの入射光側には色フィルタやマイクロレンズを形成することもできる。
リセットスイッチＲＴと、転送スイッチＴＸと、増幅器ＳＦとを含んで画素回路ＰＩＸを構成している。但し、カラーフィルタ及びマイクロレンズを設ける場合は、これらも画素回路ＰＩＸに含まれる。
＜複数の画素２での制御信号の共有例＞
次に、実施形態に係る複数の画素２での制御信号の共有例について、図７を参照して説明する。
ここで、光電変換装置１では、画素２Ｒ，２Ｇ，２Ｂ，２ＩＲのそれぞれで光が最大限入射したフルスケール時の電圧信号レベルを合わせると、画素２Ｒ，２Ｇ，２Ｂ，２ＩＲからの電圧信号を処理する増幅回路等の信号処理回路を同じ構成にできるため、好適である。
画素２Ｒ，２Ｇ，２Ｂ，２ＩＲで電圧信号レベルを合わせる調整は、フォトダイオードＰＤによる光の蓄積時間を制御することで行うことができる。フォトダイオードＰＤによる光の蓄積時間を制御するために、ＲＴ制御信号Ｓｒｔ及びＴＸ制御信号Ｓｔｘが使用される。
図７は、各画素回路ＰＩＸに供給される制御信号の一例を説明する図である。図７では、図４と同様に、画素２をＸ方向に配列して構成した４つの画素列２Ｒ，２Ｇ，２Ｂ，２ＩＲを、Ｙ方向に並べて構成した光電変換装置１を示している。
ここで、画素列を構成する画素２が配列するＸ方向に沿って、複数の画素回路ＰＩＸのそれぞれにＲＴ制御信号Ｓｒｔ及びＴＸ制御信号Ｓｔｘを供給すると、１つの制御信号により制御するトランジスタの個数が画素２の個数に応じて数百から数千、時には数万個になるため、全てのトランジスタを均一に駆動させることが困難になる場合がある。
そのため画素２の電圧信号の読出し方向であるＹ方向に沿って、ＲＴ制御信号Ｓｒｔ及びＴＸ制御信号Ｓｔｘを供給すると好適である。但し、Ｙ方向に沿って画素毎にＲＴ制御信号Ｓｒｔ及びＴＸ制御信号Ｓｔｘを供給すると、供給するための信号線の本数が増えるため、フォトダイオードＰＤへの入射光の光量を規定する開口部の開口面積が小さくなって、電圧信号を高感度に読み出すことが困難になる場合がある。
これに対し、実施形態では、複数の画素で制御信号を共有し、複数の画素からなる組毎にＲＴ制御信号Ｓｒｔ及びＴＸ制御信号Ｓｔｘを供給することで、ＲＴ制御信号Ｓｒｔ及びＴＸ制御信号Ｓｔｘを供給するための信号線の本数を減らす。これにより開口部の開口面積を大きくして電圧信号を高感度に読出し可能にしている。
図７に示すように、画素列２Ｒでは、信号線ＬｒｔＲは＋Ｙ方向側からＲＴ制御信号ＳｒｔＲを供給し、また信号線ＬｔｘＲは＋Ｙ方向側からＴＸ制御信号ＳｔｘＲを供給する。＋Ｙ方向側は画素列２Ｒの電圧信号を読出す側に対応する。また信号線ＬｒｔＲ及び信号線ＬｔｘＲは、それぞれ画素列２Ｒにおける複数の画素回路ＰＩＸＲに接続されている。
また画素列２Ｇでは、信号線ＬｒｔＧは＋Ｙ方向側からＲＴ制御信号ＳｒｔＧを供給し、また信号線ＬｔｘＧは＋Ｙ方向側からＴＸ制御信号ＳｔｘＧを供給する。＋Ｙ方向側は画素列２Ｇの電圧信号を読出す側に対応する。また信号線ＬｒｔＧ及び信号線ＬｔｘＧは、それぞれ画素列２Ｇにおける複数の画素回路ＰＩＸＧに接続されている。
画素列２Ｂでは、信号線ＬｒｔＢは−Ｙ方向側からＲＴ制御信号ＳｒｔＢを供給し、また信号線ＬｔｘＢは−Ｙ方向側からＴＸ制御信号ＳｔｘＢを供給する。−Ｙ方向側は画素列２Ｂの電圧信号を読出す側に対応する。また信号線ＬｒｔＢ及び信号線ＬｔｘＢは、それぞれ画素列２Ｂにおける複数の画素回路ＰＩＸＢに接続されている。
画素列２ＩＲでは、信号線ＬｒｔＩＲは−Ｙ方向側からＲＴ制御信号ＳｒｔＩＲを供給し、また信号線ＬｔｘＩＲは−Ｙ方向側からＴＸ制御信号ＳｔｘＩＲを供給する。−Ｙ方向側は画素列２ＩＲの電圧信号を読出す側に対応する。また信号線ＬｒｔＩＲ及び信号線ＬｔｘＩＲは、それぞれ画素列２ＩＲにおける複数の画素回路ＰＩＸＩＲに接続されている。
これらの状態を換言すると、画素列２Ｒにおける画素回路ＰＩＸＲを制御するＲＴ制御信号ＳｒｔＲと、画素列２Ｇにおける画素回路ＰＩＸＧを制御するＲＴ制御信号ＳｒｔＧと、画素列２Ｂにおける画素回路ＰＩＸＢを制御するＲＴ制御信号ＳｒｔＢと、画素列２ＩＲにおける画素回路ＰＩＸＩＲを制御するＲＴ制御信号ＳｒｔＩＲは、相互に異なる信号である。
また画素列２Ｒにおける画素回路ＰＩＸＲを制御するＴＸ制御信号ＳｔｘＲと、画素列２Ｇにおける画素回路ＰＩＸＧを制御するＴＸ制御信号ＳｔｘＧと、画素列２Ｂにおける画素回路ＰＩＸＢを制御するＴＸ制御信号ＳｔｘＢと、画素列２ＩＲにおける画素回路ＰＩＸＩＲを制御するＴＸ制御信号ＳｔｘＩＲは、相互に異なる信号である。
このようにすることで、色毎でフォトダイオードＰＤの蓄積時間を同等にするような制御を実行でき、光電変換装置１の後段に接続される信号処理を容易に実行できるようになっている。
ここで、ＲＴ制御信号ＳｒｔＲ及びＴＸ制御信号ＳｔｘＲのそれぞれは、「第１回路の制御信号」の一例であり、ＲＴ制御信号ＳｒｔＧ及びＴＸ制御信号ＳｔｘＧのそれぞれは、「第２回路の制御信号」の一例である。またＲＴ制御信号ＳｒｔＢ及びＴＸ制御信号ＳｔｘＢのそれぞれは、「第３回路の制御信号」の一例であり、ＲＴ制御信号ＳｒｔＩＲ及びＴＸ制御信号ＳｔｘＩＲのそれぞれは、「第４回路の制御信号」の一例である。
また信号線ＬｒｔＲは、画素列２Ｒの電圧信号を読出す側（＋Ｙ方向側）に接続され、信号線ＬｒｔＧは、画素列２Ｇの電圧信号を読出す側（＋Ｙ方向側）に接続され、信号線ＬｒｔＢは、画素列２Ｂの電圧信号を読出す側（−Ｙ方向側）に接続され、信号線ＬｒｔＩＲは、画素列２ＩＲの電圧信号を読出す側（−Ｙ方向側）に接続されている。
さらに信号線ＬｔｘＲは、画素列２Ｒの電圧信号を読出す側（＋Ｙ方向側）に接続され、信号線ＬｔｘＧは、画素列２Ｇの電圧信号を読出す側（＋Ｙ方向側）に接続され、信号線ＬｔｘＢは、画素列２Ｂの電圧信号を読出す側（−Ｙ方向側）に接続され、信号線ＬｔｘＩＲは、画素列２ＩＲの電圧信号を読出す側（−Ｙ方向側）に接続されている。
このようにすることで、全ての画素２の画素回路ＰＩＸをできるだけ均一に駆動できるようになっている。
また信号線ＬｒｔＲは複数の画素回路ＰＩＸＲに接続され、信号線ＬｒｔＧは複数の画素回路ＰＩＸＧに接続され、信号線ＬｒｔＢは複数の画素回路ＰＩＸＢに接続され、信号線ＬｒｔＩＲは複数の画素回路ＰＩＸＩＲに接続されている。
さらに信号線ＬｔｘＲは複数の画素回路ＰＩＸＲに接続され、信号線ＬｔｘＧは複数の画素回路ＰＩＸＧに接続され、信号線ＬｔｘＢは複数の画素回路ＰＩＸＢに接続され、信号線ＬｔｘＩＲは、複数の画素回路ＰＩＸＩＲに接続されている。
このようにすることで、全ての画素２の画素回路ＰＩＸをできるだけ均一に駆動させ、且つ隣接する画素２の間における配線数をできるだけ減らして、電圧信号の読出しを高感度に行えるようになっている。
ここで、信号線ＬｒｔＲ，ＬｔｘＲのそれぞれは、「第１回路に制御信号を供給する信号線」の一例であり、信号線ＬｒｔＧ，ＬｔｘＧのそれぞれは、「第２回路に制御信号を供給する信号線」の一例である。また、信号線ＬｒｔＢ，ＬｔｘＢのそれぞれは、「第３回路に制御信号を供給する信号線」の一例であり、信号線ＬｒｔＩＲ，ＬｔｘＩＲのそれぞれは、「第４回路に制御信号を供給する信号線」の一例である。
なお、図７では、１つの信号線で２つの画素２に制御信号を供給する例を示したが、これに限定されるものではなく、さらに多くの画素２に制御信号を供給するようにしてもよい。
但し、隣接する画素２の間に通す信号線が太いほど、開口部の開口面積が小さくなって電圧信号の読出し感度が低下するため、信号線はできるだけ細くする方が好ましい。しかし信号線を細くしすぎると配線抵抗が大きくなって、均一に画素２を駆動できなくなる。従って、数画素から数十画素程度の数の画素２を駆動できる太さで信号線を構成すると好適である。
＜複数の画素２の間での配線例＞
次に、複数の画素２の間での配線について、図８を参照して説明する。図８は、複数の画素２の間での配線の一例を説明する図である。
ここで、画素２が配列するＸ方向に沿った各画素２の電圧信号の読出し感度のばらつきは、光電変換装置１におけるＰＲＮＵ（Photo Response Non Uniformity）の低下を招く。なお、ＰＲＮＵとは、光電変換装置に入射する等価な光量に対する各画素の感度のばらつきをいう。
実施形態では、図８に示すように、Ｘ方向に配列する画素２のうち、例えば、Ｎ番目とＮ＋１番目の間にＲＴ制御信号Ｓｒｔを供給する信号線ＬＵｒｔを通し、Ｎ＋１番目とＮ＋２番目の間にＴＸ制御信号Ｓｔｘを供給する信号線ＬＵｔｘを通し、Ｎ＋２番目とＮ＋３番目の間にダミー信号を供給する信号線ＤｕｍＵを通している。このダミー信号にはリセットスイッチＲＴのための電源信号や、増幅器ＳＦのための電源信号等を用いることができる。
なお、Ｎ〜Ｎ＋３番目の画素２について示したが、Ｘ方向に配列するその他の画素２においても同様に信号線を通すことができる、また−Ｙ方向側における信号線ＬＤｒｔ，ＬＤｔｘ、ＤｕｍＤも同様に通すことができる。
この構成により、隣接する画素２の間の信号線の本数を全ての画素２の間で等しくできる。換言すると、画素列２Ｒの隣接画素間で、画素回路ＰＩＸＲの制御信号を供給する信号線の本数と、画素列２Ｇの隣接画素間で、画素回路ＰＩＸＧの制御信号を供給する信号線の本数と、画素列２Ｂの隣接画素間で、画素回路ＰＩＸＢの制御信号を供給する信号線の本数と、画素列２ＩＲの隣接画素間で、画素回路ＰＩＸＩＲの制御信号を供給する信号線の本数は何れも等しい。
このようにすることで、開口部の開口面積を等しくでき、各画素２の感度のばらつきを抑制できるようになっている。
なお、図８では、画素列２Ｒ，２Ｇにおける６つの画素で信号線ＬＵｒｔ及びＬＵｔｘを共通にし、画素列２Ｂ，２ＩＲの６つの画素で信号線ＬＵｒｔ及びＬＵｔｘを共通にする例を示したが、共通にする信号線ＬＵｒｔ及びＬＵｔｘを色毎で分ける構成にしてもよい。つまり、画素列２Ｒの３画素で信号線ＬＵｒｔ及びＬＵｔｘを共通にし、画素列２Ｇの３画素で信号線ＬＵｒｔ及びＬＵｔｘを共通にする。これにより色毎で蓄積時間を変更して色間の感度を等しくすることができる。この場合でも画素２の間の信号線の本数を等しくする構成にすることが好ましい。
＜光電変換装置１と後段の信号処理回路との接続例＞
次に、光電変換装置１と後段の信号処理回路との接続について、図９を参照して説明する。ここで、図９は光電変換装置１と後段の信号処理回路との接続の一例を説明する図であり、（ａ）は比較例に係る接続を示す図、（ｂ）は実施形態に係る接続を示す図である。
図９（ａ）では、光電変換装置１の＋Ｘ方向側に信号処理回路３ａ，３ｂがＹ方向に並んで配置され、それぞれが光電変換装置１に電気的に接続されている。画素列２Ｒ，２Ｇの電圧信号は＋Ｙ方向側に読み出され、信号線４ａを通って信号処理回路３ａに伝送される。また画素列２Ｂ，２ＩＲの電圧信号は−Ｙ方向側に読み出され、信号線４ｂを通って信号処理回路３ｂに伝送される構成になっている。
この場合、画素２の個数は数百から数万個にも及ぶため、光電変換装置１で読み出された電圧信号が信号処理回路３ａ，３ｂに到達するまでの伝送距離は非常に長くなる。その結果、配線抵抗や寄生容量が大きくなって、電圧信号の電圧値が低下する等して電圧信号を適切に伝送できなくなる場合がある。
そのため、図９（ｂ）に示すように、画素２が配列するＸ方向と交差するＹ方向における光電変換装置１の両側に信号処理回路３ａ，３ｂを配置することが好ましい。図９（ｂ）では、光電変換装置１の＋Ｙ方向側に信号処理回路３ａが設けられ、光電変換装置１と信号処理回路３ａとが電気的に接続されている。また光電変換装置１の−Ｙ方向側に信号処理回路３ｂが設けられ、光電変換装置１と信号処理回路３ｂとが電気的に接続されている。
このようにすることで、光電変換装置１で読み出された電圧信号の伝送距離を短縮でき、配線抵抗や寄生容量の影響を抑えて電圧信号を信号処理回路３ａ，３ｂに適切に伝送できるようになっている。
また、Ｙ方向における光電変換装置１の両側に設けられた信号処理回路３ａ，３ｂは、同じ構成の回路であることが好ましい。同じ構成にすることで回路特性を共通化でき、光電変換装置１から信号処理回路３ａ，３ｂへの電圧信号の入力特性と、信号処理回路３ａ，３ｂにより信号処理特性を等しくすることができる。
＜複数の画素２のローリング方法例＞
次に、光電変換装置１における複数の画素２の電圧信号をローリングする方法について、図１０を参照して説明する。ここで、光電変換装置におけるローリングとは、画素列における各画素の電圧信号を読み出すための制御をいう。
図１０は、複数の画素２のローリング方法の一例を説明する図であり、（ａ）は画素２の配置例を示す図、（ｂ）は比較例に係るローリング方法を示す図、（ｃ）は実施形態に係るローリング方法の一例を示す図である。
図１０（ａ）に示すように、画素２のうちの画素２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆは、Ｘ方向に沿って配列しているものとする。
図１０（ｂ）では、画素２ａ，２ｂ，２ｃのそれぞれに対するＲＴ制御信号Ｓｒｔ０と、画素２ｄ，２ｅ，２ｆのそれぞれに対するＲＴ制御信号Ｓｒｔ１とが同時に入力される。画素列における他の画素に対してもＲＴ制御信号Ｓｒｔが同時に入力される。これにより画素２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆの電圧信号が同時に読み出される。
しかし、図１０（ｂ）の方法では、画素２における全画素を同時に制御するため、光電変換装置の後段に接続される信号処理回路として非常に大規模なものが求められ、信号処理回路の面積が大きくなることで、信号処理回路のコストが上昇する場合がある。
そのため、図１０（ｃ）に示すように、制御信号により画素２の画素回路ＰＩＸに対して動作を指示するタイミングを、複数の制御信号毎で異ならせることが好ましい。図１０（ｃ）では、まずＲＴ制御信号Ｓｒｔ０は画素２ａ，２ｂ，２ｃのそれぞれの画素回路に対して動作を指示し、その後、ＲＴ制御信号Ｓｒｔ１は画素２ｄ，２ｅ，２ｆのそれぞれの画素回路に対して動作を指示している。画素２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆの画素回路はＲＴ制御信号Ｓｒｔ０，Ｓｒｔ１による指示に応答して動作し、この動作によって画素２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆのそれぞれの電圧信号が読み出される。
画素列における他の画素の画素回路に対しても、複数のＲＴ制御信号Ｓｒｔは相互にタイミングを異ならせて動作を指示する。また光電変換装置１を構成する画素列２Ｒ，２Ｇ，２Ｂ，２ＩＲのそれぞれの画素回路に対しても、複数のＲＴ制御信号Ｓｒｔは相互に異なるタイミングで動作を指示する。さらに複数のＴＸ制御信号Ｓｔｘも相互に異なるタイミングで画素列２Ｒ，２Ｇ，２Ｂ，２ＩＲのそれぞれの画素回路に対して動作を指示する。
画素２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆの画素回路はＲＴ制御信号Ｓｒｔ又はＴＸ制御信号Ｓｔｘによる指示に応答して動作し、この動作によって画素２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆのそれぞれの電圧信号が読み出される。
換言すると、複数の画素回路ＰＩＸＲのそれぞれは、ＲＴ制御信号Ｓｒｔ又はＴＸ制御信号Ｓｔｘに応答して異なるタイミングで動作し、複数の画素回路ＰＩＸＧのそれぞれは、ＲＴ制御信号Ｓｒｔ又はＴＸ制御信号Ｓｔｘに応答して異なるタイミングで動作する。また複数の画素回路ＰＩＸＢは、ＲＴ制御信号Ｓｒｔ又はＴＸ制御信号Ｓｔｘに応答して異なるタイミングで動作し、複数の画素回路ＰＩＸＩＲは、ＲＴ制御信号Ｓｒｔ又はＴＸ制御信号Ｓｔｘに応答して異なるタイミングで動作する。
このようにすることで、光電変換装置１の後段に接続される信号処理回路の面積を小さくでき、信号処理回路のコスト上昇を抑制できるようになっている。
＜光電変換装置１の作用効果＞
以上説明したように、本実施形態では、画素列２Ｒ，２Ｇ，２Ｂ，２ＩＲのうち、画素列２Ｒ，２Ｇにおける電圧信号の読出し方向は、画素列２Ｂ，２ＩＲにおける電圧信号の読出し方向とは異なるように光電変換装置１を構成する。
例えば、画素列２Ｒ，２Ｇ，２Ｂ，２ＩＲは、Ｙ方向に配列され、画素列２Ｒ，２Ｇにおける電圧信号の読出し方向と、画素列２Ｂ，２ＩＲにおける電圧信号の読出し方向を、Ｙ方向に沿って反対方向にする。
このようにすることで、画素列２Ｒ，２Ｇ，２Ｂ，２ＩＲのそれぞれにおける隣接画素間で電圧信号を伝送するための信号線の数を減らし、メタル配線部１２２の占有する領域を減少させて、隣接画素間の信号線で形成される開口部の開口面積を大きくすることができる。その結果、各画素２の開口部を通過してフォトダイオードＰＤに入射する光の光量を大きくでき、電圧信号を各画素２から高感度に読み出すことができる。
なお、画素列２Ｒ，２Ｇにおける電圧信号の読出し方向と、画素列２Ｂ，２ＩＲにおける電圧信号の読出し方向は、Ｙ方向に沿って反対の方向であることに限定されるものでなく、異なる方向であれば上述した効果が得られる。
また本実施形態では、画素列２Ｒは、Ｙ方向において、画素列２Ｇより光電変換装置１の一端側に配置され、画素列２Ｒの電圧信号を読み出す信号線は、Ｙ方向における画素列２Ｇが配置された位置から上記の一端まで延伸して設けられている。また、画素列２ＩＲは、Ｙ方向において、画素列２Ｂより光電変換装置１の他端側に配置され、画素列ＩＲの電圧信号を読み出す信号線は、Ｙ方向における画素列２Ｂが配置された位置から上記の他端まで延伸して設けられている。
このようにすることで、画素列２Ｇの位置でも２本の信号線を通すことができるため、画素列２Ｒにおける隣接画素間での信号線の本数と、画素列２Ｇにおける隣接画素間での信号線の本数を等しくすることができる。また画素列２Ｂの位置でも２本の信号線を通すことができるため、画素列２ＩＲにおける隣接画素間での信号線の本数と、画素列２Ｂにおける隣接画素間での信号線の本数を等しくすることができる。
色毎での隣接画素間における信号線の本数を等しくすることで、色毎で隣接画素間における信号線の占有する領域を等しくでき、これにより色毎での開口部の大きさ（開口面積）を等しくして、色毎での電圧信号の読出しの感度を等しくすることができる。
また本実施形態では、画素列２Ｒにおける画素回路ＰＩＸＲを制御するＲＴ制御信号ＳｒｔＲと、画素列２Ｇにおける画素回路ＰＩＸＧを制御するＲＴ制御信号ＳｒｔＧと、画素列２Ｂにおける画素回路ＰＩＸＢを制御するＲＴ制御信号ＳｒｔＢと、画素列２ＩＲにおける画素回路ＰＩＸＩＲを制御するＲＴ制御信号ＳｒｔＩＲは、相互に異なる信号である。
また画素列２Ｒにおける画素回路ＰＩＸＲを制御するＴＸ制御信号ＳｔｘＲと、画素列２Ｇにおける画素回路ＰＩＸＧを制御するＴＸ制御信号ＳｔｘＧと、画素列２Ｂにおける画素回路ＰＩＸＢを制御するＴＸ制御信号ＳｔｘＢと、画素列２ＩＲにおける画素回路ＰＩＸＩＲを制御するＴＸ制御信号ＳｔｘＩＲは、相互に異なる信号である。
このようにすることで、色毎でフォトダイオードＰＤの蓄積時間を同等にするような制御を実行でき、光電変換装置１の後段に接続される信号処理を容易に実行できる。
また本実施形態では、信号線ＬｒｔＲは、画素列２Ｒの電圧信号を読出す側に接続され、信号線ＬｒｔＧは、画素列２Ｇの電圧信号を読出す側に接続され、信号線ＬｒｔＢは、画素列２Ｂの電圧信号を読出す側に接続され、信号線ＬｒｔＩＲは、画素列２ＩＲの電圧信号を読出す側に接続されている。
さらに信号線ＬｔｘＲは、画素列２Ｒの電圧信号を読出す側に接続され、信号線ＬｔｘＧは、画素列２Ｇの電圧信号を読出す側に接続され、信号線ＬｔｘＢは、画素列２Ｂの電圧信号を読出す側に接続され、信号線ＬｔｘＩＲは、画素列２ＩＲの電圧信号を読出す側に接続されている。
このようにすることで、全ての画素２の画素回路ＰＩＸをできるだけ均一に駆動させることができる。
また本実施形態では、信号線ＬｒｔＲは複数の画素回路ＰＩＸＲに接続され、信号線ＬｒｔＧは複数の画素回路ＰＩＸＧに接続され、信号線ＬｒｔＢは、複数の画素回路ＰＩＸＢに接続され、信号線ＬｒｔＩＲは、複数の画素回路ＰＩＸＩＲに接続されている。
さらに信号線ＬｔｘＲは、複数の画素回路ＰＩＸＲに接続され、信号線ＬｔｘＧは、複数の画素回路ＰＩＸＧに接続され、信号線ＬｔｘＢは、複数の画素回路ＰＩＸＢに接続され、信号線ＬｔｘＩＲは、複数の画素回路ＰＩＸＩＲに接続されている。
このようにすることで、全ての画素２の画素回路ＰＩＸをできるだけ均一に駆動させ、且つ隣接する画素２の間における配線数をできるだけ減らして、電圧信号の読出しを高感度に行うことができる。
また本実施形態では、画素列２Ｒの隣接画素間で、画素回路ＰＩＸＲの制御信号を供給する信号線の本数と、画素列２Ｇの隣接画素間で、画素回路ＰＩＸＧの制御信号を供給する信号線の本数と、画素列２Ｂの隣接画素間で、画素回路ＰＩＸＢの制御信号を供給する信号線の本数と、画素列２ＩＲの隣接画素間で、画素回路ＰＩＸＩＲの制御信号を供給する信号線の本数は何れも等しい。
このようにすることで、開口部の開口面積を等しくでき、各画素２における感度のばらつきを抑制できる。
また本実施形態では、Ｙ方向における光電変換装置１の両側に信号処理回路３ａ，３ｂを配置する。これにより、光電変換装置１で読み出された電圧信号の伝送距離を短縮でき、配線抵抗や寄生容量の影響を抑えて電圧信号を信号処理回路３ａ，３ｂに適切に伝送することができる。
また本実施形態では、Ｙ方向における光電変換装置１の両側に設けられた信号処理回路３ａ，３ｂは同じ構成の回路である。これにより、回路特性を共通化でき、光電変換装置１から信号処理回路３ａ，３ｂへの電圧信号の入力特性と、信号処理回路３ａ，３ｂにより信号処理特性を等しくすることができる。
また本実施形態では、複数の画素回路ＰＩＸＲのそれぞれは、ＲＴ制御信号Ｓｒｔ又はＴＸ制御信号Ｓｔｘに応答して異なるタイミングで動作し、複数の画素回路ＰＩＸＧのそれぞれは、ＲＴ制御信号Ｓｒｔ又はＴＸ制御信号Ｓｔｘに応答して異なるタイミングで動作する。また複数の画素回路ＰＩＸＢは、ＲＴ制御信号Ｓｒｔ又はＴＸ制御信号Ｓｔｘに応答して異なるタイミングで動作し、複数の画素回路ＰＩＸＩＲは、ＲＴ制御信号Ｓｒｔ又はＴＸ制御信号Ｓｔｘに応答して異なるタイミングで動作する。
このようにすることで、光電変換装置１の後段に接続される信号処理回路の面積を小さくでき、信号処理回路のコスト上昇を抑制できる。
［第２実施形態］
次に、第２実施形態に係る光電変換装置１ａについて、図１１を参照して説明する。図１１は、第２実施形態に係るフォトダイオードＰＤと画素回路ＰＩＸの配置の一例を説明する図であり、（ａ）は第１比較例に係る配置を示す図、（ｂ）は第２比較例に係る配置を示す図、（ｃ）は第３比較例に係る配置を示す図、（ｄ）は本実施形態に係る配置を示す図である。
図１１（ａ）の光電変換装置１Ｘ１では、画素列２Ｇと画素列２Ｂとの境界１１０を対称軸にして、画素列２Ｒ及び２Ｇと、画素列２Ｂ及び２ＩＲとをＹ方向に対称に配置した構成になっている。
この場合、光電変換を行うフォトダイオードＰＤの列間隔が、画素列２Ｒと画素列２Ｇの間では２列分の列間隔になり、画素列２Ｇと画素列２Ｂの間では１列分の列間隔になり、画素列２Ｂと画素列２ＩＲの間では２列分の列間隔になる。そのため、色毎で列間隔が一定でないために、光電変換装置１Ｘ１の製造時に、画素列間で位置ずれが発生する場合がある。
また、図１１（ｂ）の光電変換装置１Ｘ２では、画素列２Ｇと画素列２Ｂの間に、１列分のダミー画素列１１１を設けている。ここで、ダミー画素列とは、電圧信号を利用しない画素列をいう。
このようにすると色毎の列間隔を一定にできる。しかし、この配置では画素列２Ｒ及び２Ｇと、画素列２Ｂ及びＩＲとの間で、フォトダイオードＰＤに対する画素回路ＰＩＸの配置方向がＹ方向において反転する。例えば画素列２Ｒ及び２Ｇでは、フォトダイオードＰＤの＋Ｙ方向側に画素回路ＰＩＸが配置され、画素列２Ｂ及び２ＩＲでは、フォトダイオードＰＤの−Ｙ方向側に画素回路ＰＩＸが配置される。
この配置で光電変換装置１Ｘ２を半導体プロセスで製造すると、画素列２Ｒ及び２Ｇと、画素列２Ｂ及びＩＲとで特性が異なるものになる。従って、フォトダイオードＰＤに対する画素回路ＰＩＸの配置方向は、色毎で等しくすることが好ましい。
図１１（ｃ）の光電変換装置１Ｘ３は、光電変換装置１Ｘ２からダミー画素列１１１を除去し、且つフォトダイオードＰＤに対する画素回路ＰＩＸの配置方向を色毎で等しくしたものである。しかし、光電変換装置１Ｘ３では、半導体プロセスが周辺のレイアウトの影響を受けることで、繰り返しパターンとその繰り返しパターンの端部の領域で特性が変わる場合がある。
以上の点に鑑みて、本実施形態では、フォトダイオードＰＤに対する画素回路ＰＩＸの配置方向を色毎で等しくし、また画素列２Ｒの＋Ｙ方向側にダミー画素列１１２を設け、画素列２ＩＲの−Ｙ方向側にダミー画素列１１３を設けた構成にしている。
換言すると、フォトダイオードＰＤＲに対する画素回路ＰＩＸＲの配置方向と、フォトダイオードＰＤＧに対する画素回路ＰＩＸＧの配置方向と、フォトダイオードＰＤＢに対する画素回路ＰＩＸＢの配置方向と、フォトダイオードＰＤＩＲに対する画素回路ＰＩＸＩＲの配置方向は何れも等しい。
また画素列２Ｒは画素列２Ｇとダミー画素列１１２に隣接し、画素列２Ｇは画素列２Ｒと画素列２Ｂに隣接し、画素列２Ｂは画素列２Ｇと画素列２ＩＲに隣接し、画素列２ＩＲは画素列２Ｂとダミー画素列１１３に隣接している。
ここで、ダミー画素列１１２は、「第１模擬画素列」の一例であり、ダミー画素列１１３は、「第２模擬画素列」の一例である。
この構成により、色毎の列間隔を一定にすることで、光電変換装置１ａの製造時における画素列の位置ずれを防止でき、またフォトダイオードＰＤに対する画素回路ＰＩＸの配置方向を色毎で等しくすることで、画素列２Ｒ，２Ｇ，２Ｂ，２ＩＲの特性を等しくすることができる。さらに、端部にダミー画素列１１２及び１１３を設けることで、光電変換装置１ａの端部における特性変化の影響を受けないようにすることができる。
なお、上記以外の効果は、第１実施形態で説明したものと同様である。
［第３実施形態］
次に、第３実施形態に係る画像読取装置１００について、図１２を参照して説明する。ここで、画像読取装置１００は、原稿画像を読み取るスキャナ等の装置である。
図１２は、画像読取装置１００の構成の一例を説明するブロック図である。図１２に示すように、画像読取装置１００は、光電変換装置１と、ＣＰＵ（Central Processing Unit）１０１と、ＬＥＤ（Light Emitting Diode）ドライバ１０２と、ＬＥＤ（Light Emitting Diode）１０３と、画像処理部１０４とを備えている。
光電変換装置１は、ＬＥＤ１０３による照射光の原稿からの反射光を受光し、この受光信号を原稿の読み取り画像データとして画像処理部１０４に転送する。
ＣＰＵ１０１は、画像読取装置１００全体を制御するプロセッサである。ＬＥＤドライバ１０２は、ＣＰＵ１０１の制御下で、ＬＥＤ１０３を駆動させて用紙等の原稿に光を照射させる電気回路である。
画像処理部１０４は、光電変換装置１から転送された画像データに対して、各種の補正処理を実行する電子回路である。
このように光電変換装置１を備えることで、電圧信号を画素から高感度に読み出し、高品質な画像を読み取り可能な画像読取装置１００を提供できる。
［第４実施形態］
次に、第４実施形態に係る画像形成装置２００について説明する。ここで、画像形成装置２００は、用紙等の記録媒体に画像を形成するＭＦＰ（Multifunction Peripheral PrinterProduct）やプリンタ等の装置である。
図１３は、画像形成装置２００の構成の一例を説明するブロック図である。図１３に示すように、画像形成装置２００は、光電変換装置１と、ＣＰＵ２０１と、ＬＥＤドライバ２０２と、ＬＥＤ２０３と、画像処理部２０４と、プリンタエンジン２０５とを備えている。
光電変換装置１は、ＬＥＤ２０３による照射光の原稿からの反射光を受光し、この受光信号を原稿の読み取り画像データとして画像処理部２０４に転送する。
ＣＰＵ２０１は、画像形成装置２００全体を制御するプロセッサである。ＬＥＤドライバ２０２は、ＣＰＵ２０１の制御下で、ＬＥＤ２０３を駆動させて用紙等の原稿に光を照射させる電気回路である。
画像処理部２０４は、光電変換装置１から転送された画像データに対して、各種の補正処理を実行する電子回路である。
プリンタエンジン２０５は、光電変換装置１により読み取られた画像データを、画像処理部２０４を介して入力する。そして、ＣＰＵ２０１の制御下で、画像データに基づいて記録媒体上に画像を形成するエンジン部である。
このように光電変換装置１を備えることで、電圧信号を画素から高感度に読み出し、読み取った高品質な画像を記録媒体に形成可能な画像形成装置２００を提供できる。
［第５実施形態］
次に、第５実施形態に係るカメラシステム３００について説明する。ここで、カメラシステム３００は、デジタルカメラやビデオカメラ等のシステムである。
図１４はカメラシステム３００の構成の一例を説明する図である。
図１４に示すように、カメラシステム３００は、光電変換装置１と、レンズ３０１と、駆動部３０２と、信号処理部３０３とを備えている。
レンズ３０１は、被写体の像を光電変換装置１のフォトダイオードＰＤ上に結像させる。光電変換装置１は、結像された被写体の像を撮像した画像信号を出力する。
駆動部３０２は、光電変換装置１内の回路を駆動するタイミングジェネレータを有し、所定のタイミング信号で光電変換装置１を駆動させる。
信号処理部３０３は、光電変換装置１の出力する画像信号に対して所定の信号処理を実行する。信号処理部３０３で処理された画像信号は、アナログ信号であれば、アナログ・デジタル変換回路（ＡＦＥ；Analog Front End）を介してメモリ等の記憶装置に画像情報として記憶される。またデジタル信号であればデジタル信号処理回路（ＤＦＥ；Digital Front End）を介してメモリ等の記憶装置に画像情報として記憶される。
記憶装置に記憶された画像情報は、プリンタ等によってハードコピーできる。 また信号処理部３０３で処理された画像信号は、液晶ディスプレイ等のモニターに動画として表示させることもできる。
このように光電変換装置１を備えることで、電圧信号を画素から高感度に読み出し、高品質な画像を撮像可能なカメラシステム３００を提供できる。
以上、実施形態について説明してきたが、本発明は、具体的に開示された上記の実施形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
１ 光電変換装置
２ 画素
２Ｒ 画素列（第１画素列の一例）
２Ｇ 画素列（第２画素列の一例）
２Ｂ 画素列（第３画素列の一例）
２ＩＲ 画素列（第４画素列の一例）
５０ａ 端部（光電変換装置の一端の一例）
５０ｂ 端部（光電変換装置の他端の一例）
５１ 信号線
１００ 画像読取装置
２００ 画像形成装置
３００ カメラシステム（撮像システムの一例）
ＰＤ フォトダイオード
ＰＤＲ フォトダイオード（第１光電変換素子の一例）
ＰＤＧ フォトダイオード（第２光電変換素子の一例）
ＰＤＢ フォトダイオード（第３光電変換素子の一例）
ＰＤＩＲ フォトダイオード（第４光電変換素子の一例）
ＰＩＸ 画素回路
ＰＩＸＲ 画素回路（第１回路の一例）
ＰＩＸＧ 画素回路（第２回路の一例）
ＰＩＸＢ 画素回路（第３回路の一例）
ＰＩＸＩＲ 画素回路（第４回路の一例）
ＦＤ フロートディフュージョン領域
ＲＴ リセットスイッチ
ＴＸ 転送スイッチ
ＳＦ 増幅器
Ｓｒｔ ＲＴ制御信号
Ｓｔｘ ＴＸ制御信号
Ｌｒｔ，Ｌｔｘ 信号線
３ａ，３ｂ 信号処理回路
特開２０１９−０４１２２６号公報

Claims (16)

  1. 第１波長領域の光を受光して信号電荷を生成する第１光電変換素子と、該信号電荷を電圧信号に変換する第１回路と、を含む画素が所定方向に複数配列された第１画素列と、
    第２波長領域の光を受光して信号電荷を生成する第２光電変換素子と、該信号電荷を電圧信号に変換する第２回路と、を含む画素が所定方向に複数配列された第２画素列と、
    第３波長領域の光を受光して信号電荷を生成する第３光電変換素子と、該信号電荷を電圧信号に変換する第３回路と、を含む画素が所定方向に複数配列された第３画素列と、
    第４波長領域の光を受光して信号電荷を生成する第４光電変換素子と、該信号電荷を電圧信号に変換する第４回路と、を含む画素が所定方向に複数配列された第４画素列と、を備え、
    前記第１画素列及び前記第２画素列における電圧信号の読出し方向は、前記第３画素列及び前記第４画素列における電圧信号の読出し方向とは異なっている
    光電変換装置。
  2. 前記第１画素列、前記第２画素列、前記第３画素列及び前記第４画素列は、前記所定方向と交差する方向に配列され、
    前記第１画素列及び前記第２画素列における電圧信号の読出し方向と、前記第３画素列及び前記第４画素列における電圧信号の読出し方向は、前記交差する方向に沿って反対方向である
    請求項１に記載の光電変換装置。
  3. 前記第１画素列は、前記所定方向と交差する方向において、前記第２画素列より前記光電変換装置の一端側に配置され、
    前記第１画素列の電圧信号を読み出す信号線は、前記交差する方向における前記第２画素列が配置された位置から前記一端まで延伸して設けられ、
    前記第４画素列は、前記交差する方向において、前記第３画素列より前記光電変換装置の他端側に配置され、
    前記第４画素列の電圧信号を読み出す信号線は、前記交差する方向における前記第３画素列が配置された位置から前記他端まで延伸して設けられている
    請求項１、又は２に記載の光電変換装置。
  4. 前記第１波長領域は赤色に対応する波長領域を少なくとも含み、
    前記第２波長領域は緑色に対応する波長領域を少なくとも含み、
    前記第３波長領域は青色に対応する波長領域を少なくとも含み、
    前記第４波長領域は近赤外に対応する波長領域を少なくとも含む
    請求項１乃至３の何れか１項に記載の光電変換装置。
  5. 前記第１回路の制御信号と、前記第２回路の制御信号と、前記第３回路の制御信号と、前記第４回路の制御信号は、相互に異なる信号である
    請求項１乃至４の何れか１項に記載の光電変換装置。
  6. 前記第１回路に制御信号を供給する信号線は、前記第１画素列の電圧信号を読出す側に接続され、
    前記第２回路に制御信号を供給する信号線は、前記第２画素列の電圧信号を読出す側に接続され、
    前記第３回路に制御信号を供給する信号線は、前記第３画素列の電圧信号を読出す側に接続され、
    前記第４回路に制御信号を供給する信号線は、前記第４画素列の電圧信号を読出す側に接続されている
    請求項１乃至５の何れか１項に記載の光電変換装置。
  7. 前記第１回路に制御信号を供給する信号線は、複数の前記第１回路に接続され、
    前記第２回路に制御信号を供給する信号線は、複数の前記第２回路に接続され、
    前記第３回路に制御信号を供給する信号線は、複数の前記第３回路に接続され、
    前記第４回路に制御信号を供給する信号線は、複数の前記第４回路に接続されている
    請求項１乃至６の何れか１項に記載の光電変換装置。
  8. 前記第１画素列の隣接画素間で、前記第１回路に制御信号を供給する信号線の本数と、
    前記第２画素列の隣接画素間で、前記第２回路に制御信号を供給する信号線の本数と、
    前記第３画素列の隣接画素間で、前記第３回路に制御信号を供給する信号線の本数と、
    前記第４画素列の隣接画素間で、前記第４回路に制御信号を供給する信号線の本数は、何れも等しい
    請求項１乃至７の何れか１項に記載の光電変換装置。
  9. 前記所定方向と交差する方向における前記光電変換装置の両側に信号処理回路が設けられている
    請求項１乃至８の何れか１項に記載の光電変換装置。
  10. 前記交差する方向における前記光電変換装置の両側に設けられた前記信号処理回路は、同じ構成の回路である
    請求項９記載の光電変換装置。
  11. 複数の前記第１回路のそれぞれは、制御信号に応答して異なるタイミングで動作し、
    複数の前記第２回路のそれぞれは、制御信号に応答して異なるタイミングで動作し、
    複数の前記第３回路のそれぞれは、制御信号に応答して異なるタイミングで動作し、
    複数の前記第４回路のそれぞれは、制御信号に応答して異なるタイミングで動作する
    請求項１乃至１０の何れか１項に記載の光電変換装置。
  12. 前記第１光電変換素子に対する前記第１回路の配置方向と、
    前記第２光電変換素子に対する前記第２回路の配置方向と、
    前記第３光電変換素子に対する前記第３回路の配置方向と、
    前記第４光電変換素子に対する前記第４回路の配置方向は、何れも等しい
    請求項１乃至１１の何れか１項に記載の光電変換装置。
  13. 前記第１画素列は、前記第２画素列と第１模擬画素列に隣接し、
    前記第２画素列は、前記第１画素列と前記第３画素列に隣接し、
    前記第３画素列は、前記第２画素列と前記第４画素列に隣接し、
    前記第４画素列は、前記第３画素列と第２模擬画素列に隣接している
    請求項１乃至１２の何れか１項に記載の光電変換装置。
  14. 請求項１乃至１３の何れか１項に記載の光電変換装置を備える
    画像読取装置。
  15. 請求項１乃至１３の何れか１項に記載の光電変換装置を備える
    画像形成装置。
  16. 請求項１乃至１３の何れか１項に記載の光電変換装置を備える
    撮像システム。
JP2020048418A 2020-03-18 2020-03-18 光電変換装置、画像読取装置、画像形成装置、及び撮像システム Active JP7447591B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020048418A JP7447591B2 (ja) 2020-03-18 2020-03-18 光電変換装置、画像読取装置、画像形成装置、及び撮像システム
US17/195,869 US11516423B2 (en) 2020-03-18 2021-03-09 Photoelectric conversion device and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020048418A JP7447591B2 (ja) 2020-03-18 2020-03-18 光電変換装置、画像読取装置、画像形成装置、及び撮像システム

Publications (2)

Publication Number Publication Date
JP2021150800A true JP2021150800A (ja) 2021-09-27
JP7447591B2 JP7447591B2 (ja) 2024-03-12

Family

ID=77748886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020048418A Active JP7447591B2 (ja) 2020-03-18 2020-03-18 光電変換装置、画像読取装置、画像形成装置、及び撮像システム

Country Status (2)

Country Link
US (1) US11516423B2 (ja)
JP (1) JP7447591B2 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06217079A (ja) * 1993-01-19 1994-08-05 Canon Inc イメージセンサ及び画像情報処理装置
JP2006211363A (ja) * 2005-01-28 2006-08-10 Canon Inc 光電変換装置、マルチチップ型イメージセンサ、密着型イメージセンサおよび画像読取装置
JP2007043427A (ja) * 2005-08-02 2007-02-15 Canon Inc 画像読取装置およびその制御方法
JP2014030170A (ja) * 2012-07-04 2014-02-13 Makoto Shizukuishi 撮像素子、半導体集積回路及び撮像装置
JP2016086345A (ja) * 2014-10-28 2016-05-19 株式会社リコー 処理装置、画像読取装置及び画像形成装置
WO2016190116A1 (ja) * 2015-05-26 2016-12-01 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP2017112424A (ja) * 2015-12-14 2017-06-22 株式会社リコー 光電変換素子、画像読取装置及び画像形成装置
WO2017200007A1 (ja) * 2016-05-19 2017-11-23 三菱電機株式会社 固体撮像装置およびイメージセンサー
JP2018148359A (ja) * 2017-03-03 2018-09-20 株式会社リコー 固体撮像素子及び撮像装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60123059A (ja) * 1983-12-08 1985-07-01 Toshiba Corp 密着型カラ−イメ−ジセンサ
CA2112737C (en) * 1993-01-01 2002-01-29 Nobuatsu Sasanuma Image processing machine with visible and invisible information discriminating means
KR100737916B1 (ko) * 2005-12-19 2007-07-10 삼성전자주식회사 이미지 센서 그리고 그것을 위한 테스트 시스템 및 테스트방법
JP5102115B2 (ja) * 2008-06-05 2012-12-19 キヤノン株式会社 撮像装置、及び撮像システム
JP2012065106A (ja) 2010-09-15 2012-03-29 Ricoh Co Ltd 画像信号処理装置、画像読み取り装置、及び画像信号処理方法
JP6492991B2 (ja) 2015-06-08 2019-04-03 株式会社リコー 固体撮像装置
US10079989B2 (en) 2015-12-15 2018-09-18 Ricoh Company, Ltd. Image capturing device
JP6736906B2 (ja) 2016-02-18 2020-08-05 株式会社リコー 固体撮像装置及び画像読み取り装置
US9986185B2 (en) 2016-03-09 2018-05-29 Ricoh Company, Ltd. Semiconductor integrated circuit and image capturing apparatus
CN108702474B (zh) 2016-03-10 2021-01-12 株式会社理光 光电转换设备
JP6733245B2 (ja) 2016-03-18 2020-07-29 株式会社リコー 固体撮像素子及び撮像装置
JP6885246B2 (ja) 2017-07-18 2021-06-09 株式会社リコー 光電変換装置、撮像装置、光電変換方法
JP6969224B2 (ja) 2017-08-24 2021-11-24 株式会社リコー 固体撮像素子及び撮像装置
JP7159568B2 (ja) 2018-02-23 2022-10-25 株式会社リコー 光電変換素子、画像読取装置、および画像形成装置
JP7322552B2 (ja) 2019-07-01 2023-08-08 株式会社リコー 光電変換装置、ラインセンサ、画像読取装置、及び画像形成装置
JP7298373B2 (ja) 2019-07-31 2023-06-27 株式会社リコー 光電変換装置、画像読取装置、及び画像形成装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06217079A (ja) * 1993-01-19 1994-08-05 Canon Inc イメージセンサ及び画像情報処理装置
JP2006211363A (ja) * 2005-01-28 2006-08-10 Canon Inc 光電変換装置、マルチチップ型イメージセンサ、密着型イメージセンサおよび画像読取装置
JP2007043427A (ja) * 2005-08-02 2007-02-15 Canon Inc 画像読取装置およびその制御方法
JP2014030170A (ja) * 2012-07-04 2014-02-13 Makoto Shizukuishi 撮像素子、半導体集積回路及び撮像装置
JP2016086345A (ja) * 2014-10-28 2016-05-19 株式会社リコー 処理装置、画像読取装置及び画像形成装置
WO2016190116A1 (ja) * 2015-05-26 2016-12-01 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP2017112424A (ja) * 2015-12-14 2017-06-22 株式会社リコー 光電変換素子、画像読取装置及び画像形成装置
WO2017200007A1 (ja) * 2016-05-19 2017-11-23 三菱電機株式会社 固体撮像装置およびイメージセンサー
JP2018148359A (ja) * 2017-03-03 2018-09-20 株式会社リコー 固体撮像素子及び撮像装置

Also Published As

Publication number Publication date
US11516423B2 (en) 2022-11-29
US20210297618A1 (en) 2021-09-23
JP7447591B2 (ja) 2024-03-12

Similar Documents

Publication Publication Date Title
US20240047502A1 (en) Solid-state imaging device, driving method therefor, and electronic apparatus
KR102369398B1 (ko) 고체 촬상 장치 및 그 구동 방법, 및 전자 기기
US8174599B2 (en) Image pickup apparatus having control lines connected to alternate matrix rows
JP4881987B2 (ja) 固体撮像装置および撮像装置
KR101096969B1 (ko) 촬상 소자 및 촬상 장치
JP5082528B2 (ja) 固体撮像装置及び撮像装置
US9544493B2 (en) Solid-state imaging apparatus and imaging system using the same
JP2015082648A (ja) 光電変換素子、画像読取装置、画像形成装置及び画像読取方法
JP6413401B2 (ja) 固体撮像素子
US7652707B2 (en) Pixel circuit with reduced wiring
JP2015008343A (ja) 撮像装置および撮像画像の形成方法
JP4354862B2 (ja) 光センサ装置及び伝達回路装置
JP2021150800A (ja) 光電変換装置、画像読取装置、画像形成装置、及び撮像システム
WO2018062561A1 (ja) 撮像素子およびカメラ
KR102625261B1 (ko) 이미지 장치
JP6489247B2 (ja) 光電変換素子、画像読取装置、画像形成装置及び画像読取方法
JP4869787B2 (ja) イメージング装置からの画像データの読み出しを制御するためのシステム
JP6699772B2 (ja) 光電変換素子、画像読取装置、画像形成装置及び画像読取方法
JP7160129B2 (ja) 撮像素子および撮像装置
WO2020203797A1 (ja) 撮像素子、及び、撮像装置
JP4848349B2 (ja) 撮像装置及び固体撮像素子の駆動方法
US10658417B2 (en) Solid-state image sensing device and imaging apparatus
JP2008005387A (ja) 撮像装置および画像読取装置
CN112352420A (zh) 摄像元件及摄像装置
JP4649346B2 (ja) 出力２分岐型固体撮像素子及びその駆動方法並びに撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240212

R151 Written notification of patent or utility model registration

Ref document number: 7447591

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151