JP4869787B2 - イメージング装置からの画像データの読み出しを制御するためのシステム - Google Patents

Description

本開示は、例えばデジタル・データへの変換のためにハードコピー画像を走査するための、一組の光センサが線形アレイに配置された画像走査アレイに関する。

画像センサアレイは、一般に、線形アレイの光センサを含み、この光センサは、画像支持ドキュメントをラスタ走査し、各光センサが見る微小な画像領域をビデオ画像信号に変換する。蓄積時間の後に、光センサ上に形成された画像信号電荷は、増幅され、アナログビデオ信号として、連続的に作動される多重化トランジスタを通して共通の出力ライン又はバスに転送される。

高性能画像センサアレイの場合、一実施形態は、走査されるページの幅に匹敵する幅の光センサのアレイを含み、一般に縮小光学系を用いないイメージングを可能にする。しかしながら、そのような「全幅」アレイを提供するためには、比較的大きいシリコン構造体を用いて多数の光センサを定めなければならない。１つの設計において、アレイは、両端が接合された２０のシリコンチップから作られ、各々のチップは、１インチ当たり４００個の光センサの間隔をおいて配置された２４８個の能動光センサを有する。典型的には、アレイを形成するように接合されたチップが、シリコンウェハ内に形成され、次いで、シリコンウェハは、多数のチップに「さいの目に切られ」、それらのチップは個別に試験され、次いでバー形状に配置される。

この設計のセンサアレイにおいては、チップの各々は、別個の集積回路である。典型的には、各々のチップは、最終的にその特定のチップ上の光センサから画像信号をダウンロードするための、それぞれの個別のビデオ出力を有する。画像が走査されるとき、オリジナルのハードコピー画像がチップ上にある線形アレイの光センサを通過する際に、ビデオ信号は、非常に高速で各チップから出力される。したがって、バー内のチップの意図された解像度が１インチ当たり４００スポットである場合には、オリジナルの画像が１インチの４００分の１だけ移動するたびに、チップから１行のビデオデータを出力しなければならない。

デジタル画像スキャナに関する重要な概念が「蓄積時間」である。蓄積時間は、フィルムカメラのシャッターの開閉に類似している。これは、記録されるべき画像からの光を受け取る時間である。デジタル画像の記録との関連では、光センサが所定の基準電荷レベルに設定され、光センサに当たる光が電荷に影響を与えることが可能になったときに蓄積時間が開始し、受け取った光がもはや光センサに影響を与えなくなり、最後の電荷がビデオ信号として光センサから取り込まれたときに蓄積時間が終了する。米国特許第５，１４８，１６８号は、１組ずつ各原色に割り当てられた３組の光センサを用いてフルカラー画像を記録する画像センサの１つの実施形態を記載している。米国特許第５，５１９，５１４号は、フルカラー画像を記録するために、各原色について１つの３組の光センサを用いる画像センサの一実施形態を説明する。米国特許第５，５１９，５１４号は、光センサの３つの原色の組の各々の蓄積時間の正確な制御が、結果として得られるハードコピー・スキャナにおける画質にとって重要である理由を説明する。

イメージング装置からの画像データの読み出しを制御する装置等を提供する。

一態様によると、光センサの選択されたサブセットの蓄積状態の変化をもたらす蓄積制御信号を装置に送信し、少なくとも２ビットを有し、光センサの選択されたサブセットを識別する選択信号を装置に送信するステップを含む、光センサの複数のサブセットを有するイメージング装置を作動させる方法が提供される。

別の態様によると、光センサの複数のサブセットを含むイメージング装置が提供される。少なくとも１つのラインが、光センサの選択されたサブセットの蓄積状態の変化をもたらす蓄積制御信号を受信する。少なくとも２つのラインが、少なくとも２つのパラレル・ビットを有し、光センサの選択されたサブセットを識別する選択信号を受け取る。

図１は、デジタル・コピー機などのオフィス機器に用いられる「全幅アレイ」の入力スキャナの一部の平面図である。各々が１０として示される一組の光センサ・チップが、回路基板１００上に配置される。後述するように、各々のチップ１０は、一組の光センサを含む。基板１００上のチップ１０は、協働して、処理方向Ｐに効率的に移動する、Ｓのような画像支持シートの幅に匹敵する長さを延びる１つ又はそれ以上の線形アレイの光センサを形成する。シートＳは、基板１００が移動するプラテン（図示せず）上に配置されることによって、該基板１００に対して移動することができ、或いは、ドキュメント・ハンドラ（図示せず）を通してシートＳを供給することができる。シートＳが基板１００を通過するときに、シートＳ上の一連の狭い領域が、（光源（図示せず）からの）光をチップ１０上の光センサに反射する。チップ１０は、シートＳから反射された光を受け取り、後の記録及び処理のために画像信号を出力する。

図２は、光センサ・チップ１０を分離して示す。この実施形態においては、各々のチップ１０は、２０Ｍ（モノクロ用）、２０Ｒ（レッド用）、２０Ｇ（グリーン用）、及び２０Ｂ（ブルー用）と表記された４つの線形アレイ又は列の光センサを含む。各々のアレイには、該アレイを特定の色又は波長範囲に対して該アレイの感度をよくする透過性フィルタ（図示せず）が設けられる。モノクロ・アレイ２０Ｍは、可視スペクトル全体にわたる光に対して感度がよく、例えば、モノクロ・コピー機又はファクシミリ装置において、或いは光学式文字走査に有用なように、モノクロだけの画像データについて画像を走査するときに有用である。光センサには、例えば赤外線遮断のために、他のタイプのフィルタを設けることもできる。

本実施形態においては、各タイプ２０Ｍ、２０Ｒ、２０Ｇ、２０Ｂの１つの光センサの各「列」（図示されるような）について、出力シフト・レジスタ２４への１つの出力ラインがある。列内の多数の光センサが、１つのラインによって信号をシフト・レジスタに送る方法についての一般的な説明が、前述の米国特許第５，１４８，１６８号により与えられる。狭い領域についてのフルカラー画像データを得るために、列内の各タイプ２０Ｍ、２０Ｒ、２０Ｇ、２０Ｂの各光センサが、記録される画像の１つの狭い領域を「見る」ことは明らかであろう。異なる色の多数の光センサの動作をどのように調整する必要があるかについての説明が、前述の米国特許第５，５１９，５１４号により与えられる。デジタル画像信号の「走査線」がシフト・レジスタ２４に読み込まれると、その走査線についての画像データが、ラインＶ_out等を通して、チップ１０から出力される。

光センサの種々のサブセットからビデオ信号を読み出すとき、各光センサは、その「蓄積状態」における様々な変化を被る。簡潔に言うと、光センサ設計の種々の基本的構成のいずれかを用いる場合、所定の電荷又は電位レベルが光センサ上に配置されたとき、光センサは「蓄積時間」に入り、光センサ上に電荷を蓄積するために、光センサ上に入る全ての光が用いられる。蓄積時間を終了するために、別の所定の電位が光センサ上に配置される。蓄積時間に続いて、通常、蓄積時間中に光センサ上に入った光の強度と関連する蓄積された電荷が、周知の方法で光センサから移送される。ここで用いられる、光センサの「蓄積状態の変化」とは、電位又は電荷が光センサ上に配置され、又は光センサと関連付けられ、蓄積時間を開始又は終了する、あらゆる場合を含む。

本実施形態においては、チップ１０上にある全ての光センサの異なるサブセット、例えばサブセットが、チップから発する信号によって制御される。これらの信号の中には、光センサの選択されたサブセットの蓄積状態を変える信号、及び光センサの選択されたサブセットを識別する信号がある。図２に示されるような４列のカラー・チップ等におけるように、チップ上に光センサの４つ又はそれ以上の選択可能なサブセットがある場合には、チップを作動させるための構造及びシステムは、この実施形態において、光センサの蓄積時間を開始又は終了するために、選択されたサブセット内の光センサの蓄積状態を変えさせる「蓄積信号」を伝達するための単一ラインと、光センサの蓄積状態を変えるために選択されたサブセットを識別するパラレル・バイナリの「選択信号」を伝達するための一組のラインとを含むことができる。このように、１０のようなチップ上の比較的少数のラインを用いて、光センサの多数のサブセットの各々の蓄積時間を制御することができる。（図１の実施形態においては、各チップ１０は、それぞれの蓄積信号ライン及び選択ラインを有するが、他のアーキテクチャも可能である。）

図２に見られるように、コントローラ２６（本実施形態に示されるように、チップ１０の区分された部分である必要はなく、チップ１０上又は該チップ１０外の種々の場所にある機能を反映するものとすることができる）は、各々がチップの外部の制御システムから特定のタイプの信号を伝える４つのライン、すなわちピクセル・クロックφ_s、蓄積制御ラインＩＣ、及びこの場合は２つの「列選択」ラインＲＳ１及びＲＳ０（これらは選択ラインのタイプである）を受け取る。ピクセル・クロックφ_sは、一般に、絶えず流れている所定の周波数の方形波である。蓄積制御ラインＩＣは、選択された列又は他のサブセットにおける光センサの蓄積状態を変えさせる、（これらに限定されるものではないが、パルス又は状態変化のような）何らかのタイプの蓄積信号を運ぶラインである。列選択ラインＲＳ１及びＲＳ０は、ＩＣライン上の次の信号に応答して、蓄積状態を変えるために、サブセットを識別する２ビットのパラレル・コードを伝える。したがって、本実施形態においては、２ビットのパラレル・ラインは、バイナリ・コード００、０１、１０、又は１１によって、図２のチップにおける４列の光センサ２０Ｍ、２０Ｒ、２０Ｇ、２０Ｂの１つを選択することができる。

実際の用途においては、特定の光センサが走査される画像上の狭い領域を「見る」時間に直接影響するため、蓄積状態の変化は、１作動サイクル内の正確に予め定められた時間で行われることが望ましい。本実施形態においては、チップの作動サイクルの間に蓄積状態が変化するように、命令されることになる光センサの次のサブセットのバイナリ・コードに対応する（ライン上の高電位及び低電位の形態などの）信号が、ラインＲＳ１及びＲＳ２上に配置される。例えば、コード０１によって識別される光センサのサブセットの蓄積時間の開始が望まれる場合には、ＲＳ１は０（低）に、ＲＳ０は１（高）に設定され、よって、選択コード０１がコントローラ２６に伝達される。コントローラ２６は、蓄積制御ラインＩＣ上の（パルス又は状態の変化のような）所定のタイプの信号に応答して、蓄積状態の変化を、光センサの現在（又はごく最近）識別されたサブセットにするように設計される。一実施形態においては、蓄積状態の変化は、光センサの選択されたサブセットが現在のところ蓄積時間にある場合に、制御ラインＩＣ上の信号が蓄積時間を停止させることを単に意味し、逆もまた同様である。

図３は、図２に示される１０のような４列のチップの作動サイクル全体にわたるチップ１０の作動を詳細に示す図である。ピクセル・クロックφ_sは、絶えず動いており、チップ１０の各作動サイクル内に蓄積時間を開始及び停止するために選択された時間の粒度を確立する。ＩＣラインは、作動サイクル中の様々な所定の時間に状態を変化させる。図示されるように、この特定の実施形態においては、ＩＣラインが空のボックスで示されるような状態を変化させるとき、選択されたサブセットの蓄積時間が開始され、ＩＣラインが斜線のボックスで示されるような状態を変化させるとき、選択されたサブセットの蓄積時間が終了される（示されるように、チップ上の回路の作動における何らかの遅延が蓄積状態を変化させることを考慮に入れる）。さらに図に見られるように、それぞれの状態の変化の前のある時期に、列選択ラインＲＳ０、ＲＳ１の状態が変化する。図の下部に示されるように、列選択ライン及びＩＣラインにおける状態の変化の組合せにより、示されるような光センサ２０Ｍ、２０Ｒ、２０Ｇ、２０Ｂの選択されたサブセットにおける蓄積時間Ｔ ＩＮＴ（ＲＳ₁、ＲＳ₀）の開始及び終了がもたらされる。

見られるように、ここで述べる基本的な選択システムを用いて、作動サイクル内の開始時間及び同じくその期間について、光センサのサブセットの各々の蓄積時間或いはこの場合には特定の原色についての光センサの列を正確に制御することができる。言い換えれば、各組の光センサは、走査される画像内の一組の狭い領域をいつ「見」始め、どのくらいの間見るかについて制御することができる。光センサの異なる列又はサブセットは、事実上、別個に制御可能である。

コントローラ２６が作動できる様々な方法が存在する。１つの方法においては、コントローラ２６は、ＩＣライン上の信号の受信に応答して、列選択ラインＲＳ１及びＲＳ０をポーリングし、光センサのどのサブセットを制御すべきかを見出す。別の方法においては、コントローラ２６は、列選択ラインＲＳ１及びＲＳ０の状態の変化に応答して、新たに識別されたサブセットへの接続をなし、次に、蓄積状態が変化される正確な時間について、ＩＣラインにポーリングする。

走査システムをモノクロ・モードで作動させるためなど、作動サイクルの間に決して選択しないことによって、光センサの特定のサブセットを事実上遮断するために、ここで述べられるような選択構成を用いることもできる。

本実施形態は、光センサの異なるフィルタ処理が施された線形列の蓄積時間を制御することに向けられるが、作動原理は、デジタル・カメラに見出されるような２次元の光センサアレイのような、装置内の光センサのあらゆるタイプのサブセットの制御に適用することができる。様々な、事実上別個に制御可能なサブセットは、（例えば、装置の色バランス又は他の出力を変えるために）色によって、或いは（アレイの一部だけを特定の時間に用いることが望まれる場合には）線形アレイ又は２次元アレイ内のサブ領域によって、関連付けることができる。例えば「低解像度」の作動を可能にするために、異なる選択可能なサブセットの光センサをアレイ内で互いに混合することができる、すなわち、低解像度においては、アレイ内の光センサの均等に分布されたサブセットだけが読み出される。システム全体がアレイを助けることもでき、そこで、光センサの１つのサブセットには、事実上、別の混合されたサブセットより長い蓄積時間又は露光時間が与えられ、こうした構成は、長時間露光写真及び短時間露光写真を同時に撮ることを可能にするためといった、デジタル・カメラの露光寛容度を改善するのに有用である。

初めに提示され、修正することが可能な特許請求の範囲は、現在のところ予期しない又は認められていないものを含み、例えば、出願人／特許権保有者及び他の者がもたらす、変形、代替、修正、改良、均等物、及びここに開示される実施形態及び教示の実質的な均等物を含む。

デジタル・コピー機などのオフィス機器に用いられるような「全幅アレイ」入力スキャナの一部の平面図である。 分離した光センサ・チップの平面図である。 １作動サイクルについてのチップの典型的な操作を示す簡略化されたタイミング図である。

符号の説明

１０：チップ
２６：コントローラ
１００：基板

Claims (4)

1. 各々が複数の光センサを有する、複数の光センサのサブセット（２０Ｍ、Ｒ、Ｇ、Ｂ）と、
   光センサの選択されたサブセットの蓄積状態を変化させる蓄積制御信号を受け取るための少なくとも１つのラインと、
   少なくとも２つのパラレル・ビットを有し、光センサの前記選択されたサブセットを識別する選択信号を受け取るための少なくとも２つのラインと、
   （ａ）前記蓄積制御信号の受信に応答して、選択信号の状態をポーリングする、又は、 （ｂ）前記選択信号の状態の変化に応答して、新たに選択されたサブセットへ接続をなし、次いで、蓄積制御信号をポーリングする、
   のいずれか一方を実行する手段と、
   を備えることを特徴とするイメージング装置。
2. 前記蓄積制御信号は、光センサの前記選択されたサブセットについての蓄積時間を開始又は終了させ得ることを特徴とする請求項１に記載の装置。
3. 光センサの各サブセットに含まれる複数の光センサが線形アレイに配置されていることを特徴とする請求項１に記載の装置。
4. 前記装置は複数のチップを含み、各チップは光センサの少なくとも１つのサブセットを有し、また、前記蓄積制御信号を受け取るためのラインを有することを特徴とする請求項１に記載の装置。

Images