JP2021150586A - ダイボンディング装置および半導体装置の製造方法 - Google Patents

ダイボンディング装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2021150586A
JP2021150586A JP2020051130A JP2020051130A JP2021150586A JP 2021150586 A JP2021150586 A JP 2021150586A JP 2020051130 A JP2020051130 A JP 2020051130A JP 2020051130 A JP2020051130 A JP 2020051130A JP 2021150586 A JP2021150586 A JP 2021150586A
Authority
JP
Japan
Prior art keywords
die
bonding
substrate
die bonding
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020051130A
Other languages
English (en)
Other versions
JP7437987B2 (ja
JP2021150586A5 (ja
Inventor
英晴 小橋
Hideharu Kobashi
英晴 小橋
浩二 保坂
Koji Hosaka
浩二 保坂
仁晃 吉山
Tomoaki Yoshiyama
仁晃 吉山
悠太 小野
Yuta Ono
悠太 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fasford Technology Co Ltd
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Priority to JP2020051130A priority Critical patent/JP7437987B2/ja
Priority to TW110100364A priority patent/TWI765517B/zh
Priority to CN202110197928.3A priority patent/CN113436986B/zh
Priority to KR1020210030130A priority patent/KR102516586B1/ko
Publication of JP2021150586A publication Critical patent/JP2021150586A/ja
Publication of JP2021150586A5 publication Critical patent/JP2021150586A5/ja
Application granted granted Critical
Publication of JP7437987B2 publication Critical patent/JP7437987B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate

Abstract

【課題】クラックの認識精度を向上することが可能な技術を提供することである。【解決手段】ダイボンディング装置は、ダイを撮像する撮像装置と、ダイを撮像装置の光学系軸に対して斜めから照明する照明装置と、撮像装置および照明装置を制御する制御装置と、を備える。制御装置は、ダイに形成されたクラックを検出するため、ダイに照明装置により可視光領域において緑色よりも短い波長の光を照射すると共に、撮像装置によりダイを撮像するように構成される。【選択図】図６

Description

本開示はダイボンディング装置に関し、例えばダイのクラックを検査するダイボンダに適用可能である。
半導体装置の製造工程の一部に半導体チップ（以下、単にダイという。）を配線基板やリードフレーム等（以下、単に基板という。）に搭載してパッケージを組み立てる工程があり、パッケージを組み立てる工程の一部に、半導体ウェハ（以下、単にウェハという。）からダイを分割する工程（ダイシング工程）と、分割したダイを基板の上に搭載するボンディング工程とがある。ボンディング工程に使用される半導体製造装置がダイボンダ等のダイボンディング装置である。
ダイシング工程において、ダイシング時の切削抵抗などによりダイに切断面から内部に延びるクラックが発生することがある。そのため、ボンディング工程において、ダイをカメラで撮像して表面検査（外観検査）が行われている。
特開２０１９−５４２０３号公報
ポリイミド膜等で形成されるダイ表面の保護膜（表面保護膜）は照明装置からの照射光が透過できる層であるので、表面保護膜の厚さや表面保護膜下に形成された凹凸のパターン等によっては、表面保護膜の上面または下面からシリコン等の基板に向かって形成されたクラックの検出が困難な場合がある。
本開示の課題は、クラックの認識精度を向上することが可能な技術を提供することである。
本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、ダイボンディング装置は、ダイを撮像する撮像装置と、ダイを撮像装置の光学系軸に対して斜めから照明する照明装置と、撮像装置および照明装置を制御する制御装置と、を備える。制御装置は、ダイに形成されたクラックを検出するため、ダイに照明装置により可視光領域において緑色よりも短い波長の光を照射すると共に、撮像装置によりダイを撮像するように構成される。
上記ダイボンディング装置によれば、クラックの認識精度を向上することができる。
ダイボンダの構成例を示す概略上面図 図１において矢印Ａ方向から見たときの概略構成を説明する図 図１のダイ供給部の主要部を示す概略断面図 図１のダイボンダの制御系の概略構成を示すブロック図 図１のダイボンダにおけるダイボンディング工程を説明するフローチャート 斜光照明を説明する模式図 クラックおよびその背景を説明する図 照明色による模様の見え方の違いを説明する図 視野内座標とダイ表面のクラックと背景照度の測定結果を示すグラフ
まず、本開示者らが検討した技術について図６から図９を用いて説明する。図６は斜光照明を説明する模式図である。図７はクラックおよびその背景を説明する図であり、図７（ａ）は背景に対するクラックの明度コントラストの差が大きい場合の画像を示す図であり、図７（ｂ）は背景に対するクラックの明度コントラストの差が小さい場合の画像を示す図である。図８は照明色による模様の見え方の違いを説明する図であり、図８（ａ）は照明色が青の場合の画像であり、図８（ｂ）は照明色が緑の場合の画像であり、図８（ｃ）は照明色が赤の場合の画像である。図９は視野内座標とダイ表面のクラックと背景照度の測定結果を示すグラフであり、図９（ａ）は白色照明の場合であり、図９（ｂ）は青色照明の場合であり、図９（ｃ）は赤色照明の場合である。
カメラによる画像でのクラック検査機能を設計する場合、その照明構成は「背景を明るくして見たいものを暗く写す」明視野方式と、「背景を暗くして、見たいものを明るく写す」暗視野方式がある。一般に微細な傷を検査する場合は暗視野方式のほうがよい。ウェハ表面は鏡面に近く、暗視野方式による検査を行うには、光を斜めから当てる照明方式である斜光照明がよい。図６に示すように、ダイＤのクラックを検出する場合、照明装置ＬＤの斜光照明の入射角（θ）は撮像装置ＣＭの光学系の軸にできるだけ近い（入射角（θ）をできるだけ０に近づける）ほうがクラックを光らせやすい。本明細書では、この照明をハイアングルクラック検出照明という。
ポリイミド膜等で形成される表面保護膜の薄膜化、表面メモリの多積層化などにより、メモリセル層の分光反射率が変化する。このため、ハイアングルクラック検出照明では、図７（ｂ）に示すように、ダイ表面のメモリアレイＭＡＲＹのメモリセル上に縞模様などの模様が浮かび上がることがある。この縞模様が背景に出現すると縞模様とクラックＣＲＫの区別が難しくなる。すなわち、この縞模様がクラック領域とその他の領域の分離を画像処理で行う際の障害となり、背景に対して明度コントラストの差が少ないクラックの検出や、クラック長の正確な測定を困難にする。メモリアレイＭＡＲＹのように繰り返しパターンにより構成された領域の面積が他の領域の面積よりも大きい場合に影響が大きい。
図８に示すように、本縞模様が使用する斜光照明の照明波長を長いものにするとより際立ち、短いものにするとより消失して見えなくなる。
また、ダイ表面のクラックと背景照度を測定すると、図９（ａ）に示すように、白色の照明では部分的に明度が明るくなる部分（Ａ）があり、これはクラックであり、図９（ａ）の（Ｂ）は背景の明度であり、（Ｃ）はメモリセルが浮かび上がり明るくなる領域であり、（Ｄ）は全反射している領域となっている。図９（ａ）の（Ｃ）に示す白色の照明ではメモリセルが浮かび上がり明るくなる領域は、図９（ｂ）の青色の照明にはその領域が存在せず、図９（ｃ）に示す赤色の照明ではメモリセルが浮かび上がって極端に明るくなる領域が存在している。したがって、白色の照明において背景明度が明るくなる部分があるのは、白色内の赤色成分が原因であることがわかる。
照明色による上記の差異は、
（ａ）表面保護膜の吸収スペクトルの違い（青色の方が吸収されやすい）
（ｂ）表面保護膜の光干渉（赤色の方が干渉しやすい）
（ｃ）シリコン表層のメモリ層でのシャント部分（ダイ表面）の反射スペクトルの違い（赤色の方が反射しやすい）
によるものである。
すなわち、可視光領域では波長が長い方がダイ表面の反射率が高い為で、それにポリイミド膜の介在で、透過および干渉が発生し、ダイ表面のセル模様を可視化しているためである。これに対し、波長が短い方はその特性が少なく、クラックの拡散光のみを反射するためである。
そこで、図６に示すように、実施形態におけるダイボンディング装置ＢＤは、撮像装置ＣＭと、照明装置ＬＤと、を備えている。照明装置ＬＤは、表面に縞模様が浮かび上がらないように可視光領域における波長が緑色よりも短い色の光の照明を用いる。例えば、光源として青色ＬＥＤや紫ＬＥＤを使用する。用いる光源は青色を発光させる光源（例えば、青色ＬＥＤ）以外に白色光源にショートパスフィルタを透過させたものでも良い。ここで、ショートパスフィルタは、鋭い立ち上がりで、短波長側の光を透過させ、長波長側の光をカットさせることができる波長（色）分離用フィルタである。この光学フィルタとしてのショートパスフィルタは例えば、赤をカットして青色を透過するシアンフィルタ等が好ましい。
また、照明装置ＬＤは斜光照明であるのが好ましい。さらに、斜光照明はハイアングルがより好ましい。照明装置ＬＤは斜光リング照明であってもよいし、斜光バー照明であってもよい。入射角（θ）は、例えば、０度超３０度以下が好ましく、５度以上１５度以下がより好ましい。
これにより、クラックと背景のコントラストをより高くすることができる。カメラにコントラストの違いとして写せるクラックとしては、より薄く（低コントラスト）に写るものとその背景との分離が容易になる為、幅のより細いクラックの検出が可能になる。また、背景の縞模様のない製品と同等の検査感度を得ることができる。これにより、検査感度向上し、検査が安定化する。
また、ダイや基板の位置決めまたは位置検査（以下、位置認識と総称する。）を行う場合は、白色光源の照明を用いる。なお、照明は白色光源（白色ＬＥＤ等）を用い、ダイクラック検出時は、ショートパスフィルタを透過させて青色光や紫色光を照射し、位置認識時は、ショートパスフィルタを透過させないで白色光を照射するようにしてもよい。また、ダイや基板の位置決めまたは位置検査にダイクラック検出用とは別の光源を設けるようにしてもよい。
以下、実施例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
図１は実施例に係るダイボンダの概略を示す上面図である。図２は図１において矢印Ａ方向から見たときに、ピックアップヘッド及びボンディングヘッドの動作を説明する図である。
ダイボンダ１０は、大別して、基板Ｓに実装するダイＤを供給するダイ供給部１と、ピックアップ部２、中間ステージ部３と、ボンディング部４と、搬送部５、基板供給部６と、基板搬出部７と、各部の動作を監視し制御する制御部８と、を有する。Ｙ軸方向がダイボンダ１０の前後方向であり、Ｘ軸方向が左右方向である。ダイ供給部１がダイボンダ１０の手前側に配置され、ボンディング部４が奥側に配置される。ここで、基板Ｓには、最終１パッケージとなる、一つ又は複数の製品エリア（以下、パッケージエリアＰという。）がプリントされている。
まず、ダイ供給部１は基板ＳのパッケージエリアＰに実装するダイＤを供給する。ダイ供給部１は、ウェハ１１を保持するウェハ保持台１２と、ウェハ１１からダイＤを突き上げる点線で示す突上げユニット１３と、を有する。ダイ供給部１は図示しない駆動手段によってＸＹ方向に移動し、ピックアップするダイＤを突上げユニット１３の位置に移動させる。
ピックアップ部２は、ダイＤをピックアップするピックアップヘッド２１と、ピックアップヘッド２１をＹ方向に移動させるピックアップヘッドのＹ駆動部２３と、コレット２２を昇降、回転及びＸ方向移動させる図示しない各駆動部と、を有する。ピックアップヘッド２１は、突き上げられたダイＤを先端に吸着保持するコレット２２（図２も参照）を有し、ダイ供給部１からダイＤをピックアップし、中間ステージ３１に載置する。ピックアップヘッド２１は、コレット２２を昇降、回転及びＸ方向移動させる図示しない各駆動部を有する。
中間ステージ部３は、ダイＤを一時的に載置する中間ステージ３１と、中間ステージ３１上のダイＤを認識する為のステージ認識カメラ３２を有する。
ボンディング部４は、中間ステージ３１からダイＤをピックアップし、搬送されてくる基板ＳのパッケージエリアＰ上にボンディングし、又は既に基板ＳのパッケージエリアＰの上にボンディングされたダイの上に積層する形でボンディングする。ボンディング部４は、ピックアップヘッド２１と同様にダイＤを先端に吸着保持するコレット４２（図２も参照）を備えるボンディングヘッド４１と、ボンディングヘッド４１をＹ方向に移動させるＹ駆動部４３と、基板ＳのパッケージエリアＰの位置認識マーク（図示せず）を撮像し、ボンディング位置を認識する基板認識カメラ４４とを有する。このような構成によって、ボンディングヘッド４１は、ステージ認識カメラ３２の撮像データに基づいてピックアップ位置・姿勢を補正し、中間ステージ３１からダイＤをピックアップし、基板認識カメラ４４の撮像データに基づいて基板にダイＤをボンディングする。
搬送部５は、基板Ｓを掴み搬送する基板搬送爪５１と、基板Ｓが移動する搬送レーン５２と、を有する。基板Ｓは、搬送レーン５２に設けられた基板搬送爪５１の図示しないナットを搬送レーン５２に沿って設けられた図示しないボールネジで駆動することによって移動する。このような構成によって、基板Ｓは、基板供給部６から搬送レーン５２に沿ってボンディング位置まで移動し、ボンディング後、基板搬出部７まで移動して、基板搬出部７に基板Ｓを渡す。
制御部８は、ダイボンダ１０の各部の動作を監視し制御するプログラム（ソフトウェア）を格納するメモリと、メモリに格納されたプログラムを実行する中央処理装置（ＣＰＵ）と、を備える。
次に、ダイ供給部１の構成について図３を用いて説明する。図３は図１のダイ供給部の主要部を示す概略断面図である。
ダイ供給部１は、水平方向（ＸＹ方向）に移動するウェハ保持台１２と、上下方向に移動する突上げユニット１３と、を備える。ウェハ保持台１２は、ウェハリング１４を保持するエキスパンドリング１５と、ウェハリング１４に保持され複数のダイＤが接着されたダイシングテープ１６を水平に位置決めする支持リング１７と、を有する。突上げユニット１３は支持リング１７の内側に配置される。
ダイ供給部１は、ダイＤの突き上げ時に、ウェハリング１４を保持しているエキスパンドリング１５を下降させる。その結果、ウェハリング１４に保持されているダイシングテープ１６が引き伸ばされダイＤの間隔が広がり、突上げユニット１３によりダイＤ下方よりダイＤを突き上げ、ダイＤのピックアップ性を向上させている。なお、薄型化に伴いダイを基板に接着する接着剤は、液状からフィルム状となり、ウェハ１１とダイシングテープ１６との間にダイアタッチフィルム（ＤＡＦ）１８と呼ばれるフィルム状の接着材料を貼り付けている。ダイアタッチフィルム１８を有するウェハ１１では、ダイシングは、ウェハ１１とダイアタッチフィルム１８に対して行なわれる。従って、剥離工程では、ウェハ１１とダイアタッチフィルム１８をダイシングテープ１６から剥離する。なお、以降では、ダイアタッチフィルム１８の存在を無視して、説明する。
ダイボンダ１０は、ウェハ１１上のダイＤの姿勢を認識するウェハ認識カメラ２４と、中間ステージ３１に載置されたダイＤの姿勢を認識するステージ認識カメラ３２と、ボンディングステージＢＳ上の実装位置を認識する基板認識カメラ４４とを有する。認識カメラ間の姿勢ずれ補正しなければならないのは、ボンディングヘッド４１によるピックアップに関与するステージ認識カメラ３２と、ボンディングヘッド４１による実装位置へのボンディングに関与する基板認識カメラ４４である。本実施例ではウェハ認識カメラ２４、ステージ認識カメラ３２および基板認識カメラ４４と共に実施形態で説明した照明装置を用いてダイＤのクラックを検出する。
制御部８について図４を用いて説明する。図４は制御系の概略構成を示すブロック図である。制御系８０は制御部８と駆動部８６と信号部８７と光学系８８とを備える。制御部８は、大別して、主としてＣＰＵ（Central Processor Unit）で構成される制御・演算装置８１と、記憶装置８２と、入出力装置８３と、バスライン８４と、電源部８５とを有する。記憶装置８２は、処理プログラムなどを記憶しているＲＡＭで構成されている主記憶装置８２ａと、制御に必要な制御データや画像データ等を記憶しているＨＤＤで構成されている補助記憶装置８２ｂとを有する。入出力装置８３は、装置状態や情報等を表示するモニタ８３ａと、オペレータの指示を入力するタッチパネル８３ｂと、モニタを操作するマウス８３ｃと、光学系８８からの画像データを取り込む画像取込装置８３ｄと、を有する。また、入出力装置８３は、ダイ供給部１のＸＹテーブル（図示せず）やボンディングヘッドテーブルのＺＹ駆動軸等の駆動部８６を制御するモータ制御装置８３ｅと、種々のセンサ信号や照明装置などのスイッチ等の信号部８７から信号を取り込み又は制御するＩ／Ｏ信号制御装置８３ｆとを有する。光学系８８には、ウェハ認識カメラ２４、ステージ認識カメラ３２、基板認識カメラ４４が含まれる。制御・演算装置８１はバスライン８４を介して必要なデータを取込み、演算し、ピックアップヘッド２１等の制御や、モニタ８３ａ等に情報を送る。
制御部８は画像取込装置８３ｄを介してウェハ認識カメラ２４、ステージ認識カメラ３２および基板認識カメラ４４で撮像した画像データを記憶装置８２に保存する。保存した画像データに基づいてプログラムしたソフトウェアにより、制御・演算装置８１を用いてダイＤおよび基板ＳのパッケージエリアＰの位置決め、並びにダイＤおよび基板Ｓの表面検査を行う。制御・演算装置８１が算出したダイＤおよび基板ＳのパッケージエリアＰの位置に基づいてソフトウェアによりモータ制御装置８３ｅを介して駆動部８６を動かす。このプロセスによりウェハ上のダイの位置決めを行い、ピックアップ部２およびボンディング部４の駆動部で動作させダイＤを基板ＳのパッケージエリアＰ上にボンディングする。使用するウェハ認識カメラ２４、ステージ認識カメラ３２および基板認識カメラ４４はグレースケール、カラー等であり、光強度を数値化する。
図５は図１のダイボンダにおけるダイボンディング工程を説明するフローチャートである。
実施例のダイボンディング工程では、まず、制御部８は、ウェハ１１を保持しているウェハリング１４をウェハカセットから取り出してウェハ保持台１２に載置し、ウェハ保持台１２をダイＤのピックアップが行われる基準位置まで搬送する（ウェハローディング（工程Ｐ１））。次いで、制御部８は、ウェハ認識カメラ２４によって取得した画像から、ウェハ１１の配置位置がその基準位置と正確に一致するように微調整を行う。
次に、制御部８は、ウェハ１１が載置されたウェハ保持台１２を所定ピッチでピッチ移動させ、水平に保持することによって、最初にピックアップされるダイＤをピックアップ位置に配置する（ダイ搬送（工程Ｐ２））。ウェハ１１は、予めプローバ等の検査装置により、ダイ毎に検査され、ダイ毎に良、不良を示すマップデータが生成され、制御部８の記憶装置８２に記憶される。ピックアップ対象となるダイＤが良品であるか、不良品であるかの判定はマップデータにより行われる。制御部８は、ダイＤが不良品である場合は、ウェハ１１が載置されたウェハ保持台１２を所定ピッチでピッチ移動させ、次にピックアップされるダイＤをピックアップ位置に配置し、不良品のダイＤをスキップする。
制御部８は、ウェハ認識カメラ２４によってピックアップ対象のダイＤの主面（上面）を撮影し、取得した画像からピックアップ対象のダイＤの上記ピックアップ位置からの位置ずれ量を算出する。制御部８は、この位置ずれ量を基にウェハ１１が載置されたウェハ保持台１２を移動させ、ピックアップ対象のダイＤをピックアップ位置に正確に配置する（ダイ位置決め（工程Ｐ３））。
次いで、制御部８は、ウェハ認識カメラ２４によって取得した画像から、ダイＤの表面検査を行う（工程Ｐ４）。ここで、制御部８は、表面検査で問題があるかどうかを判定し、ダイＤの表面に問題なしと判定した場合には次工程（後述する工程Ｐ９）へ進むが、問題ありと判定した場合には、表面画像を目視で確認するか、さらに高感度の検査や照明条件などを変えた検査を行い、問題がある場合はスキップ処理し、問題がない場合は次工程の処理を行う。スキップ処理は、ダイＤの工程Ｐ９以降をスキップし、ウェハ１１が載置されたウェハ保持台１２を所定ピッチでピッチ移動させ、次にピックアップされるダイＤをピックアップ位置に配置する。
制御部８は、基板供給部６で基板Ｓ搬送レーン５２に載置する（基板ローディング（工程Ｐ５））。制御部８は、基板Ｓを掴み搬送する基板搬送爪５１をボンディング位置まで移動させる（基板搬送（工程Ｐ６））。基板認識カメラ４４にて基板を撮像して位置決めを行う（基板位置決め（工程Ｐ７））。
次いで、制御部８は、基板認識カメラ４４によって取得した画像から、基板ＳのパッケージエリアＰの表面検査を行う（工程Ｐ８）。ここで、制御部８は、表面検査で問題があるかどうかを判定し、基板ＳのパッケージエリアＰの表面に問題なしと判定した場合には次工程（後述する工程Ｐ９）へ進むが、問題ありと判定した場合には、表面画像を目視で確認するか、さらに高感度の検査や照明条件などを変えた検査を行い、問題がある場合はスキップ処理し、問題がない場合は次工程の処理を行う。スキップ処理は、基板ＳのパッケージエリアＰの該当タブへの工程Ｐ１０以降をスキップし、基板着工情報に不良登録を行う。
制御部８は、ダイ供給部１によってピックアップ対象のダイＤを正確にピックアップ位置に配置した後、コレット２２を含むピックアップヘッド２１によってダイＤをダイシングテープ１６からピックアップし（ダイハンドリング（工程Ｐ９））、中間ステージ３１に載置する（工程Ｐ１０）。制御部８は、中間ステージ３１に載置したダイの姿勢ずれ（回転ずれ）の検出をステージ認識カメラ３２にて撮像して行う（工程Ｐ１１）。制御部８は、姿勢ずれがある場合は中間ステージ３１に設けられた旋回駆動装置（不図示）によって実装位置を有する実装面に平行な面で中間ステージ３１を旋回させて姿勢ずれを補正する。
制御部８は、ステージ認識カメラ３２によって取得した画像から、ダイＤの表面検査を行う（工程Ｐ１２）。ここで、制御部８は、表面検査で問題があるかどうかを判定し、ダイＤの表面に問題なしと判定した場合には次工程（後述する工程Ｐ１３）へ進むが、問題ありと判定した場合には、表面画像を目視で確認するか、さらに高感度の検査や照明条件などを変えた検査を行い、問題がある場合は、そのダイを図示しない不良品トレーなどに載置してスキップ処理し、問題がない場合は次工程の処理を行う。スキップ処理は、ダイＤの工程Ｐ１３以降をスキップし、ウェハ１１が載置されたウェハ保持台１２を所定ピッチでピッチ移動させ、次にピックアップされるダイＤをピックアップ位置に配置する。
制御部８は、コレット４２を含むボンディングヘッド４１によって中間ステージ３１からダイＤをピックアップし、基板ＳのパッケージエリアＰまたは既に基板ＳのパッケージエリアＰにボンディングされているダイにダイボンディングする（ダイアタッチ（（工程Ｐ１３））。
制御部８は、ダイＤをボンディングした後、そのボンディング位置が正確になされているかを検査する（ダイと基板の相対位置検査（工程Ｐ１４））。このとき、後述するダイの位置合わせと同様にダイの中心と、タブの中心を求め、相対位置が正しいかを検査する。
次いで、制御部８は、基板認識カメラ４４によって取得した画像から、ダイＤおよび基板Ｓの表面検査を行う（工程Ｐ１５）。ここで、制御部８は、表面検査で問題があるかどうかを判定し、ボンディングされたダイＤの表面に問題なしと判定した場合には次工程（後述する工程Ｐ９）へ進むが、問題ありと判定した場合には、表面画像を目視で確認するか、さらに高感度の検査や照明条件などを変えた検査を行い、問題がある場合はスキップ処理し、問題がない場合は次工程の処理を行う。スキップ処理では、基板着工情報に不良登録を行う。
以後、同様の手順に従ってダイＤが１個ずつ基板ＳのパッケージエリアＰにボンディングする。１つの基板のボンディングが完了すると、基板搬送爪５１で基板Ｓを基板搬出部７まで移動して（基板搬送（工程Ｐ１６））、基板搬出部７に基板Ｓを渡す（基板アンローディング（工程Ｐ１７））。
以後、同様の手順に従ってダイＤが１個ずつダイシングテープ１６から剥がされる（工程Ｐ９）。不良品を除くすべてのダイＤのピックアップが完了すると、それらダイＤをウェハ１１の外形で保持していたダイシングテープ１６およびウェハリング１４等をウェハカセットへアンローディングする（工程Ｐ１８）。
クラックの外観検査は、ダイ位置認識を行う場所であるダイ供給部、中間ステージ、およびボンディングステージの少なくとも１か所で行うが、すべての箇所で行うのがより好ましい。ダイ供給部で行えば、早くクラックを検出することができる。中間ステージに行えば、ダイ供給部で検出できなかったクラックまたはピックアップ工程以降で発生したクラック（ボンディング工程よりも前に顕在化しなかったクラック）をボンディング前に検出することができる。また、ボンディングステージに行えば、ダイ供給部および中間ステージで検出できなかったクラック（ボンディング工程よりも前に顕在化しなかったクラック）またはボンディング工程以降で発生したクラックを、次のダイを積層するボンディング前に、または基板排出前に検出することができる。
以上、本開示者らによってなされた発明を実施形態および実施例に基づき具体的に説明したが、本開示は、上記実施形態および実施例に限定されるものではなく、種々変更可能であることはいうまでもない。
例えば、実施例ではダイ位置認識の後にダイ外観検査認識を行っているが、ダイ外観検査認識の後にダイ位置認識を行ってもよい。
また、実施例ではウェハの裏面にＤＡＦが貼付されているが、ＤＡＦはなくてもよい。
また、実施例ではピックアップヘッドおよびボンディングヘッドをそれぞれ１つ備えているが、それぞれ２つ以上であってもよい。また、実施例では中間ステージを備えているが、中間ステージがなくてもよい。この場合、ピックアップヘッドとボンディングヘッドは兼用してもよい。
また、実施例ではダイの表面を上にしてボンディングされるが、ダイをピックアップ後ダイの表裏を反転させて、ダイの裏面を上にしてボンディングしてもよい。この場合、中間ステージは設けなくてもよい。この装置はフリップチップボンダという。
また、実施例ではボンディングヘッドを備えるが、ボンディングヘッドがなくてもよい。この場合は、ピックアップされたダイは容器等に載置される。この装置はピックアップ装置という。
ＢＤ・・・ダイボンディング装置
ＣＭ・・・撮像装置
ＣＮＴ・・・制御装置
Ｄ・・・ダイ
ＬＤ・・・照明装置

Claims (15)

  1. ダイを撮像する撮像装置と、
    前記ダイを前記撮像装置の光学系軸に対して斜めから照明する照明装置と、
    前記撮像装置および前記照明装置を制御する制御装置と、
    を備え、
    前記制御装置は、前記ダイに形成されたクラックを検出するため、前記ダイに前記照明装置により可視光領域において緑色よりも短い波長の光を照射すると共に、前記撮像装置により前記ダイを撮像するように構成されるダイボンディング装置。
  2. 請求項１のダイボンディング装置において、
    前記照明装置は青色ＬＥＤを光源として青色光を前記ダイに照射するように構成されるダイボンディング装置。
  3. 請求項１のダイボンディング装置において、
    前記照明装置は白色光源にショートパスフィルタを透過させて青色光を前記ダイに照射するように構成されるダイボンディング装置。
  4. 請求項１のダイボンディング装置において、
    前記制御装置は、前記ダイの位置を認識する場合、第二照明装置により白色光を照射すると共に、前記撮像装置で前記ダイを撮像するように構成されるダイボンディング装置。
  5. 請求項１のダイボンディング装置において、
    前記照明装置は白色光源からの光にショートパスフィルタを透過させて青色光を前記ダイに照射するように構成され、
    前記制御装置は、前記ダイの位置を認識する場合、前記白色光源からの光に前記ショートパスフィルタを透過させないで白色光を照射すると共に、前記撮像装置で前記ダイを撮像するように構成されるダイボンディング装置。
  6. 請求項１のダイボンディング装置において、
    さらに、前記ダイが貼り付けられたダイシングテープを保持するウェハリングホルダを有するダイ供給部を備え、
    前記制御装置は前記撮像装置および前記照明装置を用いて前記ダイシングテープに貼り付けられたダイを撮像するように構成されるダイボンディング装置。
  7. 請求項１のダイボンディング装置において、
    さらに、前記ダイを基板または既にボンディングされているダイ上にボンディングするボンディングヘッドを備え、
    前記制御装置は前記撮像装置および前記照明装置を用いて前記基板またはダイ上にボンディングされたダイを撮像するように構成されるダイボンディング装置。
  8. 請求項１のダイボンディング装置において、さらに、
    前記ダイをピックアップするピックアップヘッドと、
    前記ピックアップされたダイが載置される中間ステージと、
    を備え、
    前記制御装置は前記撮像装置および前記照明装置を用いて前記中間ステージの上に載置されたダイを撮像するように構成されるダイボンディング装置。
  9. 請求項１のダイボンディング装置において、
    前記ダイは繰り返しパターンで構成される領域がそうでない領域の面積が大きいダイボンディング装置。
  10. 請求項１のダイボンディング装置において、
    前記ダイは半導体記憶装置であるダイボンディング装置。
  11. （ａ）請求項１乃至５の何れか１項のダイボンディング装置にダイが貼付されたダイシングテープを保持するウェハリングホルダを搬入する工程と、
    （ｂ）基板を搬入する工程と、
    （ｃ）前記ダイをピックアップする工程と、
    （ｄ）前記ピックアップしたダイを前記基板または既に前記基板にボンディングされているダイ上にボンディングする工程と、
    を備える半導体装置の製造方法。
  12. 請求項１１の半導体装置の製造方法において、
    前記（ｃ）工程は前記ピックアップされたダイを中間ステージに載置し、
    前記（ｄ）工程は前記中間ステージに載置されたダイをピックアップする
    半導体装置の製造方法。
  13. 請求項１１において、さらに
    （ｅ）前記（ｃ）工程の前に、前記撮像装置および前記照明装置を用いて前記ダイの外観を検査する工程を備える半導体装置の製造方法。
  14. 請求項１１の半導体装置の製造方法において、さらに
    （ｆ）前記（ｄ）工程の後に、前記撮像装置および前記照明装置を用いて前記ダイの外観を検査する工程を備える半導体装置の製造方法。
  15. 請求項１２の半導体装置の製造方法において、さらに
    （ｇ）前記（ｃ）工程の後であって前記（ｄ）工程の前に、前記撮像装置および前記照明装置を用いて前記ダイの外観を検査する工程を備える半導体装置の製造方法。
JP2020051130A 2020-03-23 2020-03-23 ダイボンディング装置および半導体装置の製造方法 Active JP7437987B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020051130A JP7437987B2 (ja) 2020-03-23 2020-03-23 ダイボンディング装置および半導体装置の製造方法
TW110100364A TWI765517B (zh) 2020-03-23 2021-01-06 晶粒接合裝置及半導體裝置的製造方法
CN202110197928.3A CN113436986B (zh) 2020-03-23 2021-02-22 芯片贴装装置及半导体器件的制造方法
KR1020210030130A KR102516586B1 (ko) 2020-03-23 2021-03-08 다이 본딩 장치 및 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020051130A JP7437987B2 (ja) 2020-03-23 2020-03-23 ダイボンディング装置および半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2021150586A true JP2021150586A (ja) 2021-09-27
JP2021150586A5 JP2021150586A5 (ja) 2023-01-19
JP7437987B2 JP7437987B2 (ja) 2024-02-26

Family

ID=77752817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020051130A Active JP7437987B2 (ja) 2020-03-23 2020-03-23 ダイボンディング装置および半導体装置の製造方法

Country Status (4)

Country Link
JP (1) JP7437987B2 (ja)
KR (1) KR102516586B1 (ja)
CN (1) CN113436986B (ja)
TW (1) TWI765517B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114373686A (zh) * 2022-03-21 2022-04-19 北京芯士联半导体科技有限公司 基板的接合方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03192800A (ja) * 1989-12-21 1991-08-22 Sharp Corp プリント基板の部品実装認識方法
JPH10209227A (ja) * 1997-01-20 1998-08-07 Sony Corp 半導体集積回路の検査システム、半導体集積回路の検査装置、および半導体集積回路の検査方法
JP3851468B2 (ja) * 1999-07-09 2006-11-29 富士写真フイルム株式会社 発光部品のボンディング方法および装置
KR100920730B1 (ko) * 2008-12-24 2009-10-07 주식회사 이큐스팜 이미징 장치용 조명장치 및 조명방법
JP5525336B2 (ja) * 2010-06-08 2014-06-18 株式会社日立ハイテクノロジーズ 欠陥検査方法および欠陥検査装置
JP6120094B2 (ja) * 2013-07-05 2017-04-26 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
KR101501129B1 (ko) 2013-08-23 2015-03-12 주식회사 고영테크놀러지 기판 검사 장치
JP5784796B2 (ja) * 2014-06-02 2015-09-24 株式会社日立製作所 表面検査装置およびその方法
WO2016062897A1 (en) * 2014-10-24 2016-04-28 Renishaw Plc Acoustic apparatus and method for inspection of an object
KR20230146671A (ko) * 2014-12-05 2023-10-19 케이엘에이 코포레이션 워크 피스들에서의 결함 검출을 위한 장치, 방법 및 컴퓨터 프로그램 제품
JP6685126B2 (ja) * 2015-12-24 2020-04-22 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6658051B2 (ja) * 2016-02-16 2020-03-04 三菱電機株式会社 ウエハの検査装置、ウエハの検査方法および半導体装置の製造方法
SG11201900112TA (en) * 2016-07-05 2019-02-27 Canon Machinery Inc Defect detection device, defect detection method, wafer, semiconductor chip, semiconductor device, die bonder, bonding method, semiconductor manufacturing method, and semiconductor device manufacturing method
JP6505776B2 (ja) 2016-07-05 2019-04-24 キヤノンマシナリー株式会社 欠陥検出装置、欠陥検出方法、ウェハ、半導体チップ、ダイボンダ、半導体製造方法、および半導体装置製造方法
JP6846958B2 (ja) * 2017-03-09 2021-03-24 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP6975551B2 (ja) * 2017-05-18 2021-12-01 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP7082862B2 (ja) * 2017-07-27 2022-06-09 ファスフォードテクノロジ株式会社 ダイボンディング装置、半導体装置の製造方法および半導体製造システム
JP7010633B2 (ja) * 2017-09-19 2022-01-26 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP7018341B2 (ja) * 2018-03-26 2022-02-10 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7102271B2 (ja) 2018-07-17 2022-07-19 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114373686A (zh) * 2022-03-21 2022-04-19 北京芯士联半导体科技有限公司 基板的接合方法
CN114373686B (zh) * 2022-03-21 2022-06-14 北京芯士联半导体科技有限公司 基板的接合方法

Also Published As

Publication number Publication date
CN113436986B (zh) 2024-02-20
JP7437987B2 (ja) 2024-02-26
KR20210118742A (ko) 2021-10-01
TWI765517B (zh) 2022-05-21
TW202138790A (zh) 2021-10-16
CN113436986A (zh) 2021-09-24
KR102516586B1 (ko) 2023-04-03

Similar Documents

Publication Publication Date Title
JP6846958B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP7102271B2 (ja) 半導体製造装置および半導体装置の製造方法
JP7029900B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP7225337B2 (ja) 半導体製造装置および半導体装置の製造方法
KR102130386B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR20220089639A (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP7437987B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP7299728B2 (ja) 半導体製造装置および半導体装置の製造方法
TWI823297B (zh) 黏晶裝置及半導體裝置的製造方法
JP2023100562A (ja) 半導体製造装置、検査装置および半導体装置の製造方法
TW202345252A (zh) 半導體製造裝置、檢查裝置及半導體裝置的製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230110

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240213

R150 Certificate of patent or registration of utility model

Ref document number: 7437987

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150