JP2021145266A - クロック再生装置、誤り率測定装置、クロック再生方法、及び誤り率測定方法 - Google Patents
クロック再生装置、誤り率測定装置、クロック再生方法、及び誤り率測定方法 Download PDFInfo
- Publication number
- JP2021145266A JP2021145266A JP2020043696A JP2020043696A JP2021145266A JP 2021145266 A JP2021145266 A JP 2021145266A JP 2020043696 A JP2020043696 A JP 2020043696A JP 2020043696 A JP2020043696 A JP 2020043696A JP 2021145266 A JP2021145266 A JP 2021145266A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- consecutive symbols
- converted
- pulse amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/066—Multilevel decisions, not including self-organising maps
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
図1に示すように、本発明の第1の実施形態に係るクロック再生装置10は、信号変換回路20と、クロック再生回路30と、操作部40と、制御部50と、を備える。
続いて、本発明の第2の実施形態に係る誤り率測定装置及び誤り率測定方法について、図面を参照しながら説明する。なお、第1の実施形態と同様の構成については同一の符号を付して適宜説明を省略する。また、第1の実施形態と同様の動作についても適宜説明を省略する。
20 信号変換回路
30 クロック再生回路
31 VCO
32 分周器
33 PD
34 ループフィルタ
40 操作部
50,67 制御部
51 閾値電圧設定部
61 データ記憶部
62 信号送信部
63 信号受信部
64 同期検出部
65 誤り率算出部
66 表示部
70 シンボルデータ生成部
100 誤り率測定装置
200 DUT
Claims (8)
- 2n+1値(nは自然数)のパルス振幅変調信号の連続する2つのシンボルを順次NRZ信号のシンボルに変換する信号変換回路(20)と、
前記信号変換回路により変換されたNRZ信号から再生クロック信号を生成するクロック再生回路(30)と、を備えるクロック再生装置(10)であって、
前記信号変換回路は、
前記連続する2つのシンボルの2つ目のシンボルがn−1以下のときに、前記連続する2つのシンボルを0に変換し、
前記連続する2つのシンボルの2つ目のシンボルがn+1以上のときに、前記連続する2つのシンボルを1に変換し、
前記連続する2つのシンボルの1つ目のシンボルがn−1以下、かつ、2つ目のシンボルがnのときに、前記連続する2つのシンボルを0に変換し、
前記連続する2つのシンボルの1つ目のシンボルがn+1以上、かつ、2つ目のシンボルがnのときに、前記連続する2つのシンボルを1に変換し、
前記連続する2つのシンボルがいずれもnのときに、前記連続する2つのシンボルを1つ前の2つのシンボルの変換結果に変換することを特徴とするクロック再生装置。 - 前記信号変換回路は、3値のパルス振幅変調信号の連続する2つのシンボルを順次NRZ信号のシンボルに変換するものであって、
前記連続する2つのシンボル"00"、"10"、及び"20"を0に変換し、
前記連続する2つのシンボル"02"、"12"、及び"22"を1に変換し、
前記連続する2つのシンボル"01"を0に変換し、
前記連続する2つのシンボル"21"を1に変換し、
前記連続する2つのシンボル"11"を1つ前の2つのシンボルの変換結果に変換することを特徴とする請求項1に記載のクロック再生装置。 - 2n+1値(nは自然数)のパルス振幅変調信号をNRZ信号に変換する信号変換回路(20)と、
前記信号変換回路により変換されたNRZ信号から再生クロック信号を生成するクロック再生回路(30)と、を備えるクロック再生装置(10)であって、
前記信号変換回路においては、
前記パルス振幅変調信号のn−1レベルの電圧とnレベルの電圧との間に下限閾値電圧が設定され、
前記パルス振幅変調信号のnレベルの電圧とn+1レベルの電圧との間に上限閾値電圧が設定され、
前記信号変換回路は、
前記パルス振幅変調信号の電圧が前記下限閾値電圧以下のときに、NRZ信号の0レベルに相当する出力電圧を出力し、
前記パルス振幅変調信号の電圧が前記上限閾値電圧以上のときに、NRZ信号の1レベルに相当する出力電圧を出力し、
前記パルス振幅変調信号の電圧が前記下限閾値電圧と前記上限閾値電圧の間の不感帯にあるときに、出力電圧を保持することを特徴とするクロック再生装置。 - 前記信号変換回路がヒステリシス回路からなることを特徴とする請求項1から請求項3のいずれかに記載のクロック再生装置。
- 前記パルス振幅変調信号を受信する信号受信部(63)と、
前記信号受信部により受信された前記パルス振幅変調信号の誤り率を算出する誤り率算出部(65)と、を備える誤り率測定装置(100)であって、
前記信号受信部は、前記請求項1から請求項4までのいずれかに記載のクロック再生装置を有し、前記クロック再生装置により前記パルス振幅変調信号から生成される前記再生クロック信号を動作クロックとして使用することを特徴とする誤り率測定装置。 - 2n+1値(nは自然数)のパルス振幅変調信号の連続する2つのシンボルを順次NRZ信号のシンボルに変換する信号変換ステップ(S3)と、
前記信号変換ステップにより変換されたNRZ信号から再生クロック信号を生成するクロック再生ステップ(S4)と、を含むクロック再生方法であって、
前記信号変換ステップは、
前記連続する2つのシンボルの2つ目のシンボルがn−1以下のときに、前記連続する2つのシンボルを0に変換し、
前記連続する2つのシンボルの2つ目のシンボルがn+1以上のときに、前記連続する2つのシンボルを1に変換し、
前記連続する2つのシンボルの1つ目のシンボルがn−1以下、かつ、2つ目のシンボルがnのときに、前記連続する2つのシンボルを0に変換し、
前記連続する2つのシンボルの1つ目のシンボルがn+1以上、かつ、2つ目のシンボルがnのときに、前記連続する2つのシンボルを1に変換し、
前記連続する2つのシンボルがいずれもnのときに、前記連続する2つのシンボルを1つ前の2つのシンボルの変換結果に変換することを特徴とするクロック再生方法。 - 2n+1値(nは自然数)のパルス振幅変調信号をNRZ信号に変換する信号変換ステップ(S3)と、
前記信号変換ステップにより変換されたNRZ信号から再生クロック信号を生成するクロック再生ステップ(S4)と、を含むクロック再生方法であって、
前記パルス振幅変調信号のn−1レベルの電圧とnレベルの電圧との間に下限閾値電圧を設定する下限閾値電圧設定ステップ(S1)と、
前記パルス振幅変調信号のnレベルの電圧とn+1レベルの電圧との間に上限閾値電圧を設定する上限閾値電圧設定ステップ(S2)と、を更に含み、
前記信号変換ステップは、
前記パルス振幅変調信号の電圧が前記下限閾値電圧以下のときに、NRZ信号の0レベルに相当する出力電圧を出力し、
前記パルス振幅変調信号の電圧が前記上限閾値電圧以上のときに、NRZ信号の1レベルに相当する出力電圧を出力し、
前記パルス振幅変調信号の電圧が前記下限閾値電圧と前記上限閾値電圧の間の不感帯にあるときに、出力電圧を保持することを特徴とするクロック再生方法。 - 前記パルス振幅変調信号を受信する信号受信ステップ(S11,S12)と、
前記信号受信ステップにより受信された前記パルス振幅変調信号の誤り率を算出する誤り率算出ステップ(S13)と、を備える誤り率測定方法であって、
前記信号受信ステップは、前記請求項6又は請求項7に記載のクロック再生方法を含み、前記クロック再生方法により前記パルス振幅変調信号から生成される前記再生クロック信号を動作クロックとして使用することを特徴とする誤り率測定方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020043696A JP7185652B2 (ja) | 2020-03-13 | 2020-03-13 | クロック再生装置、誤り率測定装置、クロック再生方法、及び誤り率測定方法 |
US17/165,219 US11165552B2 (en) | 2020-03-13 | 2021-02-02 | Clock recovery device, an error rate measurement device, a clock recovery method, and an error rate measurement method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020043696A JP7185652B2 (ja) | 2020-03-13 | 2020-03-13 | クロック再生装置、誤り率測定装置、クロック再生方法、及び誤り率測定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021145266A true JP2021145266A (ja) | 2021-09-24 |
JP7185652B2 JP7185652B2 (ja) | 2022-12-07 |
Family
ID=77665426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020043696A Active JP7185652B2 (ja) | 2020-03-13 | 2020-03-13 | クロック再生装置、誤り率測定装置、クロック再生方法、及び誤り率測定方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11165552B2 (ja) |
JP (1) | JP7185652B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114944973B (zh) * | 2022-07-25 | 2022-11-01 | 苏州联讯仪器有限公司 | 一种时钟信号恢复方法及系统 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5825825A (en) * | 1996-09-17 | 1998-10-20 | Northern Telecom Limited | Method of processing multi-level signals for simple clock recovery |
US20030156655A1 (en) * | 2002-02-15 | 2003-08-21 | Quellan, Inc. | Multi-level signal clock recovery technique |
JP2008017413A (ja) * | 2006-07-10 | 2008-01-24 | Sony Corp | 受信装置、伝送システム、および受信方法 |
JP2008283539A (ja) * | 2007-05-11 | 2008-11-20 | Oki Electric Ind Co Ltd | 多値信号用クロック再生装置 |
JP2012023638A (ja) * | 2010-07-15 | 2012-02-02 | Denso Corp | デジタル通信システムおよびそれに用いる受信装置 |
US9184906B1 (en) * | 2014-09-22 | 2015-11-10 | Oracle International Corporation | Configurable pulse amplitude modulation clock data recovery |
EP3334082A1 (en) * | 2016-12-06 | 2018-06-13 | Universiteit Gent | A clock recovery system |
JP2018137551A (ja) * | 2017-02-20 | 2018-08-30 | 富士通株式会社 | Cdr回路及び受信回路 |
US20190260571A1 (en) * | 2018-02-17 | 2019-08-22 | Synopsys, Inc. | Clock and Data Recovery (CDR) Circuit |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3405916B2 (ja) | 1998-03-05 | 2003-05-12 | 日本電信電話株式会社 | マンチェスタ符号受信回路 |
JP3976891B2 (ja) | 1998-06-11 | 2007-09-19 | 旭化成エレクトロニクス株式会社 | Pll回路 |
AU2001257348A1 (en) * | 2000-04-28 | 2001-11-12 | Broadcom Corporation | Methods and systems for adaptive receiver equalization |
US7260155B2 (en) * | 2001-08-17 | 2007-08-21 | Synopsys, Inc. | Method and apparatus for encoding and decoding digital communications data |
US7308044B2 (en) * | 2003-09-30 | 2007-12-11 | Rambus Inc | Technique for receiving differential multi-PAM signals |
US20050259772A1 (en) * | 2004-05-24 | 2005-11-24 | Nokia Corporation | Circuit arrangement and method to provide error detection for multi-level analog signals, including 3-level pulse amplitude modulation (PAM-3) signals |
US7724852B2 (en) * | 2006-08-30 | 2010-05-25 | Rambus Inc. | Drift cancellation technique for use in clock-forwarding architectures |
WO2008085299A1 (en) * | 2007-01-09 | 2008-07-17 | Rambus Inc. | Receiver with clock recovery circuit and adaptive sample and equalizer timing |
WO2009005326A2 (en) * | 2007-07-04 | 2009-01-08 | Lg Electronics Inc. | Digital broadcasting system and method of processing data |
US8594262B2 (en) * | 2010-06-17 | 2013-11-26 | Transwitch Corporation | Apparatus and method thereof for clock and data recovery of N-PAM encoded signals using a conventional 2-PAM CDR circuit |
US9942063B2 (en) * | 2012-10-26 | 2018-04-10 | Altera Corporation | Apparatus for improved encoding and associated methods |
JP6226945B2 (ja) * | 2015-12-11 | 2017-11-08 | アンリツ株式会社 | マルチバンドイコライザ、それを用いた誤り率測定システム、誤り率測定装置、及び経路選択方法 |
-
2020
- 2020-03-13 JP JP2020043696A patent/JP7185652B2/ja active Active
-
2021
- 2021-02-02 US US17/165,219 patent/US11165552B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5825825A (en) * | 1996-09-17 | 1998-10-20 | Northern Telecom Limited | Method of processing multi-level signals for simple clock recovery |
US20030156655A1 (en) * | 2002-02-15 | 2003-08-21 | Quellan, Inc. | Multi-level signal clock recovery technique |
JP2008017413A (ja) * | 2006-07-10 | 2008-01-24 | Sony Corp | 受信装置、伝送システム、および受信方法 |
JP2008283539A (ja) * | 2007-05-11 | 2008-11-20 | Oki Electric Ind Co Ltd | 多値信号用クロック再生装置 |
JP2012023638A (ja) * | 2010-07-15 | 2012-02-02 | Denso Corp | デジタル通信システムおよびそれに用いる受信装置 |
US9184906B1 (en) * | 2014-09-22 | 2015-11-10 | Oracle International Corporation | Configurable pulse amplitude modulation clock data recovery |
EP3334082A1 (en) * | 2016-12-06 | 2018-06-13 | Universiteit Gent | A clock recovery system |
JP2018137551A (ja) * | 2017-02-20 | 2018-08-30 | 富士通株式会社 | Cdr回路及び受信回路 |
US20190260571A1 (en) * | 2018-02-17 | 2019-08-22 | Synopsys, Inc. | Clock and Data Recovery (CDR) Circuit |
Also Published As
Publication number | Publication date |
---|---|
US20210288783A1 (en) | 2021-09-16 |
US11165552B2 (en) | 2021-11-02 |
JP7185652B2 (ja) | 2022-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5432730B2 (ja) | 受信器ジッタ耐性(「jtol」)測定を有する集積回路 | |
US7849370B2 (en) | Jitter producing circuitry and methods | |
JP4625863B2 (ja) | 送信装置および送受信装置 | |
US8259891B2 (en) | Adaptable phase lock loop transfer function for digital video interface | |
US20050156586A1 (en) | Combination test method and test device | |
JP2009212992A (ja) | 半導体集積回路装置及びアイ開口マージン評価方法 | |
JP6818064B2 (ja) | 誤り率測定装置及び誤り率測定方法 | |
JP6227733B1 (ja) | 非線形pam4信号発生装置及び非線形pam4信号発生方法 | |
JP2020112553A (ja) | 試験測定装置及び波形合成方法 | |
JP2021145266A (ja) | クロック再生装置、誤り率測定装置、クロック再生方法、及び誤り率測定方法 | |
JP6818055B2 (ja) | 誤り率測定装置及び誤り率測定方法 | |
US7450039B2 (en) | Transmission device and electronic apparatus with self-diagnostic function, and self-diagnostic method for use therein | |
JP2022020343A (ja) | スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法 | |
JP2016063430A (ja) | 送受信回路、集積回路及び試験方法 | |
JP6660436B1 (ja) | パターン発生装置およびパターン発生方法と誤り率測定装置および誤り率測定方法 | |
JP6818056B2 (ja) | 誤り率測定装置及び誤り率測定方法 | |
CN111478756A (zh) | 突发错误附加装置和附加方法,及其试验信号产生装置 | |
JP5410454B2 (ja) | パルスパターン発生装置及び該装置を用いた誤り率測定システム並びにパルスパターン発生方法 | |
JP2021100242A (ja) | 信号発生装置及び信号発生方法 | |
JP5215679B2 (ja) | ジッタ測定装置 | |
US11626934B1 (en) | Probability-based capture of an eye diagram on a high-speed digital interface | |
JP7508623B1 (ja) | 誤り率測定装置及び誤り率測定方法 | |
KR100333717B1 (ko) | 입력신호의에지검출을이용한클럭발생장치 | |
JP7508625B1 (ja) | 誤り率測定装置及び誤り率測定方法 | |
WO2024085037A1 (ja) | 受信信号品質モニタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210716 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220720 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20221007 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20221012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7185652 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |