JP2021100032A - 窒化物半導体素子の製造方法 - Google Patents
窒化物半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2021100032A JP2021100032A JP2019230440A JP2019230440A JP2021100032A JP 2021100032 A JP2021100032 A JP 2021100032A JP 2019230440 A JP2019230440 A JP 2019230440A JP 2019230440 A JP2019230440 A JP 2019230440A JP 2021100032 A JP2021100032 A JP 2021100032A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- nitride semiconductor
- electrode
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 317
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 97
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 45
- 239000012535 impurity Substances 0.000 claims abstract description 41
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 22
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 16
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims description 66
- 238000004544 sputter deposition Methods 0.000 claims description 24
- 239000012298 atmosphere Substances 0.000 claims description 15
- 230000001590 oxidative effect Effects 0.000 claims description 7
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 30
- 229910001887 tin oxide Inorganic materials 0.000 description 30
- 239000000203 mixture Substances 0.000 description 28
- 239000000758 substrate Substances 0.000 description 19
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 14
- 229910002704 AlGaN Inorganic materials 0.000 description 13
- 239000000523 sample Substances 0.000 description 9
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 229910017109 AlON Inorganic materials 0.000 description 5
- 238000013459 approach Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910020068 MgAl Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
- H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】駆動可能であり、また、駆動電圧の低減が可能な窒化物半導体素子の製造方法を提供する。【解決手段】ｐ型不純物を添加して、第１厚みで、ＡｌとＧａとＮとを有する第１半導体層を形成する工程と、前記第１半導体層の上に、ｎ型不純物及びｐ型不純物を添加せずに、第２厚みで、ＡｌとＮを有する第２半導体層を形成する工程と、前記第１半導体層及び前記第２半導体層を熱処理する工程と、備え、前記第２厚みは、前記第１厚みよりも小さく、前記第２半導体層のバンドギャップエネルギーは、前記第１半導体層のバンドギャップエネルギーよりも大きく、前記熱処理する工程の後の前記第２半導体層は、前記第１半導体層から拡散された前記ｐ型不純物を有する、窒化物半導体素子の製造方法。【選択図】図２
Description
本発明は、窒化物半導体素子の製造方法に関する。
近年、窒化物半導体を用いて構成した発光ダイオード（ＬＥＤ）等の窒化物半導体素子が広く用いられている。この窒化物半導体素子は、例えば、サファイア基板の上にｎ型窒化物半導体層、発光層及びｐ型窒化物半導体層を含む複数の窒化物半導体層を成長させることにより作製される。このような窒化物半導体素子においては、ｎ型窒化物半導体としてＳｉがドープされた窒化物半導体が用いられ、ｐ型窒化物半導体層としてはＭｇがドープされた窒化物半導体が用いられる（例えば特許文献１参照）。
窒化物半導体においてＭｇの活性化率はＳｉの活性化率よりも低い傾向にあり、また、ｐ型窒化物半導体において、バンドギャップエネルギーが広くなるほどホール濃度は低下しやすい。深紫外のように短い発光波長の窒化物半導体発光素子においては、発光層として例えばＡｌＧａＮを用いており、ｐ型半導体層は発光層よりもバンドギャップエネルギーの広い半導体、すなわちＡｌ組成比の大きな半導体層を用いることが適している。しかしながら、ｐ電極と接触するｐ型コンタクト層には、ホール濃度を高めるために、バンドギャップエネルギーが比較的狭い、すなわちＡｌ組成比が比較的小さい窒化物半導体が用いられている（例えば特許文献２参照）。
窒化物半導体素子において、Ａｌ組成比が比較的大きな半導体層のｐ型化が望まれている。例えばＡｌ組成比が６０％以上のＡｌ組成比が比較的高いＡｌＧａＮ層をＭＯＣＶＤ法によりＭｇを添加しながら形成すると、ｐ型ではなくｎ型の導電性を示すことがある。半導体層のＡｌ組成比が大きくなるほど、結晶性が悪化しやすく、それによって窒素空孔の数が多くなりやすい。このために、Ａｌ組成比が比較的大きな半導体層にｐ型不純物を添加すると、ｎ型の導電性を示す場合があると考えられる。もしｐ型層を形成すべき位置にｐ型層が形成されないと、窒化物半導体素子が駆動しないか、もしくは駆動電圧が高くなる場合がある。
本発明に係る一態様の窒化物半導体素子の製造方法は、
ｐ型不純物を添加して、第１厚みで、ＡｌとＧａとＮとを有する第１半導体層を形成する工程と、
前記第１半導体層の上に、ｎ型不純物及びｐ型不純物を添加せずに、第２厚みで、ＡｌとＮを有する第２半導体層を形成する工程と、
前記第１半導体層及び前記第２半導体層を熱処理する工程と、
を備え、
前記第２厚みは、前記第１厚みよりも小さく、
前記第２半導体層のバンドギャップエネルギーは、前記第１半導体層のバンドギャップエネルギーよりも大きく、
前記熱処理する工程の後の前記第２半導体層は、前記第１半導体層から拡散された前記ｐ型不純物を有する。
ｐ型不純物を添加して、第１厚みで、ＡｌとＧａとＮとを有する第１半導体層を形成する工程と、
前記第１半導体層の上に、ｎ型不純物及びｐ型不純物を添加せずに、第２厚みで、ＡｌとＮを有する第２半導体層を形成する工程と、
前記第１半導体層及び前記第２半導体層を熱処理する工程と、
を備え、
前記第２厚みは、前記第１厚みよりも小さく、
前記第２半導体層のバンドギャップエネルギーは、前記第１半導体層のバンドギャップエネルギーよりも大きく、
前記熱処理する工程の後の前記第２半導体層は、前記第１半導体層から拡散された前記ｐ型不純物を有する。
上述の製造方法により、駆動が可能であり、また、駆動電圧が低減された窒化物半導体素子を得ることが可能である。
以下、本発明に係る実施形態の窒化物半導体素子について図面を参照しながら説明する。但し、以下に説明する実施形態は、本発明の技術思想を具体化するためのものであって、本発明を限定するものではない。以下の説明において参照する図面は、本発明の実施形態を概略的に示したものであるため、各部材のスケールや間隔及び位置関係等が誇張、あるいは、部材の一部の図示が省略されている場合がある。
本実施形態の窒化物半導体素子の製造方法は、第１半導体層を形成する工程と、第２半導体層を形成する工程と、第１半導体層及び第２半導体層を熱処理する工程と、を含む。第１半導体層形成工程では、ｐ型不純物を添加して、第１厚みで、Ａｌ（アルミニウム）とＧａ（ガリウム）とＮ（窒素）とを有する第１半導体層を形成する。第２半導体層形成工程では、第１半導体層の上に、ｎ型不純物及びｐ型不純物を添加せずに、第２厚みで、ＡｌとＮを有する第２半導体層を形成する。第２厚みは、第１厚みよりも小さい。第２半導体層のバンドギャップエネルギーは、前記第１半導体層のバンドギャップエネルギーよりも大きい。そして、熱処理工程の後の第２半導体層は、第１半導体層から拡散された前記ｐ型不純物を有する。
上述のような工程を有することにより、バンドギャップエネルギーが第１半導体層よりも大きな第２半導体層をｐ型化することが可能である。これにより、第２半導体層を備える窒化物半導体素子を駆動することが可能であり、また、その駆動電圧を低減することが可能である。このような効果が得られる理由としては、不純物を意図的に添加しないことにより、第２半導体層の結晶性を良好にできること、すなわち、窒素空孔の数を低減できることが考えられる。窒素空孔が少ないほど、ｎ型の導電性に近づき難いため、ｐ型化に有利である。また、第２半導体層が第１半導体層よりも厚みが小さいことにより、ｐ型不純物が第２半導体層に比較的高濃度に拡散しやすいことも理由の１つとして考えられる。
上述の製造方法を経て得られる窒化物半導体素子の一例を図１Ａに示す。図１Ａは、窒化物半導体素子１００の概略断面図であり、この窒化物半導体素子１００は窒化物半導体発光素子である。窒化物半導体素子１００は、基板１、バッファ層２、超格子層３、アンドープ層４、ｎ側コンタクト層５（ｎ型半導体層）、発光層６、ｐ側クラッド層７、組成傾斜層８、第１半導体層９、第２半導体層１０、酸化錫層１１、ｎ電極２１、及びｐ電極２２を含む。ｎ電極２１はｎ側コンタクト層５上に設けられており、ｐ電極２２は酸化錫層１１上に設けられている。図１Ａに示す窒化物半導体素子１００は、深紫外の光を発光可能な窒化物半導体発光素子である。
窒化物半導体素子１００の製造方法を図２に示す。図２は、窒化物半導体素子１００の製造方法の工程フローである。この製造方法は、ｎ型半導体層を形成する工程Ｓ１０２と、発光層を形成する工程Ｓ１０４と、第１半導体層を形成する工程Ｓ１０６と、ｎ電極を形成する工程Ｓ１０８と、ｎ電極を熱処理する工程Ｓ１１０と、第２半導体層を形成する工程Ｓ１１２と、熱処理を行う工程Ｓ１１４と、ｐ電極を形成する工程Ｓ１１６を有する。
以下、図１Ａ〜図３Ｊを用いて、各工程について詳述する。
以下、図１Ａ〜図３Ｊを用いて、各工程について詳述する。
（基板準備工程）
図３Ａに示すように、ｎ型半導体層形成工程Ｓ１０２の前に、基板１を準備する工程を有してよい。基板１としては、サファイアのＣ面、Ｒ面及びＡ面の他、スピネル（ＭｇＡｌ２Ｏ４）等の絶縁性基板を用いることができ、また、ＳｉＣ、ＺｎＳ、ＺｎＯ、ＧａＡｓ、ＧａＮ及びＡｌＮ等の半導体基板を用いることができる。
図３Ａに示すように、ｎ型半導体層形成工程Ｓ１０２の前に、基板１を準備する工程を有してよい。基板１としては、サファイアのＣ面、Ｒ面及びＡ面の他、スピネル（ＭｇＡｌ２Ｏ４）等の絶縁性基板を用いることができ、また、ＳｉＣ、ＺｎＳ、ＺｎＯ、ＧａＡｓ、ＧａＮ及びＡｌＮ等の半導体基板を用いることができる。
（バッファ層等形成工程）
図３Ｂに示すように、基板準備工程の後であってｎ型半導体層形成工程Ｓ１０２の前に、バッファ層２等のその他の層を形成する工程を有していてもよい。図２に示す窒化物半導体素子１００では、基板１の表面に、まずバッファ層２、超格子層３及びアンドープ層４をこの順に形成する。バッファ層２及び超格子層３は、基板１とｎ窒化物半導体層との格子定数等の違いにより生じる歪による応力を緩和する層である。基板１上にまずバッファ層２を形成し、次にバッファ層２上に超格子層３を形成し、さらに超格子層３上にアンドープ層４を形成する。バッファ層２として、例えばＡｌＮからなる層を用いることができる。超格子層３として、例えばＡｌＧａＮ層及びＡｌＮ層のペアを複数回繰り返す構造を用いることができる。アンドープ層４は、超格子層３に生じたピットを減少させるためのピット埋込層である。アンドープ層４は、例えばＡｌＧａＮ層であってよい。アンドープ層４は、例えば３μｍの厚みで形成される。基板１の上に形成する各半導体層は、例えば、有機金属気相成長法（ＭＯＣＶＤ法）により形成することができる。一部の層をそれ以外の層と異なる成長方法により形成してもよい。例えば、バッファ層２をスパッタリングにより形成し、超格子層３以降をＭＯＣＶＤ法により形成してもよい。
図３Ｂに示すように、基板準備工程の後であってｎ型半導体層形成工程Ｓ１０２の前に、バッファ層２等のその他の層を形成する工程を有していてもよい。図２に示す窒化物半導体素子１００では、基板１の表面に、まずバッファ層２、超格子層３及びアンドープ層４をこの順に形成する。バッファ層２及び超格子層３は、基板１とｎ窒化物半導体層との格子定数等の違いにより生じる歪による応力を緩和する層である。基板１上にまずバッファ層２を形成し、次にバッファ層２上に超格子層３を形成し、さらに超格子層３上にアンドープ層４を形成する。バッファ層２として、例えばＡｌＮからなる層を用いることができる。超格子層３として、例えばＡｌＧａＮ層及びＡｌＮ層のペアを複数回繰り返す構造を用いることができる。アンドープ層４は、超格子層３に生じたピットを減少させるためのピット埋込層である。アンドープ層４は、例えばＡｌＧａＮ層であってよい。アンドープ層４は、例えば３μｍの厚みで形成される。基板１の上に形成する各半導体層は、例えば、有機金属気相成長法（ＭＯＣＶＤ法）により形成することができる。一部の層をそれ以外の層と異なる成長方法により形成してもよい。例えば、バッファ層２をスパッタリングにより形成し、超格子層３以降をＭＯＣＶＤ法により形成してもよい。
（ｎ型半導体層形成工程Ｓ１０２）
工程Ｓ１０２では、ｎ型不純物を添加してｎ型半導体層を形成する。ｎ型半導体層は、基板１の上方に設けることができる。本実施形態では、図３Ｃに示すように、ｎ型半導体層として、ｎ側コンタクト層５を形成する。ｎ側コンタクト層５は、Ａｌ、Ｇａ及びＮを含有するＡｌＧａＮ層である。Ｇａに対するＡｌの含有比率は、窒化物半導体発光素子が深紫外の波長域の光を発光することができるように、他の構成を考慮して適宜調節してよい。ＡｌＧａＮ層の自己吸収を抑制して光取り出し効率を高めるため、ＡｌＧａＮ層のＧａに対するＡｌの含有比率は高いことが好ましい。とりわけ、ｎ側コンタクト層５は、ＡｌａＧａ１−ａＮ（０．５≦ａ＜１）層であることが好ましい。
工程Ｓ１０２では、ｎ型不純物を添加してｎ型半導体層を形成する。ｎ型半導体層は、基板１の上方に設けることができる。本実施形態では、図３Ｃに示すように、ｎ型半導体層として、ｎ側コンタクト層５を形成する。ｎ側コンタクト層５は、Ａｌ、Ｇａ及びＮを含有するＡｌＧａＮ層である。Ｇａに対するＡｌの含有比率は、窒化物半導体発光素子が深紫外の波長域の光を発光することができるように、他の構成を考慮して適宜調節してよい。ＡｌＧａＮ層の自己吸収を抑制して光取り出し効率を高めるため、ＡｌＧａＮ層のＧａに対するＡｌの含有比率は高いことが好ましい。とりわけ、ｎ側コンタクト層５は、ＡｌａＧａ１−ａＮ（０．５≦ａ＜１）層であることが好ましい。
（発光層形成工程Ｓ１０４）
工程Ｓ１０４では、ｎ型半導体層の上に、発光層６を形成する。ｎ型半導体層と発光層６は接していてもよく、あるいは、それらの間に他の層が配置されていてもよい。本実施形態では、図３Ｄに示すように、ｎ側コンタクト層５の上に発光層６が形成される。発光層６は、例えば井戸層と障壁層とが繰り返し交互に積層された多重量子井戸構造からなる。発光層６は、深紫外の光を発光可能な層であることが好ましい。深紫外の光とは、ピーク波長が２２０〜３５０ｎｍの光を指す。Ａｌ組成比が第１半導体層９よりも大きい第２半導体層１０を用いることで、深紫外光に対する吸収率を低減することができるため、得られる窒化物半導体発光素子の発光効率を向上させることができる。
工程Ｓ１０４では、ｎ型半導体層の上に、発光層６を形成する。ｎ型半導体層と発光層６は接していてもよく、あるいは、それらの間に他の層が配置されていてもよい。本実施形態では、図３Ｄに示すように、ｎ側コンタクト層５の上に発光層６が形成される。発光層６は、例えば井戸層と障壁層とが繰り返し交互に積層された多重量子井戸構造からなる。発光層６は、深紫外の光を発光可能な層であることが好ましい。深紫外の光とは、ピーク波長が２２０〜３５０ｎｍの光を指す。Ａｌ組成比が第１半導体層９よりも大きい第２半導体層１０を用いることで、深紫外光に対する吸収率を低減することができるため、得られる窒化物半導体発光素子の発光効率を向上させることができる。
発光層６における井戸層及び障壁層は、例えば所望の発光波長の光に応じて組成が制御されたＡｌＧａＮ層からなる。発光層６の井戸層及び障壁層は、例えば、一般式ＩｎｂＡｌｃＧａ１−ｂ−ｃＮ（０≦ｂ≦０．１、０．４≦ｃ≦１．０、ｂ＋ｃ≦１．０）で表されるＩＩＩ族窒化物により構成することができる。発光層６の井戸層及び障壁層の組成は、障壁層のバンドギャップエネルギーが井戸層のバンドギャップエネルギーよりも大きくなるように選択される。ピーク波長が２８０ｎｍの深紫外光を発光する窒化物半導体発光素子を得る場合、例えば、井戸層を、Ａｌ組成比ｃが０．４５であるＡｌ０．４５Ｇａ０．５５Ｎからなる窒化物半導体により構成することができる。その場合、障壁層は、Ａｌ組成比ｃが０．５６であるＡｌ０．５６Ｇａ０．４４Ｎからなる窒化物半導体により構成することができる。
（ｐ側クラッド層等形成工程）
発光層形成工程Ｓ１０４の後であって第１半導体層形成工程Ｓ１０６の前に、ｐ側半導体層を構成するその他の層を形成する工程を有していてもよい。本実施形態では、図３Ｅに示すように、発光層６を形成した後、ｐ側クラッド層７及び組成傾斜層８をこの順に形成する。ｐ側クラッド層７は、電子をブロックするｐ側の障壁層である。ｐ側クラッド層７は、例えばＭｇ等のｐ型不純物が添加されたＡｌＧａＮ層である。ｐ側クラッド層７のＡｌ組成比は第１半導体層のＡｌ組成比よりも大きくすることができる。ｐ側クラッド層７の厚みは例えば１０ｎｍ以上３０ｎｍ以下が挙げられる。組成傾斜層８は、例えばＭｇ等のｐ型不純物が添加されたＡｌｄＧａ１−ｄＮ（０≦ｄ＜１）層である。組成傾斜層８の厚みは例えば２０ｎｍ以上６０ｎｍ以下が挙げられる。
発光層形成工程Ｓ１０４の後であって第１半導体層形成工程Ｓ１０６の前に、ｐ側半導体層を構成するその他の層を形成する工程を有していてもよい。本実施形態では、図３Ｅに示すように、発光層６を形成した後、ｐ側クラッド層７及び組成傾斜層８をこの順に形成する。ｐ側クラッド層７は、電子をブロックするｐ側の障壁層である。ｐ側クラッド層７は、例えばＭｇ等のｐ型不純物が添加されたＡｌＧａＮ層である。ｐ側クラッド層７のＡｌ組成比は第１半導体層のＡｌ組成比よりも大きくすることができる。ｐ側クラッド層７の厚みは例えば１０ｎｍ以上３０ｎｍ以下が挙げられる。組成傾斜層８は、例えばＭｇ等のｐ型不純物が添加されたＡｌｄＧａ１−ｄＮ（０≦ｄ＜１）層である。組成傾斜層８の厚みは例えば２０ｎｍ以上６０ｎｍ以下が挙げられる。
（第１半導体層形成工程Ｓ１０６）
工程Ｓ１０６では、第１半導体層９を形成する。図３Ｆに示すように、第１半導体層９は、発光層６の上に形成される。発光層６と第１半導体層９は接していてもよく、あるいは、それらの間に上述のｐ側クラッド層７等が配置されていてもよい。第１半導体層９は、ｐ型不純物を添加して形成され、ＡｌとＧａとＮを有する。ＡｌとＧａとＮを有する層としては、ＡｌとＧａを有する窒化物半導体層が挙げられ、例えばＡｌＧａＮ層又はＡｌＩｎＧａＮ層である。第１半導体層９がＡｌｘＧａ１−ｘＮ層である場合、第１半導体層９のＡｌ組成比ｘは、０．２以上０．５以下が挙げられる。第１半導体層９は、例えば、ＭＯＣＶＤ法により形成することができる。第１半導体層９の厚み（第１厚み）は、例えば３０ｎｍ以上６００ｎｍ以下が挙げられる。ｐ型不純物としてはＭｇが挙げられる。
工程Ｓ１０６では、第１半導体層９を形成する。図３Ｆに示すように、第１半導体層９は、発光層６の上に形成される。発光層６と第１半導体層９は接していてもよく、あるいは、それらの間に上述のｐ側クラッド層７等が配置されていてもよい。第１半導体層９は、ｐ型不純物を添加して形成され、ＡｌとＧａとＮを有する。ＡｌとＧａとＮを有する層としては、ＡｌとＧａを有する窒化物半導体層が挙げられ、例えばＡｌＧａＮ層又はＡｌＩｎＧａＮ層である。第１半導体層９がＡｌｘＧａ１−ｘＮ層である場合、第１半導体層９のＡｌ組成比ｘは、０．２以上０．５以下が挙げられる。第１半導体層９は、例えば、ＭＯＣＶＤ法により形成することができる。第１半導体層９の厚み（第１厚み）は、例えば３０ｎｍ以上６００ｎｍ以下が挙げられる。ｐ型不純物としてはＭｇが挙げられる。
第１半導体層９に添加するｐ型不純物の濃度は、通常のｐ側コンタクト層に用いられる濃度よりも低いことが好ましい。添加するｐ型不純物の濃度を低くすることで、第１半導体層の結晶性を向上させることが可能であり、これにより次に形成する第２半導体層の結晶性も向上させることが可能であるためである。第１半導体層９に添加するｐ型不純物の濃度としては、１×１０２０ｃｍ−３未満が挙げられ、６×１０１９ｃｍ−３以下とすることが好ましい。より好ましくは、第１半導体層９に添加するｐ型不純物の濃度を、２×１０１９ｃｍ−３以上６×１０１９ｃｍ−３以下とする。
（ｎ電極形成工程Ｓ１０８）
工程Ｓ１０８では、ｎ型半導体層に電気的に接続するｎ電極２１を形成する。本実施形態では、まず、これまでに形成した半導体層の一部を除去して、ｎ型半導体層の一部を露出させる。このような部分的な除去は、例えば、これまでに形成した半導体層の表面に所定形状のマスクを形成し、エッチングでその半導体層を除去することにより行うことができる。その後、図３Ｇに示すように、ｎ型半導体層の露出した表面にｎ電極２１を形成する。本実施形態では、ｎ電極形成工程Ｓ１０８を、第１半導体層形成工程Ｓ１０６の後であって第２半導体層形成工程Ｓ１１２の前に行う。ｎ電極形成工程Ｓ１０８は、第２半導体層形成工程Ｓ１１２の後に行ってもよい。
工程Ｓ１０８では、ｎ型半導体層に電気的に接続するｎ電極２１を形成する。本実施形態では、まず、これまでに形成した半導体層の一部を除去して、ｎ型半導体層の一部を露出させる。このような部分的な除去は、例えば、これまでに形成した半導体層の表面に所定形状のマスクを形成し、エッチングでその半導体層を除去することにより行うことができる。その後、図３Ｇに示すように、ｎ型半導体層の露出した表面にｎ電極２１を形成する。本実施形態では、ｎ電極形成工程Ｓ１０８を、第１半導体層形成工程Ｓ１０６の後であって第２半導体層形成工程Ｓ１１２の前に行う。ｎ電極形成工程Ｓ１０８は、第２半導体層形成工程Ｓ１１２の後に行ってもよい。
ｎ電極２１は、例えば、Ｔｉ層と、Ｓｉを含有するＡｌ合金層と、Ｔａ層及びＷ層の１つ以上からなる層と、Ｔｉ層及びＲｕ層の１つ以上からなる層とをｎ側コンタクト層５側から順に含む。ｎ電極２１は、例えば、蒸着又はスパッタリングにより形成することができる。
（ｎ電極熱処理工程Ｓ１１０）
工程Ｓ１１０では、ｎ電極２１を熱処理する。これにより、ｎ電極２１をｎ型半導体層に対してオーミック接続させることができる。ｎ電極熱処理工程Ｓ１１０は、ｐ電極形成工程S１１６の前に行うことが好ましく、第２半導体層形成工程S１１２の前に行うことができる。特に、ｐ電極２２にＭｇ層を用いる場合は、Ｍｇの融点が比較的低く、ｎ電極熱処理工程Ｓ１１０によって他の金属層と固溶する可能性があるため、このような順序で行うことが好ましい。ｎ電極熱処理工程Ｓ１１０における熱処理の温度としては、後述する熱処理工程Ｓ１１４における熱処理の温度よりも高い温度が挙げられる。熱処理の温度は、例えば、６００℃以上１０００℃以下とすることができる。このような熱処理温度の保持時間としては１〜６０分が挙げられる。ｎ電極２１の熱処理は、例えば、Ｎ２雰囲気中において、８００℃で１分間保持することにより行う。なお、このｎ電極２１の熱処理の温度は、ＲＴＡ（Rapid Thermal Annealing）装置のトレイの温度を指す。熱処理に用いる装置を電気炉など他の装置とする場合は、同様の効果が得られる温度や保持時間とすることができる。
工程Ｓ１１０では、ｎ電極２１を熱処理する。これにより、ｎ電極２１をｎ型半導体層に対してオーミック接続させることができる。ｎ電極熱処理工程Ｓ１１０は、ｐ電極形成工程S１１６の前に行うことが好ましく、第２半導体層形成工程S１１２の前に行うことができる。特に、ｐ電極２２にＭｇ層を用いる場合は、Ｍｇの融点が比較的低く、ｎ電極熱処理工程Ｓ１１０によって他の金属層と固溶する可能性があるため、このような順序で行うことが好ましい。ｎ電極熱処理工程Ｓ１１０における熱処理の温度としては、後述する熱処理工程Ｓ１１４における熱処理の温度よりも高い温度が挙げられる。熱処理の温度は、例えば、６００℃以上１０００℃以下とすることができる。このような熱処理温度の保持時間としては１〜６０分が挙げられる。ｎ電極２１の熱処理は、例えば、Ｎ２雰囲気中において、８００℃で１分間保持することにより行う。なお、このｎ電極２１の熱処理の温度は、ＲＴＡ（Rapid Thermal Annealing）装置のトレイの温度を指す。熱処理に用いる装置を電気炉など他の装置とする場合は、同様の効果が得られる温度や保持時間とすることができる。
（第２半導体層形成工程Ｓ１１２）
工程Ｓ１１２では、第２半導体層１０を形成する。第２半導体層１０は、第１半導体層９からｐ型不純物が移動可能である程度に第１半導体層９の近くに配置する。図３Ｈに示すように、第２半導体層１０は、第１半導体層９の上面に接して形成することが好ましい。これにより、第１半導体層９から第２半導体層１０へのｐ型不純物の移動を効率的に行うことができる。
工程Ｓ１１２では、第２半導体層１０を形成する。第２半導体層１０は、第１半導体層９からｐ型不純物が移動可能である程度に第１半導体層９の近くに配置する。図３Ｈに示すように、第２半導体層１０は、第１半導体層９の上面に接して形成することが好ましい。これにより、第１半導体層９から第２半導体層１０へのｐ型不純物の移動を効率的に行うことができる。
第２半導体層１０は、ＡｌとＮを有する。第２半導体層１０は、例えば、ＡｌＩｎＧａＮ層、ＡｌＧａＮ層、ＡｌＮ層、又はＡｌＯＮ層とすることができる。第２半導体層１０のバンドギャップエネルギーは、第１半導体層９のバンドギャップエネルギーよりも大きい。第１半導体層９がＡｌｘＧａ１−ｘＮ層であり第２半導体層１０がＡｌｙＧａ１−ｙＮ層である場合は、第１半導体層９のＡｌ組成比ｘと第２半導体層１０のＡｌ組成比ｙの関係は、ｘ＜ｙ≦１とする。Ａｌ組成比ｙが０の場合、第２半導体層１０はＡｌＮである。後述するとおり、ＡｌＮが酸化することによりＡｌＯＮとなっていてもよい。第１半導体層９のＡｌ組成比ｘと第２半導体層１０のＡｌ組成比ｙの差は、例えば０．８以上とすることができる。この差は０．２以下であってよい。深紫外光を発光する窒化物半導体発光素子の一部として第２半導体層１０を形成する場合は、発光層６が発する深紫外光に対する透過率について、第２半導体層１０の方を第１半導体層９よりも高くする。これらの透過率の差は、例えば３％以上とすることができ、５％以上であってもよく、また、２０％以下とすることができる。
第２半導体層１０は、スパッタリングにより形成することが好ましい。これにより、ｐ型不純物の第１半導体層９から第２半導体層１０への拡散を促進することが可能である。また、ｎ電極熱処理工程Ｓ１１０の後に第２半導体層１０を形成する場合、ｎ電極２１の上面などの第２半導体層１０が不要な箇所には第２半導体層１０を形成しない。本実施形態では、図３Ｈに示すように、第１半導体層９の上以外の領域をレジスト等のマスク部材３０で被覆して、第２半導体層１０を形成する。レジストのようにマスク部材３０に用いられる材料は耐熱温度が低い場合があるため、第２半導体層１０の形成としては、ＭＯＣＶＤ法よりも低い温度で成膜が可能なスパッタリングを用いることが適している。例えば、第１半導体層９及びそれよりも下の層はＭＯＣＶＤ法で形成し、その後、第２半導体層１０をスパッタリングで形成することができる。スパッタリングの温度としては、２５℃以上２００℃以下が挙げられ、例えば室温とすることができる。第２半導体層１０をスパッタリングにより形成する場合、Ａｌ及びＮを含む１種以上のターゲットを用いる。例えば、ＡｌＮターゲットを用いて、又は、ＡｌのターゲットとＮのターゲットとを用いて形成する。この場合、第２半導体層１０は、ＡｌＮ層又はＡｌＯＮ層とすることができる。ＡｌのターゲットとＮのターゲットのみを用いて第２半導体層１０を形成したとしても、形成中及び／又は形成後に酸化が進むことによりＡｌＯＮ層が形成され得る。酸化によりＡｌＯＮ層が形成される場合、例えば、Ｏ（酸素）の含有量は上面に近づくほど増加し、一方で、Ｎ（窒素）の含有量は上面に近づくほど減少し得る。第２半導体層１０の酸化を低減するためには、酸化雰囲気でない雰囲気中または真空中で第２半導体層１０のスパッタリングを行うことが好ましい。なお、スパッタリングに用いるターゲットの純度は、目的の組成の膜が形成可能であればよく、例えば９９％以上とすることができる。
第２半導体層１０の厚み（第２厚み）は、１ｎｍ以上２０ｎｍ以下とすることができる。第２半導体層１０の厚みは、例えば、３ｎｍとしてもよく、５ｎｍとしてもよい。第１半導体層９の厚みと第２半導体層１０の厚みの差は、例えば１０ｎｍ以上とすることができる。この差は５００ｎｍ以下であってよい。
（酸化錫層工程）
第２半導体層形成工程Ｓ１１２の後であって熱処理工程Ｓ１１４の前に、酸化錫層１１を形成する工程を有していてもよい。図３Ｉに示すように、酸化錫層１１は第２半導体層１０の上に形成する。酸化錫層１１としては、ＳｎＯ層又はＳｎＯ２層が挙げられる。酸化錫層１１は例えばスパッタリングにより形成する。酸化錫層１１を形成することにより、酸化錫層１１を形成せずに第２半導体層１０が露出している場合と比較して、第２半導体層１０の酸化が抑制されると考えられる。第２半導体層１０の上に形成する層には、酸化錫以外の材料を用いてもよい。酸化錫層１１の厚みは、例えば１ｎｍ以上２０ｎｍ以下とすることができる。酸化錫層１１の厚みは、例えば第２半導体層１０の厚みより大きくすることができる。酸化錫層１１を形成する場合は、酸化錫層１１にｐ電極２２を接触させることができる。深紫外光の吸収をより低減するためには、図１Ｂに示すように、酸化錫層１１を形成せず、第２半導体層１０にｐ電極２２を接触させることが好ましい。
第２半導体層形成工程Ｓ１１２の後であって熱処理工程Ｓ１１４の前に、酸化錫層１１を形成する工程を有していてもよい。図３Ｉに示すように、酸化錫層１１は第２半導体層１０の上に形成する。酸化錫層１１としては、ＳｎＯ層又はＳｎＯ２層が挙げられる。酸化錫層１１は例えばスパッタリングにより形成する。酸化錫層１１を形成することにより、酸化錫層１１を形成せずに第２半導体層１０が露出している場合と比較して、第２半導体層１０の酸化が抑制されると考えられる。第２半導体層１０の上に形成する層には、酸化錫以外の材料を用いてもよい。酸化錫層１１の厚みは、例えば１ｎｍ以上２０ｎｍ以下とすることができる。酸化錫層１１の厚みは、例えば第２半導体層１０の厚みより大きくすることができる。酸化錫層１１を形成する場合は、酸化錫層１１にｐ電極２２を接触させることができる。深紫外光の吸収をより低減するためには、図１Ｂに示すように、酸化錫層１１を形成せず、第２半導体層１０にｐ電極２２を接触させることが好ましい。
（熱処理工程Ｓ１１４）
工程Ｓ１１４では、少なくとも第１半導体層９及び第２半導体層１０を熱処理（アニール）する。第１半導体層９及び第２半導体層１０のみを選択的に熱処理する必要はなく、それ以外の層も同時に熱処理してよい。本実施形態では、基板１及びその上に形成された層のすべてを熱処理する。熱処理により、第２半導体層１０の低抵抗化が可能である。その理由としては、第１半導体層９に含有されるｐ型不純物が第２半導体層１０に拡散すること、及び／又は、第２半導体層１０に含有されるｐ型不純物が活性化されることが考えられる。また、第２半導体層１０をスパッタリングにより形成する場合には、熱処理工程Ｓ１１４を行うことで、面内の結晶方位を均一に近付けることが可能という効果も得られる。第２半導体層１０をスパッタリングで形成する場合には、ＭＯＣＶＤ法で形成する場合と比較して、面内における結晶方位のばらつきが大きくなりやすいが、熱処理工程Ｓ１１４を行うことでそのようなばらつきを低減することが可能である。第２半導体層１０の結晶方位のばらつきが大きい場合、ｐ電極２２をパターニングする際に用いるアルカリ溶液によって第２半導体層１０が除去される可能性があるが、熱処理工程Ｓ１１４を行うことでその可能性を低減することができる。
工程Ｓ１１４では、少なくとも第１半導体層９及び第２半導体層１０を熱処理（アニール）する。第１半導体層９及び第２半導体層１０のみを選択的に熱処理する必要はなく、それ以外の層も同時に熱処理してよい。本実施形態では、基板１及びその上に形成された層のすべてを熱処理する。熱処理により、第２半導体層１０の低抵抗化が可能である。その理由としては、第１半導体層９に含有されるｐ型不純物が第２半導体層１０に拡散すること、及び／又は、第２半導体層１０に含有されるｐ型不純物が活性化されることが考えられる。また、第２半導体層１０をスパッタリングにより形成する場合には、熱処理工程Ｓ１１４を行うことで、面内の結晶方位を均一に近付けることが可能という効果も得られる。第２半導体層１０をスパッタリングで形成する場合には、ＭＯＣＶＤ法で形成する場合と比較して、面内における結晶方位のばらつきが大きくなりやすいが、熱処理工程Ｓ１１４を行うことでそのようなばらつきを低減することが可能である。第２半導体層１０の結晶方位のばらつきが大きい場合、ｐ電極２２をパターニングする際に用いるアルカリ溶液によって第２半導体層１０が除去される可能性があるが、熱処理工程Ｓ１１４を行うことでその可能性を低減することができる。
熱処理工程Ｓ１１４を経た第２半導体層１０は、ｐ型不純物を有する。第２半導体層１０はｐ型不純物を添加せずに形成するため、このｐ型不純物は第１半導体層９から拡散されたものであるといえる。上述のとおり第２半導体層１０をスパッタリングにより形成する場合は、熱処理工程Ｓ１１４の前にすでにｐ型不純物が第２半導体層１０に含まれていてもよい。この場合も、熱処理工程Ｓ１１４の後の第２半導体層１０が第１半導体層９から拡散されたｐ型不純物を有するといえる。
熱処理の温度は、４００℃以上が挙げられ、５００℃以上であってもよい。熱処理の温度は、６００℃以上が好ましく、７００℃以上がより好ましい。熱処理の温度とは、一定時間保持する温度を指す。すなわち、熱処理においては、このような温度まで昇温し、その温度で一定時間保持し、その後、降温する。前の工程や後の工程と同じ装置で熱処理を行う場合は、昇温や降温を省略してもよい。熱処理の温度は、処理対象の層が分解する温度以下とする。熱処理の温度は、例えば４００℃以上９００℃以下とすることができ、４００℃以上８００℃以下としてもよく、５００℃以上８００℃以下としてもよく、６００℃以上８００℃以下としてもよい。熱処理の温度は、ｎ電極熱処理工程Ｓ１１０の温度よりも低いことが好ましい。これは、上述のとおり、ｎ電極２１の熱処理の温度は比較的高い傾向があり、第２半導体層１０の酸化を抑制するためには、それよりも低い温度であることが好ましいからである。これらの温度の差は、例えば１０℃以上とすることができ、５０℃以上であってよく、また、３００℃以下とすることができ、２００℃以下であってよい。熱処理の温度の保持時間としては１分以上が挙げられ、３０分以上としてもよい。熱処理の温度の保持時間は６０分以下とすることができる。なお、上述の熱処理の温度は、電気炉における炉内の雰囲気の温度を指す。熱処理に用いる装置をＲＴＡ装置など他の装置とする場合は、同様の効果が得られる温度や保持時間とすることができる。
熱処理は、酸化雰囲気でない雰囲気中または真空中で行うことができる。もし酸化雰囲気で熱処理を行うと、第２半導体層１０の酸化が促進される可能性があるため、酸化雰囲気を避けることが好ましいと考えられる。酸化雰囲気でない雰囲気としては、例えば、窒素雰囲気、還元雰囲気等の酸化を実質的に促進しない雰囲気が挙げられる。真空中で熱処理を行う場合、その圧力は、例えば１０ｋＰａ以下とすることができ、１ｋＰａ以下が好ましく、１００Ｐａ以下がより好ましい。
（ｐ電極形成工程Ｓ１１６）
第２半導体層形成工程Ｓ１１２の後に、ｐ電極２２を形成する工程Ｓ１１６を有していてよい。図１Ａに示すように、ｐ電極２２は、酸化錫層１１の上面に接して形成される。図１Ｂに示すように、ｐ電極２２は、第２半導体層１０の上面に接して形成されてもよい。ｐ電極２２は、Ｍｇ、Ｔｉ、Ｒｕ、Ｎｉ等の金属材料のほか、ＩＴＯ等の透明導電材料を用いてもよい。ｐ電極２２は、例えば、Ｍｇ層、Ｔｉ層、Ｒｕ層をこの順に積層することにより形成する。窒化物半導体素子１００が深紫外光を発光する窒化物半導体発光素子である場合は、Ｍｇ層を反射層として用いることができる。ｐ電極２２は、例えば、蒸着又はスパッタリングにより形成することができる。
第２半導体層形成工程Ｓ１１２の後に、ｐ電極２２を形成する工程Ｓ１１６を有していてよい。図１Ａに示すように、ｐ電極２２は、酸化錫層１１の上面に接して形成される。図１Ｂに示すように、ｐ電極２２は、第２半導体層１０の上面に接して形成されてもよい。ｐ電極２２は、Ｍｇ、Ｔｉ、Ｒｕ、Ｎｉ等の金属材料のほか、ＩＴＯ等の透明導電材料を用いてもよい。ｐ電極２２は、例えば、Ｍｇ層、Ｔｉ層、Ｒｕ層をこの順に積層することにより形成する。窒化物半導体素子１００が深紫外光を発光する窒化物半導体発光素子である場合は、Ｍｇ層を反射層として用いることができる。ｐ電極２２は、例えば、蒸着又はスパッタリングにより形成することができる。
熱処理工程Ｓ１１４は、第２半導体層形成工程Ｓ１１２の後であってｐ電極形成工程Ｓ１１６の前に行ってよい。ｐ電極２２にＭｇ層を用いる場合は、ｐ電極２２を形成した後に熱処理工程Ｓ１１４を行うとＭｇ層が他の金属層と固溶する可能性があるため、熱処理工程Ｓ１１４はｐ電極形成工程Ｓ１１６の前に行うことが好ましい。
ｐ電極２２を形成した後、ｐ電極２２の熱処理を行ってもよい。ｐ電極２２にＭｇを用いる場合は、上述した理由から、ｐ電極２２の熱処理の温度は熱処理工程Ｓ１１４の温度よりも低いことが好ましい。ｐ電極２２の熱処理の温度と熱処理工程Ｓ１１４の温度との差は、１０℃以上とすることができ、５０℃以上であってもよく、また、３００℃以下とすることができ、２００℃以下であってもよい。なお、このｐ電極２２の熱処理の温度は、電気炉における炉内の雰囲気の温度を指す。ｐ電極の熱処理に用いる装置をＲＴＡ装置など他の装置とする場合は、同様の効果が得られる温度や保持時間とすることができる。
以上の工程を経ることにより、図１Ａに示す窒化物半導体素子１００を得ることができる。なお、図１Ａ及び図３Ａ〜図３Ｉでは１つの窒化物半導体素子１００を示したが、１つのウェハーに複数の窒化物半導体素子１００となる部分を形成し、スクライブ等により個片化することで窒化物半導体素子１００を得てもよい。
窒化物半導体発光素子としては、発光ダイオード（ＬＥＤ）又はレーザダイオード（ＬＤ）が挙げられる。また、上では、窒化物半導体素子として窒化物半導体発光素子を挙げたが、電界効果トランジスタ等の他の素子であってもよい。
（実施例１）
基板１としてサファイア基板をＭＯＣＶＤ装置内に設置し、サファイア基板上に、ＡｌＮからなるバッファ層２、ＡｌＧａＮ及びＡｌＮからなる超格子層３、ｎ側半導体層（ＡｌＧａＮからなるアンドープ層４、Ａｌ０．６０Ｇａ０．４０Ｎからなるｎ側コンタクト層５、発光層６、ＭｇドープのＡｌ０．６３Ｇａ０．３７Ｎ層からなるｐ側クラッド層７、ＭｇドープでＡｌ０．６３Ｇａ０．３７Ｎ層からＧａＮに組成を徐々に変化させた組成傾斜層８、ＭｇドープのＡｌ０．５０Ｇａ０．５０Ｎ層からなる第１半導体層９を順に成長させた。第１半導体層９は、膜厚３００ｎｍ、Ｍｇ濃度３．３×１０１９ｃｍ−３で成長させた。
基板１としてサファイア基板をＭＯＣＶＤ装置内に設置し、サファイア基板上に、ＡｌＮからなるバッファ層２、ＡｌＧａＮ及びＡｌＮからなる超格子層３、ｎ側半導体層（ＡｌＧａＮからなるアンドープ層４、Ａｌ０．６０Ｇａ０．４０Ｎからなるｎ側コンタクト層５、発光層６、ＭｇドープのＡｌ０．６３Ｇａ０．３７Ｎ層からなるｐ側クラッド層７、ＭｇドープでＡｌ０．６３Ｇａ０．３７Ｎ層からＧａＮに組成を徐々に変化させた組成傾斜層８、ＭｇドープのＡｌ０．５０Ｇａ０．５０Ｎ層からなる第１半導体層９を順に成長させた。第１半導体層９は、膜厚３００ｎｍ、Ｍｇ濃度３．３×１０１９ｃｍ−３で成長させた。
次いで、第１半導体層９の表面に所定形状のマスク部材３０を形成し、エッチングにより第１半導体層９からｎ側コンタクト層５の一部までを除去してｎ側コンタクト層５を露出させた。
次いで、スパッタリングにより、ｎ側コンタクト層５上にｎ電極２１を形成した。具体的には、ｎ側コンタクト層５側から順に、Ｔｉ層（厚み：２５ｎｍ）、Ｓｉを含有するＡｌ合金層（厚み：２００ｎｍ）、Ｔａ層（厚み：４００ｎｍ）、及びＲｕ層（厚み：５０ｎｍ）を形成した。その後、ｎ電極２１の熱処理（Ｎ２雰囲気中、８００℃で１分間）を行った。なお、本明細書では、「Ｔｉ層（厚み：２５ｎｍ）」のように、括弧の中にその層の厚みを記載する場合がある。
次いで、スパッタリングにより、アルゴンと窒素の混合雰囲気においてＡｌターゲットとＮターゲットを用いて第２半導体層１０を狙い厚み３ｎｍで形成した。次いで、スパッタリングにより。アルゴンと酸素の混合雰囲気においてＳｎターゲットを用いて成膜することにより酸化錫層１１を狙い厚み５ｎｍで形成した。
次いで、酸化錫層１１まで形成された基板１を電気炉内に設置し、真空中で、５００℃の温度で１０分間の熱処理を行った。
次いで、酸化錫層１１上にスパッタリングによりｐ電極２２を形成した。具体的には、まず、Ｍｇ層（厚み：１００ｎｍ）、Ｔｉ層（厚み：１００ｎｍ）、Ｒｕ層（厚み：３０ｎｍ）からなる全面電極をｐ電極２２として形成した。その後、ｐ電極２２の熱処理（真空中、４００℃で１０分間）を行った。
次いで、ｎ電極２１及びｐ電極２２の上面の一部を除いて、バッファ層２、超格子層３、ｎ側半導体層、発光層６、ｐ側半導体層、及びｐ電極２２の表面、すなわち窒化物半導体素子１００の略全体を覆うように、ＳｉＯ２からなる保護膜（厚み：７００ｎｍ）を施した。
次いで、ｎ電極２１及びｐ電極２２の上記上面の一部を覆うように、ｎ側共晶パッドとｐ側共晶パッドをそれぞれ形成した。具体的には、ｎ電極２１及びｐ電極２２側から順に、Ｔｉ層（厚み：２００ｎｍ）、Ｐｔ層（厚み：２００ｎｍ）、及びＡｕ層（厚み：５００ｎｍ）を形成した。
以上の製造工程により、実施例１の窒化物半導体素子１００として深紫外の光を発する窒化物半導体発光素子を製造した。
得られた窒化物半導体発光素子について、発光検査を行った。その結果、順方向電流２０ｍＡで発光が確認された。２０ｍＡ時の電圧は９．６Ｖであった。
（熱処理有無による各元素の濃度分布）
実施例１の窒化物半導体発光素子の第２半導体層１０及びその周辺の各元素の濃度分布を確認するために、実施例１と酸化錫層１１を形成するまでを同じとし、その後、熱処理を行わない試料Ａと、熱処理を行った試料Ｂを準備した。熱処理の条件は、真空中で、５００℃の温度で１０分間とした。このような試料Ａ及び試料Ｂについて、３Ｄアトムプローブによる深さ方向濃度プロファイルの結果を図４Ａ及び図４Ｂに示す。なお、試料Ａ及び試料Ｂともに、酸化錫層１１の上には測定のためのキャップ層としてＩＴＯ層が形成されている。第２半導体層１０の形成には、ＡｌターゲットとＮターゲットのみを用いたが、図４Ａに示すとおり、第２半導体層１０にはＭｇが含有されていた。これは、スパッタリングにより、第１半導体層９中のＭｇが拡散したためと考えられる。第２半導体層１０中におけるＭｇ濃度は、熱処理によってもやや増加していると考えられるが、第２半導体層１０をスパッタリングで形成する場合は、このように熱処理前にすでにＭｇを第２半導体層１０に拡散させることができる。また、図４Ａ及び図４Ｂから、第２半導体層にはＯ（酸素）も含有されていることがわかる。これは、スパッタリング中に意図せず酸化したものと推測される。図４Ａ及び図４Ｂから、第２半導体層１０中において、Ｏの含有量は上面に近づくほど増加し、逆に、Ｎ（窒素）の含有量は上面に近づくほど減少しているといえる。
実施例１の窒化物半導体発光素子の第２半導体層１０及びその周辺の各元素の濃度分布を確認するために、実施例１と酸化錫層１１を形成するまでを同じとし、その後、熱処理を行わない試料Ａと、熱処理を行った試料Ｂを準備した。熱処理の条件は、真空中で、５００℃の温度で１０分間とした。このような試料Ａ及び試料Ｂについて、３Ｄアトムプローブによる深さ方向濃度プロファイルの結果を図４Ａ及び図４Ｂに示す。なお、試料Ａ及び試料Ｂともに、酸化錫層１１の上には測定のためのキャップ層としてＩＴＯ層が形成されている。第２半導体層１０の形成には、ＡｌターゲットとＮターゲットのみを用いたが、図４Ａに示すとおり、第２半導体層１０にはＭｇが含有されていた。これは、スパッタリングにより、第１半導体層９中のＭｇが拡散したためと考えられる。第２半導体層１０中におけるＭｇ濃度は、熱処理によってもやや増加していると考えられるが、第２半導体層１０をスパッタリングで形成する場合は、このように熱処理前にすでにＭｇを第２半導体層１０に拡散させることができる。また、図４Ａ及び図４Ｂから、第２半導体層にはＯ（酸素）も含有されていることがわかる。これは、スパッタリング中に意図せず酸化したものと推測される。図４Ａ及び図４Ｂから、第２半導体層１０中において、Ｏの含有量は上面に近づくほど増加し、逆に、Ｎ（窒素）の含有量は上面に近づくほど減少しているといえる。
（実施例２〜５）
実施例２として、ｐ電極２２を以下の構成としたこと以外は実施例１と同様の窒化物半導体発光素子を作製した。実施例２におけるｐ電極２２として、酸化錫層１１側から順に、Ｎｉ層（厚み：５ｎｍ）、Ｍｇ層（厚み：１００ｎｍ）、Ｔａ層（厚み：３０ｎｍ）及びＲｕ層（厚み：５０ｎｍ）を形成した。その後、ｐ電極２２の熱処理（真空中、４００℃で１０分間）を行った。
実施例２として、ｐ電極２２を以下の構成としたこと以外は実施例１と同様の窒化物半導体発光素子を作製した。実施例２におけるｐ電極２２として、酸化錫層１１側から順に、Ｎｉ層（厚み：５ｎｍ）、Ｍｇ層（厚み：１００ｎｍ）、Ｔａ層（厚み：３０ｎｍ）及びＲｕ層（厚み：５０ｎｍ）を形成した。その後、ｐ電極２２の熱処理（真空中、４００℃で１０分間）を行った。
実施例３〜５として、酸化錫層１１を設けず、第２半導体層１０の上面にｐ電極２２を形成したこと以外は実施例２と同様の窒化物半導体発光素子を作製した。第２半導体層１０は、実施例１と同様に、ＡｌターゲットとＮターゲットを用いてスパッタリングにより形成したため、ＡｌとＮとＯを主に含む層であると推測される。第２半導体層１０の膜厚は、実施例３で１ｎｍ、実施例４で３ｎｍ、実施例５で５ｎｍとした。
実施例２〜５の窒化物半導体発光素子について、順方向電流２０ｍＡの時の順方向電圧（Ｖｆ）を以下の表１に示す。実施例２〜５の窒化物半導体発光素子は、いずれも実施例１と同様に、窒化物半導体発光素子として正常に駆動した。実施例３〜５は酸化錫層１１を設けない例であるが、これらの結果から、第２半導体層１０の上に酸化錫層１１がなくても窒化物半導体発光素子は駆動可能であることがわかった。もしｐ電極を形成する層がｐ型層でなければ、窒化物半導体発光素子はダイオード特性を示さず発光しない場合があるが、実施例２〜５の窒化物半導体発光素子は発光していることから、実施例２〜５において第２半導体層１０のｐ型化は成功したといえる。また、表１に示す実施例３〜５の結果から、酸化錫層１１が無い場合は、第２半導体層１０の厚みは１ｎｍより大きいことが好ましく、５ｎｍ以下であることが好ましいといえる。さらには、第２半導体層１０の厚みは２ｎｍ以上４ｎｍ以下がより好ましいと考えられる。
（実施例６〜９）
実施例６として、第２半導体層１０及び酸化錫層１１を形成した後の熱処理の温度を６００℃とし、ｐ電極２２の構成を以下のとおりとしたこと以外は実施例２と同様の窒化物半導体発光素子を作製した。実施例６のｐ電極２２として酸化錫層１１側から順に、Ｍｇ層（厚み：１００ｎｍ）とＲｕ層（厚み：１００ｎｍ）を形成した。その後、ｐ電極２２の熱処理（真空中、４００℃で１０分間）を行った。
実施例６として、第２半導体層１０及び酸化錫層１１を形成した後の熱処理の温度を６００℃とし、ｐ電極２２の構成を以下のとおりとしたこと以外は実施例２と同様の窒化物半導体発光素子を作製した。実施例６のｐ電極２２として酸化錫層１１側から順に、Ｍｇ層（厚み：１００ｎｍ）とＲｕ層（厚み：１００ｎｍ）を形成した。その後、ｐ電極２２の熱処理（真空中、４００℃で１０分間）を行った。
実施例７〜９として、以下の点以外は実施例６と同様の窒化物半導体発光素子を作製した。実施例７〜９の窒化物半導体発光素子はいずれも、酸化錫層１１を設けず、第２半導体層１０（厚み：３ｎｍ）にｐ電極２２を形成した。第２半導体層１０は、実施例１と同様に、ＡｌターゲットとＮターゲットを用いてスパッタリングにより形成したため、ＡｌとＮとＯを主に含む層であると推測される。熱処理の温度は、実施例７で５００℃、実施例８で６００℃、実施例９で７００℃とした。
実施例６〜９の窒化物半導体素子について、順方向電流２０ｍＡの時の順方向電圧（Ｖｆ）を下の表２に示す。表２から、第２半導体層１０に対する熱処理の温度が高いほど順方向電圧が低減可能であることがわかる。表２から、熱処理の温度は、５００℃以上が好ましく、６００℃以上がより好ましく、７００℃以上がさらに好ましいといえる。
１ 基板
２ バッファ層
３ 超格子層
４ アンドープ層
５ ｎ側コンタクト層
６ 発光層
７ ｐ側クラッド層
８ 組成傾斜層
９ 第１半導体層
１０ 第２半導体層
１１ 酸化錫層
２１ ｎ電極
２２ ｐ電極
３０ マスク部材
１００ 窒化物半導体素子
２ バッファ層
３ 超格子層
４ アンドープ層
５ ｎ側コンタクト層
６ 発光層
７ ｐ側クラッド層
８ 組成傾斜層
９ 第１半導体層
１０ 第２半導体層
１１ 酸化錫層
２１ ｎ電極
２２ ｐ電極
３０ マスク部材
１００ 窒化物半導体素子
Claims (15)
- ｐ型不純物を添加して、第１厚みで、ＡｌとＧａとＮとを有する第１半導体層を形成する工程と、
前記第１半導体層の上に、ｎ型不純物及びｐ型不純物を添加せずに、第２厚みで、ＡｌとＮを有する第２半導体層を形成する工程と、
前記第１半導体層及び前記第２半導体層を熱処理する工程と、
を備え、
前記第２厚みは、前記第１厚みよりも小さく、
前記第２半導体層のバンドギャップエネルギーは、前記第１半導体層のバンドギャップエネルギーよりも大きく、
前記熱処理する工程の後の前記第２半導体層は、前記第１半導体層から拡散された前記ｐ型不純物を有する、
窒化物半導体素子の製造方法。 - 前記第２半導体層を形成する工程において、スパッタリングにより前記第２半導体層を形成する、
請求項１に記載の窒化物半導体素子の製造方法。 - 前記第２半導体層を、前記第１半導体層の上面に接して形成する、
請求項１又は２に記載の窒化物半導体素子の製造方法。 - 前記第２半導体層を形成する工程の後に、
前記第２半導体層の上面に接して、ｐ電極を形成する工程を備える、
請求項１〜３のいずれか１項に記載の窒化物半導体素子の製造方法。 - 前記第２半導体層を形成する工程の後であって、前記ｐ電極を形成する工程の前に、前記熱処理する工程を行う、
請求項４に記載の窒化物半導体素子の製造方法。 - 前記第１半導体層を形成する工程の前に、
ｎ型不純物を添加してｎ型半導体層を形成する工程と、
前記ｎ型半導体層の上に、発光層を形成する工程と、を備える、
請求項１〜５のいずれか１項に記載の窒化物半導体素子の製造方法。 - 前記発光層は、深紫外の光を発光可能な層である、
請求項６に記載の窒化物半導体素子の製造方法。 - 前記ｎ型半導体層を形成する工程の後であって、前記第２半導体層を形成する工程の前に、
前記ｎ型半導体層に電気的に接続するｎ電極を形成する工程と、
前記ｎ電極を熱処理する工程と、を備える、
請求項６又は７に記載の窒化物半導体素子の製造方法。 - 前記熱処理する工程の温度は、前記ｎ電極を熱処理する工程の温度よりも低い、
請求項８に記載の窒化物半導体素子の製造方法。 - 前記熱処理する工程において、酸化雰囲気でない雰囲気中または真空中で前記熱処理を行う、
請求項１〜９のいずれか１項に記載の窒化物半導体素子の製造方法。 - 前記熱処理する工程において、４００℃以上９００℃以下で前記熱処理を行う、
請求項１〜１０のいずれか１項に記載の窒化物半導体素子の製造方法。 - 前記第１半導体層を形成する工程において、前記ｐ型不純物を２×１０１９ｃｍ−３以上６×１０１９ｃｍ−３以下の濃度で添加して、前記第１半導体層を形成する、
請求項１〜１１のいずれか１項に記載の窒化物半導体素子の製造方法。 - 前記第１厚みは、３０ｎｍ以上６００ｎｍ以下である、
請求項１〜１２のいずれか１項に記載の窒化物半導体素子の製造方法。 - 前記第２厚みは、１ｎｍ以上２０ｎｍ以下である、
請求項１〜１３のいずれか１項に記載の窒化物半導体素子の製造方法。 - 前記ｐ型不純物は、Ｍｇである、
請求項１〜１４のいずれか１項に記載の窒化物半導体素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019230440A JP7448782B2 (ja) | 2019-12-20 | 2019-12-20 | 窒化物半導体素子の製造方法 |
| US17/122,825 US11658261B2 (en) | 2019-12-20 | 2020-12-15 | Method of manufacturing nitride semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019230440A JP7448782B2 (ja) | 2019-12-20 | 2019-12-20 | 窒化物半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021100032A true JP2021100032A (ja) | 2021-07-01 |
| JP7448782B2 JP7448782B2 (ja) | 2024-03-13 |
Family
ID=76437311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019230440A Active JP7448782B2 (ja) | 2019-12-20 | 2019-12-20 | 窒化物半導体素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11658261B2 (ja) |
| JP (1) | JP7448782B2 (ja) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001148507A (ja) * | 1999-03-29 | 2001-05-29 | Nichia Chem Ind Ltd | 窒化物半導体素子 |
| JP2003163418A (ja) * | 2001-11-29 | 2003-06-06 | Nichia Chem Ind Ltd | 窒化ガリウム系化合物半導体レーザ |
| JP2003273473A (ja) * | 2001-11-05 | 2003-09-26 | Nichia Chem Ind Ltd | 半導体素子 |
| US20040061119A1 (en) * | 2002-09-18 | 2004-04-01 | Sanyo Electric Co., Ltd. | Nitride-based semiconductor light-emitting device |
| WO2009139376A1 (ja) * | 2008-05-14 | 2009-11-19 | 昭和電工株式会社 | Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ |
| WO2011102411A1 (ja) * | 2010-02-19 | 2011-08-25 | シャープ株式会社 | 窒化物半導体発光素子および窒化物半導体発光素子の製造方法 |
| KR20120126892A (ko) * | 2011-05-13 | 2012-11-21 | 일진머티리얼즈 주식회사 | 발광 특성 및 ｅｓｄ 보호 특성이 우수한 질화물계 발광소자 및 그 제조 방법 |
| JP2014130897A (ja) * | 2012-12-28 | 2014-07-10 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| US20170069790A1 (en) * | 2015-09-07 | 2017-03-09 | Seoul Viosys Co., Ltd. | Light emitting device with high efficiency |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004102153A2 (en) | 2003-05-09 | 2004-11-25 | Cree, Inc. | III-NITRIDE ELECTRONIC DEVICE STRUCTURE WITH HIGH-A1 A1GaN DIFFUSION BARRIER |
| WO2005081328A1 (en) * | 2004-02-24 | 2005-09-01 | Showa Denko K.K. | Gallium nitride-based compound semiconductor light-emitting device |
| JP4977957B2 (ja) | 2004-03-29 | 2012-07-18 | 日亜化学工業株式会社 | 半導体発光素子 |
| US7615798B2 (en) | 2004-03-29 | 2009-11-10 | Nichia Corporation | Semiconductor light emitting device having an electrode made of a conductive oxide |
| JP2007095823A (ja) | 2005-09-27 | 2007-04-12 | Toyota Central Res & Dev Lab Inc | 半導体装置と半導体装置製造方法 |
| US7462884B2 (en) * | 2005-10-31 | 2008-12-09 | Nichia Corporation | Nitride semiconductor device |
| JP2008311420A (ja) | 2007-06-14 | 2008-12-25 | Showa Denko Kk | スパッタターゲットの製造方法、スパッタターゲット、スパッタ装置、ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ |
| JP2014042062A (ja) | 2013-10-31 | 2014-03-06 | Future Light Limited Liability Company | 発光素子 |
| KR102264671B1 (ko) * | 2014-09-30 | 2021-06-15 | 서울바이오시스 주식회사 | 자외선 발광소자 |
| JP6573076B2 (ja) | 2016-02-01 | 2019-09-11 | パナソニック株式会社 | 紫外線発光素子 |
-
2019
- 2019-12-20 JP JP2019230440A patent/JP7448782B2/ja active Active
-
2020
- 2020-12-15 US US17/122,825 patent/US11658261B2/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001148507A (ja) * | 1999-03-29 | 2001-05-29 | Nichia Chem Ind Ltd | 窒化物半導体素子 |
| JP2003273473A (ja) * | 2001-11-05 | 2003-09-26 | Nichia Chem Ind Ltd | 半導体素子 |
| JP2003163418A (ja) * | 2001-11-29 | 2003-06-06 | Nichia Chem Ind Ltd | 窒化ガリウム系化合物半導体レーザ |
| US20040061119A1 (en) * | 2002-09-18 | 2004-04-01 | Sanyo Electric Co., Ltd. | Nitride-based semiconductor light-emitting device |
| WO2009139376A1 (ja) * | 2008-05-14 | 2009-11-19 | 昭和電工株式会社 | Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ |
| WO2011102411A1 (ja) * | 2010-02-19 | 2011-08-25 | シャープ株式会社 | 窒化物半導体発光素子および窒化物半導体発光素子の製造方法 |
| KR20120126892A (ko) * | 2011-05-13 | 2012-11-21 | 일진머티리얼즈 주식회사 | 발광 특성 및 ｅｓｄ 보호 특성이 우수한 질화물계 발광소자 및 그 제조 방법 |
| JP2014130897A (ja) * | 2012-12-28 | 2014-07-10 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| US20170069790A1 (en) * | 2015-09-07 | 2017-03-09 | Seoul Viosys Co., Ltd. | Light emitting device with high efficiency |
Also Published As
| Publication number | Publication date |
|---|---|
| US11658261B2 (en) | 2023-05-23 |
| JP7448782B2 (ja) | 2024-03-13 |
| US20210193864A1 (en) | 2021-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4592388B2 (ja) | Ｉｉｉ−ｖ族化合物半導体発光素子およびその製造方法 | |
| JP4568379B1 (ja) | 窒化物系半導体素子およびその製造方法 | |
| JP2007157853A (ja) | 半導体発光素子およびその製造方法 | |
| JP2007294578A (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法及び窒化ガリウム系化合物半導体発光素子、並びにランプ | |
| EP2273573A1 (en) | Nitride semiconductor element and method for manufacturing same | |
| JP5978758B2 (ja) | 半導体発光素子 | |
| JP4901115B2 (ja) | 窒化ガリウム系半導体素子 | |
| JP6319371B2 (ja) | 半導体発光素子 | |
| JP2021097148A (ja) | 半導体発光素子 | |
| JP5776021B2 (ja) | 窒化物系半導体素子及び光源 | |
| JP2007149983A (ja) | 窒化物半導体発光素子の製造方法 | |
| JP2012175005A (ja) | 半導体発光素子 | |
| JP2002368270A (ja) | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 | |
| KR101068863B1 (ko) | 수직구조 반도체 발광소자 및 그 제조방법 | |
| JP5949140B2 (ja) | 半導体発光素子 | |
| JP7448782B2 (ja) | 窒化物半導体素子の製造方法 | |
| JPWO2011135866A1 (ja) | 窒化物系半導体素子およびその製造方法 | |
| JP2016143771A (ja) | エピタキシャルウエハ、半導体発光素子、発光装置及びエピタキシャルウエハの製造方法 | |
| JP4984821B2 (ja) | 半導体素子およびその製造方法 | |
| JP3659059B2 (ja) | 窒化物半導体素子 | |
| JP6814902B1 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JP2007149984A (ja) | 窒化物半導体発光素子の製造方法 | |
| JP2008141006A (ja) | 発光素子およびその製造方法 | |
| JP5942519B2 (ja) | 半導体発光素子 | |
| KR101188915B1 (ko) | 열적 안정성이 향상된 Ⅲ족 ｎ형 질화물계 반도체 소자 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20200813 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230919 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231003 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240212 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7448782 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |