JP2021090012A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2021090012A5 JP2021090012A5 JP2019220606A JP2019220606A JP2021090012A5 JP 2021090012 A5 JP2021090012 A5 JP 2021090012A5 JP 2019220606 A JP2019220606 A JP 2019220606A JP 2019220606 A JP2019220606 A JP 2019220606A JP 2021090012 A5 JP2021090012 A5 JP 2021090012A5
- Authority
- JP
- Japan
- Prior art keywords
- copper
- layer
- metal layer
- pillar bump
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 35
- 229910052802 copper Inorganic materials 0.000 claims description 35
- 239000010949 copper Substances 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims 3
- 229910000679 solder Inorganic materials 0.000 claims 3
- 229910052804 chromium Inorganic materials 0.000 claims 2
- 229910052759 nickel Inorganic materials 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- 229910052715 tantalum Inorganic materials 0.000 claims 2
- 229910052719 titanium Inorganic materials 0.000 claims 2
- 229910052737 gold Inorganic materials 0.000 claims 1
- 229910052763 palladium Inorganic materials 0.000 claims 1
- 229910052697 platinum Inorganic materials 0.000 claims 1
- 229910052709 silver Inorganic materials 0.000 claims 1
Description
本銅ピラーバンプは、半導体チップの電極パッド上に形成される銅ピラーバンプであって、第１銅層と、前記第１銅層の直上に形成された第１金属層と、前記第１金属層の直上に形成された第２銅層と、前記第２銅層の直上に形成された第２金属層と、を有し、前記第１金属層及び前記第２金属層は、銅とはエッチングレートが異なる同一の金属から形成され、前記第１金属層の外周側は、前記第１銅層の側面よりも外側に環状に突起しており、前記第２金属層の外周側は、前記第２銅層の側面よりも外側に環状に突起している。
Claims (10)
- 半導体チップの電極パッド上に形成される銅ピラーバンプであって、
第１銅層と、
前記第１銅層の直上に形成された第１金属層と、
前記第１金属層の直上に形成された第２銅層と、
前記第２銅層の直上に形成された第２金属層と、を有し、
前記第１金属層及び前記第２金属層は、銅とはエッチングレートが異なる同一の金属から形成され、
前記第１金属層の外周側は、前記第１銅層の側面よりも外側に環状に突起しており、
前記第２金属層の外周側は、前記第２銅層の側面よりも外側に環状に突起している銅ピラーバンプ。 - 前記第１銅層の直下にシード層が形成され、
前記第１金属層の外周側が前記第１銅層の側面よりも外側に突起する突起量、及び前記第２金属層の外周側が前記第２銅層の側面よりも外側に突起する突起量は、前記シード層の厚さよりも大きい請求項１に記載の銅ピラーバンプ。 - 前記第１金属層及び前記第２金属層の材料は、Ｎｉ、Ｃｒ、Ｔｉ、Ｔａ、Ｃｏ、Ａｕ、Ａｇ、Ｐｔ、Ｐｄの何れかである請求項１又は２に記載の銅ピラーバンプ。
- 前記第１金属層及び前記第２金属層の材料は、Ｎｉ、Ｃｒ、Ｔｉ、Ｔａ、Ｃｏの何れかである請求項３に記載の銅ピラーバンプ。
- 銅層と、銅とはエッチングレートが異なる金属から形成された金属層とが順次積層された積層膜が、前記第１金属層と前記第２銅層との間に少なくとも１層以上形成され、
前記金属層の外周側は、前記銅層の側面よりも外側に環状に突起している請求項１乃至４の何れか一項に記載の銅ピラーバンプ。 - 前記第２金属層の直上に、はんだ層が形成されている請求項１乃至５の何れか一項に記載の銅ピラーバンプ。
- 前記第２金属層の直上に、前記第２金属層よりもはんだ濡れ性に優れた材料からなる金属層が形成されている請求項１乃至５の何れか一項に記載の銅ピラーバンプ。
- 前記第２金属層の直上に、銅層とはんだ層が順次積層されている請求項１乃至５の何れか一項に記載の銅ピラーバンプ。
- 請求項１乃至８の何れか一項に記載の銅ピラーバンプが電極パッド上に形成された半導体チップ。
- 配線基板と、請求項９に記載の半導体チップと、を有し
前記配線基板と前記半導体チップが前記銅ピラーバンプを介して電気的に接続された半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019220606A JP2021090012A (ja) | 2019-12-05 | 2019-12-05 | 銅ピラーバンプ、半導体チップ、半導体装置 |
| US17/090,082 US11380642B2 (en) | 2019-12-05 | 2020-11-05 | Copper pillar bump having annular protrusion |
| CN202011243111.7A CN112928087A (zh) | 2019-12-05 | 2020-11-09 | 柱状铜凸点、半导体芯片及半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019220606A JP2021090012A (ja) | 2019-12-05 | 2019-12-05 | 銅ピラーバンプ、半導体チップ、半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021090012A JP2021090012A (ja) | 2021-06-10 |
| JP2021090012A5 true JP2021090012A5 (ja) | 2022-08-12 |
Family
ID=76163606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019220606A Pending JP2021090012A (ja) | 2019-12-05 | 2019-12-05 | 銅ピラーバンプ、半導体チップ、半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11380642B2 (ja) |
| JP (1) | JP2021090012A (ja) |
| CN (1) | CN112928087A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10943880B2 (en) * | 2019-05-16 | 2021-03-09 | Advanced Micro Devices, Inc. | Semiconductor chip with reduced pitch conductive pillars |
| US11694982B2 (en) * | 2021-02-25 | 2023-07-04 | Qualcomm Incorporated | Sidewall wetting barrier for conductive pillars |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006295109A (ja) | 2005-03-14 | 2006-10-26 | Citizen Watch Co Ltd | 半導体装置とその製造方法 |
| US8293587B2 (en) | 2007-10-11 | 2012-10-23 | International Business Machines Corporation | Multilayer pillar for reduced stress interconnect and method of making same |
| US9663868B2 (en) * | 2011-12-28 | 2017-05-30 | Mitsui Mining & Smelting Co., Ltd. | Electro-deposited copper-alloy foil and electro-deposited copper-alloy foil provided with carrier foil |
| JP6456232B2 (ja) * | 2015-04-30 | 2019-01-23 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR102462504B1 (ko) * | 2015-11-19 | 2022-11-02 | 삼성전자주식회사 | 범프를 갖는 반도체 소자 및 그 형성 방법 |
| US10811377B2 (en) * | 2017-12-14 | 2020-10-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure with a barrier layer and method for forming the same |
-
2019
- 2019-12-05 JP JP2019220606A patent/JP2021090012A/ja active Pending
-
2020
- 2020-11-05 US US17/090,082 patent/US11380642B2/en active Active
- 2020-11-09 CN CN202011243111.7A patent/CN112928087A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9966346B2 (en) | Bump structure and method of forming same | |
| TWI541961B (zh) | 具有熱增強型共形屏蔽之半導體封裝及相關方法 | |
| TWI484608B (zh) | 高溫應用所用之銲錫凸塊／凸塊下金屬層結構 | |
| TWI376021B (en) | Flip chip semiconductor package and fabrication method thereof | |
| TW490773B (en) | Semiconductor device and its manufacture method | |
| JP2006521703A5 (ja) | ||
| JP2021090012A5 (ja) | ||
| JP2015072996A5 (ja) | ||
| US9013042B2 (en) | Interconnection structure for semiconductor package | |
| JP3767585B2 (ja) | 半導体装置 | |
| US20110122592A1 (en) | First-level interconnects with slender columns, and processes of forming same | |
| US11923332B2 (en) | Semiconductor die with capillary flow structures for direct chip attachment | |
| CN106887420A (zh) | 凸块构造与其构成的内连结构 | |
| TWI579937B (zh) | 基板結構及其製法暨導電結構 | |
| JP2015057827A5 (ja) | ||
| TW201001640A (en) | Package substrate and fabrication method thereof | |
| TW200837918A (en) | Surface structure of package substrate and method for manufacturing the same | |
| JP2012190939A (ja) | 半導体装置およびその製造方法 | |
| JP2005303176A (ja) | 半導体装置およびその製造方法 | |
| JP6937283B2 (ja) | 半導体装置の製造方法 | |
| JP6577899B2 (ja) | 半導体装置の製造方法 | |
| JP2007063042A5 (ja) | ||
| KR101313690B1 (ko) | 반도체 소자의 본딩 구조물 형성 방법 | |
| JP3194419U (ja) | 基板 | |
| US10347602B1 (en) | Micro-bonding structure |