JP3194419U - 基板 - Google Patents

基板 Download PDF

Info

Publication number
JP3194419U
JP3194419U JP2014004811U JP2014004811U JP3194419U JP 3194419 U JP3194419 U JP 3194419U JP 2014004811 U JP2014004811 U JP 2014004811U JP 2014004811 U JP2014004811 U JP 2014004811U JP 3194419 U JP3194419 U JP 3194419U
Authority
JP
Japan
Prior art keywords
layer
bump
substrate
thickness
nickel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014004811U
Other languages
English (en)
Inventor
非艱 ▲呉▼
非艱 ▲呉▼
蒼生 ▲廖▼
蒼生 ▲廖▼
▲靜▼怡 ▲黄▼
▲靜▼怡 ▲黄▼
俊▲徳▼ 李
俊▲徳▼ 李
Original Assignee
▲き▼邦科技股▲分▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ▲き▼邦科技股▲分▼有限公司 filed Critical ▲き▼邦科技股▲分▼有限公司
Priority to JP2014004811U priority Critical patent/JP3194419U/ja
Application granted granted Critical
Publication of JP3194419U publication Critical patent/JP3194419U/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】バンプを有する基板を提供する。【解決手段】基板100は、半導体基板110上に少なくとも1つの銅層140が形成された後、銅層140上に形成されるニッケル層150の厚さを制御することで、銅層140及びニッケル層150で構成されるバンプはアニール(Anneal)工程後に、バンプの硬度が要求された基準に達し、基板100がフリップチップ(Flip Chip)によりガラス基板200に結合される際に、ガラス基板200が破裂するのを防ぐ。【選択図】図2

Description

本考案は、基板に関し、詳しくはバンプを有する基板に関する。
フリップチップ実装技術では、チップのアクティブ面に少なくとも1つのバンプが形成されており、バンプによりチップがフリップチップによりガラス基板に結合される。バンプの材質は金或いは銅であるが、しかしながら、金の価格が上昇しているため、バンプの材質は銅が主流となっている。
しかしながら、前述した従来の技術では、銅の硬度が金よりも高いため、チップが銅のバンプにおいてフリップチップによりガラス基板に結合される場合、ガラス基板が破裂するといった問題があった。
そこで、本考案者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理的設計で上記の課題を効果的に改善する本考案の提案に到った。
本考案は、このような従来の問題に鑑みてなされたものであり、その目的は、銅層に形成されるニッケル層の厚さを制御することで、銅層及びニッケル層で構成されるバンプのアニール後の硬度が要求される基準を満たし、フリップチップによりガラス基板に結合される際に、ガラス基板が破裂するのを防ぐバンプを有する基板を提供することにある。
上述した課題を解決し、目的を達成するために、本考案に係る基板は、半導体基板と、バンプ下の金属層と、バンプとを備える。半導体基板は、本体、少なくとも1つの結合パット、及び、保護層を有し、結合パットが本体に形成されており、保護層が本体を被覆しており少なくとも1つの第一開口部を有し、第一開口部が結合パットから露出している。バンプ下の金属層は、結合パットに電気的に接続されている。バンプは、銅層及びニッケル層で構成されており、銅層がバンプ下の金属層とニッケル層との間に位置されており、銅層とバンプ下の金属層とが電気的に接続されており、ニッケル層が上部表面及び下部表面を有し、上部表面と下部表面との間の垂直距離をニッケル層の厚さと定義し、ニッケル層の厚さが下記式1によりきめられており、Hがアニール後の硬度であり、アニール後の硬度の単位がHvであり、Dがニッケル層の厚さであり、ニッケル層の厚さの単位がマイクロメートル(μm)である。
H=12.289D+96.674 式1
本考案によれば、バンプのニッケル層の厚さを制御することで、バンプのアニール後の硬度を要求される基準に適合させ、バンプを有する基板がフリップチップによりガラス基板に結合される際に、ガラス基板が破裂することを防ぐ。
本考案に係る基板の製造方法を説明する断面図である。 本考案に係る基板の製造方法を説明する断面図である。 本考案に係る基板の製造方法を説明する断面図である。 本考案に係る基板の製造方法を説明する断面図である。 本考案に係る基板の製造方法を説明する断面図である。 本考案に係る基板の製造方法を説明する断面図である。 本考案に係る基板の製造方法を説明する断面図である。 本考案に係る基板の製造方法を説明する断面図である。 本考案に係る基板がガラス基板にフリップチップを実装することを示す断面図である。
以下に図面を参照して、本考案を実施するための形態について、詳細に説明する。なお、本考案は、以下に説明する実施形態に限定されるものではない。
(一実施形態)
本考案の基板の製造方法の一実施形態を図1A〜図1Hに基づいて説明する。本考案に係る基板の製造方法は、図1Aの「半導体基板を提供する」工程、図1Bの「バンプ下の金属層を形成させる」工程、図1Cの「フォトレジスト層を形成させる」工程、図1Dの「フォトレジスト層をパターン化させる」工程、図1Eの「銅層を形成させる」工程、図1Fの「ニッケル層を形成させる」工程、図1Gの「フォトレジスト層を除去させる」工程、及び図1Hの「バンプ下の金属層の除去待ち部を除去させる」工程を含む。
まず、「半導体基板を提供する」工程では、半導体基板110は本体111、少なくとも1つの結合パット112及び保護層113を有する。結合パット112は本体111に形成され、保護層113は本体111を被覆させると共に少なくとも1つの第一開口部114を有し、第一開口部114は結合パット112から露出され、結合パット112は銅(Cu)、アルミニウム(Al)、銅合金、或いは他の導電材料から選択可能である(図1A参照)。
次は、「バンプ下の金属層を形成させる」工程では、バンプ下の金属層120は保護層113及び結合パット112を被覆させると共に結合パット112に電気的に接続される。バンプ下の金属層120は留保待ち領域121及び除去待ち部122を備え、留保待ち領域121は結合パット112に結合される(図1B参照)。
なお、「フォトレジスト層を形成させる」工程では、フォトレジスト層130はバンプ下の金属層120を被覆させる。フォトレジスト層130はポジティブ型フォトレジスト膜(Positive Photoresist Film)或いはネガティブ型フォトレジスト膜(Negative Photoresist Film)から任意で選択され、フォトレジスト層130は塗布及び硬化(Curing)等の工程を経てバンプ下の金属層120上に形成される(図1C参照)。
次は、「フォトレジスト層をパターン化させる」工程においては、リソグラフィ(lithography)技術、或いはエッチング技術(ドライエッチング工程或いはウェットエッチング工程)によりフォトレジスト層130をパターン化させる。パターン化されたフォトレジスト層130は少なくとも1つの第二開口部131を有し、第二開口部131はバンプ下の金属層120の留保待ち領域121から露出される(図1D参照)。
次は「銅層を形成させる」工程では、電気鍍金、無電解鍍金、印刷、スパッタリング(Sputtering)、或いは化学気相成長(CVD)法を用いて、フォトレジスト層130の第二開口部131中に銅層140を形成させる。銅層140は上面141及び底面142を有し、銅層140とバンプ下の金属層120の留保待ち領域121とは電気的に接続される。本実施形態では、銅層140の底面142はバンプ下の金属層120の留保待ち領域121に接触される(図1E参照)。
また、「ニッケル層を形成させる」工程においては、電気鍍金、無電解鍍金、印刷、スパッタリング、或いは化学気相成長(CVD)法から選択し、フォトレジスト層130の第二開口部131中にニッケル層150を形成させる。ニッケル層150は銅層140の上方に形成されると共に銅層140に電気的に接続される。本実施形態では、ニッケル層150は銅層140の上面141に接触され、ニッケル層150及び銅層140によりバンプAが構成される。ニッケル層150を形成させる工程では、ニッケル層150の厚さの計算式は下記の式1である。Hはアニール後のバンプの硬度であり、Dはニッケル層の厚さであり、バンプのアニール後の硬度の単位はHvである。ニッケル層150は上部表面151及び下部表面152を有し、上部表面151から下部表面152の間の垂直距離はニッケル層の厚さDであり、ニッケル層の厚さの単位はマイクロメートル(μm)である(図1F参照)。
H=12.289D+96.674 式1
上述の通りに、「ニッケル層を形成させる」工程では、アニール後のバンプAの硬度を使用者の要求基準まで高める場合、式1に基づいてニッケル層150の厚さDを制御させる。これにより製造者がニッケル層150を形成させる際に、ニッケル層150の厚さの不足或いは厚過ぎのために、アニール後のバンプAの硬度が使用者の要求基準に達しないという問題を回避させ、さらに勘だよりにニッケル層150の厚さを決定させるために、アニール後のバンプAの硬度の制御が不能になる問題をも回避させる。このほか、銅層140の上面141及び底面142の間の垂直距離は銅層140の厚さD1であり、好ましくは、銅層140の厚さD1はニッケル層150の厚さDより薄くない。
さらに、本実施形態では、ニッケル層150を形成させた後、電気鍍金、無電解鍍金、印刷、スパッタリング、或いは化学気相成長(CVD)法から選択し、フォトレジスト層130の第二開口部131中に接合層160を形成させる。接合層160はニッケル層150の上部表面に形成され、接合層160は金(Au)、錫(Sn)、しろめ(SnPb)、銀(Ag)、或いは他の相似する材料から選択される(図1F参照)。
次は「フォトレジスト層を除去させる」工程においては、フォトレジスト層130が除去され、バンプ下の金属層120の除去待ち部122が露出される(図1G参照)。
最後に、「バンプ下の金属層の除去待ち部を除去させる」工程では、バンプAはマスクであり、バンプ下の金属層120の除去待ち部122を除去させ、バンプA下の留保待ち領域121のみを留保させて、基板100を形成させる(図1H参照)。
図2によれば、基板100はフリップチップにより少なくとも1つの接合点210を備えるガラス基板200上に接合される。バンプAのニッケル層150の厚さを算出する式1によりバンプAアニール後の硬度が決定され、これにより基板100がフリップチップによりガラス基板200に接合させる際に、バンプAのアニール後の硬度がガラス基板200の要求に達せずに、ガラス基板200がフリップチップによる接合時に破裂する可能性を回避させる。
以上、本考案の実施形態について図面を参照して詳述したが、具体的な構成は、この実施形態に限られるものではなく、本考案の要旨を逸脱しない範囲の設計変更等も含まれる。
100:基板、
110:半導体基板、
111:本体、
112:結合パット、
113:保護層、
114:第一開口部、
120:バンプ下の金属層、
121:留保待ち領域、
122:除去待ち部、
130:フォトレジスト層、
131:第二開口部、
140:銅層、
141:上面、
142:底面、
150:ニッケル層、
151:上部表面、
152:下部表面、
160:接合層、
200:ガラス基板、
210:接合点、
A:バンプ、
D:ニッケル層の厚さ、
D1:銅層の厚さ、
H:バンプのアニール後の硬度。

Claims (3)

  1. 所定のアニール後の硬度を有するバンプを有する基板であって、
    本体、少なくとも1つの結合パット、及び、保護層を有し、前記結合パットが前記本体に形成されており、前記保護層が前記本体を被覆しており少なくとも1つの第一開口部を有し、前記第一開口部が前記結合パットから露出している半導体基板と、
    前記結合パットに電気的に接続されているバンプ下の金属層と、
    銅層及びニッケル層で構成されており、前記銅層が前記バンプ下の金属層と前記ニッケル層との間に位置されており、前記銅層と前記バンプ下の金属層とが電気的に接続されており、前記ニッケル層が上部表面及び下部表面を有し、前記上部表面と前記下部表面との間の垂直距離を前記ニッケル層の厚さと定義し、前記ニッケル層の厚さが下記式1によりきめられており、Hがアニール後の硬度であり、アニール後の硬度の単位がHvであり、Dが前記ニッケル層の厚さであり、前記ニッケル層の厚さの単位がμmであるバンプとを、備えることを特徴とする基板。
    H=12.289D+96.674 式1
  2. 前記銅層は、上面及び底面を有し、
    前記上面と前記底面との間の垂直距離を前記銅層の厚さと定義し、
    前記銅層は、厚さが前記ニッケル層の厚さ以上であることを特徴とする請求項1記載の基板。
  3. 前記ニッケル層の前記上部表面に形成されている接合層を更に備えることを特徴とする請求項1記載の基板。
JP2014004811U 2014-09-09 2014-09-09 基板 Active JP3194419U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014004811U JP3194419U (ja) 2014-09-09 2014-09-09 基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014004811U JP3194419U (ja) 2014-09-09 2014-09-09 基板

Publications (1)

Publication Number Publication Date
JP3194419U true JP3194419U (ja) 2014-11-20

Family

ID=52145304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014004811U Active JP3194419U (ja) 2014-09-09 2014-09-09 基板

Country Status (1)

Country Link
JP (1) JP3194419U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110796948A (zh) * 2019-10-30 2020-02-14 维沃移动通信有限公司 显示模组、电子设备及显示模组加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110796948A (zh) * 2019-10-30 2020-02-14 维沃移动通信有限公司 显示模组、电子设备及显示模组加工方法

Similar Documents

Publication Publication Date Title
JP2016032090A (ja) 基板及びその製造方法
TW200849422A (en) Wafer structure and method for fabricating the same
JP6406975B2 (ja) 半導体素子および半導体装置
TW201330206A (zh) 高溫應用所用之銲錫凸塊/凸塊下金屬層結構
KR20070082998A (ko) 솔더 범프가 형성된 반도체 칩 및 제조 방법
JP2016225466A (ja) 半導体装置および半導体装置の製造方法
JP2003152014A (ja) 半導体装置の製造方法及び半導体装置
CN108461406B (zh) 衬底结构、半导体封装结构及其制造方法
JP2010114140A (ja) 半導体装置及びその製造方法
KR102210802B1 (ko) 반도체 장치 및 그 제조 방법
CN110707013A (zh) 一种电镀法制作大锡球方法
TWI419284B (zh) 晶片之凸塊結構及凸塊結構之製造方法
JP3194419U (ja) 基板
JP2019161003A (ja) 半導体装置及びその製造方法
JP2007048919A (ja) バンプの形成方法
TWM629323U (zh) 覆晶封裝結構
KR101418440B1 (ko) 반도체 패키지 및 그 제조방법
JP5501940B2 (ja) 回路板の製造方法
US9974166B2 (en) Circuit board and manufacturing method thereof
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
TWI608775B (zh) 焊墊及焊墊製作方法
JP6392140B2 (ja) 配線基板及び半導体パッケージ
JP6836615B2 (ja) 半導体装置および半導体装置の製造方法
TWI278948B (en) Wafer structure having bumps made of different material and fabricating method thereof
JP3178119U (ja) 半導体装置及びそれを利用した半導体パッケージ

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Ref document number: 3194419

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250