JP2020532113A - プラズマ処理および／または熱処理を使用して、酸化ハフニウムに基づく強誘電体材料の性能を向上させるための方法 - Google Patents

プラズマ処理および／または熱処理を使用して、酸化ハフニウムに基づく強誘電体材料の性能を向上させるための方法 Download PDF

Info

Publication number
JP2020532113A
JP2020532113A JP2020509491A JP2020509491A JP2020532113A JP 2020532113 A JP2020532113 A JP 2020532113A JP 2020509491 A JP2020509491 A JP 2020509491A JP 2020509491 A JP2020509491 A JP 2020509491A JP 2020532113 A JP2020532113 A JP 2020532113A
Authority
JP
Japan
Prior art keywords
hfo
layer
plasma treatment
substrate
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020509491A
Other languages
English (en)
Other versions
JP7194171B2 (ja
Inventor
ユン・ヒュンソク・アレクサンダー
ジュウ・ジョンウェイ
チェ・ファン・サン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2020532113A publication Critical patent/JP2020532113A/ja
Application granted granted Critical
Publication of JP7194171B2 publication Critical patent/JP7194171B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【解決手段】基板処理システムにおいて強誘電体酸化ハフニウム（ＨｆＯ2）を形成するための方法は、基板を基板処理システムの処理チャンバー内に配置すること、基板上にＨｆＯ2層を堆積させること、ＨｆＯ2層のプラズマ処理を実施すること、およびＨｆＯ2層をアニールして、強誘電体ハフニウムＨｆＯ2を形成することを含む。【選択図】図２

Description

［関連出願の相互参照］
本出願は、２０１８年８月２日に出願された、米国実用新案出願第１６／０５２，９６３号の優先権を主張するものであり、また、２０１７年１２月１日に出願された米国特許仮出願第６２／５９３，５３０号および２０１７年８月１８日に出願された米国特許仮出願第６２／５４７，３６０号の利益を主張するものである。上記に引用されている出願の開示は全体が、参照により本明細書に組み込まれる。
本開示は、基板を処理するための方法に関し、より具体的には、プラズマ処理および／または熱処理を使用して、酸化ハフニウムに基づく強誘電体材料を含むデバイスの性能を向上させるための方法に関する。
ここで提供される背景技術の説明は、本開示の状況を一般的に提示するためのものである。本発明者らの研究は、この背景技術にて、ならびにそうでなければ出願時の従来技術とみなされ得ない説明の態様にて説明されている範囲において、本開示に対する先行技術であるとは明示的にも黙示的にも認められない。
酸化ハフニウム（ＨｆＯ2）に基づく材料に強誘電性挙動が発見されたことにより、強誘電体メモリ（ＦｅＲＡＭ）に関する研究が盛んになった。ジルコン酸チタン酸鉛（ＰＺＴ）などの従来型強誘電体材料は、厚さが５０ナノメートル（ｎｍ）未満の場合、適切なスイッチングウィンドウを示さない。したがって、ＰＺＴは、５０ｎｍ未満である特徴サイズを有するデバイス（例えば５０ｎｍよりも薄い膜）には使用することができない。
ＨｆＯ2は、保磁力場が高いため、５ｎｍと薄い厚さまで優れた強誘電性スイッチングヒステリシスを示す。ＨｆＯ2は、３Ｄメモリ構造の良好な候補でもある。ＨｆＯ2は、ゲート誘電体としてＣＭＯＳ技術に広く使用されている。こうした応用では、ＨｆＯ2は、共形（conformal）原子層堆積法（ＡＬＤ）を使用して堆積される。したがって、ＨｆＯ2は、現行の３Ｄ ＮＡＮＤ集積スキームを使用した３Ｄ ＦｅＲＡＭへの集積に好適であり得る。
基板処理システムにおいて強誘電体酸化ハフニウム（ＨｆＯ2）を形成するための方法は、基板を基板処理システムの処理チャンバー内に配置すること、基板上にＨｆＯ2層を堆積させること、ＨｆＯ2層のプラズマ処理を実施すること、およびＨｆＯ2層をアニールして、強誘電体ハフニウムＨｆＯ2を形成することを含む。
他の特徴では、ＨｆＯ2層は、原子層堆積法（ＡＬＤ）を使用して堆積される。本方法は、ＨｆＯ2層をドープすることをさらに含む。ＨｆＯ2層のドーピングは、ケイ素、アルミニウム、イットリア、ランタン、およびジルコニウムの少なくとも１つでＨｆＯ2層をドープすることを含む。ＨｆＯ2層のドーピングは、０〜６０ｍｏｌ％のドーパント種でＨｆＯ2層をドープすることを含む。ＨｆＯ2層の堆積は、基板上にＨｆＯ2を堆積させるサイクルおよび堆積させたＨｆＯ2をドープするサイクルを交互に行うことを含む。ＨｆＯ2層の厚さは、６〜１２ｎｍである。ＨｆＯ2層の堆積およびＨｆＯ2層のプラズマ処理実施のサイクルを交互に行う。
他の特徴では、プラズマ処理の実施は、少なくとも１つのプラズマガス種を使用して、プラズマ処理を実施することを含む。少なくとも１つのプラズマガス種としては、分子窒素（Ｎ2）、アンモニア（ＮＨ3）、分子酸素（Ｏ2）、オゾン（Ｏ3）、アルゴン（Ａｒ）、ならびにアルゴンおよび分子水素（Ａｒ／Ｈ2）の少なくとも１つが挙げられる。プラズマ処理の実施は、分子窒素（Ｎ2）を用いてプラズマ処理を実施することを含み、Ｎ2を用いたプラズマ処理の実施は、ＨｆＯ2層の表面上にＨｆＯxＮyの形成を引き起こす。
他の特徴では、プラズマ処理の実施は、１５〜６０秒間にわたってプラズマ処理を実施することを含む。プラズマ処理の実施は、５００〜１２００ワットの高周波（ＲＦ）電力でプラズマ処理を実施することを含む。ＲＦ電力は、１〜１５ＭＨｚで提供される。ＨｆＯ2層のアニールは、５００〜１１００℃の温度でＨｆＯ2層をアニールすることを含む。ＨｆＯ2層のアニールは、８００〜１０００℃の温度でＨｆＯ2層をアニールすることを含む。アニールの前に、上部電極をＨｆＯ2層に堆積させる。上部電極は、窒化タンタル、窒化チタン、およびタングステンの少なくとも１つを含む。基板上へのＨｆＯ2層の堆積は、基板上に形成されている下部層および底部電極の１つにＨｆＯ2層を堆積させることを含む。
基板処理システムにおいて強誘電体酸化ハフニウム（ＨｆＯ2）を含む基板を処理するための方法は、絶縁体層を含む基板を基板処理システムの処理チャンバー内に配置すること、絶縁体層の熱処理およびプラズマ処理の少なくとも１つを実施すること、絶縁体層上にＨｆＯ2層を堆積させること、およびＨｆＯ2層をアニールして、強誘電体ハフニウムＨｆＯ2を形成することを含む。
他の特徴では、絶縁体層は、二酸化ケイ素（ＳｉＯ2）およびケイ素オキシ窒化物（ＳｉＯＮ）の１つを含む。熱処理およびプラズマ処理の少なくとも１つの実施は、熱処理およびプラズマ処理を連続して実施することを含む。熱処理およびプラズマ処理の少なくとも１つの実施は、基板の温度を１〜３０分間にわたって２００〜６００℃に上昇させることを含む。熱処理およびプラズマ処理の少なくとも１つの実施は、Ｎ2、Ｎ2／Ｈ2、ＮＨ3、Ｏ2、およびＯ３の少なくとも１つを処理チャンバーに提供することを含む。
他の特徴では、本方法は、ＨｆＯ2層のプラズマ処理を実施することをさらに含む。ＨｆＯ2層は、原子層堆積法（ＡＬＤ）を使用して堆積される。本方法は、ＨｆＯ2層をドープすることをさらに含む。
基板処理システムにおいて強誘電体酸化ハフニウム（ＨｆＯ2）を含む基板を処理するための方法は、絶縁体層を含む基板を基板処理システムの処理チャンバー内に配置すること、少なくとも１つの第１のＨｆＯ2層を絶縁体層上に堆積させること、少なくとも１つの第１のＨｆＯ2層の熱処理およびプラズマ処理の少なくとも１つを実施すること、少なくとも１つの第２のＨｆＯ2層を少なくとも１つの第１のＨｆＯ2層上に堆積させること、ならびに少なくとも１つの第２のＨｆＯ2層および少なくとも１つの第１のＨｆＯ2層をアニールして、強誘電体ハフニウムＨｆＯ2層を形成することを含む。
他の特徴では、絶縁体層は、二酸化ケイ素（ＳｉＯ2）およびケイ素オキシ窒化物（ＳｉＯＮ）の１つを含む。熱処理およびプラズマ処理の少なくとも１つの実施は、熱処理およびプラズマ処理を連続して実施することを含む。熱処理およびプラズマ処理の少なくとも１つの実施は、基板の温度を１〜３０分間にわたって２００〜６００℃に上昇させることを含む。熱処理およびプラズマ処理の少なくとも１つの実施は、Ｎ2、Ｎ2／Ｈ2、ＮＨ3、Ｏ2、およびＯ3の少なくとも１つを処理チャンバーに提供することを含む。
他の特徴では、少なくとも１つの第１のＨｆＯ2層は、少なくとも１つの第２のＨｆＯ2層を堆積させるために使用されるドーズ時間よりも長いドーズ時間に従って堆積される。本方法は、少なくとも１つの第１のＨｆＯ2層を堆積させる前に、絶縁体層の熱処理およびプラズマ処理の少なくとも１つを実施することをさらに含む。少なくとも１つの第１のＨｆＯ2層および少なくとも１つの第２のＨｆＯ2層は、原子層堆積法（ＡＬＤ）を使用して堆積される。
本開示が適用可能なさらなる分野は、詳細な説明、特許請求の範囲、および図面から明白になるだろう。詳細な説明および具体的な例は、例示のために過ぎないことが意図されており、本開示の範囲を限定することは意図されていない。
本開示は、詳細な説明および添付の図面から、より完全に理解されることになるだろう。
本開示による、窒化ＨｆＯ2を含む基板の側面断面視である。 本開示による、窒化ＨｆＯ2を含む基板の側面断面視である。
本開示による、ＨｆＯ2に基づく強磁性材料の漏洩電流を低減するための方法の一例のフローチャートである。
本開示による、ＨｆＯ2を堆積およびドープするための方法の一例のフローチャートである。
本開示による、ＨｆＯ2を堆積させ、任意選択でドープし、および窒化するための基板処理チャンバーの一例の機能ブロックダイアグラムである。
本開示による、金属層、強磁性体層、絶縁体層、および半導体層を含む積層体を含む基板の側面断面視である。
図５の基板において、ＨｆＯ2を堆積させ、任意選択でドープし、および窒化するための方法の一例のフローチャートである。
本開示による、基板の堆積、任意選択のドーピング、およびプラズマ処理のための別の方法の一例のフローチャートである。
本開示による、基板の堆積、任意選択のドーピング、およびプラズマ処理のための別の方法の一例のフローチャートである。
本開示による、基板の堆積、ドーピング、およびプラズマ処理のための方法の一例のフローチャートである。
プラズマ処理を実施するために変圧器結合プラズマを使用する基板処理システムの機能ブロックダイアグラムである。
本開示による、絶縁体層を前処理することを含む例示的プロセスの側面断面視である。 本開示による、絶縁体層を前処理することを含む例示的プロセスの側面断面視である。 本開示による、絶縁体層を前処理することを含む例示的プロセスの側面断面視である。 本開示による、絶縁体層を前処理することを含む例示的プロセスの側面断面視である。 本開示による、絶縁体層を前処理することを含む例示的プロセスの側面断面視である。 本開示による、絶縁体層を前処理することを含む例示的プロセスの側面断面視である。
本開示による、１つまたは複数のＨｆＯ2層を処理することを含む例示的プロセスの側面断面視である。 本開示による、１つまたは複数のＨｆＯ2層を処理することを含む例示的プロセスの側面断面視である。 本開示による、１つまたは複数のＨｆＯ2層を処理することを含む例示的プロセスの側面断面視である。 本開示による、１つまたは複数のＨｆＯ2層を処理することを含む例示的プロセスの側面断面視である。 本開示による、１つまたは複数のＨｆＯ2層を処理することを含む例示的プロセスの側面断面視である。 本開示による、１つまたは複数のＨｆＯ2層を処理することを含む例示的プロセスの側面断面視である。
本開示による、絶縁体層を前処理するためのおよび／または１つもしくは複数のＨｆＯ2層を処理するための方法の一例のフローチャートである。
図面において、参照番号は、類似のおよび／または同一の要素を特定するために再使用される場合がある。
しかしながら、ＨｆＯ2の熱安定性は、ＦｅＲＡＭ応用を商業化するための障害である。６００〜６５０℃の温度は、堆積させたままの非晶質ＨｆＯ2を強誘電体相へと結晶化させるのに十分な程度に高温であるが、多くの集積スキームは、少なくとも１０００℃のサーマルバジェットを必要とする。より高いプロセス温度は、漏洩電流および／またはデバイスの短絡を増加させることにより、ＨｆＯ2に基づくＦｅＲＡＭを劣化させる。
高温アニール後の漏洩の原因としては、上部電極／ＨｆＯ2界面における欠陥発生が挙げられる。漏洩電流の別の原因は、ＨｆＯ2の膜亀裂が挙げられる。ＨｆＯ2が亀裂すると、上部および底部電極（典型的にはＴｉＮ）からの原子が、ＨｆＯ2へと自由に拡散することができ、それにより最終的にはデバイスの故障が引き起こされる。
本開示による方法は、ＨｆＯ2に基づく強誘電体材料の漏洩電流を低減する。下記にさらに記載されている他のステップに加えて、本開示による方法は、ドープまたは非ドープＨｆＯ2を下部層上に堆積させること、および分子窒素（Ｎ2）、アンモニア（ＮＨ3）、分子酸素（Ｏ2）、オゾン（Ｏ3）、アルゴン（Ａｒ）、ならびに／またはアルゴンおよび分子水素（Ａｒ／Ｈ2）プラズマを使用してＨｆＯ2膜のプラズマ処理を実施することを含む。その後、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、イリジウム（Ｉｒ）、またはタングステン（Ｗ）などの上部電極を、処理したＨｆＯ2膜上に堆積させる。基板を、５００℃から１１００℃までの範囲の所定温度での急速熱アニールを使用してアニールする。同様の手法を、金属、強磁性体、絶縁体、および半導体（ＭＦＩＳ）層を含む積層体に使用することができる。
プラズマ処理を使用して、ＨｆＯ2に基づく強誘電体材料の熱安定性を向上させる。プラズマ処理はＨｆＯ2膜を高密度化し、それによりその後の高温アニール中の収縮（容積減少）および亀裂が少なくなる。図２、３、および６では、プラズマ処理は、窒化を含む。図７〜９には、Ａｒ、Ａｒ／Ｈ2、Ｏ2、Ｏ3、および／またはＮＨ3を使用する他のプラズマ処理が開示されている。
例えば、Ｎ2プラズマの使用は、ＨｆＯ2の表面にＨｆＯxＮyを形成する。ＨｆＯ2表面の窒化は、その後の処理ステップでの上部電極／ＨｆＯ2界面における欠陥の発生を低減し、それにより漏洩電流が軽減される。
他の例では、ＨｆＯ2のＡＬＤサイクル前におよび／またはサイクル間にプラズマおよび／または熱処理プロセスにより基板を前処理することにより、漏洩がさらに低減され、デバイスのメモリウィンドウの幅が広がる。
ここで図１Ａおよび１Ｂを参照すると、本開示による、酸化ハフニウム（ＨｆＯ2）に基づく強誘電体材料を含むデバイスの一例が示されている。図１Ａでは、基板１０は、１つまたは複数の下部層１２、および下部層１２に配置された底部電極１４を含む。一部の例では、底部電極１４は、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、イリジウム（Ｉｒ）、またはタングステン（Ｗ）を含むが、他の電極材料を使用することができる。一部の例では、底部電極１４は、原子層堆積法（ＡＬＤ）、化学蒸着法（ＣＶＤ）、または物理蒸着法（ＰＶＤ）を使用して堆積される。
ＨｆＯ2層１６を堆積させる。一部の例では、堆積されたＨｆＯ2層１６は、５ｎｍから１２ｎｍまでの範囲の厚さを有する。一部の例では、ＨｆＯ2層１６を、ケイ素（Ｓｉ）、アルミニウム（Ａｌ）、イットリウム（Ｙｔ）、ジルコニウム（Ｚｒ）、および／またはランタン（Ｌａ）からなる群から選択されるドーパント種を使用してドープする。一部の例では、ＨｆＯ2層１６は、原子層堆積法（ＡＬＤ）を使用して堆積させるが、他のプロセスを使用することができる。例えば、熱ＡＬＤまたはプラズマＡＬＤを使用することができる。一部の例では、ＨｆＯ2層１６をドープしない。他の例では、選択されたドーパント種の０ｍｏｌ％超から６０ｍｏｌ％以下までの所定のドーピングレベルでＨｆＯ2層１６をドープする。一部の例では、選択されたドーパント種の３ｍｏｌ％から５ｍｏｌ％までの所定のドーピングレベルでＨｆＯ2層１６をドープする。
一部の例では、Ｔ回のＡＬＤスーパーサイクルを実施して、ドープＨｆＯ2層を堆積させ、Ｔは１よりも大きな整数である。各ＡＬＤスーパーサイクルは、Ｎ回のＡＬＤ ＨｆＯ2サイクル、およびドーパント種のＭ回のＡＬＤサイクルを含み、Ｔ、Ｎ、およびＭは、０よりも大きな整数である。スーパーサイクルの各々内のＮ回のＡＬＤ ＨｆＯ2サイクルおよびドーパント種のＭ回のＡＬＤサイクルは、任意の順序で実施することができる。一部の例では、プラズマ処理は、Ｔ回のスーパーサイクルの２つもしくは複数の間に、および／またはＴ回のスーパーサイクル後に実施される。
ＨｆＯ2層１６のプラズマ処理を実施する。例えば、窒素ガス種を含むプラズマによりＨｆＯ2層１６を窒化する。例えば、分子窒素（Ｎ2）ガスを使用してもよい。一部の例では、１５秒から６０秒までの範囲の所定期間中に窒化を実施する。一部の例では、ＲＦ電力は、１００Ｗから１５ｋＷまでの範囲であってもよい。一部の例では、プラズマ電力は、５００Ｗから１２００Ｗまでの範囲である。一部の例では、ＲＦ周波数は、１ＭＨｚから１５ＭＨｚまでの範囲であってもよい。一部の例では、ＲＦ周波数は、２．０ＭＨｚおよび／または１３．５６ＭＨｚである。
窒化後、上部電極１８をＨｆＯ2層１６上に堆積させる。一部の例では、上部電極１８は、ＴｉＮ、ＴａＮ、Ｉｒ、またはＷを含むが、他の電極材料を使用することができる。一部の例では、上部電極１８は、原子層堆積法（ＡＬＤ）、化学蒸着法（ＣＶＤ）、または物理蒸着法（ＰＶＤ）を使用して堆積させる。
上部電極１８を堆積させた後、５００℃から１１００℃までの範囲の所定温度で基板１０をアニールする。他の例では、アニール温度は、８００℃から１０００℃までの範囲である。アニール後、上部電極１８をパターン化する。例えば、マスク２０を使用してもよい。ウェットエッチングまたはドライエッチングを使用して上部電極をエッチングする。一部の例では、任意選択で、マスク２０をエッチング後に除去する。他の例では、マスクを除去しない。
図１Ｂには、デバイスの具体的な例が示されている。基板３０は、ケイ素（Ｓｉ）層３２を含む。ＴｉＮ製の底部電極３４をＳｉ層３２上に配置する。ＳｉドープＨｆＯ2層３６を底部電極３４上に堆積させる。ＳｉドープＨｆＯ2層３６を、本明細書に記載のプラズマ処理の１つを使用して処理し、その後ＴｉＮ製の上部電極３８をＳｉドープＨｆＯ2層３６上に堆積させる。基板３０を所定温度でアニールする。上部電極３８を、白金（Ｐｔ）などの不活性金属層４０を使用してパターン化し、ウエットまたはドライエッチングを使用してエッチングする。
ここで図２を参照すると、方法６０は、基板を準備することを含む。６４では、底部電極層（ＴｉＮ、ＴａＮ、Ｉｒ、またはＷを含む）を基板上に堆積させる。６６では、ドープまたは非ドープＨｆＯ2層を底部電極層上に堆積させる。６８では、プラズマおよび窒素種を使用してＨｆＯ2層を窒化する。７２では、上部電極層（ＴｉＮ、ＴａＮ、Ｉｒ、またはＷを含む）を、窒化されたＨｆＯ2層上に堆積させる。７４では、５００℃から１１００℃までの範囲の所定温度への急速熱アニールを使用して、基板を処理する。一部の例では、上部電極を、７８にてパターン化し、８２にてエッチングする。
ここで図３を参照すると、Ｔ回のＡＬＤスーパーサイクルを使用してドープＨｆＯ2層を堆積させるための方法９０が示されている。９２では、Ｎ回のＡＬＤ ＨｆＯ2サイクルを実施し、ドーパント種のＭ回のＡＬＤサイクルを実施する（Ｔ、Ｎ、およびＭは、０よりも大きな整数である）。理解し得ることだが、Ｎ回のＡＬＤ ＨｆＯ2サイクルおよびドーパント種のＭ回のＡＬＤサイクルは、所与のスーパーサイクル中に任意の順序で実施することができる。９６では、本方法は、追加のスーパーサイクルを実施する必要がある場合には９２へと戻るか、またはＴ回のスーパーサイクルが完了した場合には終了する。
ここで図４を参照すると、原子層堆積法（ＡＬＤ）を使用してＨｆＯ2層を堆積させ、任意選択でドープし、ＨｆＯ2層を窒化するための例示的な基板処理システム１００が示されている。ＨｆＯ2層の堆積およびドーピングならびにその後の窒化は、この例では同じ処理チャンバーで実施されているが、個別の処理チャンバーを使用することができる。例えば、窒化は、変圧器結合プラズマ（transformer coupled plasma）（ＴＣＰ）チャンバー（例えば、図１０に示されているように）、プラズマ化学蒸着（ＰＥＣＶＤ）チャンバー、高圧ＣＶＤ（ＨＰＣＶＤ）チャンバー、および／または遠隔プラズマ源を使用するチャンバーで実施することもできる。
基板処理システム１００は、基板処理チャンバー１００の他の構成要素を取り囲み、ＲＦプラズマを含有する処理チャンバー１０２を含む。基板処理チャンバー１００は、上方電極１０４および静電チャック（ＥＳＣ）１０６などの基板支持体を含む。作動中、基板１０８はＥＳＣ１０６上に配置される。
例示のために過ぎないが、上方電極１０４は、プロセスガスを導入および分配するシャワーヘッド１０９を含んでいてもよい。シャワーヘッド１０９は、処理チャンバーの上部表面に接続される１つの端部を含む軸部分を含んでいてもよい。底部部分は、一般に円柱状であり、処理チャンバーの上部表面から離間されている位置の軸部分の反対側の端部から放射状外側に伸長する。シャワーヘッドの底部部分の基板側表面またはフェイスプレートは、プロセスガスまたはパージガスが通過して流れる複数の穴を含む。あるいは、上方電極１０４は、導電性プレートを含んでいてもよく、プロセスガスは、別の様式で導入してもよい。
ＥＳＣ１０６は、下方電極として作動する導電性底部プレート１１０を含む。底部プレート１１０は、加熱プレート１１２を支持し、加熱プレート１１２は、セラミック多区画加熱プレートに相当してもよい。耐熱層１１４が、加熱プレート１１２と底部プレート１１０との間に配置されていてもよい。底部プレート１１０は、底部プレート１１０を通して冷却剤を流すための１つまたは複数の冷却剤チャネル１１６を含んでいてもよい。
ＲＦ発生システム１２０は、ＲＦ電圧を発生させ、上方電極１０４および下方電極（例えばＥＳＣ１０６の底部プレート１１０）の１つに出力する。上方電極１０４および底部プレート１１０の他方は、アース付きＤＣ、アース付きＡＣ、または未接続であってもよい。例示のために過ぎないが、ＲＦ発生システム１２０は、マッチングおよび配電ネットワーク１２４により、上方電極１０４または底部プレート１１０へと給送されるＲＦ電圧を発生させるＲＦ電圧発生器１２２を含んでいてもよい。他の例では、プラズマは、電磁誘導でまたは遠隔的に発生させてもよい。
ガス搬送システム１３０は、１つまたは複数のガス供給源１３２−１、１３２−２、．．．および１３２−Ｎ（総称してガス供給源１３２）を含み、Ｎはゼロよりも大きな整数である。ガス供給源は、１つまたは複数の堆積前駆体およびそれらの混合物を供給する。ガス前駆体は、ＨｆＯ2層および／または他の層の前駆体ガスを含んでいてもよい。また、ガス供給源は、パージガス、ならびにプラズマ窒化のための窒素種および／または他のプラズマ処理用の他のガス種（Ａｒ、Ａｒ／Ｈ2、ＮＨ3、Ｏ2、Ｏ3など）を含むガスを供給してもよい。また、気化前駆体を使用してもよい。ガス供給源１３２は、バルブ１３４−１、１３４−２、および１３４−Ｎ（総称してバルブ１３４）、ならびにマスフローコントローラ１３６−１、１３６−２、および１３６−Ｎ（総称してマスフローコントローラ１３６）によりマニフォールド１３８に接続されている。マニフォールド１３８の出力は、処理チャンバー１０２へと給送される。例示のために過ぎないが、マニフォールド１３８の出力は、シャワーヘッド１０９へと給送される。一部の例では、任意選択のオゾン発生器１４０が、マスフローコントローラ１３６とマニフォールド１３８との間に提供されていてもよい。一部の例では、基板処理システム１００は、液体前駆体搬送システム１４１を含んでいてもよい。液体前駆体搬送システム１４１は、図示されるようにガス搬送システム１３０内に組み込まれていてもよく、またはガス搬送システム１３０の外部にあってもよい。液体前駆体搬送システム１４１は、バブラー、直接液体注入、蒸気吸引などにより、室温で液体および／または固体である前駆体を提供するように構成されている。
温度コントローラ１４２が、加熱プレート１１２に配置された複数の熱制御要素（ＴＣＥ）１４４に接続されていてもよい。例えば、ＴＣＥ１４４としては、これらに限定されないが、図２Ａおよび２Ｂにより詳細に記載されているような、多区画加熱プレートの各区画に対応するそれぞれのマイクロＴＣＥおよび／または多区画加熱プレートの複数の区画にわたって設置されているマイクロＴＣＥのアレイが挙げられてもよい。温度コントローラ１４２を使用して、複数のＴＣＥ１４４を制御し、ＥＳＣ１０６および基板１０８の温度を制御してもよい。
温度コントローラ１４２は、冷却剤アッセンブリ１４６と通信して、チャネル１１６を通る冷却剤流動を制御してもよい。例えば、冷却剤アッセンブリ１４６は、冷却剤ポンプおよびレザバーを含んでいてもよい。温度コントローラ１４２は、冷却剤アッセンブリ１４６を操作して、冷却剤を選択的にチャネル１１６に流し、ＥＳＣ１０６を冷却する。
バルブ１５０およびポンプ１５２を使用して、反応物を処理チャンバー１０２から排出してもよい。システムコントローラ１６０を使用して、基板処理システム１００の構成要素を制御してもよい。ロボット１７０を使用して、基板をＥＳＣ１０６上に搬送し、基板をＥＳＣ１０６から取り除いてもよい。例えば、ロボット１７０は、ＥＳＣ１０６とロードロック１７２との間の基板の移送を行ってもよい。温度コントローラ１４２は、個別のコントローラとして示されているが、システムコントローラ１６０内に実装されていてもよい。温度コントローラ１４２は、本開示の原理によるＥＳＣ１０６の温度を評価するための１つまたは複数のモデルを実装するようにさらに構成されていてもよい。
一般に、より多くの窒素が高プラズマ電力でＨｆＯ2表面に組み込まれると、それに伴って膜亀裂がより少なくなる。しかしながら、漏洩電流は、組み込まれた窒素の量に厳密には従わない場合がある。例えば、１０００Ｗのプラズマにより処理された１つの試料は、わずか５００Ｗにより処理された別の試料よりも漏洩が大きい場合がある。また、より高いプラズマ電力は、ＨｆＯ2膜構造を破損する場合があり、それにより引いては漏洩電流が増加する。加えて、ＨｆＮは強誘電性ではないため、プラズマ窒化プロセスは、残留分極（Ｐｒ）を減少させる場合がある。
逆に、５００Ｗでのプラズマ時間を延長すると、１０００℃／１秒アニール後に漏洩電流が低減されるが、１５秒間では、漏洩電流の軽減が十分ではない場合がある。例えば、ＨｆＯ2は、典型的には６０秒間のプラズマ後に過剰窒化され、漏洩電流は１０-8Aと低い。しかしながら、プラズマ時間が６０秒間よりも長い場合、ＨｆＯ2の強誘電性特性は著しく劣化する場合がある（例えば、Ｐｒ＝７μＣ／ｃｍ2）。
ここで図５を参照すると、ＨｆＯ2の窒化および任意選択のドーピングは、金属、強磁性体、絶縁体、および半導体（ＭＦＩＳ）層を含む積層体にも使用することができる。基板２００は、１つまたは複数の拡散領域２１４を含んでいてもよい半導体層２１０などの１つまたは複数の下部層を含む。絶縁体層２２０を、半導体層２１０上に堆積させる。一部の例では、絶縁体層２２０は、二酸化ケイ素（ＳｉＯ2）または窒化シリコン（ＳｉＮ）を含む。ドープまたは非ドープＨｆＯ2層２２４（上記に記載のような）を含む強磁性体層を、絶縁体層２２０上に堆積させる。ドープまたは非ドープＨｆＯ2層２２４を、選択されたプラズマ処理を使用して処理する。金属層２２８を、ドープまたは非ドープＨｆＯ2層２２４上に堆積させる。一部の例では、金属層２２８は、ＴｉＮ、ＴａＮ、Ｉｒ、またはＷを含む。金属層２２８を堆積させた後、５００℃から１１００℃までの範囲の温度で急速熱アニールを使用して基板をアニールする。
ここで図６を参照すると、図５の積層体において、ＨｆＯ2を堆積させ、任意選択でドープし、および窒化するための方法２５０が示されている。２５２では、半導体基板を準備する。２５４では、絶縁体層を半導体基板上に堆積させる。一部の例では、絶縁体層は、二酸化ケイ素（ＳｉＯ2）または窒化シリコン（ＳｉＮ）を含む。２５６では、ドープまたは非ドープＨｆＯ2層を絶縁体層上に堆積させる。２６８では、窒素種を含むプラズマを使用してＨｆＯ2層を窒化する。２７２では、金属層をＨｆＯ2層上に堆積させる。一部の例では、金属層は、ＴｉＮ、ＴａＮ、Ｉｒ、またはＷを含む。２７４では、基板に対して、５００℃から１１００℃までの範囲の温度で急速熱アニールを実施する。一部の例では、金属層を、２７８にてパターン化し、２８２にてエッチングする。
一部の例では、絶縁体層、ドープまたは非ドープＨｆＯ2層、および窒化は、同じ処理チャンバーで、または異なる処理チャンバーを使用して実施される。絶縁体層、ドープもしくは非ドープＨｆＯ2層、および／または金属層は、上記に記載のプロセスのいずれかを使用して堆積させることができる。
ここで図７を参照すると、基板のプラズマ処理中に他のガス種を使用して、漏洩電流を低減することができる。より詳しくは、アンモニア（ＮＨ3）、分子酸素（Ｏ2）、アルゴン（Ａｒ）、またはアルゴンおよび分子水素の混合物（Ａｒ／Ｈ2）を含むガス種を使用することができる。図７では、方法３３０は、基板を準備することを含む。３３２では、底部電極層（ＴｉＮ、ＴａＮ、Ｉｒ、またはＷを含む）を基板上に堆積させる。３３６では、ドープまたは非ドープＨｆＯ2層を底部電極層上に堆積させる。３３８では、Ｎ2、ＮＨ3、Ｏ2、Ｏ3、Ａｒ、および／またはＡｒ／Ｈ2からなる群から選択されるプラズマガス種によるプラズマを使用して、ＨｆＯ2層を処理する。３４０では、上部電極層（ＴｉＮ、ＴａＮ、Ｉｒ、またはＷを含む）を、窒化されたＨｆＯ2層上に堆積させる。３４２では、５００℃から１１００℃までの範囲の温度への急速熱アニールを使用して、基板を処理する。上部電極を、３４４にてパターン化し、３４６にてエッチングする。
ここで図８を参照すると、図５の積層体において、ＨｆＯ2を堆積させ、任意選択でドーピングし、およびプラズマ処理をするための方法３５０が示されている。３５２では、半導体基板を準備する。３５４では、絶縁体層を、半導体基板上に堆積させる。一部の例では、絶縁体層は、二酸化ケイ素（ＳｉＯ２）または窒化シリコン（ＳｉＮ）を含む。３５６では、ドープまたは非ドープＨｆＯ2層を絶縁体層上に堆積させる。３５８では、Ｎ2、ＮＨ3、Ａｒ、Ｏ2、および／またはＡｒ／Ｈ2からなる群から選択されるプラズマガス種によるプラズマを使用して、ＨｆＯ2層を処理する。３６０では、金属層をＨｆＯ2層上に堆積させる。一部の例では、金属層は、ＴｉＮ、ＴａＮ、Ｉｒ、またはＷを含む。３６２では、基板に対して、５００℃から１１００℃までの範囲の温度で急速熱アニールを実施する。一部の例では、金属層を、３６４にてパターン化し、３６６にてエッチングする。
一部の例では、絶縁体層、ドープまたは非ドープＨｆＯ2層、およびプラズマ処理は、同じ処理チャンバーで、または異なる処理チャンバーを使用して実施される。絶縁体層、ドープもしくは非ドープＨｆＯ2層、および／または金属層は、上記に記載のプロセスのいずれかを使用して堆積させることができる。
ここで図９を参照すると、その間にプラズマ処理が行われるＴ回のＡＬＤスーパーサイクルを使用して、ドープＨｆＯ2層を堆積させるための方法４００が示されている。４０２では、Ｎ回のＡＬＤ ＨｆＯ2サイクルを実施し、ドーパント種のＭ回のＡＬＤサイクルを実施し、Ｔ、Ｎ、およびＭは、０よりも大きな整数である。理解し得ることだが、Ｎ回のＡＬＤ ＨｆＯ2サイクルおよびドーパント種のＭ回のＡＬＤサイクルは、所与のスーパーサイクル中に任意の順序で実施することができる。４０４では、Ｎ2、ＮＨ3、Ａｒ、Ｏ2、Ｏ3、および／またはＡｒ／Ｈ2からなる群から選択されるプラズマガス種によるプラズマを使用して、ＨｆＯ2層を処理する。４０６では、本方法は、追加のスーパーサイクルを実施する必要がある場合には４０２へと戻るか、またはＴ回のスーパーサイクルが完了した場合には終了する。
ここで図１０を参照すると、本開示による、ＴＣＰプラズマ処理を実施するための基板処理システム５１０の一例が示されている。基板処理システム５１０は、コイル駆動回路５１１を含む。一部の例では、コイル駆動回路５１１は、ＲＦ発生源５１２および同調回路５１３を含む。同調回路５１３は、１つまたは複数の誘導コイル１６に直接接続されていてもよい。あるいは、同調回路５１３は、任意選択の反転回路５１５により、コイル５１６の１つまたは複数に接続されていてもよい。同調回路５１３は、ＲＦ発生源５１２の出力を、所望の周波数および／または所望の位相に同調させ、コイル５１６のインピーダンスと一致させ、ＴＣＰコイル５１６間に電力を分割する。反転回路５１５は、ＴＣＰコイル５１６の１つまたは複数を流れる電流の極性を選択的に切り替えるために使用される。反転回路５１５の例は、Ｓａｔｏらによる「Ｓｙｓｔｅｍｓ Ａｎｄ Ｍｅｔｈｏｄｓ Ｆｏｒ Ｒｅｖｅｒｓｉｎｇ ＲＦ Ｃｕｒｒｅｎｔ Ｐｏｌａｒｉｔｙ Ａｔ Ｏｎｅ Ｏｕｔｐｕｔ Ｏｆ Ａ Ｍｕｌｔｉｐｌｅ Ｏｕｔｐｕｔ ＲＦ Ｍａｔｃｈｉｎｇ Ｎｅｔｗｏｒｋ」という題名の２０１５年３月３０日に出願された同一出願人による米国特許出願第１４／６７３，１７４号明細書に図示および記載されている。
一部の例では、ＴＣＰコイル５１６と誘電体窓５２４との間には、誘電体窓の温度を高温および／または低温空気流動で制御するために、プレナム５２０が配置されていてもよい。誘電体窓５２４は、処理チャンバー５２８の１つの側面に沿って配置される。処理チャンバー５２８は、基板支持体（または台座）５３２をさらに含む。基板支持体５３２は、静電チャック（ＥＳＣ）、または機械的チャック、または他のタイプのチャックを含んでいてもよい。プロセスガスを処理チャンバー５２８に供給し、処理チャンバー５２８内部でプラズマ５４０を発生させる。プラズマ５４０は、基板５３４の露出表面をエッチングする。ＲＦ発生源５５０およびバイアスマッチング回路５５２を使用して、作動中に基板支持体５３２にバイアスをかけ、イオンエネルギーを制御してもよい。
ガス搬送システム５５６を使用して、プロセスガス混合物を処理チャンバー５２８へと供給してもよい。ガス搬送システム５５６は、プロセスおよび不活性ガス供給源５５７、バルブおよびマスフローコントローラなどのガス計量システム５５８、ならびにマニフォールド５５９を含んでいてもよい。ガス搬送システム５６０を使用して、ガス５６２をバルブ５６１を介してプレナム５２０へと搬送してもよい。ガスは、ＴＣＰコイル５１６および誘電体窓５２４を冷却するために使用される冷却気体（空気）を含んでいてもよい。加熱器／冷却器５６４を使用して、基板支持体５３２を所定温度に加熱／冷却してもよい。排気システム５６５は、パージまたは排出により処理チャンバー５２８から反応物を除去するためのバルブ５６６およびポンプ５６７を含む。
コントローラ５５４を使用して、エッチングプロセスを制御してもよい。コントローラ５５４は、システムパラメータをモニターし、ガス混合物の搬送、プラズマのストライキング、維持、および消去、反応物の除去、ならびに冷却気体の供給などを制御する。加えて、下記で詳細に記載されるように、コントローラ５５４は、コイル駆動回路５１１、ＲＦ発生源５５０、およびバイアスマッチング回路５５２などの種々の態様を制御してもよい。
実施例
ＴＣＰチャンバーでのＨｆＯ2のプラズマ処理を、４．２ｍｏｌ％のＳｉドーピングで試験した。堆積させたままのＨｆＯ2は、１０００℃／１秒のアニール後に１０-7Ａの漏洩電流を示した。Ｎ2プラズマによる処理は、同じ１０００℃／１秒のアニールを使用しても漏洩電流を１０-8Ａへと１桁減少させた。ＮＨ3、Ａｒ、およびＡｒ／Ｈ2ガス種を使用した他のプラズマ処理も試験した。ＮＨ3およびＡｒ／Ｈ2プラズマ処理は、１０００℃／１秒のアニール後に漏洩電流を２分の1に減少させた。より低いアニール温度（例えば、８００℃）では、プラズマ処理（Ｎ2、ＮＨ3、Ａｒ、およびＡｒ／Ｈ2）はすべて、プラズマ処理を行わない試料と比較して漏洩電流を改善させた。プラズマ窒化は、強誘電体ＨｆＯ2の残留分極（Ｐｒ）をわずかに低下させた。しかしながら、Ｐｒ値（１５〜１７μＣ／ｃｍ2）は、目的仕様である１５μＣ／ｃｍ2を依然として満たす。ＮＨ3およびＡｒ／Ｈ2プラズマでも同じ結果が達成される。
また、より高いドーピング（例えば、ＨｆＯ2中５．７ｍｏｌ％のＳｉ）による試料を同じプラズマ処理で研究した。より高いドーピング濃度は、初期サイクルでのウェイクアップ効果のため最適ではない。Ｎ2プラズマは、５．７ｍｏｌ％のＳｉを有するＨｆＯ2での漏洩電流を改善したが、ＮＨ3、Ａｒ、およびＡｒ／Ｈ2プラズマは、漏洩電流を増加させた。ＡｒおよびＡｒ／Ｈ2プラズマで処理した試料は、わずか１０００回のスイッチサイクルで故障する。
上部電極堆積前のＨｆＯ2のプラズマ処理は、ＨｆＯ2表面の欠陥を軽減するが、バルクＨｆＯ2膜の欠陥は、別の漏洩電流の原因になる場合がある。したがって、本明細書に記載の方法の一部では、ＨｆＯ2堆積のスーパーサイクル間にプラズマ処理を用いて、膜内の欠陥をさらに軽減する。例えば、８ｎｍのＨｆＯ2後の単一回プラズマ処理ではなく、１、２、または４ｎｍ毎のＨｆＯ2堆積後に、基板をプラズマ処理に曝す。
Ｎ2プラズマに加えて、Ａｒ／Ｈ2およびＮＨ3プラズマも、１０００℃のアニール後、ＨｆＯ2での漏洩電流を減少させる。Ｎ2プラズマは、漏洩電流改善に最も効果的な環境である。ＨｆＯ2堆積およびプラズマ処理のスーパーサイクルは、強誘電体材料での漏洩電流をさらに減少させる能力を有する。他の例では、プラズマのタイプは、容量結合プラズマ（ＣＣＰ）、下流もしくは遠隔プラズマ、またはマイクロ波プラズマに変えることができる。
基板の前処理および／またはＨｆＯ2層の処理
他の例では、ＨｆＯ2のＡＬＤのサイクル前におよび／またはサイクル間にプラズマおよび／または熱処理プロセスにより基板を前処理することにより、漏洩がさらに低減され、デバイスのメモリウィンドウの幅が広がる。例えば、強誘電体電界効果トランジスター（ＦｅＦＥＴ）では、強誘電体ＨｆＯ2を、Ｓｉ基板上に形成される金属層（例えば、上部電極）と誘電体層（例えば、絶縁体／界面層）との間に配置して、ＭＦＩＳ膜積層構造を形成する。絶縁体層は、ＭＦＩＳ膜積層体の性能特性にとって重要である。強誘電体材料での電荷反転は、フラットバンド電圧をシフトさせ、Ｃ−Ｖ曲線でのヒステリシスを引き起こし、トランジスターの閾値電圧（Ｖｔｈ）をシフトさせる。絶縁体層および／または絶縁体層と強誘電体材料との界面における欠陥は、電荷注入を引き起こす場合があり、それによりフラットバンド電圧がシフトし、強誘電体材料のＣ−Ｖヒステリシスに対して反対方向にＣ−Ｖヒステリシスが引き起こされる（Ｃ−Ｖヒステリシスの打ち消しが引き起こされる）。したがって、強誘電体材料の性能を向上させるには、絶縁体層および／または絶縁体層と強誘電体材料との界面における欠陥を最小限に抑えることが望ましい。
下記に記載されるようなプラズマ処理および／または熱処理による基板の前処理は、下記により詳細に記載されるように、絶縁体層および／または絶縁体層と強誘電体材料との界面における欠陥を低減して、漏洩を低減させ、デバイスのメモリウィンドウの幅を広げる。前処理方法としては、熱処理、プラズマ処理、ならびに／または熱処理およびプラズマ処理の連続が挙げられる。処理のガス環境としては、Ｎ2、Ｎ2／Ｈ2、ＮＨ3、Ｏ2、および／またはＯ3が挙げられてもよい。基板は、ＡＬＤ処理チャンバーで、またはＡＬＤ処理チャンバーへと移送する前に別のチャンバーで前処理してもよい。一部の例では、絶縁体層の表面に対してＨｆＯ2（例えば、０．１〜２．０ｎｍのＨｆＯ2）の１つまたは複数のＡＬＤサイクルを実施した後で、前処理プロセスを実施してもよい。他の例では、ＡＬＤを実施する前におよびＡＬＤの１つまたは複数のサイクルの後に、基板に対して前処理プロセスを実施してもよい。処理プロセスを実施する前の１つまたは複数のＡＬＤサイクルの堆積条件は、その後のＡＬＤサイクルの堆積条件と異なっていてもよい。例えば、処理プロセスを実施する前の１つまたは複数のＡＬＤサイクルのオゾンドーズ時間は、その後のサイクルのオゾンドーズ時間よりも長くてもよい。
ここで図１１Ａ、１１Ｂ、１１Ｃ、１１Ｄ、１１Ｅ、および１１Ｆを参照すると、（ＨｆＯ2）に基づく強誘電体材料をデバイス６００に形成するための例示的プロセスが示されている。図１１Ａでは、デバイス６００は、基板（例えば、１つまたは複数の下部層）６０４、および下部層６０４上に配置されている界面／絶縁体層６０８（以下、絶縁体層と呼ぶ）を含む。例えば、下部層６０４は、ケイ素（Ｓｉ）を含む。一部の例では、絶縁体層６０８は、二酸化ケイ素（ＳｉＯ2）またはケイ素オキシ窒化物（ＳｉＯＮ）誘電体を含む。一部の例では、絶縁体層６０８は、原子層堆積法（ＡＬＤ）、化学蒸着法（ＣＶＤ）、または物理蒸着法（ＰＶＤ）を使用して堆積される。他の例では、絶縁体層６０８は、Ｓｉの熱酸化により形成してもよい。例えば、ＳｉＯＮ、ＳｉＯ2のプラズマ窒化などを形成するために、窒素種（例えば、Ｎ2ＯまたはＮ2）を有する酸素環境下でＳｉの熱酸化をさせることにより絶縁体層６０８を形成してもよい。絶縁体層６０８は、その後のステップを実施するために使用されるチャンバーとは異なる処理チャンバーで堆積させてもよい。
図１１Ｂに示されているように、絶縁体層６０８の前処理を実施する。前処理は、絶縁体層６０８の堆積と同じまたは異なる処理チャンバーで実施してもよい。前処理は、熱処理、プラズマ処理、ならびに／または熱処理およびプラズマ処理の連続（例えば、熱処理ステップを行った後にプラズマ処理ステップを行う）を含んでいてもよい。前処理は、絶縁体層６０８の表面から欠陥（例えば、未結合炭化水素夾雑物）を除去する。例えば、空気への曝露は、絶縁体層６０８の表面上への炭化水素の吸収を引き起こす場合がある。前処理は、炭化水素夾雑物と処理チャンバー内のガスとの結合を促進する。その後、接合した炭化水素を処理チャンバーから除去（例えば、パージ）してもよい。
熱処理は、プロセスガスを処理チャンバー内へと流しつつ、基板の温度を上昇させる（例えば、温度コントローラ１４２を使用して）ことを含んでいてもよい。例えば、基板を、１分間から最大で３０分間、２００から６００℃までの温度に上昇させてもよい。一部の例では、基板を、３００から４００℃までの温度に上昇させる。プロセスガスとしては、Ｎ2、Ｎ2／Ｈ2、ＮＨ3、Ｏ2、および／またはＯ3が挙げられてもよい。温度が高いと、炭化水素夾雑物とプロセスガスとの結合が促進される。
プラズマ処理は、プロセスガス（Ｎ2、Ｎ2／Ｈ2、ＮＨ3、Ｏ2、Ｏ3など）を流すこと、および処理チャンバー内でプラズマをストライキングさせることを含んでいてもよい。プラズマ処理は、基板の温度を上昇させて実施してもよいが、熱処理よりも著しく低い温度で（例えば５０℃で）実施してもよい。したがって、プラズマ処理は、より高い熱処理温度を使用せずに、炭化水素夾雑物とプロセスガスとの結合を促進する。プラズマ処理は、１分間から最大で３０分間実施してもよい。
図１１Ｃに示されているように、ＨｆＯ2層６１２を絶縁体層６０８上に堆積させ、上部電極６１６をＨｆＯ2層６１２上に堆積させる。一部の例では、堆積されたＨｆＯ2層６１２は、２ｎｍから１２ｎｍまでの範囲の厚さを有する。一部の例では、ＨｆＯ2層６１２を、ケイ素（Ｓｉ）、アルミニウム（Ａｌ）、イットリウム（Ｙｔ）、ジルコニウム（Ｚｒ）、および／またはランタン（Ｌａ）からなる群から選択されるドーパント種を使用してドープする。一部の例では、ＨｆＯ2層６１２を、原子層堆積法（ＡＬＤ）を使用して堆積させるが、他のプロセスを使用することができる。例えば、熱ＡＬＤまたはプラズマＡＬＤを使用することができる。一部の例では、ＨｆＯ2層６１２をドープしない。他の例では、選択されたドーパント種の０ｍｏｌ％超から６０ｍｏｌ％以下までの所定のドーピングレベルでＨｆＯ2層６１２をドープする。一部の例では、選択されたドーパント種の３ｍｏｌ％から５ｍｏｌ％までの所定のドーピングレベルでＨｆＯ2層６１２をドープする。ＨｆＯ2層６１２は、非晶質であってもよい。
任意選択でＨｆＯ2層６１２のプラズマ処理を実施してもよい。例えば、窒素ガス種を含むプラズマによりＨｆＯ2層６１２を窒化する。例えば、分子窒素（Ｎ2）ガスを使用してもよい。一部の例では、１５秒から６０秒までの範囲の所定期間中に窒化を実施する。一部の例では、ＲＦ電力は、１００Ｗから１５ｋＷまでの範囲であってもよい。一部の例では、プラズマ電力は、５００Ｗから１２００Ｗまでの範囲である。一部の例では、ＲＦ周波数は、１ＭＨｚから１５ＭＨｚまでの範囲であってもよい。一部の例では、ＲＦ周波数は、２．０ＭＨｚおよび／または１３．５６ＭＨｚである。
上部電極６１６を、ＨｆＯ2層６１２上に堆積させる。一部の例では、上部電極６１６は、ＴｉＮ、ＴａＮ、Ｉｒ、またはＷを含むが、他の電極材料を使用することができる（例えば、Ｐｔ、Ａｕ、Ｐｄ、Ａｌ、Ｍｏ、Ｎｉ、Ｔｉなど）。一部の例では、上部電極６１６は、原子層堆積法（ＡＬＤ）、化学蒸着法（ＣＶＤ）、または物理蒸着法（ＰＶＤ）を使用して堆積される。上部電極６１６を堆積させた後、デバイス６００を、５００℃から１１００℃までの範囲の所定温度でアニールする。他の例では、アニール温度は、８００℃から１０００℃までの範囲である。
アニールした後、上部電極６１６を、図１１Ｄ、１１Ｅ、および１１Ｆに示されているように、パターン化する。例えば、図１１Ｄに示されているように、マスク６２０を堆積させてもよい。マスク６２０は、白金（Ｐｔ）を含んでいてもよい。上部電極６１６を、図１１Ｅに示されているように、ウェットエッチングまたはドライエッチングを使用してエッチングする。一部の例では、マスク６２０を、任意選択で、図１１Ｆに示されているようにエッチング後に除去する。他の例では、マスクを除去しない。
ここで図１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ、１２Ｅ、および１２Ｆを参照すると、（ＨｆＯ2）に基づく強誘電体材料をデバイス７００に形成するための別の例示的プロセスが示されている。図１２Ａでは、デバイス７００は、基板（例えば、１つまたは複数の下部層）７０４、および下部層７０４上に配置されている界面／絶縁体層７０８（以下、絶縁体層と呼ばれる）を含む。例えば、下部層７０４は、ケイ素（Ｓｉ）を含む。一部の例では、絶縁体層７０８は、二酸化ケイ素（ＳｉＯ2）またはケイ素オキシ窒化物（ＳｉＯＮ）誘電体を含む。一部の例では、絶縁体層７０８は、原子層堆積法（ＡＬＤ）、化学蒸着法（ＣＶＤ）、または物理蒸着法（ＰＶＤ）を使用して堆積される。別の例では、絶縁体層７０８は、Ｓｉの熱酸化により形成してもよい。例えば、ＳｉＯＮ、ＳｉＯ2のプラズマ窒化などを形成するために、窒素種（例えば、Ｎ2ＯまたはＮ2）を有する酸素環境下でＳｉを熱酸化させることにより絶縁体層７０８を形成してもよい。絶縁体層７０８は、その後のステップを実施するために使用されるチャンバーとは異なる処理チャンバーで堆積させてもよい。
図１２Ｂに示されているように、絶縁体層７０８の任意選択の前処理を実施する。前処理は、絶縁体層７０８の堆積と同じまたは異なる処理チャンバーで実施してもよい。前処理は、熱処理、プラズマ処理、ならびに／または熱処理およびプラズマ処理の連続（例えば、熱処理ステップを行った後にプラズマ処理ステップを行う）を含んでいてもよい。前処理は、図１１Ｂに上述されているように、絶縁体層７０８の表面から欠陥（例えば、未結合炭化水素夾雑物）を除去する。
図１２Ｃに示されているように、１つまたは複数のＡＬＤサイクルを実施して、ＨｆＯ2の１つまたは複数の薄層７１０（例えば、０．１〜２．０ｎｍのＨｆＯ2）を絶縁体層７０８上に堆積させる。例えば、こうした初期ＡＬＤサイクルは、１８０〜３００℃の温度および０．１〜２．０Ｔｏｒｒの圧力にて、１０〜６０秒のオゾンドーズ時間、１〜５秒の前駆体ドーズ時間、および３０〜７５秒のパージ時間（つまり、前駆体およびオゾンをパージするための）で実施してもよい。一部の例では、オゾンドーズ時間は、図１２Ｅのオゾンドーズ時間よりも長い。例えば、図１２Ｃのオゾンドーズ時間は４５〜６０秒であり、図１２Ｅのオゾンドーズ時間は１０〜４５秒である。初期ＡＬＤサイクルのオゾンドーズ時間を長くすることにより、絶縁体層７０８の界面およびＨｆＯ2の薄層７１０における酸素空格子点を最小限に抑えてもよい。
図１２Ｄに示されているように、ＨｆＯ2層の堆積層７１０の処理を実施する。処理は、図１１Ｂに上述されているように、熱処理、プラズマ処理、ならびに／または熱処理およびプラズマ処理の連続（例えば、熱処理ステップを行った後にプラズマ処理ステップを行う）を含んでいてもよい。
図１２Eに示されているように、ＨｆＯ2の残りの層を層７１０上に堆積させてＨｆＯ2層７１２を形成し、上部電極７１６をＨｆＯ2層７１２上に堆積させる。一部の例では、堆積させたＨｆＯ2層７１２は、２ｎｍから１２ｎｍまでの範囲の厚さを有する。一部の例では、ＨｆＯ2層７１２を、ケイ素（Ｓｉ）、アルミニウム（Ａｌ）、イットリウム（Ｙｔ）、ジルコニウム（Ｚｒ）、および／またはランタン（Ｌａ）からなる群から選択されるドーパント種を使用してドープする。一部の例では、ＨｆＯ2層７１２は、原子層堆積法（ＡＬＤ）を使用して堆積させるが、他のプロセスを使用することができる。例えば、熱ＡＬＤまたはプラズマＡＬＤを使用することができる。一部の例では、ＨｆＯ2層６１２をドープしない。他の例では、選択されたドーパント種の０ｍｏｌ％超から６０ｍｏｌ％以下までの所定のドーピングレベルでＨｆＯ2層７１２をドープする。一部の例では、選択されたドーパント種の３ｍｏｌ％から５ｍｏｌ％までの所定のドーピングレベルでＨｆＯ2層７１２をドープする。ＨｆＯ2層７１２は、非晶質であってもよい。
任意選択で、完成したＨｆＯ2層７１２の追加プラズマ処理を実施してもよい。例えば、ＨｆＯ2層７１２を、窒素ガス種を含むプラズマにより窒化する。例えば、分子窒素（Ｎ2）ガスを使用してもよい。一部の例では、１５秒から６０秒までの範囲の所定期間中に窒化を実施する。一部の例では、ＲＦ電力は、１００Ｗから１５ｋＷまでの範囲であってもよい。一部の例では、プラズマ電力は、５００Ｗから１２００Ｗまでの範囲である。一部の例では、ＲＦ周波数は、１ＭＨｚから１５ＭＨｚまでの範囲であってもよい。一部の例では、ＲＦ周波数は、２．０ＭＨｚおよび／または１３．５６ＭＨｚである。
上部電極７１６を、ＨｆＯ2層７１２上に堆積させる。一部の例では、上部電極７１６は、ＴｉＮ、ＴａＮ、Ｉｒ、またはＷを含むが、他の電極材料を使用することができる（例えば、Ｐｔ、Ａｕ、Ｐｄ、Ａｌ、Ｍｏ、Ｎｉ、Ｔｉなど）。一部の例では、上部電極７１６は、原子層堆積法（ＡＬＤ）、化学蒸着法（ＣＶＤ）、または物理蒸着法（ＰＶＤ）を使用して堆積させる。上部電極７１６を堆積させた後、デバイス７００を、５００℃から１１００℃までの範囲の所定温度でアニールする。他の例では、アニール温度は、８００℃から１０００℃までの範囲である。
アニールした後、上部電極７１６を、図１２Ｆに示されているように、パターン化する。例えば、図１１Ｄ、１１Ｅ、および１１Ｆに記載されている様式と同様の様式で、マスクを堆積させ、上部電極７１６をエッチングし、エッチングした後でマスクを除去する。
ここで図１３を参照すると、本開示による、絶縁体層を前処理するためのおよび／または１つもしくは複数のＨｆＯ2層を処理するための方法８００の一例は、８０４から始まる。８０８では、基板を準備する。例えば、１つまたは複数の下部層および絶縁体層を含む基板を、処理チャンバーの基板支持体上に配置する。絶縁体層は、二酸化ケイ素（ＳｉＯ2）またはケイ素オキシ窒化物（ＳｉＯＮ）を含んでいてもよい。例えば、界面層は、同じ処理チャンバーまたは異なる処理チャンバー内で原子層堆積法（ＡＬＤ）、化学蒸着法（ＣＶＤ）、または物理蒸着法（ＰＶＤ）を使用して堆積させてもよい。
８１２では、絶縁体層の任意選択の前処理を実施する。例えば、前処理は、図１１Ｂに上述されているように、熱処理および／またはプラズマ処理を含んでいてもよい。ＨｆＯ2の堆積層の任意選択の処理が実施される例では、方法８００は、８１６および８２０へと続く。そうでなければ、方法８００は、８２４へと続く。８１６では、ＡＬＤの１つまたは複数のサイクルを実施して、図１２Ｃに上述されているようにＨｆＯ2の薄層を堆積させる。８２０では、ＨｆＯ2の堆積層の処理を実施する。例えば、ＨｆＯ2の堆積層の処理は、図１２Ｄに上述されているように、熱処理および／またはプラズマ処理を含んでいてもよい。したがって、８１２、８１６、および８２０では、方法８００は、絶縁体層の前処理および／またはＨｆＯ2の堆積薄層の処理を実施する。言い換えれば、方法８００は、絶縁体層の前処理のみ、ＨｆＯ2の堆積薄層の処理のみ、または絶縁体層の前処理およびＨｆＯ2の堆積薄層の処理の両方を実施してもよい。
８２４では、ドープまたは非ドープＨｆＯ2層を、絶縁体層（例えば、ＡＬＤを使用して）上に、または８１６および８２０にて以前に絶縁体層上に堆積させたＨｆＯ2の薄層上に堆積させる。８２８では、任意選択でＨｆＯ2層のプラズマ処理を実施してもよい。例えば、ＨｆＯ2層を、窒素ガス種を含むプラズマにより窒化してもよい。８３２では、上部電極（例えば、ＴｉＮ、ＴａＮ、Ｉｒ、またはＷ）を、ＨｆＯ2層上に堆積させる。例えば、上部電極は、原子層堆積法（ＡＬＤ）、化学蒸着法（ＣＶＤ）、または物理蒸着法（ＰＶＤ）を使用して堆積される。８３６では、基板、絶縁体層、ＨｆＯ2層、および上部電極を、５００℃から１１００℃まで（例えば、８００℃から１０００℃まで）の範囲の所定温度でアニールして、強誘電体ＨｆＯ2を形成する。上部電極を、８４０にてパターン化し（例えば、上部電極上のマスクをパターン化してもよい）、８４４にてエッチングしてもよい。方法８００は８４８で終了する。
実施例
１つの例では、ＳｉＯ2絶縁体層を、ＡＬＤ温度（例えば２００℃）のＡＬＤ処理チャンバー内でオゾンを用いて前処理した（つまり、一切のＨｆＯ2 ＡＬＤサイクルを実施する前に）。この例では、漏洩電流はわずかに低減された。対照的に、５〜９回のサイクルＨｆＯ2 ＡＬＤ（例えば０．５〜０．９ｎｍ）後にオゾンによる処理を実施した例では、漏洩電流は、絶縁体層を前処理した試料と比べてより多量に低減された。漏洩電流の低減は、膜積層体の欠陥がより少ないことを示し、これは、ＭＦＩＳスイッチングにおけるＣ−Ｖヒステリシスが向上したことを示唆する。
別の例では、ＨｆＯ2の初期薄層（例えば、２ｎｍ）を堆積させるための条件を変化させて、欠陥を減少させてもよい。例えば、初期ＡＬＤサイクル中のＯ3ドーズ時間（例えば、最初の２ｎｍのための）は、処理後に実施されるＡＬＤサイクルのＯ3ドーズ時間より長くてもよい。したがって、強誘電体スイッチングにおける漏洩特徴が抑制される。処理前および処理後のＡＬＤサイクルのＯ3ドーズ時間が同じである例では、ＦＥヒステリシスは、Ｐ−Ｅ曲線でのＦＥスイッチングにも関わらず、Ｃ−Ｖ曲線では観察されなかった。Ｃ−Ｖヒステリシスが存在しないのは、絶縁体／強誘電体界面での欠陥密度が高いことに起因する可能性がある。電荷注入は、ＦＥスイッチングの効果を打ち消す。対照的に、処理前の最初の２ｎｍのＨｆＯ2でのＯ3適用がより長い例では、Ｃ−Ｖ曲線にて０．２Ｖのメモリウィンドウが観察された。最初の２ｎｍのＯ3ドーズ時間を延長すると、界面での欠陥密度が減少し、したがって電荷注射が抑制される。メモリウィンドウが、少しではあるがＣ−Ｖ曲線に生じ、強誘電体スイッチングを示す。
別の例では、ＨｆＯ2 ＡＬＤを実施する前に、基板に対して成膜ガスアニール（ＦＧＡ）ステップを実施した。ＡＬＤの前に３００℃で実施したＦＧＡは、漏洩のさらなる改善を示さなかった。しかしながら、メモリウィンドウは、ＦＧＡを行わなかった試料での〜０．３Ｖから、ＡＬＤ前にＦＧＡを実施した試料での〜０．５５Ｖへと増加した。したがって、本明細書に記載の前処理および処理方法とＦＧＡとの組合せは、メモリウィンドウをさらに増加させてもよい（例えば、１．０Ｖへと）。
こうした記載の例では、試料は、４．２ｍｏｌ％のＳｉを有する８ｎｍのＨｆＯ2層を含んでいた。ＨｆＯ2の厚さは、２から１２ｎｍまで様々であってもよい。ＨｆＯ2層は、ドープされなくともよく、またはＡｌ、Ｙ、Ｇｄ、Ｓｒ、Ｌａ、およびＺｒなどのドーパントを含有してもよい。ドーパント濃度は、Ｓｉの場合０〜６ｍｏｌ％と様々であり、他のドーパントは、０〜６０ｍｏｌ％のより広い範囲を有していてもよい。強誘電体ＨｆＯ2は、６００〜１０００℃のＮ2下で金属キャップ（例えば、ＴｉＮ）を用いてアニールすることにより形成される。
先述の説明は、性質が例示であるに過ぎず、いかなる点でも本開示、その出願、または使用を限定することは意図されていない。本開示の幅広い教示は、様々な形態で実施することができる。したがって、本開示は具体的な例を含むが、本図面、本明細書、および以下の特許請求の範囲を研究すれば他の改変が明らかになるため、本開示の真の範囲はそのように限定されるべきではない。方法内の１つまたは複数のステップは、本開示の原理を変更しない限り、異なる順序で（または同時に）実行してもよいことが理解されるべきである。さらに、実施形態の各々は、ある特徴を有すると上記に記載されているが、本開示の任意の実施形態に関して記載されているそうした特徴の任意の１つまたは複数は、その組合せが明示的に記載されていない場合であっても、他の実施形態のいずれかの特徴におよび／またはいずれかの特徴と組み合わせて実施することができる。言い換えれば、記載されている実施形態は互いに排他的ではなく、１つまたは複数の実施形態と１つの別のものとの交換は、依然として本開示の範囲内にある。
要素間（例えば、モジュール、回路素子、半導体層間など）の空間的および機能的関係性は、「接続されている」、「係合されている」、「繋がっている」、「隣接する」、「〜の隣に」、「〜の上部に」、「上に」、「下に」、および「設置されている」を含む、種々の用語を使用して記載される。第１および第２の要素間の関係性が上記の開示に記載されている場合、「直接」であると明示的に記載されていない限り、その関係性は、第１および第２の要素間に他の介在要素が存在しない直接的関係性であってもよいが、第１および第２の要素間に１つまたは複数の介在要素が存在する（空間にまたは機能的のいずれでもよい）間接的関係性であってもよい。本明細書で使用される場合、語句「Ａ、Ｂ、およびＣの少なくとも１つ」は、非排他的論理ＯＲを使用して、論理（Ａ ＯＲ Ｂ ＯＲ Ｃ）を意味すると解釈されるべきであり、「Ａの少なくとも１つ、Ｂの少なくとも１つ、およびＣの少なくとも１つ」を意味すると解釈されるべきではない。
一部の実施では、コントローラは、上述の例の一部であってもよいシステムの一部である。そのようなシステムは、１つまたは複数の処理ツール、１つまたは複数のチャンバー、１つまたは複数の処理用プラットフォーム、および／または特定の処理用構成要素（ウエハ台座、ガス流動システムなど）を含む半導体処理装置を含んでいてもよい。こうしたシステムは、半導体ウエハまたは基板の処理前、処理中、および処理後にそれらの作動を制御するための電子機器と統合されていてもよい。電子機器は、１つまたは複数のシステムの種々の構成要素または下位部品を制御してもよい「コントローラ」と呼ばれる場合がある。コントローラは、処理要件および／またはシステムのタイプに応じて、プロセスガスの搬送、温度設定（例えば、加熱および／または冷却）、圧力設定、真空設定、電力設定、高周波（ＲＦ）発生器設定、ＲＦマッチング回路設定、周波数設定、流速設定、流体搬送設定、位置および作動設定、ツールへのおよびツールからのウエハ移送および他の移送ツール、ならびに／または特定のシステムに接続されているかもしくはインターフェースされているロードロックを含む、本明細書に開示されているプロセスのいずれかを制御するようにプログラムされてもよい。
おおまかに言えば、コントローラは、命令を受け取る、命令を発する、作動を制御する、洗浄作動を可能にする、およびエンドポイント測定を可能にするなどの種々の集積回路、論理、メモリ、および／またはソフトウェアを有する電子機器であると定義してもよい。集積回路は、プログラム命令を格納するファームウエアの形態のチップ、デジタルシグナルプロセッサー（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）であると定義されるチップ、および／またはプログラム命令（例えば、ソフトウェア）を実行する１つもしくは複数のマイクロプロセッサーもしくはマイクロコントローラを含んでいてもよい。プログラム命令は、半導体ウエハに対するもしくは関するまたはシステムに対する特定のプロセスを実施するための作動パラメータを定義する種々の個々の設定の形態（またはプログラムファイル）でコントローラと通信する命令であってもよい。作動パラメータは、一部の実施形態では、１つまたは複数の層、材料、金属、酸化物、ケイ素、二酸化ケイ素、表面、回路、および／またはウエハのダイスの製作中に、１つまたは複数の処理ステップを遂行するように工程技師により定義されるレシピの一部であってもよい。
コントローラは、一部の実施では、システムに統合されているか、システムと繋がっているか、そうでなければシステムとネットワークされているか、またはそれらの組合せであるコンピュータの一部であってもよくまたは繋がっていてもよい。例えば、コントローラは、ウエハ処理の遠隔アクセスを可能にすることができる「クラウド」にあってもよく、またはファブホストコンピュータシステムのすべてまたは一部であってもよい。コンピュータは、製作作動の現在の進行をモニターするために、過去の製作作動の履歴を検討するために、複数の製造作動のトレンドもしくはパフォーマンスメトリックを検討するために、現在の処理のパラメータを変化させるために、現在の処理後の処理ステップを設定するために、または新しいプロセスを開始させるために、システムに対して遠隔アクセスが可能であってもよい。一部の例では、遠隔コンピュータ（例えば、サーバ）は、ローカルネットワークまたはインターネットを含んでいてもよいネットワークを介してプロセスレシピをシステムに提供することができる。遠隔コンピュータは、パラメータおよび／または設定の入力またはプログラミングを可能にするユーザインタフェースを含んでいてもよく、パラメータおよび／または設定は、その後遠隔コンピュータからシステムへと通信される。一部の例では、コントローラは、１つまたは複数の作動中に実施される処理ステップの各々のパラメータを指定する命令をデータの形態で受け取る。パラメータは、実施しようとするプロセスのタイプ、およびコントローラがインターフェースを形成するようにまたは制御するように構成されているツールのタイプの専用であってもよいことが理解されるべきである。したがって、上記に記載されているように、コントローラは、互いにネットワークされており、本明細書に記載のプロセスまたは制御などの共通目的のために作動する１つまたは複数の個別のコントローラを含むことなどにより、分散されていてもよい。そのような目的のための分散コントローラの一例は、チャンバーでのプロセスを制御するために結合されており遠隔に位置する（プラットフォームレベルでのまたは遠隔コンピュータの一部としてなどの）１つまたは複数の集積回路と通信するチャンバーにある１つまたは複数の集積回路であるだろう。
限定ではないが、例示的システムとしては、以下のものが挙げられてもよい：プラズマエッチチャンバーまたはモジュール、堆積チャンバーまたはモジュール、スピンリンスチャンバーまたはモジュール、金属めっきチャンバーまたはモジュール、洗浄チャンバーまたはモジュール、ベベルエッジエッチングチャンバーまたはモジュール、物理蒸着（ＰＶＤ）チャンバーまたはモジュール、化学蒸着（ＣＶＤ）チャンバーまたはモジュール、原子層堆積（ＡＬＤ）チャンバーまたはモジュール、原子層エッチング（ＡＬＥ）チャンバーまたはモジュール、イオン打ち込みチャンバーまたはモジュール、トラックチャンバーまたはモジュール、ならびに半導体ウエハの製作および／または製造に関連してもよくまたは使用されてもよい任意の他の半導体処理システム。
上記に注記されているように、ツールにより実施しようとする１つまたは複数のプロセスステップに応じて、コントローラは、他のツール回路またはモジュール、他のツール部品、クラスターツール、他のツールインターフェース、隣接するツール、近隣のツール、工場全体にわたって位置するツール、メインコンピュータ、別のコントローラ、またはウエハの容器をツール位置および／または半導体製造工場の積卸し所へとまたはから運搬する材料輸送に使用されるツールの１つまたは複数と通信してもよい。
基板処理システムにおいて強誘電体酸化ハフニウム（ＨｆＯ2）を形成するための方法は、基板を基板処理システムの処理チャンバー内に配置すること、基板上にＨｆＯ2層を堆積させること、ＨｆＯ2層のプラズマ処理を実施すること、およびＨｆＯ2層をアニールして、強誘電体酸化ハフニウム（ＨｆＯ2 ）を形成することを含む。
他の特徴では、ＨｆＯ2層は、原子層堆積法（ＡＬＤ）を使用して堆積される。本方法は、ＨｆＯ2層をドープすることをさらに含む。ＨｆＯ2層のドーピングは、ケイ素、アルミニウム、イットリア、ランタン、およびジルコニウムの少なくとも１つでＨｆＯ2層をドープすることを含む。ＨｆＯ2層のドーピングは、０〜６０ｍｏｌ％のドーパント種でＨｆＯ2層をドープすることを含む。ＨｆＯ2層の堆積は、基板上にＨｆＯ2を堆積させるサイクルおよび堆積させたＨｆＯ2をドープするサイクルを交互に行うことを含む。ＨｆＯ2層の厚さは、６〜１２ｎｍである。本方法は、さらにＨｆＯ2層の堆積およびＨｆＯ2層のプラズマ処理実施のサイクルを交互に行うことを含む。
基板処理システムにおいて強誘電体酸化ハフニウム（ＨｆＯ2）を含む基板を処理するための方法は、絶縁体層を含む基板を基板処理システムの処理チャンバー内に配置すること、絶縁体層の熱処理およびプラズマ処理の少なくとも１つを実施すること、絶縁体層上にＨｆＯ2層を堆積させること、およびＨｆＯ2層をアニールして、強誘電体酸化ハフニウム（ＨｆＯ2 ）を形成することを含む。
基板処理システムにおいて強誘電体酸化ハフニウム（ＨｆＯ2）を含む基板を処理するための方法は、絶縁体層を含む基板を基板処理システムの処理チャンバー内に配置すること、少なくとも１つの第１のＨｆＯ2層を絶縁体層上に堆積させること、少なくとも１つの第１のＨｆＯ2層の熱処理およびプラズマ処理の少なくとも１つを実施すること、少なくとも１つの第２のＨｆＯ2層を少なくとも１つの第１のＨｆＯ2層上に堆積させること、ならびに少なくとも１つの第２のＨｆＯ2層および少なくとも１つの第１のＨｆＯ2層をアニールして、強誘電体ハフニウム酸化（ＨｆＯ2 ）層を形成することを含む。
基板処理システム１００は、基板処理システム１００の他の構成要素を取り囲み、ＲＦプラズマを含有する処理チャンバー１０２を含む。基板処理システム１００は、上方電極１０４および静電チャック（ＥＳＣ）１０６などの基板支持体を含む。作動中、基板１０８はＥＳＣ１０６上に配置される。
温度コントローラ１４２が、加熱プレート１１２に配置された複数の熱制御要素（ＴＣＥ）１４４に接続されていてもよい。例えば、ＴＣＥ１４４としては、これらに限定されないが、多区画加熱プレートの各区画に対応するそれぞれのマイクロＴＣＥおよび／または多区画加熱プレートの複数の区画にわたって設置されているマイクロＴＣＥのアレイが挙げられてもよい。温度コントローラ１４２を使用して、複数のＴＣＥ１４４を制御し、ＥＳＣ１０６および基板１０８の温度を制御してもよい。
ここで図７を参照すると、基板のプラズマ処理中に他のガス種を使用して、漏洩電流を低減することができる。より詳しくは、アンモニア（ＮＨ3）、分子酸素（Ｏ2）、アルゴン（Ａｒ）、またはアルゴンおよび分子水素の混合物（Ａｒ／Ｈ2）を含むガス種を使用することができる。図７では、方法３３０は、基板を準備することを含む。３３４では、底部電極層（ＴｉＮ、ＴａＮ、Ｉｒ、またはＷを含む）を基板上に堆積させる。３３６では、ドープまたは非ドープＨｆＯ2層を底部電極層上に堆積させる。３３８では、Ｎ2、ＮＨ3、Ｏ2、Ｏ3、Ａｒ、および／またはＡｒ／Ｈ2からなる群から選択されるプラズマガス種によるプラズマを使用して、ＨｆＯ2層を処理する。３４０では、上部電極層（ＴｉＮ、ＴａＮ、Ｉｒ、またはＷを含む）を、窒化されたＨｆＯ2層上に堆積させる。３４２では、５００℃から１１００℃までの範囲の温度への急速熱アニールを使用して、基板を処理する。上部電極を、３４４にてパターン化し、３４６にてエッチングする。
ここで図８を参照すると、図５の積層体において、ＨｆＯ2を堆積させ、任意選択でドーピングし、およびプラズマ処理をするための方法３５０が示されている。３５２では、半導体基板を準備する。３５４では、絶縁体層を、半導体基板上に堆積させる。一部の例では、絶縁体層は、二酸化ケイ素（ＳｉＯ２）または窒化シリコン（ＳｉＮ）を含む。３５６では、ドープまたは非ドープＨｆＯ2層を絶縁体層上に堆積させる。３５８では、Ｎ2、ＮＨ3、Ａｒ、Ｏ 3 、Ｏ2、および／またはＡｒ／Ｈ2からなる群から選択されるプラズマガス種によるプラズマを使用して、ＨｆＯ2層を処理する。３６０では、金属層をＨｆＯ2層上に堆積させる。一部の例では、金属層は、ＴｉＮ、ＴａＮ、Ｉｒ、またはＷを含む。３６２では、基板に対して、５００℃から１１００℃までの範囲の温度で急速熱アニールを実施する。一部の例では、金属層を、３６４にてパターン化し、３６６にてエッチングする。
ここで図１０を参照すると、本開示による、ＴＣＰプラズマ処理を実施するための基板処理システム５１０の一例が示されている。基板処理システム５１０は、コイル駆動回路５１１を含む。一部の例では、コイル駆動回路５１１は、ＲＦ発生源５１２および同調回路５１３を含む。同調回路５１３は、１つまたは複数の誘導コイル５１６に直接接続されていてもよい。あるいは、同調回路５１３は、任意選択の反転回路５１５により、コイル５１６の１つまたは複数に接続されていてもよい。同調回路５１３は、ＲＦ発生源５１２の出力を、所望の周波数および／または所望の位相に同調させ、コイル５１６のインピーダンスと一致させ、ＴＣＰコイル５１６間に電力を分割する。反転回路５１５は、ＴＣＰコイル５１６の１つまたは複数を流れる電流の極性を選択的に切り替えるために使用される。反転回路５１５の例は、Ｓａｔｏらによる「Ｓｙｓｔｅｍｓ Ａｎｄ Ｍｅｔｈｏｄｓ Ｆｏｒ Ｒｅｖｅｒｓｉｎｇ ＲＦ Ｃｕｒｒｅｎｔ Ｐｏｌａｒｉｔｙ Ａｔ Ｏｎｅ Ｏｕｔｐｕｔ Ｏｆ Ａ Ｍｕｌｔｉｐｌｅ Ｏｕｔｐｕｔ ＲＦ Ｍａｔｃｈｉｎｇ Ｎｅｔｗｏｒｋ」という題名の２０１５年３月３０日に出願された同一出願人による米国特許出願第１４／６７３，１７４号明細書に図示および記載されている。
図１２Ｅに示されているように、ＨｆＯ2の残りの層を層７１０上に堆積させてＨｆＯ2層７１２を形成し、上部電極７１６をＨｆＯ2層７１２上に堆積させる。一部の例では、堆積させたＨｆＯ2層７１２は、２ｎｍから１２ｎｍまでの範囲の厚さを有する。一部の例では、ＨｆＯ2層７１２を、ケイ素（Ｓｉ）、アルミニウム（Ａｌ）、イットリウム（Ｙｔ）、ジルコニウム（Ｚｒ）、および／またはランタン（Ｌａ）からなる群から選択されるドーパント種を使用してドープする。一部の例では、ＨｆＯ2層７１２は、原子層堆積法（ＡＬＤ）を使用して堆積させるが、他のプロセスを使用することができる。例えば、熱ＡＬＤまたはプラズマＡＬＤを使用することができる。一部の例では、ＨｆＯ2層７１２をドープしない。他の例では、選択されたドーパント種の０ｍｏｌ％超から６０ｍｏｌ％以下までの所定のドーピングレベルでＨｆＯ2層７１２をドープする。一部の例では、選択されたドーパント種の３ｍｏｌ％から５ｍｏｌ％までの所定のドーピングレベルでＨｆＯ2層７１２をドープする。ＨｆＯ2層７１２は、非晶質であってもよい。
上記に注記されているように、ツールにより実施しようとする１つまたは複数のプロセスステップに応じて、コントローラは、他のツール回路またはモジュール、他のツール部品、クラスターツール、他のツールインターフェース、隣接するツール、近隣のツール、工場全体にわたって位置するツール、メインコンピュータ、別のコントローラ、またはウエハの容器をツール位置および／または半導体製造工場の積卸し所へとまたはから運搬する材料輸送に使用されるツールの１つまたは複数と通信してもよい。本開示は以下の適用例としても実現できる。
［適用例１］
基板処理システムにおいて強誘電体酸化ハフニウム（ＨｆＯ 2 ）を形成するための方法であって、
基板を、前記基板処理システムの処理チャンバー内に配置すること、
前記基板上にＨｆＯ 2 層を堆積させること、
前記ＨｆＯ 2 層のプラズマ処理を実施すること、および
前記ＨｆＯ 2 層をアニールして、強誘電体ハフニウムＨｆＯ 2 を形成すること
を含む方法。
［適用例２］
適用例１に記載の方法であって、前記ＨｆＯ 2 層は、原子層堆積法（ＡＬＤ）を使用して堆積される方法。
［適用例３］
適用例１に記載の方法であって、前記ＨｆＯ 2 層をドープすることをさらに含む方法。
［適用例４］
適用例３に記載の方法であって、前記ＨｆＯ 2 層をドープすることは、ケイ素、アルミニウム、イットリア、ランタン、およびジルコニウムの少なくとも１つで前記ＨｆＯ 2 層をドープすることを含む方法。
［適用例５］
適用例３に記載の方法であって、前記ＨｆＯ 2 層をドープすることは、０〜５ｍｏｌ％のドーパント種で前記ＨｆＯ 2 層をドープすることを含む方法。
［適用例６］
適用例１に記載の方法であって、前記ＨｆＯ 2 層を堆積させることは、ＨｆＯ 2 を前記基板上に堆積させるサイクルおよび前記堆積されたＨｆＯ 2 をドープするサイクルを交互に行うことを含む方法。
［適用例７］
適用例１に記載の方法であって、前記ＨｆＯ 2 層の厚さは、６〜１２ｎｍである方法。
［適用例８］
適用例１に記載の方法であって、前記ＨｆＯ 2 層を堆積させるサイクルおよび前記ＨｆＯ 2 層のプラズマ処理実施のサイクルを交互に行うことをさらに含む方法。
［適用例９］
適用例１に記載の方法であって、前記プラズマ処理を実施することは、少なくとも１つのプラズマガス種を使用して前記プラズマ処理を実施することを含み、前記少なくとも１つのプラズマガス種は、分子窒素（Ｎ 2 ）、アンモニア（ＮＨ 3 ）、分子酸素（Ｏ 2 ）、オゾン（Ｏ 3 ）、アルゴン（Ａｒ）、ならびにアルゴンおよび分子水素（Ａｒ／Ｈ 2 ）の少なくとも１つを含む方法。
［適用例１０］
適用例１に記載の方法であって、前記プラズマ処理を実施することは、分子窒素（Ｎ 2 ）で前記プラズマ処理を実施することを含み、Ｎ 2 で前記プラズマ処理を実施することは、前記ＨｆＯ 2 層の表面にＨｆＯ x Ｎ y の形成を引き起こす方法。
［適用例１１］
適用例１に記載の方法であって、前記プラズマ処理を実施することは、前記プラズマ処理を１５〜６０秒間実施することを含む方法。
［適用例１２］
適用例１に記載の方法であって、前記プラズマ処理を実施することは、５００〜１２００ワットの高周波（ＲＦ）電力で前記プラズマ処理を実施することを含む方法。
［適用例１３］
適用例１２に記載の方法であって、前記ＲＦ電力は、１〜１５ＭＨｚで提供される方法。
［適用例１４］
適用例１に記載の方法であって、前記ＨｆＯ 2 層をアニールすることは、５００〜１１００℃の温度で前記ＨｆＯ 2 層をアニールすることを含む方法。
［適用例１５］
適用例１に記載の方法であって、前記ＨｆＯ 2 層をアニールすることは、８００〜１０００℃の温度で前記ＨｆＯ 2 層をアニールすることを含む方法。
［適用例１６］
適用例１に記載の方法であって、前記アニールの前に、上部電極を前記ＨｆＯ 2 層上に堆積させることをさらに含む方法。
［適用例１７］
適用例１６に記載の方法であって、前記上部電極は、窒化タンタル、窒化チタン、およびタングステンの少なくとも１つを含む方法。
［適用例１８］
適用例１に記載の方法であって、前記基板上への前記ＨｆＯ 2 層を堆積させることは、前記基板上に形成されている下部層および底部電極の１つに前記ＨｆＯ 2 層を堆積させることを含む方法。
［適用例１９］
基板処理システムにおいて強誘電体酸化ハフニウム（ＨｆＯ 2 ）を含む基板を処理するための方法であって、
絶縁体層を含む基板を、前記基板処理システムの処理チャンバー内に配置すること、
前記絶縁体層の熱処理およびプラズマ処理の少なくとも１つを実施すること、
前記絶縁体層上にＨｆＯ 2 層を堆積させること、および
前記ＨｆＯ 2 層をアニールして、強誘電体ハフニウムＨｆＯ 2 を形成すること、
を含む方法。
［適用例２０］
適用例１９に記載の方法であって、前記絶縁体層は、二酸化ケイ素（ＳｉＯ 2 ）およびケイ素オキシ窒化物（ＳｉＯＮ）の１つを含む方法。
［適用例２１］
適用例１９に記載の方法であって、前記熱処理および前記プラズマ処理の少なくとも１つを実施することは、前記熱処理および前記プラズマ処理を連続して実施することを含む方法。
［適用例２２］
適用例１９に記載の方法であって、前記熱処理および前記プラズマ処理を少なくとも１つ実施することは、前記基板の温度を１〜３０分間にわたって２００〜６００℃に上昇させることを含む方法。
［適用例２３］
適用例１９に記載の方法であって、前記熱処理および前記プラズマ処理の少なくとも１つを実施することは、前記処理チャンバーに、Ｎ 2 、Ｎ 2 ／Ｈ 2 、ＮＨ 3 、Ｏ 2 、およびＯ 3 の少なくとも１つを提供することを含む方法。
［適用例２４］
適用例１９に記載の方法であって、前記ＨｆＯ 2 層のプラズマ処理を実施することをさらに含む方法。
［適用例２５］
適用例１９に記載の方法であって、前記ＨｆＯ 2 層は、原子層堆積法（ＡＬＤ）を使用して堆積される方法。
［適用例２６］
適用例１９に記載の方法であって、前記ＨｆＯ 2 層をドープすることをさらに含む方法。
［適用例２７］
基板処理システムにおいて強誘電体酸化ハフニウム（ＨｆＯ 2 ）を含む基板を処理するための方法であって、
絶縁体層を含む基板を、前記基板処理システムの処理チャンバー内に配置すること、
前記絶縁体層上に少なくとも１つの第１のＨｆＯ 2 層を堆積させること、
前記少なくとも１つの第１のＨｆＯ 2 層の熱処理およびプラズマ処理の少なくとも１つを実施すること、
前記少なくとも１つの第１のＨｆＯ 2 層上に少なくとも１つの第２のＨｆＯ 2 層を堆積させること、および
前記少なくとも１つの第２のＨｆＯ 2 層および前記少なくとも１つの第１のＨｆＯ 2 層をアニールして、強誘電体ハフニウムＨｆＯ 2 層を形成すること
を含む方法。
［適用例２８］
適用例２７に記載の方法であって、前記絶縁体層は、二酸化ケイ素（ＳｉＯ 2 ）およびケイ素オキシ窒化物（ＳｉＯＮ）の１つを含む方法。
［適用例２９］
適用例２７に記載の方法であって、前記熱処理および前記プラズマ処理の少なくとも１つを実施することは、前記熱処理および前記プラズマ処理を連続して実施することを含む方法。
［適用例３０］
適用例２７に記載の方法であって、前記熱処理および前記プラズマ処理の少なくとも１つを実施することは、前記基板の温度を１〜３０分間にわたって２００〜６００℃に上昇させることを含む方法。
［適用例３１］
適用例２７に記載の方法であって、前記熱処理および前記プラズマ処理の少なくとも１つを実施することは、前記処理チャンバーに、Ｎ 2 、Ｎ 2 ／Ｈ 2 、ＮＨ 3 、Ｏ 2 、およびＯ 3 の少なくとも１つを提供することを含む方法。
［適用例３２］
適用例２７に記載の方法であって、前記少なくとも１つの第１のＨｆＯ 2 層は、前記少なくとも１つの第２のＨｆＯ 2 層を堆積させるために使用されるドーズ時間よりも長いドーズ時間に従って堆積される方法。
［適用例３３］
適用例２７に記載の方法であって、前記少なくとも１つの第１のＨｆＯ 2 層を堆積させる前に、前記絶縁体層の熱処理およびプラズマ処理の少なくとも１つを実施することをさらに含む方法。
［適用例３４］
適用例２７に記載の方法であって、前記少なくとも１つの第１のＨｆＯ 2 層および前記少なくとも１つの第２のＨｆＯ 2 層は、原子層堆積法（ＡＬＤ）を使用して堆積される方法。

Claims (34)

  1. 基板処理システムにおいて強誘電体酸化ハフニウム（ＨｆＯ2）を形成するための方法であって、
    基板を、前記基板処理システムの処理チャンバー内に配置すること、
    前記基板上にＨｆＯ2層を堆積させること、
    前記ＨｆＯ2層のプラズマ処理を実施すること、および
    前記ＨｆＯ2層をアニールして、強誘電体ハフニウムＨｆＯ2を形成すること
    を含む方法。
  2. 請求項１に記載の方法であって、前記ＨｆＯ2層は、原子層堆積法（ＡＬＤ）を使用して堆積される方法。
  3. 請求項１に記載の方法であって、前記ＨｆＯ2層をドープすることをさらに含む方法。
  4. 請求項３に記載の方法であって、前記ＨｆＯ2層をドープすることは、ケイ素、アルミニウム、イットリア、ランタン、およびジルコニウムの少なくとも１つで前記ＨｆＯ2層をドープすることを含む方法。
  5. 請求項３に記載の方法であって、前記ＨｆＯ2層をドープすることは、０〜５ｍｏｌ％のドーパント種で前記ＨｆＯ2層をドープすることを含む方法。
  6. 請求項１に記載の方法であって、前記ＨｆＯ2層を堆積させることは、ＨｆＯ2を前記基板上に堆積させるサイクルおよび前記堆積されたＨｆＯ2をドープするサイクルを交互に行うことを含む方法。
  7. 請求項１に記載の方法であって、前記ＨｆＯ2層の厚さは、６〜１２ｎｍである方法。
  8. 請求項１に記載の方法であって、前記ＨｆＯ2層を堆積させるサイクルおよび前記ＨｆＯ2層のプラズマ処理実施のサイクルを交互に行うことをさらに含む方法。
  9. 請求項１に記載の方法であって、前記プラズマ処理を実施することは、少なくとも１つのプラズマガス種を使用して前記プラズマ処理を実施することを含み、前記少なくとも１つのプラズマガス種は、分子窒素（Ｎ2）、アンモニア（ＮＨ3）、分子酸素（Ｏ2）、オゾン（Ｏ3）、アルゴン（Ａｒ）、ならびにアルゴンおよび分子水素（Ａｒ／Ｈ2）の少なくとも１つを含む方法。
  10. 請求項１に記載の方法であって、前記プラズマ処理を実施することは、分子窒素（Ｎ2）で前記プラズマ処理を実施することを含み、Ｎ2で前記プラズマ処理を実施することは、前記ＨｆＯ2層の表面にＨｆＯxＮyの形成を引き起こす方法。
  11. 請求項１に記載の方法であって、前記プラズマ処理を実施することは、前記プラズマ処理を１５〜６０秒間実施することを含む方法。
  12. 請求項１に記載の方法であって、前記プラズマ処理を実施することは、５００〜１２００ワットの高周波（ＲＦ）電力で前記プラズマ処理を実施することを含む方法。
  13. 請求項１２に記載の方法であって、前記ＲＦ電力は、１〜１５ＭＨｚで提供される方法。
  14. 請求項１に記載の方法であって、前記ＨｆＯ2層をアニールすることは、５００〜１１００℃の温度で前記ＨｆＯ2層をアニールすることを含む方法。
  15. 請求項１に記載の方法であって、前記ＨｆＯ2層をアニールすることは、８００〜１０００℃の温度で前記ＨｆＯ2層をアニールすることを含む方法。
  16. 請求項１に記載の方法であって、前記アニールの前に、上部電極を前記ＨｆＯ2層上に堆積させることをさらに含む方法。
  17. 請求項１６に記載の方法であって、前記上部電極は、窒化タンタル、窒化チタン、およびタングステンの少なくとも１つを含む方法。
  18. 請求項１に記載の方法であって、前記基板上への前記ＨｆＯ2層を堆積させることは、前記基板上に形成されている下部層および底部電極の１つに前記ＨｆＯ2層を堆積させることを含む方法。
  19. 基板処理システムにおいて強誘電体酸化ハフニウム（ＨｆＯ2）を含む基板を処理するための方法であって、
    絶縁体層を含む基板を、前記基板処理システムの処理チャンバー内に配置すること、
    前記絶縁体層の熱処理およびプラズマ処理の少なくとも１つを実施すること、
    前記絶縁体層上にＨｆＯ2層を堆積させること、および
    前記ＨｆＯ2層をアニールして、強誘電体ハフニウムＨｆＯ2を形成すること、
    を含む方法。
  20. 請求項１９に記載の方法であって、前記絶縁体層は、二酸化ケイ素（ＳｉＯ2）およびケイ素オキシ窒化物（ＳｉＯＮ）の１つを含む方法。
  21. 請求項１９に記載の方法であって、前記熱処理および前記プラズマ処理の少なくとも１つを実施することは、前記熱処理および前記プラズマ処理を連続して実施することを含む方法。
  22. 請求項１９に記載の方法であって、前記熱処理および前記プラズマ処理を少なくとも１つ実施することは、前記基板の温度を１〜３０分間にわたって２００〜６００℃に上昇させることを含む方法。
  23. 請求項１９に記載の方法であって、前記熱処理および前記プラズマ処理の少なくとも１つを実施することは、前記処理チャンバーに、Ｎ2、Ｎ2／Ｈ2、ＮＨ3、Ｏ2、およびＯ3の少なくとも１つを提供することを含む方法。
  24. 請求項１９に記載の方法であって、前記ＨｆＯ2層のプラズマ処理を実施することをさらに含む方法。
  25. 請求項１９に記載の方法であって、前記ＨｆＯ2層は、原子層堆積法（ＡＬＤ）を使用して堆積される方法。
  26. 請求項１９に記載の方法であって、前記ＨｆＯ2層をドープすることをさらに含む方法。
  27. 基板処理システムにおいて強誘電体酸化ハフニウム（ＨｆＯ2）を含む基板を処理するための方法であって、
    絶縁体層を含む基板を、前記基板処理システムの処理チャンバー内に配置すること、
    前記絶縁体層上に少なくとも１つの第１のＨｆＯ2層を堆積させること、
    前記少なくとも１つの第１のＨｆＯ2層の熱処理およびプラズマ処理の少なくとも１つを実施すること、
    前記少なくとも１つの第１のＨｆＯ2層上に少なくとも１つの第２のＨｆＯ2層を堆積させること、および
    前記少なくとも１つの第２のＨｆＯ2層および前記少なくとも１つの第１のＨｆＯ2層をアニールして、強誘電体ハフニウムＨｆＯ2層を形成すること
    を含む方法。
  28. 請求項２７に記載の方法であって、前記絶縁体層は、二酸化ケイ素（ＳｉＯ2）およびケイ素オキシ窒化物（ＳｉＯＮ）の１つを含む方法。
  29. 請求項２７に記載の方法であって、前記熱処理および前記プラズマ処理の少なくとも１つを実施することは、前記熱処理および前記プラズマ処理を連続して実施することを含む方法。
  30. 請求項２７に記載の方法であって、前記熱処理および前記プラズマ処理の少なくとも１つを実施することは、前記基板の温度を１〜３０分間にわたって２００〜６００℃に上昇させることを含む方法。
  31. 請求項２７に記載の方法であって、前記熱処理および前記プラズマ処理の少なくとも１つを実施することは、前記処理チャンバーに、Ｎ2、Ｎ2／Ｈ2、ＮＨ3、Ｏ2、およびＯ3の少なくとも１つを提供することを含む方法。
  32. 請求項２７に記載の方法であって、前記少なくとも１つの第１のＨｆＯ2層は、前記少なくとも１つの第２のＨｆＯ2層を堆積させるために使用されるドーズ時間よりも長いドーズ時間に従って堆積される方法。
  33. 請求項２７に記載の方法であって、前記少なくとも１つの第１のＨｆＯ2層を堆積させる前に、前記絶縁体層の熱処理およびプラズマ処理の少なくとも１つを実施することをさらに含む方法。
  34. 請求項２７に記載の方法であって、前記少なくとも１つの第１のＨｆＯ2層および前記少なくとも１つの第２のＨｆＯ2層は、原子層堆積法（ＡＬＤ）を使用して堆積される方法。
JP2020509491A 2017-08-18 2018-08-08 プラズマ処理および／または熱処理を使用して、酸化ハフニウムに基づく強誘電体材料の性能を向上させるための方法 Active JP7194171B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201762547360P 2017-08-18 2017-08-18
US62/547,360 2017-08-18
US201762593530P 2017-12-01 2017-12-01
US62/593,530 2017-12-01
US16/052,963 US20190057860A1 (en) 2017-08-18 2018-08-02 Methods for improving performance in hafnium oxide-based ferroelectric material using plasma and/or thermal treatment
US16/052,963 2018-08-02
PCT/US2018/045771 WO2019036252A1 (en) 2017-08-18 2018-08-08 METHODS OF IMPROVING PERFORMANCE IN HAFNIUM OXIDE FERROELECTRIC MATERIAL USING PLASMA AND / OR THERMAL PROCESSING

Publications (2)

Publication Number Publication Date
JP2020532113A true JP2020532113A (ja) 2020-11-05
JP7194171B2 JP7194171B2 (ja) 2022-12-21

Family

ID=65360650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020509491A Active JP7194171B2 (ja) 2017-08-18 2018-08-08 プラズマ処理および／または熱処理を使用して、酸化ハフニウムに基づく強誘電体材料の性能を向上させるための方法

Country Status (6)

Country Link
US (1) US20190057860A1 (ja)
JP (1) JP7194171B2 (ja)
KR (1) KR102658746B1 (ja)
CN (1) CN111033686B (ja)
TW (1) TW201921426A (ja)
WO (1) WO2019036252A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN109087997A (zh) * 2017-06-14 2018-12-25 萨摩亚商费洛储存科技股份有限公司 铁电膜层的制造方法、铁电隧道结单元、存储器元件及其写入与读取方法
US11349008B2 (en) * 2018-09-27 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance transistor having a multilayer ferroelectric structure or a ferroelectric layer with a gradient doping profile
US11264489B2 (en) 2020-03-20 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Negative-capacitance and ferroelectric field-effect transistor (NCFET and FE-FET) devices
US11171219B2 (en) * 2020-03-20 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Negative-capacitance and ferroelectric field-effect transistor (NCFET and FE-FET) devices
US11227933B2 (en) * 2020-03-31 2022-01-18 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric field effect transistor using charge trapping band misalignment and methods of forming the same
US11335792B2 (en) * 2020-04-06 2022-05-17 Tokyo Electron Limited Semiconductor processing system with in-situ electrical bias and methods thereof
US11894240B2 (en) 2020-04-06 2024-02-06 Tokyo Electron Limited Semiconductor processing systems with in-situ electrical bias
KR20220004433A (ko) 2020-07-03 2022-01-11 삼성전자주식회사 유전체 물질층을 포함하는 박막 구조체 및 이를 구비하는 전자소자
US11665909B2 (en) 2020-07-23 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. FeRAM with laminated ferroelectric film and method forming same
CN112447508A (zh) * 2020-11-24 2021-03-05 湘潭大学 一种通过等离子体技术增强氧化铪(HfO2)基铁电薄膜铁电性能的方法
US11688601B2 (en) * 2020-11-30 2023-06-27 International Business Machines Corporation Obtaining a clean nitride surface by annealing
KR102399957B1 (ko) * 2021-01-25 2022-05-19 강원대학교산학협력단 강유전체 박막의 제조방법 및 이에 의해 제조된 강유전체 박막
US20220278115A1 (en) * 2021-02-26 2022-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric Memory Device and Method of Manufacturing the Same
EP4135009A1 (en) * 2021-08-11 2023-02-15 IMEC vzw A memory device with a ferroelectric charge trapping layer
KR20230041502A (ko) * 2021-09-17 2023-03-24 삼성전자주식회사 강유전체 전자 소자 및 그 결함 밀도 추출 방법
CN114836716B (zh) * 2022-03-23 2023-01-24 中南大学 一种无顶电极夹持HfO2基薄膜材料的制备方法及应用
CN114990530B (zh) * 2022-06-02 2024-06-07 华东师范大学 一种低温制备hzo铁电薄膜的方法及hzo铁电薄膜
US20240064993A1 (en) * 2022-08-11 2024-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating transistor structure
CN115261788B (zh) * 2022-09-07 2023-04-18 宁波大学 一种提高HfO2铁电性的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158481A (ja) * 2002-11-01 2004-06-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005183940A (ja) * 2003-12-18 2005-07-07 Sharp Corp プラズマ酸化ｈｉｇｈ−ｋ電荷トラッピング層を用いて不揮発性メモリを製造する方法
JP2008500741A (ja) * 2004-05-21 2008-01-10 アプライド　マテリアルズ　インコーポレイテッド 高誘電率誘電体材料の安定化
JP2009506537A (ja) * 2005-08-23 2009-02-12 アプライド マテリアルズ インコーポレイテッド ゲート誘電体層の高ｋ窒化物形成における窒素プロファイルエンジニアリング
JP2010510677A (ja) * 2006-11-20 2010-04-02 アプライド マテリアルズ インコーポレイテッド ゲートスタック構造の順次処理のクラスター化方法
JP2013058559A (ja) * 2011-09-07 2013-03-28 Tokyo Electron Ltd 半導体装置の製造方法及び基板処理システム
JP2017518639A (ja) * 2014-05-20 2017-07-06 マイクロン テクノロジー， インク． 有極性、カイラル、非中心対称性強誘電体材料、その材料を含むメモリセルおよび関連するデバイスと方法。

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100513719B1 (ko) * 2002-08-12 2005-09-07 삼성전자주식회사 하프늄 산화막 형성용 전구체 및 상기 전구체를 이용한하프늄 산화막의 형성방법
US20050252449A1 (en) * 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US20060019033A1 (en) * 2004-05-21 2006-01-26 Applied Materials, Inc. Plasma treatment of hafnium-containing materials
JP2008166360A (ja) * 2006-12-27 2008-07-17 Hitachi Ltd 半導体集積回路装置
US20100120245A1 (en) * 2008-11-07 2010-05-13 Agus Sofian Tjandra Plasma and thermal anneal treatment to improve oxidation resistance of metal-containing films
US8546275B2 (en) * 2011-09-19 2013-10-01 Intermolecular, Inc. Atomic layer deposition of hafnium and zirconium oxides for memory applications
US9231206B2 (en) * 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell
KR20150037009A (ko) * 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 고유전층을 포함하는 반도체장치 및 그 제조 방법
US20150140838A1 (en) * 2013-11-19 2015-05-21 Intermolecular Inc. Two Step Deposition of High-k Gate Dielectric Materials
US9583337B2 (en) * 2014-03-26 2017-02-28 Ultratech, Inc. Oxygen radical enhanced atomic-layer deposition using ozone plasma

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158481A (ja) * 2002-11-01 2004-06-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005183940A (ja) * 2003-12-18 2005-07-07 Sharp Corp プラズマ酸化ｈｉｇｈ−ｋ電荷トラッピング層を用いて不揮発性メモリを製造する方法
JP2008500741A (ja) * 2004-05-21 2008-01-10 アプライド　マテリアルズ　インコーポレイテッド 高誘電率誘電体材料の安定化
JP2009506537A (ja) * 2005-08-23 2009-02-12 アプライド マテリアルズ インコーポレイテッド ゲート誘電体層の高ｋ窒化物形成における窒素プロファイルエンジニアリング
JP2010510677A (ja) * 2006-11-20 2010-04-02 アプライド マテリアルズ インコーポレイテッド ゲートスタック構造の順次処理のクラスター化方法
JP2013058559A (ja) * 2011-09-07 2013-03-28 Tokyo Electron Ltd 半導体装置の製造方法及び基板処理システム
JP2017518639A (ja) * 2014-05-20 2017-07-06 マイクロン テクノロジー， インク． 有極性、カイラル、非中心対称性強誘電体材料、その材料を含むメモリセルおよび関連するデバイスと方法。

Also Published As

Publication number Publication date
WO2019036252A1 (en) 2019-02-21
CN111033686B (zh) 2024-05-10
KR102658746B1 (ko) 2024-04-17
TW201921426A (zh) 2019-06-01
KR20200033980A (ko) 2020-03-30
JP7194171B2 (ja) 2022-12-21
US20190057860A1 (en) 2019-02-21
CN111033686A (zh) 2020-04-17

Similar Documents

Publication Publication Date Title
JP7194171B2 (ja) プラズマ処理および／または熱処理を使用して、酸化ハフニウムに基づく強誘電体材料の性能を向上させるための方法
TWI590329B (zh) 藉由微波電漿處理以提升半導體裝置中之高介電常數膜成核速率及電移動度的方法
US7816283B2 (en) Method of depositing a higher permittivity dielectric film
CN101401194B (zh) 使用低能量等离子体系统制造高介电常数晶体管栅极的方法和装置
KR20080046647A (ko) 게이트 유전층의 높은-ｋ 질화에서의 질소 프로파일엔지니어링
JP4162601B2 (ja) 絶縁膜の形成方法
TWI815891B (zh) 薄膜及沉積薄膜的方法
JP7354138B2 (ja) 酸化ハフニウム系強誘電材料のためのキャップ層
KR101713336B1 (ko) 라이너의 제거 처리 방법
JP7307745B2 (ja) 窒化ハフニウム層による酸化ハフニウムの強誘電特性の変更
JP2004193409A (ja) 絶縁膜の形成方法
TWI621218B (zh) 包含鍺之半導體元件及其形成方法
KR100670671B1 (ko) 반도체 소자의 하프늄 산화막 형성방법
KR20230054721A (ko) 게르마늄에 대한 확산 배리어들
JP2009079301A (ja) 反応性スパッタリング装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200513

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221209

R150 Certificate of patent or registration of utility model

Ref document number: 7194171

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150