TW201921426A - 用以改善使用電漿及/或熱處理之二氧化鉿基鐵電材料中的效能之方法 - Google Patents

用以改善使用電漿及/或熱處理之二氧化鉿基鐵電材料中的效能之方法

Info

Publication number
TW201921426A
TW201921426A TW107128245A TW107128245A TW201921426A TW 201921426 A TW201921426 A TW 201921426A TW 107128245 A TW107128245 A TW 107128245A TW 107128245 A TW107128245 A TW 107128245A TW 201921426 A TW201921426 A TW 201921426A
Authority
TW
Taiwan
Prior art keywords
hfo
layer
substrate
processing system
plasma
Prior art date
Application number
TW107128245A
Other languages
English (en)
Inventor
央錫 尹
朱中惟
崔桓誠
Original Assignee
美商蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商蘭姆研究公司 filed Critical 美商蘭姆研究公司
Publication of TW201921426A publication Critical patent/TW201921426A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

在基板處理系統中形成鐵電二氧化鉿（HfO2）的方法包含在基板處理系統的處理腔室之內配置基板、將HfO2層沉積在基板上、執行HfO2層的電漿處理、及將HfO2層退火以形成鐵電二氧化鉿（HfO2）。

Description

用以改善使用電漿及/或熱處理之二氧化鉿基鐵電材料中的效能之方法
本揭示內容關於處理基板的方法，且更特別地，關於用以改善包含使用電漿及/或熱處理之二氧化鉿基鐵電材料的元件中之效能的方法。
[相關申請案]
本專利申請案主張於2017年12月1日申請之美國臨時專利申請案第62/593,530號及於2017年8月18日申請之美國臨時專利申請案第62/547,360號的權利。上述提及之申請案的全部揭示內容於此藉由參照納入本案揭示內容。
在此提供的背景說明係為了一般性地呈現本揭示內容之背景。在此先前技術章節中所述之目前列名發明者的工作成果、以及可能未在申請時以其他方式適格作為先前技術之說明的實施態樣，均不被明示或暗示承認為對於本揭示內容的先前技術。
二氧化鉿（HfO2 ）基材料中之鐵電行為的發現使研究重啟於鐵電記憶體（FeRAM）。諸如鋯鈦酸鉛（PZT）的習知鐵電材料對低於50奈米（nm）厚度不具有足夠的切換窗。因此，PZT無法用於具有小於50 nm之特徵部尺寸（例如比50 nm薄的膜）的元件。
HfO2 由於高矯頑電場而具有厚度低至5 nm的優異鐵電切換磁滯。HfO2 亦為3D記憶體結構的良好候選者。HfO2 已廣泛地在CMOS技術中用作閘極介電質。在這些應用中，使用保形原子層沉積（ALD）沉積HfO2 。因此，HfO2 可適用於使用目前3D NAND整合方案整合至3D FeRAM中。
在基板處理系統中形成鐵電二氧化鉿（HfO2 ）的方法包含在基板處理系統的處理腔室之內配置基板、將HfO2 層沉積在基板上、執行HfO2 層的電漿處理、及將HfO2 層退火以形成鐵電二氧化鉿（HfO2 ）。
在其他特徵中，使用原子層沉積（ALD）沉積HfO2 層。該方法更包含摻雜HfO2 層。摻雜HfO2 層包含使用矽、鋁、釔、鑭、及鋯的其中至少一者摻雜HfO2 層。摻雜HfO2 層包含使用0與60莫耳%之間的摻雜劑物種摻雜HfO2 層。沉積HfO2 層的步驟包含將HfO2 沉積在基板之上及摻雜所沉積的HfO2 之交替循環。HfO2 層的厚度係在6與12 nm之間。該方法更包含沉積HfO2 層及執行HfO2 層的電漿處理之交替循環。
在其他特徵中，執行電漿處理包含使用至少一電漿氣體物種以執行電漿處理。該至少一電漿氣體物種包含分子氮（N2 ）、氨（NH3 ）、分子氧（O2 ）、臭氧（O3 ）、氬（Ar）、及氬和分子氫（Ar/H2 ）的其中至少一者。執行電漿處理包含使用分子氮（N2 ）執行電漿處理，且使用N2 執行電漿處理導致HfOx Ny 在HfO2 層的表面上形成。
在其他特徵中，執行電漿處理包含維持執行電漿處理15與60秒之間。執行電漿處理包含以500與1200瓦之間的射頻（RF）功率執行電漿處理。RF功率係於1與15 MHz之間提供。將HfO2 層退火包含在500℃與1100℃之間的溫度下將HfO2 層退火。將HfO2 層退火包含在800℃與1000℃之間的溫度下將HfO2 層退火。在退火之前，將頂部電極沉積在HfO2 層上。頂部電極包含氮化鉭、氮化鈦、及鎢的其中至少一者。將HfO2 層沉積在基板上包含將HfO2 層沉積在基板上所形成之下層和底部電極的其中一者上。
在基板處理系統中處理包含鐵電二氧化鉿（HfO2 ）之基板的方法包含：在基板處理系統的處理腔室之內配置包含絕緣體層的基板；執行絕緣體層之熱處理和電漿處理的其中至少一者；在絕緣體層上沉積HfO2 層；及將HfO2 層退火以形成鐵電二氧化鉿（HfO2 ）。
在其他特徵中，絕緣體層包含二氧化矽（SiO2 ）及氮氧化矽（SiON）的其中一者。執行熱處理及電漿處理的其中該至少一者包含序列式地執行熱處理及電漿處理。執行熱處理及電漿處理的其中該至少一者包含維持將基板的溫度增加至200與600℃之間1至30分鐘。執行熱處理及電漿處理的其中該至少一者包含將N2 、N2 /H2 、NH3 、O2 、O3 的其中至少一者提供至處理腔室。
在其他特徵中，該方法更包含執行HfO2 層的電漿處理。使用原子層沉積（ALD）沉積HfO2 層。該方法更包含摻雜HfO2 層。
在基板處理系統中處理包含鐵電二氧化鉿（HfO2 ）之基板的方法包含：在基板處理系統的處理腔室之內配置包含絕緣體層的基板；在絕緣體層上沉積至少一第一HfO2 層；執行至少一第一HfO2 層之熱處理和電漿處理的其中至少一者；在至少一第一HfO2 層上沉積至少一第二HfO2 層；及將至少一第二HfO2 層及至少一第一HfO2 層退火以形成鐵電二氧化鉿（HfO2 ）層。
在其他特徵中，絕緣體層包含二氧化矽（SiO2 ）及氮氧化矽（SiON）的其中一者。執行熱處理及電漿處理的其中該至少一者包含序列式地執行熱處理及電漿處理。執行熱處理及電漿處理的其中該至少一者包含維持將基板的溫度增加至200與600℃之間1至30分鐘。執行熱處理及電漿處理的其中該至少一者包含將N2 、N2 /H2 、NH3 、O2 、O3 的其中至少一者提供至處理腔室。
在其他特徵中，根據大於用以沉積至少一第二HfO2 層之劑量時間的劑量時間沉積至少一第一HfO2 層。該方法更包含在沉積至少一第一HfO2 層之前，執行絕緣體層之熱處理和電漿處理的其中至少一者。使用原子層沉積（ALD）沉積至少一第一HfO2 層及至少一第二HfO2 層。
本揭示內容之進一步的可應用領域將從實施方式、發明申請專利範圍及圖式中變得明顯。詳細說明及具體示例係意圖為僅供說明的目的，而非意欲限制本揭示內容的範圍。
然而，HfO2 的熱穩定性係FeRAM應用中商業化的阻礙。雖然600-650℃的溫度係足夠高以使甫沉積完成之非晶態HfO2 結晶成鐵電相，但許多整合方案需要至少1000℃的熱預算。較高的製程溫度由於增加漏電流及/或使元件短路而使HfO2 基FeRAM劣化。
高溫退火後洩漏的來源包含頂部電極/HfO2 介面處的缺陷產生。漏電流的另一來源包含HfO2 的膜開裂。在HfO2 之開裂的情況下，來自頂部和底部電極的原子（通常為TiN）可自由地擴散至HfO2 中，其最終導致元件的失效。
根據本揭示內容的方法減少HfO2 基鐵電材料中的漏電流。除了下面進一步描述的其他步驟之外，根據本揭示內容的方法包含在下層上沉積摻雜或未摻雜的HfO2 ，及使用分子氮（N2 ）、氨（NH3 ）、分子氧（O2 ）、臭氧（O3 ）、氬（Ar）、及/或氬和分子氫（Ar/H2 ）電漿執行HfO2 膜的電漿處理。接著在經處理的HfO2 膜上沉積諸如氮化鈦（TiN）、氮化鉭（TaN）、銥（Ir）、或鎢（W）的頂部電極。在500℃至1100℃範圍內的預定溫度下使用快速熱退火將基板退火。可針對包含金屬、鐵磁、絕緣體、及半導體（MFIS）層的堆疊使用類似的方法。
電漿處理係用以改善HfO2 基鐵電材料的熱穩定性。電漿處理使HfO2 膜緻密化，該HfO2 膜在後續高溫退火期間縮小（較小體積）且較少開裂。在圖2、3、及6中，電漿處理包含氮化。在圖7-9中，揭示使用Ar、Ar/H2 、O2 、O3 、及/或NH3 的其他電漿處理。
舉例而言，N2 電漿的使用在HfO2 的表面形成HfOx Ny 。HfO2 之表面的氮化減少後續處理步驟中頂部電極/HfO2 介面處之缺陷的產生，其減少漏電流。
在其他示例中，在HfO2 之ALD的循環之前及/或之間，使用電漿及/或熱處理製程預處理基板進一步減少洩漏並拓寬元件的記憶體窗。
現參照圖1A及1B，顯示根據本發明內容之包含二氧化鉿（HfO2 ）基鐵電材料之元件的示例。在圖1A中，基板10包含一或更多下層12及配置在下層12上的底部電極14。在一些示例中，底部電極14包含氮化鈦（TiN）、氮化鉭（TaN）、銥（Ir）、或鎢（W），然而亦可使用其他電極材料。在一些示例中，使用原子層沉積（ALD）、化學氣相沉積（CVD）、或物理氣相沉積（PVD）沉積底部電極14。
沉積HfO2 層16。在一些示例中，沉積之HfO2 層16具有自5 nm至12 nm範圍內的厚度。在一些示例中，使用選自由矽（Si）、鋁（Al）、釔（Yt）、鋯（Zr）、及/或鑭（La）所組成之群組的摻雜劑物種摻雜HfO2 層16。在一些示例中，使用原子層沉積（ALD）沉積HfO2 層16，然而亦可使用其他製程。舉例而言，可使用熱ALD或電漿加強的ALD。在一些示例中，HfO2 層16係未摻雜的。在其他示例中，將HfO2 層16摻雜成所選摻雜劑物種從大於0莫耳%至小於或等於60莫耳%的預定摻雜程度。在一些示例中，將HfO2 層16摻雜成所選摻雜劑物種從3莫耳%至5莫耳%的預定摻雜程度。
在一些示例中，執行T個ALD超循環以沉積摻雜的HfO2 層，其中T是大於1的整數。各ALD超循環包含N個ALD HfO2 循環及摻雜劑物種的M個ALD循環，其中T、N、及M係大於零的整數。超循環之各者內之N個ALD HfO2 循環及摻雜劑物種的M個ALD循環可以任何順序執行。在一些示例中，電漿處理在T個超循環的其中二或更多者之間及/或在T個超循環之後執行。
執行HfO2 層16的電漿處理。舉例而言，藉由包含氮氣物種的電漿氮化HfO2 層16。舉例而言，可使用分子氮（N2 ）氣體。在一些示例中，在從15 s至60 s範圍內的預定時間段期間執行氮化。在一些示例中，RF功率可在從100 W至15 kW的範圍內。在一些示例中，電漿功率係在從500 W至1200 W的範圍內。在一些示例中，RF頻率可在從1 MHz至15 MHz的範圍內。在一些示例中，RF頻率係2.0 MHz及/或13.56 MHz。
在氮化之後，將頂部電極18沉積在HfO2 層16上。在一些示例中，頂部電極18包含TiN、TaN、Ir、或W，然而亦可使用其他電極材料。在一些示例中，使用原子層沉積（ALD）、化學氣相沉積（CVD）、或物理氣相沉積（PVD）沉積頂部電極18。
在沉積頂部電極18之後，在從500℃至1100℃範圍內的預定溫度下將基板10退火。在其他示例中，退火溫度在自800℃至1000℃的範圍內。退火之後，將頂部電極18圖案化。舉例而言，可使用遮罩20。使用濕式蝕刻或乾式蝕刻將頂部電極加以蝕刻。在一些示例中，在蝕刻之後選用性地移除遮罩20。在其他示例中，不移除遮罩。
在圖1B中，顯示元件的特定示例。基板30包含矽（Si）層32。Si層32上設置由TiN製成的底部電極34。底部電極34上沉積Si摻雜的HfO2 層36。使用本文描述之電漿處理的其中一者處理Si摻雜的HfO2 層36，且接著在Si摻雜的HfO2 層36上沉積由TiN製成的頂部電極38。在預定溫度下將基板30退火。頂部電極38係使用諸如鉑（Pt）的惰性金屬層40加以圖案化，並使用濕式或乾式蝕刻加以蝕刻。
現參照圖2，方法60包含設置基板。在步驟64，將底部電極層（包含TiN、TaN、Ir、或W）沉積在基板上。在步驟66，將摻雜或未摻雜的HfO2 層沉積在底部電極層上。在步驟68，使用電漿及氮物種氮化HfO2 層。在步驟72，將頂部電極層（包含TiN、TaN、Ir、或W）沉積在氮化的HfO2 層上。在步驟74，使用快速熱退火將基板處理至從500℃至1100℃範圍內的溫度。在一些示例中，頂部電極在步驟78圖案化並在步驟82受蝕刻。
現參照圖3，顯示使用T個ALD超循環沉積摻雜之HfO2 層的方法90。在步驟92，執行N個ALD HfO2 循環及執行摻雜劑物種的M個ALD循環（其中T、N、及M係大於零的整數）。如可察知，N個ALD HfO2 循環及摻雜劑物種的M個ALD循環可在給定的超循環期間以任何順序執行。在步驟96，若需要執行額外的超循環則該方法返回至步驟92，或若完成T個超循環則結束。
現參照圖4，顯示使用原子層沉積（ALD）沉積及選用性地摻雜HfO2 層並氮化HfO2 層的示例基板處理系統100。雖然在此示例中在相同的處理腔室中執行HfO2 層的沉積和摻雜及後續的氮化，但亦可使用不同的處理腔室。舉例而言，氮化亦可在變壓器耦合電漿（TCP）腔室（例如如圖10中所示）、電漿加強化學氣相沉積（PECVD）腔室、高壓CVD（HPCVD）腔室及/或使用遠程電漿源的腔室中執行。
基板處理系統100包含處理腔室102，該處理腔室102包圍基板處理系統100的其他元件且容納RF電漿。基板處理系統100包含上電極104和基板支座，諸如靜電卡盤（ESC）106。在操作期間，基板108配置在ESC 106上。
僅作為示例，上電極104可包含引入並分配處理氣體的噴淋頭109。噴淋頭109可包含一桿部，該桿部包含連接至處理腔室之頂部表面的一端。基部通常是圓柱形的，且在與處理腔室之頂部表面分隔的位置處自桿部的相反端徑向向外延伸。噴淋頭之基部之面對基板的表面或面板包含處理氣體或沖洗氣體流經的複數孔洞。或者，上電極104可包含傳導板，且處理氣體可以另一方式引入。
ESC 106包含作為下電極的導電底板110。底板110支撐加熱板112，其可對應於陶瓷多區加熱板。在加熱板112與底板110之間可配置熱阻層114。底板110可包含用於使冷卻劑流經底板110的一或更多冷卻劑通道116。
RF產生系統120產生RF電壓並將RF電壓輸出至上電極104和下電極（例如ESC 106的底板110）之其中一者。上電極104和底板110的其中另一者可為DC接地、AC接地、或浮接。僅作為示例，RF產生系統120可包含產生RF電壓的RF電壓產生器122，該RF電壓藉由匹配和分配網路124饋入至上電極104或底板110。在其他示例中，電漿可感應地或遠程地產生。
氣體遞送系統130包含一或更多氣體源132-1、132-2、…、及132-N（統稱為氣體源132），其中N係大於0的整數。氣體源供應一或更多沉積前驅物及其混合物。氣體源可包含用於HfO2 層及/或其他層的前驅物氣體。氣體源亦可供應沖洗氣體及包含用於電漿氮化之氮物種的氣體及/或用於其他電漿處理的其他氣體物種（諸如Ar、Ar/H2 、NH3 、O2 、O3 等）。亦可使用汽化的前驅物。氣體源132藉由閥134-1、134-2、…、及134-N（統稱為閥134）及質流控制器136-1、136-2、…、及136-N（統稱為質流控制器136）連接至歧管138。歧管138的輸出饋入至處理腔室102。僅作為示例，歧管138的輸出饋入至噴淋頭109。在一些示例中，在質流控制器136與歧管138之間可設置選用性的臭氧產生器140。在一些示例中，基板處理系統100可包含液體前驅物遞送系統141。液體前驅物遞送系統141如所示可被包含在氣體遞送系統130之內或可為在氣體遞送系統130的外部。液體前驅物遞送系統141配置成藉由起泡器、直接液體注射、蒸汽抽出等提供在室溫為液體及/或固體的前驅物。
溫度控制器142可連接至配置在加熱板112內的複數熱控制元件（TCE）144。舉例而言，TCE 144可包含但不限於對應多區加熱板內之各區的個別宏觀TCE、及/或橫跨多區加熱板之多區而設置的微觀TCE陣列。溫度控制器142可用以控制複數TCE 144以控制ESC 106及基板108的溫度。
溫度控制器142可與冷卻劑組件146通訊以控制流經通道116的冷卻劑。舉例而言，冷卻劑組件146可包含冷卻劑幫浦及貯槽。溫度控制器142操作冷卻劑組件146以選擇性地使冷卻劑流經通道116而冷卻ESC 106。
閥150及幫浦152可用以自處理腔室102排空反應物。系統控制器160可用以控制基板處理系統100的元件。機器人170可用以將基板遞送至ESC 106上、及自ESC 106移除基板。舉例而言，機器人170可在ESC 106與裝載鎖定部172之間傳送基板。雖然顯示為獨立的控制器，但溫度控制器142可在系統控制器160之內實施。溫度控制器142亦進一步配置成根據本揭示內容的原理實施一或更多模型以估計ESC 106的溫度。
通常，在高電漿功率下較多的氮被摻入HfO2 表面，而伴隨較少的膜開裂。然而，漏電流可能不完全遵循所摻入氮的量。舉例而言，由1000 W電漿處理的一樣本可能比僅由500 W處理的另一樣本洩漏更多。較高的電漿功率亦可能損壞HfO2 膜結構，其因此增加漏電流。此外，由於HfN不是鐵電性的，所以電漿氮化製程可減少剩餘極化（Pr）。
相反地，延長在500 W的電漿時間減少1000℃/1 s退火之後的漏電流，而15 s的時間段可能不足以減輕漏電流。舉例而言，HfO2 在60 s電漿之後通常過度氮化，而漏電流低至10-8 A。然而，當電漿時間大於60 s時，HfO2 的鐵電性質可能嚴重地降低（例如：Pr=7 μC/cm2 ）。
現參照圖5，針對包含金屬、鐵磁、絕緣體、及半導體（MFIS）層的堆疊亦可使用HfO2 的氮化及選用性的摻雜。基板200包含諸如半導體層210的一或更多下層，其可包含一或更多擴散區域214。絕緣體層220沉積在半導體層210上。在一些示例中，絕緣體層220包含二氧化矽（SiO2 ）或氮化矽（SiN）。包含摻雜或未摻雜的HfO2 層224（如上所述）的鐵磁層沉積在絕緣體層220上。使用所選的電漿處理處理摻雜或未摻雜的HfO2 層224。金屬層228沉積在摻雜或未摻雜的HfO2 層224上。在一些示例中，金屬層228包含TiN、TaN、Ir、或W。在沉積金屬層228之後，在從500o C至1100o C範圍內的溫度下使用快速熱退火將基板退火。
現參照圖6，顯示用於沉積、選用性的摻雜及氮化圖5的堆疊中之HfO2 的方法250。在步驟252，設置半導體基板。在步驟254，將絕緣體層沉積在半導體基板上。在一些示例中，絕緣體層包含二氧化矽（SiO2 ）或氮化矽（SiN）。在步驟256，將摻雜或未摻雜的HfO2 層沉積在絕緣體層上。在步驟268，使用包含氮物種的電漿氮化HfO2 層。在步驟272，將金屬層沉積在HfO2 層上。在一些示例中，金屬層包含TiN、TaN、Ir、或W。在步驟274，在從500℃至1100℃範圍內的溫度下在基板上執行快速熱退火。在一些示例中，金屬層在步驟278圖案化並在步驟282受蝕刻。
在一些示例中，在相同的處理腔室內或使用不同的處理腔室執行絕緣體層、摻雜或未摻雜的HfO2 層、及氮化。可使用上述製程的任一者沉積絕緣體層、摻雜或未摻雜的HfO2 層、及/或金屬層。
現參照圖7，在基板的電漿處理期間可使用其他氣體物種以減少漏電流。更特別地，可使用包含氨（NH3 ）、分子氧（O2 ）、氬（Ar）、或氬和分子氫（Ar/H2 ）之混合物的氣體物種。在圖7中，方法330包含設置基板。在步驟334，將底部電極層（包含TiN、TaN、Ir、或W）沉積在基板上。在步驟336，將摻雜或未摻雜的HfO2 層沉積在底部電極層上。在步驟338，使用具有選自由N2 、NH3 、O2 、O3 、Ar、及/或Ar/H2 所組成之群組之電漿氣體物種的電漿處理HfO2 層。在步驟340，將頂部電極層（包含TiN、TaN、Ir、或W）沉積在氮化的HfO2 層上。在步驟342，使用快速熱退火將基板處理至從500℃至1100℃範圍內的溫度。頂部電極係在步驟344圖案化並在步驟346受蝕刻。
現參照圖8，顯示用於沉積、選用性的摻雜及電漿處理圖5的堆疊中之HfO2 的方法350。在步驟352，設置半導體基板。在步驟354，將絕緣體層沉積在半導體基板上。在一些示例中，絕緣體層包含二氧化矽（SiO2 ）或氮化矽（SiN）。在步驟356，將摻雜或未摻雜的HfO2 層沉積在絕緣體層上。在步驟358，使用具有選自由N2 、NH3 、Ar、O3 、O2 、及/或Ar/H2 所組成之群組之電漿氣體物種的電漿處理HfO2 層。在步驟360，將金屬層沉積在HfO2 層上。在一些示例中，金屬層包含TiN、TaN、Ir、或W。在步驟362，在從500℃至1100℃範圍內的溫度下在基板上執行快速熱退火。在一些示例中，金屬層在步驟364圖案化並在步驟366受蝕刻。
在一些示例中，在相同的處理腔室內或使用不同的處理腔室執行絕緣體層、摻雜或未摻雜的HfO2 層、及電漿處理。可使用上述製程的任一者沉積絕緣體層、摻雜或未摻雜的HfO2 層、及/或金屬層。
現參照圖9，顯示使用T個ALD超循環及中介電漿處理沉積摻雜之HfO2 層的方法400。在步驟402，執行N個ALD HfO2 循環及執行摻雜劑物種的M個ALD循環，其中T、N、及M係大於零的整數。如可察知，在給定的超循環期間可以任何順序執行N個ALD HfO2 循環及摻雜劑物種的M個ALD循環。在步驟404，使用具有選自由N2 、NH3 、Ar、O2 、O3 、及/或Ar/H2 所組成之群組之電漿氣體物種的電漿處理HfO2 層。在步驟406，若需要執行額外的超循環則該方法返回至步驟402，或若完成T個超循環則結束。
現參照圖10，顯示用於執行根據本揭示內容之TCP電漿處理之基板處理系統510的示例。基板處理系統510包含線圈驅動電路511。在一些示例中，線圈驅動電路511包含RF源512及調諧電路513。調諧電路513可直接連接至一或更多感應線圈516。或者，調諧電路513可藉由選用性的反相電路515連接至線圈516的其中一或更多者。調諧電路513將RF源512的輸出調諧至期望的頻率及/或期望的相位、匹配線圈516的阻抗、並使TCP線圈516之間的功率分離。反相電路515係用以選擇性地切換通過TCP線圈516之其中一或更多者之電流的極性。反相電路515的示例係在由Sato等人於西元2015年3月30日申請、題為“Systems And Methods For Reversing RF Current Polarity At One Output Of A Multiple Output RF Matching Network”之共同轉讓的美國專利申請案第14/673,174號中顯示及描述。
在一些示例中，充氣部520可配置在TCP線圈516與介電窗524之間，以使用熱及/或冷空氣流控制介電窗的溫度。介電窗524係沿處理腔室528的一側配置。處理腔室528進一步包含基板支座（或基座）532。基板支座532可包含靜電卡盤（ESC）、機械卡盤或其他類型的卡盤。將處理氣體供應至處理腔室528，且在處理腔室528的內部產生電漿540。電漿540蝕刻基板534的曝露表面。RF源550及偏壓匹配電路552可用以在操作期間對基板支座532施加偏壓以控制離子能量。
氣體遞送系統556可用以將處理氣體混合物供應至處理腔室528。氣體遞送系統556可包含處理及惰性氣體源557、諸如閥和質流控制器的氣體計量系統558、及歧管559。氣體遞送系統560可用以將氣體562經由閥561遞送至充氣部520。該氣體可包含用以冷卻TCP線圈516及介電窗524的冷卻氣體（空氣）。加熱器/冷卻器564可用以將基板支座532加熱/冷卻至預定的溫度。排氣系統565包含閥566及幫浦567，以藉由沖洗或抽空自處理腔室528移除反應物。
控制器554可用以控制蝕刻製程。控制器554監控系統參數並控制氣體混合物的遞送、點燃、維持及熄滅電漿、反應物的移除、冷卻氣體的供應等。此外，如下面詳細地描述，控制器554可控制線圈驅動電路511、RF源550、及偏壓匹配電路552等的諸多方面。

示例
在4.2莫耳%的Si摻雜下測試TCP腔室中之HfO2 的電漿處理。甫沉積完成的HfO2 在1000℃/1秒退火之後展現在10-7 A之位準的漏電流。使用N2 電漿的處理使漏電流減少一個數量級，使用相同的1000℃/1秒退火降至10-8 A。亦測試使用NH3 、Ar、及Ar/H2 氣體物種的其他電漿處理。NH3 及Ar/H2 電漿處理在1000℃/1秒退火之後使漏電流減少1/2。在較低退火溫度（例如800℃）下，與沒有電漿處理的樣本相比，所有電漿處理（N2 、NH3 、Ar、及Ar/H2 ）改善漏電流。電漿氮化略微降低鐵電HfO2 的剩餘極化（Pr）。然而，Pr值（15-17 μC/cm2 ）仍符合15 μC/cm2 的目標規格。使用NH3 及Ar/H2 電漿達到相同的結果。
亦使用相同的電漿處理研究具較高摻雜（例如HfO2 中5.7莫耳%的Si）之樣本。由於初始循環中的喚醒效應，較高的摻雜濃度並非最佳的。N2 電漿改善具有5.7莫耳%的Si之HfO2 中的漏電流，而NH3 、Ar、及Ar/H2 電漿增加漏電流。使用Ar和Ar/H2 電漿處理的樣本僅1000個切換循環即失效。
雖然在頂部電極沉積之前之HfO2 的電漿處理減輕HfO2 表面處的缺陷，但主體HfO2 膜中的缺陷可能是另一漏電流來源。因此，本文描述之方法的其中一些者在HfO2 沉積的超循環之間採用電漿處理以進一步減輕膜內的缺陷。舉例而言，在每1、2、或4 nm的HfO2 沉積之後將基板曝露於電漿處理，來取代在8 nm HfO2 之後的單一電漿處理。
除了N2 電漿之外，Ar/H2 和NH3 電漿亦在1000℃退火之後減少HfO2 中的漏電流。N2 電漿係漏電流改善方面最有效的環境。HfO2 沉積和電漿處理的超循環具有進一步減少鐵電材料中之漏電流的潛力。在其他示例中，電漿的類型可改變成電容式耦合電漿（CCP）、下游或遠程電漿、或微波電漿。

預處理基板及 / 或處理 HfO2 層
在其他示例中，在HfO2 之ALD的循環之前及/或之間，使用電漿及/或熱處理製程預處理基板進一步減少洩漏並拓寬元件的記憶體窗。舉例而言，在鐵電場效電晶體（FeFET）中，鐵電HfO2 配置於在Si基板上形成之金屬層（例如頂部電極）與介電層（例如絕緣體/介面層）之間以形成MFIS膜堆疊結構。絕緣體層對MFIS膜堆疊的效能特性為關鍵的。鐵電材料中之電荷的翻轉使平帶電壓偏移、導致C-V曲線中的磁滯、並使電晶體的閾值電壓（Vth）偏移。絕緣體層中及/或在絕緣體層與鐵電材料間之介面處的缺陷可能導致電荷注入，其使平帶電壓偏移並導致與鐵電材料之方向相反的C-V磁滯（導致C-V磁滯的消除）。因此，期望使絕緣體層內及/或在絕緣體層與鐵電材料間之介面處的缺陷最小化以改善鐵電材料的效能。
使用如下所述的電漿及/或熱處理預處理基板減少絕緣體層中及/或在絕緣體層與鐵電材料間之介面處的缺陷，以減少洩漏並拓寬元件的記憶體窗，如下更詳細地描述。預處理方法包含熱處理、電漿處理、及/或熱和電漿處理的序列。用於處理的氣體環境可包含N2 、N2 /H2 、NH3 、O2 、及/或O3 。在轉移至ALD處理腔室之前，可在ALD處理腔室內或在獨立的腔室內預處理基板。在一些示例中，可於在絕緣體層的表面上執行HfO2 的一或更多ALD循環（例如0.1-2.0 nm HfO2 ）之後執行預處理製程。在其他示例中，可在執行ALD之前及在ALD的一或更多循環之後在基板上執行預處理製程。在執行處理製程之前之一或更多ALD循環的沉積條件可與用於隨後ALD循環的沉積條件不同。舉例而言，在執行處理製程之前之一或更多ALD循環的臭氧劑量時間可大於後續循環的臭氧劑量時間。
現參照圖11A、11B、11C、11D、11E、及11F，顯示用於形成元件600中之HfO2 基鐵電材料的示例製程。在圖11A中，元件600包含基板（例如一或更多下層）604及配置在下層604上的介面/絕緣體層608（之後稱為絕緣體層）。舉例而言，下層604包含矽（Si）。在一些示例中，絕緣體層608包含二氧化矽（SiO2 ）或氮氧化矽（SiON）介電質。在一些示例中，使用原子層沉積（ALD）、化學氣相沉積（CVD）、或物理氣相沉積（PVD）沉積絕緣體層608。在其他示例中，可藉由Si的熱氧化形成絕緣體層608。舉例而言，絕緣體層608可藉由用以形成SiON之在具有氮物種（例如N2 O或N2 ）的氧氣環境中之Si的熱氧化、SiO2 的電漿氮化等而形成。絕緣體層608可在與用以執行後續步驟之腔室不同的處理腔室內沉積。
如圖11B所示，執行絕緣體層608的預處理。預處理可在與絕緣體層608的沉積相同或不同的處理腔室內執行。預處理可包含熱處理、電漿處理、及/或熱和電漿處理的序列（例如熱處理步驟接著電漿處理步驟）。預處理自絕緣體層608的表面移除缺陷（例如未鍵結的烴污染物）。舉例而言，曝露於空氣可能使烴吸附至絕緣體層608的表面之上。預處理促進烴污染物與處理腔室內之氣體間的鍵結。鍵結的烴可接著自處理腔室移除（例如沖洗）。
熱處理可包含在使處理氣體流入處理腔室時增加基板的溫度（例如使用溫度控制器142）。舉例而言，可將基板增加至從200至600℃的溫度1至多達30分鐘。在一些示例中，將基板增加至從300至400℃的溫度。處理氣體可包含N2 、N2 /H2 、NH3 、O2 、及/或O3 。增加的溫度促進烴污染物與處理氣體之間的鍵結。
電漿處理可包含使處理氣體（N2 、N2 /H2 、NH3 、O2 、O3 等）流動並在處理腔室之內點燃電漿。雖然在增加基板的溫度時可執行電漿處理，但電漿處理可在比熱處理顯著更低的溫度（例如在50℃）下執行。因此，在沒有較高之熱處理溫度的情況下，電漿處理促進烴污染物與處理氣體之間的鍵結。電漿處理可執行1至多達30分鐘。
如圖11C所示，將HfO2 層612沉積在絕緣體層608上且將頂部電極616沉積在HfO2 層612上。在一些示例中，所沉積的HfO2 層612具有從2 nm至12 nm範圍內的厚度。在一些示例中，使用選自由矽（Si）、鋁（Al）、釔（Yt）、鋯（Zr）、及/或鑭（La）所組成之群組的摻雜劑物種摻雜HfO2 層612。在一些示例中，使用原子層沉積（ALD）沉積HfO2 層612，然而亦可使用其他製程。舉例而言，可使用熱ALD或電漿加強的ALD。在一些示例中，HfO2 層612係未摻雜的。在其他示例中，將HfO2 層612摻雜成所選摻雜劑物種從大於0莫耳%至小於或等於60莫耳%的預定摻雜程度。在一些示例中，將HfO2 層612摻雜成所選摻雜劑物種從3莫耳%至5莫耳%的預定摻雜程度。HfO2 層612可為非晶態的。
可選用性地執行HfO2 層612的電漿處理。舉例而言，藉由包含氮氣物種的電漿氮化HfO2 層612。舉例而言，可使用分子氮（N2 ）氣體。在一些示例中，在自15 s至60 s範圍內的時間段期間執行氮化。在一些示例中，RF功率可為在自100 W至15 kW的範圍內。在一些示例中，電漿功率係在自500 W至1200 W的範圍內。在一些示例中，RF頻率可為在自1 MHz至15 MHz的範圍內。在一些示例中，RF頻率係2.0 MHz及/或13.56 MHz。
將頂部電極616沉積在HfO2 層612上。在一些示例中，頂部電極616包含TiN、TaN、Ir、或W，然而亦可使用其他電極材料（例如：Pt、Au、Pd、Al、Mo、Ni、Ti等）。在一些示例中，使用原子層沉積（ALD）、化學氣相沉積（CVD）、或物理氣相沉積（PVD）沉積頂部電極616。在沉積頂部電極616之後，在自500℃至1100℃範圍內的預定溫度下將元件600退火。在其他示例中，退火溫度係在自800℃至1000℃的範圍內。
在退火之後，圖案化頂部電極616，如圖11D、11E、及11F所示。舉例而言，可沉積遮罩620，如圖11D所示。遮罩620可包含鉑（Pt）。使用濕式蝕刻或乾式蝕刻將頂部電極616加以蝕刻，如圖11E所示。在一些示例中，在蝕刻之後選用性地移除遮罩620，如圖11F所示。在其他示例中，不移除遮罩。
現參照圖12A、12B、12C、12D、12E、及12F，顯示用於形成元件700中之HfO2 基鐵電材料的另一示例製程。在圖12A中，元件700包含基板（例如一或更多下層）704及配置在下層704上的介面/絕緣體層708（之後稱為絕緣體層）。舉例而言，下層704包含矽（Si）。在一些示例中，絕緣體層708包含二氧化矽（SiO2 ）或氮氧化矽（SiON）介電質。在一些示例中，使用原子層沉積（ALD）、化學氣相沉積（CVD）、或物理氣相沉積（PVD）沉積絕緣體層708。在其他示例中，可藉由Si的熱氧化形成絕緣體層708。舉例而言，絕緣體層708可藉由用以形成SiON之在具有氮物種（例如N2 O或N2 ）的氧氣環境中之Si的熱氧化、SiO2 的電漿氮化等而形成。絕緣體層708可在與用以執行後續步驟之腔室不同的處理腔室內沉積。
如圖12B所示，執行絕緣體層708之選用性的預處理。預處理可在與絕緣體層708的沉積相同或不同的處理腔室內執行。預處理可包含熱處理、電漿處理、及/或熱和電漿處理的序列（例如熱處理步驟接著電漿處理步驟）。預處理如以上圖11B所述自絕緣體層708的表面移除缺陷（例如未鍵結的烴污染物）。
如圖12C所示，執行一或更多ALD循環以在絕緣體層708上沉積HfO2 的一或更多薄層710（例如0.1-2.0 nm HfO2 ）。舉例而言，這些初始ALD循環可在180-300℃的溫度及0.1至2.0托的壓力下執行，其中臭氧劑量時間10-60秒，前驅物劑量時間1-5秒，且沖洗時間（即為了沖洗前驅物及臭氧）30-75秒。在一些示例中，臭氧劑量時間係大於圖12E的臭氧劑量時間。舉例而言，圖12C的臭氧劑量時間係45-60秒，而圖12E的臭氧劑量時間係10-45秒。初始ALD循環之增加的臭氧劑量時間可使絕緣體層708與HfO2 的薄層710之介面處的氧空位最小化。
如圖12D所示，執行HfO2 層之所沉積的層710之處理。處理可如以上圖11B所述包含熱處理、電漿處理、及/或熱和電漿處理的序列（例如熱處理步驟接著電漿處理步驟）。
如圖12E所示，HfO2 之剩餘的層沉積在層710上以形成HfO2 層712且頂部電極716沉積在HfO2 層712上。在一些示例中，所沉積的HfO2 層712具有從2 nm至12 nm範圍內的厚度。在一些示例中，使用選自由矽（Si）、鋁（Al）、釔（Yt）、鋯（Zr）、及/或鑭（La）所組成之群組的摻雜劑物種摻雜HfO2 層712。在一些示例中，使用原子層沉積（ALD）沉積HfO2 層712，然而亦可使用其他製程。舉例而言，可使用熱ALD或電漿加強的ALD。在一些示例中，HfO2 層712係未摻雜的。在其他示例中，將HfO2 層712摻雜成所選摻雜劑物種從大於0莫耳%至小於或等於60莫耳%的預定摻雜程度。在一些示例中，將HfO2 層712摻雜成所選摻雜劑物種從3莫耳%至5莫耳%的預定摻雜程度。HfO2 層712可為非晶態的。
可選用性地執行所完成之HfO2 層712的額外電漿處理。舉例而言，藉由包含氮氣物種的電漿氮化HfO2 層712。舉例而言，可使用分子氮（N2 ）氣體。在一些示例中，在自15 s至60 s範圍內的時間段期間執行氮化。在一些示例中，RF功率可為在自100 W至15 kW的範圍內。在一些示例中，電漿功率係在自500 W至1200 W的範圍內。在一些示例中，RF頻率可為在自1 MHz至15 MHz的範圍內。在一些示例中，RF頻率係2.0 MHz及/或13.56 MHz。
將頂部電極716沉積在HfO2 層712上。在一些示例中，頂部電極716包含TiN、TaN、Ir、或W，然而亦可使用其他電極材料（例如：Pt、Au、Pd、Al、Mo、Ni、Ti等）。在一些示例中，使用原子層沉積（ALD）、化學氣相沉積（CVD）、或物理氣相沉積（PVD）沉積頂部電極716。在沉積頂部電極716之後，在自500℃至1100℃範圍內的預定溫度下將元件700退火。在其他示例中，退火溫度係在自800℃至1000℃的範圍內。
在退火之後，圖案化頂部電極716，如圖12F所示。舉例而言，以類似於圖11D、11E、及11F所述者的方式沉積遮罩、蝕刻頂部電極716、且在蝕刻之後移除遮罩。
現參照圖13，根據本揭示內容之用於預處理絕緣體層及/或處理一或更多HfO2 層之方法800的示例始於方塊804。在方塊808，設置基板。舉例而言，將包含一或更多下層及絕緣體層的基板配置在處理腔室內的基板支座上。絕緣體層可包含二氧化矽（SiO2 ）或氮氧化矽（SiON）。舉例而言，可在相同的處理腔室內或在不同的處理腔室內使用原子層沉積（ALD）、化學氣相沉積（CVD）、或物理氣相沉積（PVD）沉積介面層。
在方塊812，執行絕緣體層之選用性的預處理。舉例而言，預處理可包含如以上圖11B所述的熱處理及/或電漿處理。在執行HfO2 之所沉積的層之選用性處理的示例中，方法800繼續至方塊816及方塊820。否則，方法800繼續至方塊824。在方塊816，執行ALD的一或更多循環以如以上圖12C所述沉積HfO2 的薄層。在方塊820，執行HfO2 之所沉積的層之處理。舉例而言，HfO2 之所沉積的層之處理可包含如以上圖12D所述的熱處理及/或電漿處理。因此，在方塊812、816、及820，方法800執行絕緣體層的預處理及/或HfO2 之所沉積薄層的處理。換句話說，方法800可僅執行絕緣體層的預處理、僅執行HfO2 之所沉積薄層的處理、或絕緣體層的預處理及HfO2 之所沉積薄層的處理兩者。
在方塊824，在絕緣體層上或在先前於方塊816和820沉積在絕緣體層上之HfO2 的薄層上沉積摻雜或未摻雜的HfO2 層（例如使用ALD）。在方塊828，可選用性地執行HfO2 層的電漿處理。舉例而言，可藉由包含氮氣物種的電漿氮化HfO2 層。在方塊832，將頂部電極（例如TiN、TaN、Ir、或W）沉積在HfO2 層上。舉例而言，使用原子層沉積（ALD）、化學氣相沉積（CVD）、或物理氣相沉積（PVD）沉積頂部電極。在方塊836，在從500℃至1100℃（例如從800℃至1000℃）範圍內的預定溫度下將基板、絕緣體層、HfO2 層、和頂部電極退火以形成鐵電HfO2 。頂部電極可在方塊840圖案化（例如，可將遮罩圖案化至頂部電極之上）並在方塊844受蝕刻。方法800在方塊848結束。

示例
在一示例中，在ALD處理腔室中在ALD溫度（例如200℃）下使用臭氧預處理SiO2 絕緣體層（即，在執行任何HfO2 ALD循環之前）。在此示例中，漏電流略為減少。相反地，在5-9循環HfO2 ALD（例如0.5-0.9 nm）之後執行使用臭氧處理的示例中，相對於預處理絕緣體層的樣本，漏電流減少較多的量。漏電流減少指示膜堆疊中較少的缺陷，其意味著改善MFIS切換中的C-V磁滯。
在另一示例中，可改變沉積HfO2 之初始薄層（例如2 nm）的條件以減少缺陷。舉例而言，初始ALD循環期間（例如對於最初2 nm）的O3 劑量時間可大於處理之後執行之ALD循環的O3 劑量時間。因此，抑制鐵電切換中的洩漏特徵。在處理之前及之後對於ALD循環具有相同O3 劑量時間的示例中，儘管有P-E曲線中的FE切換，但在C-V曲線中沒有觀察到FE磁滯。沒有C-V磁滯可歸因於絕緣體/鐵電介面處的高缺陷密度。電荷注入消除FE切換的影響。相反地，在處理之前在HfO2 之最初2 nm中具有較長O3 劑量的示例中，在C-V曲線中觀察到0.2 V的記憶體窗。最初2 nm中延長的O3 劑量時間降低介面處的缺陷密度，且因此抑制電荷注入。記憶體窗（雖然很小）在C-V曲線中出現以指示鐵電切換。
在另一示例中，在執行HfO2 ALD之前，在基板上執行形成氣體退火（FGA）步驟。在ALD之前在300℃下執行的FGA未進一步改善洩漏。然而，記憶體窗從無FGA樣本中的~0.3 V增加至在ALD之前具有執行之FGA樣本中的~0.55 V。因此，將本文所述的預處理及處理方法與FGA結合可進一步增加記憶體窗（例如至1.0 V）。
在所描述的示例中，樣本包含具有4.2莫耳%Si的8 nm HfO2 層。HfO2 厚度可自2 nm至12 nm變化。HfO2 層可為未摻雜的或包含諸如Al、Y、Gd、Sr、La、及Zr的摻雜劑。對於Si而言摻雜劑濃度在0與6莫耳%之間變化，而其他摻雜劑可具有0-60莫耳%之較寬的範圍。藉由在600-1000℃下在N2 下與金屬覆蓋層（例如TiN）一起退火而形成鐵電HfO2 。
以上所述在本質上僅用以說明且絕非意圖限制本揭示內容、其應用、或使用。本揭示內容的廣泛教示可以諸多形式實施。因此，雖然本揭示內容包含特殊的示例，但本揭示內容的真實範圍應不被如此限制，因為其他的變化將在研讀圖式、說明書及以下申請專利範圍後變為顯而易見。應理解方法中的一或更多步驟可以不同順序（或同時）執行而不改變本揭示內容的原理。此外，雖然各個實施例係如上所述為具有某些特徵，但關於本揭示內容之任何實施例描述的這些特徵之其中任何一或多者可結合任何其他實施例的特徵而實施，即使結合係未明確地描述亦然。換句話說，描述的實施例係非互斥，且一或更多實施例彼此的置換仍在此揭示內容的範圍內。
元件之間（例如：模組、電路元件、半導體層等之間）的空間及功能關係係使用諸多術語描述，包含：「連接」、「接合」、「耦接」、「毗鄰」、「旁邊」、「在上方」、「上方」、「下方」、及「配置」。當第一及第二元件之間的關係係在上述揭示內容中描述時，除非明確地描述為「直接」，否則該關係可為其中沒有其他中介元件存在於該第一及第二元件之間的直接關係，但亦可為其中一或更多中介元件（空間上或功能上）存在於該第一及第二元件之間的間接關係。當在此使用時，用語「A、B、及C的其中至少一者」應解讀為意指使用非排除性邏輯「或」之邏輯（A或B或C），且不應解讀為意指「A的其中至少一者、B的其中至少一者、及C的其中至少一者」。
在一些實施方式中，控制器為系統的一部分，其可為上述示例的一部分。此等系統可包括半導體處理設備，其包含處理工具或複數處理工具、腔室或複數腔室、用於處理的平台或複數平台、及/或特定處理元件（晶圓基座、氣流系統等）。這些系統可與電子設備整合，該等電子設備用於在半導體晶圓或基板的處理之前、期間、及之後控制這些系統的操作。電子設備可稱作為「控制器」，其可控制系統或複數系統之諸多元件或子部分。依據系統的處理需求及/或類型，控制器可加以編程以控制此處揭示的任何製程，包含：處理氣體的遞送、溫度設定（例如加熱及/或冷卻）、壓力設定、真空設定、功率設定、射頻（RF）產生器設定、RF匹配電路設定、頻率設定、流率設定、流體遞送設定、位置及操作設定、出入一工具和其他轉移工具及/或與特定系統連接或介接之裝載鎖定部的晶圓轉移。
廣義地說，控制器可定義為具有接收指令、發布指令、控制操作、啟用清潔操作、啟用端點量測等之諸多積體電路、邏輯、記憶體、及/或軟體的電子設備。積體電路可包含呈儲存程式指令之韌體形式的晶片、數位訊號處理器（DSP）、定義為特殊應用積體電路（ASIC）的晶片、及/或執行程式指令（例如軟體）的一或更多微處理器或微控制器。程式指令可為以諸多個別設定（或程式檔案）之形式傳送至控制器的指令，其定義在半導體晶圓上或針對半導體晶圓或對系統執行特殊製程的操作參數。在一些實施例中，該等操作參數可為由製程工程師定義之配方的部分，以在一或更多層、材料、金屬、氧化物、矽、二氧化矽、表面、電路、及/或晶圓的晶粒之製造期間完成一或更多處理步驟。
在一些實施方式中，控制器可為電腦的一部分或耦接至電腦，該電腦係與系統整合、耦接至系統、以其他方式網路連至系統、或以上方式組合。舉例而言，控制器可為在「雲端」或晶圓廠主機電腦系統的整體或部分，可允許晶圓處理的遠端存取。該電腦可允許針對系統的遠端存取以監控製造操作的當前進度、檢查過往製造操作的歷史、檢查來自複數製造操作的趨勢或性能度量，以改變目前處理的參數、以設定目前操作之後的處理步驟、或啟動新的製程。在一些示例中，遠程電腦（例如伺服器）可經由網路提供製程配方給系統，該網路可包含區域網路或網際網路。遠程電腦可包含使用者介面，其允許參數及/或設定的輸入或編程，這些參數及/或設定係接著從遠程電腦被傳遞至系統。在一些示例中，控制器接收呈數據形式的指令，該數據指定於一或更多操作期間將執行之各個處理步驟的參數。吾人應理解參數可專門用於將執行之製程的類型及控制器受配置所介接或控制之工具的類型。因此，如上所述，控制器可為分散式的，諸如藉由包含一或更多分散的控制器，其由網路連在一起且朝共同的目的（諸如本文描述的製程及控制）作業。一個用於如此目的之分散式控制器的示例將為腔室中的一或更多積體電路，其連通位於遠端（諸如在平台級或作為遠程電腦的一部分）之一或更多積體電路，而結合以控制腔室中的製程。
不受限制地，示例系統可包含電漿蝕刻腔室或模組、沉積腔室或模組、旋轉-潤洗腔室或模組、金屬電鍍腔室或模組、清潔腔室或模組、斜邊蝕刻腔室或模組、物理氣相沉積（PVD）腔室或模組、化學氣相沉積（CVD）腔室或模組、原子層沉積（ALD）腔室或模組、原子層蝕刻（ALE）腔室或模組、離子植入腔室或模組、軌道腔室或模組、及任何可關聯或使用於半導體晶圓的製造及/或生產中的其他半導體處理系統。
如上所述，依據將由工具執行的製程步驟或複數製程步驟，控制器可與下列其中一或更多者通訊：其他工具電路或模組、其他工具元件、叢集工具、其他工具介面、毗鄰工具、相鄰工具、位於工廠各處的工具、主電腦、另一控制器、或用於材料傳送的工具，該等用於材料傳送的工具將晶圓的容器攜帶進出半導體生產工廠內的工具位置及/或裝載埠口。
10‧‧‧基板
12‧‧‧下層
14‧‧‧底部電極
16‧‧‧HfO2層
18‧‧‧頂部電極
20‧‧‧遮罩
30‧‧‧基板
32‧‧‧矽（Si）層
34‧‧‧底部電極
36‧‧‧Si摻雜的HfO2層
38‧‧‧頂部電極
40‧‧‧惰性金屬層
60‧‧‧方法
62‧‧‧步驟
64‧‧‧步驟
66‧‧‧步驟
68‧‧‧步驟
72‧‧‧步驟
74‧‧‧步驟
78‧‧‧步驟
82‧‧‧步驟
90‧‧‧方法
92‧‧‧步驟
96‧‧‧步驟
100‧‧‧基板處理系統
102‧‧‧處理腔室
104‧‧‧上電極
106‧‧‧靜電卡盤（ESC）
108‧‧‧基板
109‧‧‧噴淋頭
110‧‧‧底板
112‧‧‧加熱板
114‧‧‧熱阻層
116‧‧‧通道
120‧‧‧RF產生系統
122‧‧‧RF電壓產生器
124‧‧‧匹配和分配網路
130‧‧‧氣體遞送系統
132-1‧‧‧氣體源
132-2‧‧‧氣體源
132-N‧‧‧氣體源
134-1‧‧‧閥
134-2‧‧‧閥
134-N‧‧‧閥
136-1‧‧‧質流控制器
136-2‧‧‧質流控制器
136-N‧‧‧質流控制器
138‧‧‧歧管
140‧‧‧臭氧產生器
141‧‧‧液體前驅物遞送系統
142‧‧‧溫度控制器
144‧‧‧熱控制元件（TCE）
146‧‧‧冷卻劑組件
150‧‧‧閥
152‧‧‧幫浦
160‧‧‧系統控制器
170‧‧‧機器人
172‧‧‧裝載鎖定部
200‧‧‧基板
210‧‧‧半導體層
214‧‧‧擴散區域
220‧‧‧絕緣體層
224‧‧‧摻雜或未摻雜的HfO2層
228‧‧‧金屬層
250‧‧‧方法
252‧‧‧步驟
254‧‧‧步驟
256‧‧‧步驟
268‧‧‧步驟
272‧‧‧步驟
274‧‧‧步驟
278‧‧‧步驟
282‧‧‧步驟
330‧‧‧方法
332‧‧‧步驟
334‧‧‧步驟
336‧‧‧步驟
338‧‧‧步驟
340‧‧‧步驟
342‧‧‧步驟
344‧‧‧步驟
346‧‧‧步驟
350‧‧‧方法
352‧‧‧步驟
354‧‧‧步驟
356‧‧‧步驟
358‧‧‧步驟
360‧‧‧步驟
362‧‧‧步驟
364‧‧‧步驟
366‧‧‧步驟
400‧‧‧方法
402‧‧‧步驟
404‧‧‧步驟
406‧‧‧步驟
510‧‧‧基板處理系統
511‧‧‧線圈驅動電路
512‧‧‧RF源
513‧‧‧調諧電路
515‧‧‧反相電路
516‧‧‧線圈
520‧‧‧充氣部
524‧‧‧介電窗
528‧‧‧處理腔室
532‧‧‧基板支座
534‧‧‧基板
540‧‧‧電漿
550‧‧‧RF源
552‧‧‧偏壓匹配電路
554‧‧‧控制器
556‧‧‧氣體遞送系統
557‧‧‧氣體源
558‧‧‧氣體計量系統
559‧‧‧歧管
560‧‧‧氣體遞送系統
561‧‧‧閥
562‧‧‧氣體
564‧‧‧加熱器/冷卻器
565‧‧‧排氣系統
566‧‧‧閥
567‧‧‧幫浦
600‧‧‧元件
604‧‧‧基板（下層）
608‧‧‧絕緣體層
612‧‧‧HfO2層
616‧‧‧頂部電極
620‧‧‧遮罩
700‧‧‧元件
704‧‧‧基板（下層）
708‧‧‧絕緣體層
710‧‧‧層
712‧‧‧HfO2層
716‧‧‧頂部電極
800‧‧‧方法
804‧‧‧方塊
808‧‧‧方塊
812‧‧‧方塊
816‧‧‧方塊
820‧‧‧方塊
824‧‧‧方塊
828‧‧‧方塊
832‧‧‧方塊
836‧‧‧方塊
840‧‧‧方塊
844‧‧‧方塊
848‧‧‧方塊
本揭示內容將從實施方式及隨附圖式變得更完全獲得了解，其中：
圖1A和1B係根據本揭示內容之包含氮化的HfO2 之基板的側面橫剖面視圖；
圖2係根據本揭示內容之用於減少HfO2 基鐵磁材料中的漏電流之方法之示例的流程圖；
圖3係根據本揭示內容之用於沉積和摻雜HfO2 之方法之示例的流程圖；
圖4係根據本揭示內容之用於沉積、選用性的摻雜和氮化HfO2 之基板處理腔室之示例的功能方塊圖；
圖5係根據本揭示內容之包含堆疊之基板的側面橫剖面視圖，該堆疊包含金屬層、鐵磁層、絕緣體層、及半導體層；
圖6係用於沉積、選用性的摻雜及氮化圖5的基板中之HfO2 的方法之示例的流程圖；
圖7係根據本揭示內容之用於基板之沉積、選用性的摻雜和電漿處理之另一方法之示例的流程圖；
圖8係根據本揭示內容之用於基板之沉積、選用性的摻雜和電漿處理之另一方法之示例的流程圖；
圖9係根據本揭示內容之用於基板之沉積、摻雜和電漿處理之方法之示例的流程圖；
圖10係使用執行電漿處理之變壓器耦合電漿之基板處理系統的功能方塊圖；
圖11A、11B、11C、11D、11E、及11F係根據本揭示內容之包含絕緣體層之預處理之示例製程的側面橫剖面視圖；
圖12A、12B、12C、12D、12E、及12F係根據本揭示內容之包含一或更多HfO2 層的處理之示例製程的側面橫剖面視圖；及
圖13係根據本揭示內容之用於預處理絕緣體層及/或處理一或更多HfO2 層之方法之示例的流程圖。
在圖式中，參考數字可重複使用以識別相似及/或相同的元件。

Claims (34)

  1. 一種在基板處理系統中形成鐵電二氧化鉿（HfO2 ）的方法，該方法包含： 在基板處理系統的處理腔室之內配置基板； 將HfO2 層沉積在該基板上； 執行該HfO2 層的電漿處理；及 將該HfO2 層退火以形成鐵電二氧化鉿（HfO2 ）。
  2. 如申請專利範圍第1項之在基板處理系統中形成鐵電二氧化鉿（HfO2 ）的方法，其中使用原子層沉積（ALD）沉積該HfO2 層。
  3. 如申請專利範圍第1項之在基板處理系統中形成鐵電二氧化鉿（HfO2 ）的方法，更包含摻雜該HfO2 層。
  4. 如申請專利範圍第3項之在基板處理系統中形成鐵電二氧化鉿（HfO2 ）的方法，其中摻雜該HfO2 層包含使用矽、鋁、釔、鑭、及鋯的其中至少一者摻雜該HfO2 層。
  5. 如申請專利範圍第3項之在基板處理系統中形成鐵電二氧化鉿（HfO2 ）的方法，其中摻雜該HfO2 層包含使用0與5莫耳%之間的摻雜劑物種摻雜該HfO2 層。
  6. 如申請專利範圍第1項之在基板處理系統中形成鐵電二氧化鉿（HfO2 ）的方法，其中沉積該HfO2 層的步驟包含將HfO2 沉積在該基板之上及摻雜所沉積的HfO2 之交替循環。
  7. 如申請專利範圍第1項之在基板處理系統中形成鐵電二氧化鉿（HfO2 ）的方法，其中該HfO2 層的厚度係在6與12 nm之間。
  8. 如申請專利範圍第1項之在基板處理系統中形成鐵電二氧化鉿（HfO2 ）的方法，更包含沉積HfO2 層及執行HfO2 層的電漿處理之交替循環。
  9. 如申請專利範圍第1項之在基板處理系統中形成鐵電二氧化鉿（HfO2 ）的方法，其中執行該電漿處理包含使用至少一電漿氣體物種以執行該電漿處理，其中該至少一電漿氣體物種包含分子氮（N2 ）、氨（NH3 ）、分子氧（O2 ）、臭氧（O3 ）、氬（Ar）、及氬和分子氫（Ar/H2 ）的其中至少一者。
  10. 如申請專利範圍第1項之在基板處理系統中形成鐵電二氧化鉿（HfO2 ）的方法，其中執行該電漿處理包含使用分子氮（N2 ）執行該電漿處理，且其中使用N2 執行該電漿處理導致HfOx Ny 在該HfO2 層的表面上形成。
  11. 如申請專利範圍第1項之在基板處理系統中形成鐵電二氧化鉿（HfO2 ）的方法，其中執行該電漿處理包含維持執行該電漿處理15與60秒之間。
  12. 如申請專利範圍第1項之在基板處理系統中形成鐵電二氧化鉿（HfO2 ）的方法，其中執行該電漿處理包含以500與1200瓦之間的射頻（RF）功率執行該電漿處理。
  13. 如申請專利範圍第12項之在基板處理系統中形成鐵電二氧化鉿（HfO2 ）的方法，其中該RF功率係於1與15 MHz之間提供。
  14. 如申請專利範圍第1項之在基板處理系統中形成鐵電二氧化鉿（HfO2 ）的方法，其中將該HfO2 層退火包含在500℃與1100℃之間的溫度下將該HfO2 層退火。
  15. 如申請專利範圍第1項之在基板處理系統中形成鐵電二氧化鉿（HfO2 ）的方法，其中將該HfO2 層退火包含在800℃與1000℃之間的溫度下將該HfO2 層退火。
  16. 如申請專利範圍第1項之在基板處理系統中形成鐵電二氧化鉿（HfO2 ）的方法，更包含在退火之前，將頂部電極沉積在該HfO2 層上。
  17. 如申請專利範圍第16項之在基板處理系統中形成鐵電二氧化鉿（HfO2 ）的方法，其中該頂部電極包含氮化鉭、氮化鈦、及鎢的其中至少一者。
  18. 如申請專利範圍第1項之在基板處理系統中形成鐵電二氧化鉿（HfO2 ）的方法，其中將該HfO2 層沉積在該基板上包含將該HfO2 層沉積在該基板上所形成之下層和底部電極的其中一者上。
  19. 一種在基板處理系統中處理包含鐵電二氧化鉿（HfO2 ）之基板的方法，該方法包含： 在基板處理系統的處理腔室之內配置基板，其中該基板包含絕緣體層； 執行該絕緣體層之熱處理和電漿處理的其中至少一者； 在該絕緣體層上沉積HfO2 層；及 將該HfO2 層退火以形成鐵電二氧化鉿（HfO2 ）。
  20. 如申請專利範圍第19項之在基板處理系統中處理包含鐵電二氧化鉿（HfO2 ）之基板的方法，其中該絕緣體層包含二氧化矽（SiO2 ）及氮氧化矽（SiON）的其中一者。
  21. 如申請專利範圍第19項之在基板處理系統中處理包含鐵電二氧化鉿（HfO2 ）之基板的方法，其中執行該熱處理及該電漿處理的其中該至少一者包含序列式地執行該熱處理及該電漿處理。
  22. 如申請專利範圍第19項之在基板處理系統中處理包含鐵電二氧化鉿（HfO2 ）之基板的方法，其中執行該熱處理及該電漿處理的其中該至少一者包含維持將該基板的溫度增加至200與600℃之間1至30分鐘。
  23. 如申請專利範圍第19項之在基板處理系統中處理包含鐵電二氧化鉿（HfO2 ）之基板的方法，其中執行該熱處理及該電漿處理的其中該至少一者包含將N2 、N2 /H2 、NH3 、O2 、O3 的其中至少一者提供至該處理腔室。
  24. 如申請專利範圍第19項之在基板處理系統中處理包含鐵電二氧化鉿（HfO2 ）之基板的方法，更包含執行該HfO2 層的電漿處理。
  25. 如申請專利範圍第19項之在基板處理系統中處理包含鐵電二氧化鉿（HfO2 ）之基板的方法，其中使用原子層沉積（ALD）沉積該HfO2 層。
  26. 如申請專利範圍第19項之在基板處理系統中處理包含鐵電二氧化鉿（HfO2 ）之基板的方法，更包含摻雜該HfO2 層。
  27. 一種在基板處理系統中處理包含鐵電二氧化鉿（HfO2 ）之基板的方法，該方法包含： 在基板處理系統的處理腔室之內配置基板，其中該基板包含絕緣體層； 在該絕緣體層上沉積至少一第一HfO2 層； 執行該至少一第一HfO2 層之熱處理和電漿處理的其中至少一者； 在該至少一第一HfO2 層上沉積至少一第二HfO2 層；及 將該至少一第二HfO2 層及該至少一第一HfO2 層退火以形成鐵電二氧化鉿（HfO2 ）層。
  28. 如申請專利範圍第27項之在基板處理系統中處理包含鐵電二氧化鉿（HfO2 ）之基板的方法，其中該絕緣體層包含二氧化矽（SiO2 ）及氮氧化矽（SiON）的其中一者。
  29. 如申請專利範圍第27項之在基板處理系統中處理包含鐵電二氧化鉿（HfO2 ）之基板的方法，其中執行該熱處理及該電漿處理的其中該至少一者包含序列式地執行該熱處理及該電漿處理。
  30. 如申請專利範圍第27項之在基板處理系統中處理包含鐵電二氧化鉿（HfO2 ）之基板的方法，其中執行該熱處理及該電漿處理的其中該至少一者包含維持將該基板的溫度增加至200與600℃之間1至30分鐘。
  31. 如申請專利範圍第27項之在基板處理系統中處理包含鐵電二氧化鉿（HfO2 ）之基板的方法，其中執行該熱處理及該電漿處理的其中該至少一者包含將N2 、N2 /H2 、NH3 、O2 、O3 的其中至少一者提供至該處理腔室。
  32. 如申請專利範圍第27項之在基板處理系統中處理包含鐵電二氧化鉿（HfO2 ）之基板的方法，其中根據大於用以沉積該至少一第二HfO2 層之劑量時間的劑量時間沉積該至少一第一HfO2 層。
  33. 如申請專利範圍第27項之在基板處理系統中處理包含鐵電二氧化鉿（HfO2 ）之基板的方法，更包含在沉積該至少一第一HfO2 層之前，執行該絕緣體層之熱處理和電漿處理的其中至少一者。
  34. 如申請專利範圍第27項之在基板處理系統中處理包含鐵電二氧化鉿（HfO2 ）之基板的方法，其中使用原子層沉積（ALD）沉積該至少一第一HfO2 層及該至少一第二HfO2 層。
TW107128245A 2017-08-18 2018-08-14 用以改善使用電漿及/或熱處理之二氧化鉿基鐵電材料中的效能之方法 TW201921426A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201762547360P 2017-08-18 2017-08-18
US62/547,360 2017-08-18
US201762593530P 2017-12-01 2017-12-01
US62/593,530 2017-12-01
US16/052,963 2018-08-02
US16/052,963 US20190057860A1 (en) 2017-08-18 2018-08-02 Methods for improving performance in hafnium oxide-based ferroelectric material using plasma and/or thermal treatment

Publications (1)

Publication Number Publication Date
TW201921426A true TW201921426A (zh) 2019-06-01

Family

ID=65360650

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107128245A TW201921426A (zh) 2017-08-18 2018-08-14 用以改善使用電漿及/或熱處理之二氧化鉿基鐵電材料中的效能之方法

Country Status (6)

Country Link
US (1) US20190057860A1 (zh)
JP (1) JP7194171B2 (zh)
KR (1) KR102658746B1 (zh)
CN (1) CN111033686B (zh)
TW (1) TW201921426A (zh)
WO (1) WO2019036252A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI798658B (zh) * 2020-03-31 2023-04-11 台灣積體電路製造股份有限公司 鐵電場效電晶體、鐵電記憶體裝置、半導體結構形成方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN109087997A (zh) * 2017-06-14 2018-12-25 萨摩亚商费洛储存科技股份有限公司 铁电膜层的制造方法、铁电隧道结单元、存储器元件及其写入与读取方法
US11349008B2 (en) * 2018-09-27 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance transistor having a multilayer ferroelectric structure or a ferroelectric layer with a gradient doping profile
US11171219B2 (en) * 2020-03-20 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Negative-capacitance and ferroelectric field-effect transistor (NCFET and FE-FET) devices
US11264489B2 (en) * 2020-03-20 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Negative-capacitance and ferroelectric field-effect transistor (NCFET and FE-FET) devices
US11335792B2 (en) 2020-04-06 2022-05-17 Tokyo Electron Limited Semiconductor processing system with in-situ electrical bias and methods thereof
US11894240B2 (en) 2020-04-06 2024-02-06 Tokyo Electron Limited Semiconductor processing systems with in-situ electrical bias
KR20220004433A (ko) 2020-07-03 2022-01-11 삼성전자주식회사 유전체 물질층을 포함하는 박막 구조체 및 이를 구비하는 전자소자
US11665909B2 (en) 2020-07-23 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. FeRAM with laminated ferroelectric film and method forming same
CN112447508A (zh) * 2020-11-24 2021-03-05 湘潭大学 一种通过等离子体技术增强氧化铪(HfO2)基铁电薄膜铁电性能的方法
US11688601B2 (en) * 2020-11-30 2023-06-27 International Business Machines Corporation Obtaining a clean nitride surface by annealing
KR102399957B1 (ko) * 2021-01-25 2022-05-19 강원대학교산학협력단 강유전체 박막의 제조방법 및 이에 의해 제조된 강유전체 박막
US20220278115A1 (en) * 2021-02-26 2022-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric Memory Device and Method of Manufacturing the Same
EP4135009A1 (en) * 2021-08-11 2023-02-15 IMEC vzw A memory device with a ferroelectric charge trapping layer
KR20230041502A (ko) * 2021-09-17 2023-03-24 삼성전자주식회사 강유전체 전자 소자 및 그 결함 밀도 추출 방법
CN114836716B (zh) * 2022-03-23 2023-01-24 中南大学 一种无顶电极夹持HfO2基薄膜材料的制备方法及应用
CN115261788B (zh) * 2022-09-07 2023-04-18 宁波大学 一种提高HfO2铁电性的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100513719B1 (ko) * 2002-08-12 2005-09-07 삼성전자주식회사 하프늄 산화막 형성용 전구체 및 상기 전구체를 이용한하프늄 산화막의 형성방법
JP2004158481A (ja) * 2002-11-01 2004-06-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6998317B2 (en) * 2003-12-18 2006-02-14 Sharp Laboratories Of America, Inc. Method of making a non-volatile memory using a plasma oxidized high-k charge-trapping layer
US20050252449A1 (en) * 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US8323754B2 (en) * 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
US20060019033A1 (en) * 2004-05-21 2006-01-26 Applied Materials, Inc. Plasma treatment of hafnium-containing materials
US20070049043A1 (en) * 2005-08-23 2007-03-01 Applied Materials, Inc. Nitrogen profile engineering in HI-K nitridation for device performance enhancement and reliability improvement
US20080119057A1 (en) * 2006-11-20 2008-05-22 Applied Materials,Inc. Method of clustering sequential processing for a gate stack structure
JP2008166360A (ja) * 2006-12-27 2008-07-17 Hitachi Ltd 半導体集積回路装置
US20100120245A1 (en) * 2008-11-07 2010-05-13 Agus Sofian Tjandra Plasma and thermal anneal treatment to improve oxidation resistance of metal-containing films
JP2013058559A (ja) * 2011-09-07 2013-03-28 Tokyo Electron Ltd 半導体装置の製造方法及び基板処理システム
US8546275B2 (en) * 2011-09-19 2013-10-01 Intermolecular, Inc. Atomic layer deposition of hafnium and zirconium oxides for memory applications
US9231206B2 (en) * 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell
KR20150037009A (ko) * 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 고유전층을 포함하는 반도체장치 및 그 제조 방법
US20150140838A1 (en) * 2013-11-19 2015-05-21 Intermolecular Inc. Two Step Deposition of High-k Gate Dielectric Materials
US9583337B2 (en) * 2014-03-26 2017-02-28 Ultratech, Inc. Oxygen radical enhanced atomic-layer deposition using ozone plasma
US10242989B2 (en) * 2014-05-20 2019-03-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI798658B (zh) * 2020-03-31 2023-04-11 台灣積體電路製造股份有限公司 鐵電場效電晶體、鐵電記憶體裝置、半導體結構形成方法

Also Published As

Publication number Publication date
CN111033686A (zh) 2020-04-17
KR20200033980A (ko) 2020-03-30
WO2019036252A1 (en) 2019-02-21
JP2020532113A (ja) 2020-11-05
KR102658746B1 (ko) 2024-04-17
US20190057860A1 (en) 2019-02-21
JP7194171B2 (ja) 2022-12-21
CN111033686B (zh) 2024-05-10

Similar Documents

Publication Publication Date Title
JP7194171B2 (ja) プラズマ処理および／または熱処理を使用して、酸化ハフニウムに基づく強誘電体材料の性能を向上させるための方法
CN101511969B (zh) 用于干法刻蚀含铪材料的方法和系统
JP2018142698A (ja) エアギャップの形成方法
CN101401194B (zh) 使用低能量等离子体系统制造高介电常数晶体管栅极的方法和装置
KR20080046647A (ko) 게이트 유전층의 높은-ｋ 질화에서의 질소 프로파일엔지니어링
TWI514467B (zh) 形成間隔物側壁上之含ＳｉＯＣｌ的層以預防間隔物蝕刻時之臨界尺寸損失
JP7123189B2 (ja) 酸化ハフニウムの薄膜におけるドーパント濃度のチューニング可能性
JP7354138B2 (ja) 酸化ハフニウム系強誘電材料のためのキャップ層
KR101713336B1 (ko) 라이너의 제거 처리 방법
US8119540B2 (en) Method of forming a stressed passivation film using a microwave-assisted oxidation process
JP7307745B2 (ja) 窒化ハフニウム層による酸化ハフニウムの強誘電特性の変更
US20070099398A1 (en) Method and system for forming a nitrided germanium-containing layer using plasma processing
US20070099435A1 (en) Method and system for forming a nitrided germanium-containing layer using plasma processing
TWI838267B (zh) 薄膜及沉積薄膜的方法