JP2020517223A

JP2020517223A - トランス回路及び無負荷電力消費低減方法

Info

Publication number: JP2020517223A
Application number: JP2019555651A
Authority: JP
Inventors: 文東李
Original assignee: Shenzhen China Star Optoelectronics Technology Co Ltd
Current assignee: TCL China Star Optoelectronics Technology Co Ltd
Priority date: 2017-04-11
Filing date: 2017-04-28
Publication date: 2020-06-11
Anticipated expiration: 2037-04-28
Also published as: CN106849339B; JP6886527B2; CN106849339A; KR20190134774A; EP3611819A4; WO2018188132A1; KR102282142B1; EP3611819A1

Abstract

トランス回路及び無負荷電力消費低減方法であって、該トランス回路は、鉄心（３４）と、１次巻線（３２）と、２次巻線（３３）と、補助巻線（３１）とを含むトランス（３０）と、補助巻線（３１）に接続される補助巻線回路（１０）と、を含み、補助巻線回路（１０）が第１給電回路（１１）と、第２給電回路（１２）と、を含み、補助巻線（３１）が、第１端子（１）と、第２端子（２）と、第１端子（１）と第２端子（２）との間に位置するタップ（３）と、を含む。本発明を実施することにより、無負荷消費電力を低減させることができる。【選択図】図１

Description

本願は、電子技術分野に関し、特にトランス回路及び無負荷電力消費低減方法に関する。

従来のトランスは、広い電圧出力の要求を満たすために、トランスの２次巻線の電圧が広い区間で変化する場合がある。補助巻線を有するトランスでは、補助巻線から出力される電圧はトランスの２次巻線の電圧に比例するため、トランスから出力される電圧が低い場合、補助巻線に結合される電圧も低くなり、補助巻線から出力される電圧が低くなる。補助巻線は、一般的にダイオード、トランジスタ等の半導体素子が設けられている補助巻線回路を介してチップに電力を供給する。補助巻線から出力される電圧が低い場合、チップの給電電圧が低く、チップの給電電流が大きくなり、チップにダメージを与える。したがって、トランスの出力電圧が低い場合、チップにダメージを与えることを防止するために、従来技術では、定電圧ダイオードの定電圧値を１５Ｖにするなど、チップの入力電圧が定電圧ダイオードの電圧以上となるように、定電圧ダイオードを補助巻線回路に追加するのが一般的である。

しかしながら、定電圧ダイオードが設けられている場合、トランスの２次巻線から出力される電圧が高くなると、対応する補助巻線から出力される電圧も上昇して、補助巻線回路の入力電圧が上昇する。定電圧ダイオードが設けられることにより、補助巻線回路の出力電圧が定電圧ダイオードの電圧に保持され、補助巻線回路の入力電圧と出力電圧との間の電圧降下が大きくなる。これに応じて、補助巻線回路における部品（例えば、ダイオードやトランジスタ等の半導体素子）での電圧降下が大きくなり、無負荷電力消費が大きくなる。

本発明は、無負荷電力消費を低減させることができるトランス回路及び無負荷電力消費低減方法を開示している。

本発明の第１態様は、トランスと、補助巻線回路と、を含むトランス回路を開示し、前記トランスは、鉄心と、１次巻線と、２次巻線と、前記補助巻線回路に接続される補助巻線と、を含み、前記１次巻線、前記２次巻線及び前記補助巻線のそれぞれが前記鉄心に巻き付けられ、前記補助巻線回路がチップに給電するために用いられ、前記補助巻線回路が第１給電回路と、第２給電回路と、を含み、前記補助巻線が、第１端子と、第２端子と、前記第１端子と前記第２端子との間に位置するタップと、を含み、
前記補助巻線の第１端子が前記第１給電回路の入力端子に接続され、前記補助巻線のタップが前記第２給電回路の入力端子に接続され、前記第１給電回路の出力端子が前記第２給電回路の出力端子及び前記チップの給電端子に接続され、前記補助巻線の第２端子が接地され、前記第２給電回路の入力電圧が、前記第１給電回路の入力電圧よりも小さく、前記第１給電回路が定電圧回路であり、前記第２給電回路が降圧回路であり、
前記第２給電回路の出力電圧が前記第１給電回路の出力電圧よりも大きい場合に、前記第１給電回路がオフにされ、前記補助巻線が前記第２給電回路を介して前記チップに給電し、前記第２給電回路の出力電圧が前記第１給電回路の出力電圧よりも小さい場合に、前記第２給電回路がオフにされ、前記補助巻線が前記第１給電回路を介して前記チップに給電する。

本発明の第２態様は、本発明の第１態様に係るトランス回路に適用される無負荷電力消費低減方法を開示しており、
前記方法は、
前記第２給電回路の出力電圧が前記第１給電回路の出力電圧よりも大きい場合に、前記第１給電回路がオフにされ、前記第１給電回路が前記チップに給電を停止するステップと、
前記補助巻線が前記第２給電回路を介して前記チップに給電するステップと、を含む。

本発明に係るトランス回路は、鉄心、１次巻線、２次巻線及び補助巻線を含むトランスと、チップに給電するために用いられて、トランスの補助巻線に接続される補助巻線回路とを含み、補助巻線回路が第１給電回路と、第２給電回路とを含み、補助巻線は、第１端子と、第２端子と、第１端子と第２端子との間に位置するタップとを含み、補助巻線の第１端子が第１給電回路の入力端子に接続され、補助巻線のタップが第２給電回路の入力端子に接続され、第１給電回路の出力端子が第２給電回路の出力端子及びチップの給電端子に接続され、補助巻線の第２端子が接地されており、第２給電回路の入力電圧が第１給電回路の入力電圧よりも小さく、第２給電回路の出力電圧が第１給電回路の出力電圧よりも大きい場合に、第１給電回路がオフにされ、補助巻線が第２給電回路を介してチップに給電する。本発明では、第１給電回路の入力電圧が、補助巻線の第１端子と第２端子との間の電圧によって提供され、即ち、第１給電回路の入力電圧が補助巻線全体の出力電圧によって提供され、第２給電回路の入力電圧が、補助巻線のタップと第２端子との間の電圧によって提供され、即ち、第２給電回路の入力電圧が補助巻線の一部の出力電圧によって提供され、補助巻線の一部の巻数が、補助巻線全体の巻数よりも小さいので、第２給電回路の入力電圧が第１給電回路の入力電圧よりも小さい。補助巻線全体の出力電圧が低い場合に、チップが第１給電回路から出力される電圧により給電され、補助巻線全体の出力電圧が高くなる場合に、第１給電回路がオフにされて、動作を停止し、チップが第２給電回路から出力される電圧により給電され、本発明を実際する際に、補助巻線全体の出力電圧が高くなる場合に、第１給電回路をリアルタイムにオフにすることができ、第１給電回路における部品（例えば、トランジスタ）に電流が流れず、第１給電回路における部品の電圧降下をゼロにすることが確保され、第１給電回路における部品の無負荷電力消費を低減させることができる。

以下、本発明における技術的手段をより明確に説明するために、実施例に使用する添付図面を簡単に紹介する。以下に説明する図面は、本発明の幾つかの実施例に過ぎず、当業者にとっては創造的努力なしにこれらの図面から他の図面を導き出すことができることは明らかである。
図１は、本発明に係るトランス回路の構造概略図である。図２は、本発明に係る他のトランス回路の具体的な構造概略図である。図３は、本発明に係る他のトランス回路の構造概略図である。図４は、本発明に係る無負荷電力消費低減方法のフローチャート図である。

以下、本発明の実施例について図面を参照して説明する。
本発明に係るトランス回路及び無負荷電力消費低減方法は、補助巻線の出力電圧が高い場合に、補助巻線の素子における電圧降下を低減させ、無負荷電力消費を低減させることができる。以下、それぞれについて詳細に説明する。

図１を参照すると、図１は、本発明に係るトランス回路の構造概略図である。図１に示すように、該トランス回路は、鉄心３４、１次巻線３２、２次巻線３３及び補助巻線３１を含むトランス３０と、チップ２０に給電するための補助巻線回路１０とを含む。補助巻線回路１０はトランス３０の補助巻線３１に接続される。補助巻線回路１０は、第１給電回路１１及び第２給電回路１２を含む。補助巻線３１は、第１端子１と、第２端子２と、第１端子１と第２端子２との間に位置するタップ３とを含む。

補助巻線３１の第１端子１は第１給電回路１１の入力端子１１１に接続され、補助巻線３１のタップ３は第２給電回路１２の入力端子１２１に接続され、第１給電回路１１の出力端子１１２は第２給電回路１２の出力端子１２２及びチップ２０の給電端子２１に接続されている。補助巻線３１の第２端子２は接地されており、第２給電回路１２の入力電圧は第１給電回路１１の入力電圧よりも小さい。第１給電回路１１は定電圧回路であり、第２給電回路１２は降圧回路である。
第２給電回路１２の出力電圧が第１給電回路１１の出力電圧よりも大きい場合に、第１給電回路１１がオフにされ、補助巻線３１が第２給電回路１２を介してチップ２０に給電し、第２給電回路１２の出力電圧が第１給電回路１１の出力電圧よりも小さい場合に、第２給電回路１２がオフにされ、補助巻線３１が第１給電回路１１を介してチップ２０に給電する。

本発明では、第１給電回路１１の入力電圧は補助巻線３１の第１端子１により提供され、第２給電回路１２の入力電圧は補助巻線３１のタップ３により提供され、第１給電回路１１の入力電圧が第２給電回路１２の入力電圧よりも大きいことは明らかである。第１給電回路１１は定電圧回路であるため、第１給電回路１１の入力電圧にかかわらず、第１給電回路１１から出力される電圧が固定電圧値となる。第２給電回路１２の出力端子の電圧が固定電圧値よりも大きい場合に、第１給電回路１１がオフにされ、第１給電回路１１がチップ２０に給電を停止する。このとき、チップ２０は第２給電回路１２により給電される。

補助巻線３１の第１端子１から出力される電圧が固定電圧値よりも小さい場合には、第１給電回路１１から出力される電圧は固定電圧値となる。第２給電回路１２は降圧回路であるため、第２給電回路１２の出力電圧が第１給電回路１１の出力電圧よりも小さいことが明らかである。このとき、第２給電回路１２がオフにされ、補助巻線３１が第１給電回路１１を介してチップ２０に給電する。補助巻線３１の第１端子１から出力される電圧が固定電圧値よりも大きく、補助巻線３１のタップ３から出力される電圧が該固定電圧値よりも小さい場合には、第２給電回路１２の出力電圧は依然として該固定電圧値よりも小さく、第２給電回路１２の出力電圧は第１給電回路１１の出力電圧よりも小さい。このとき、第２給電回路１２がオフにされ、補助巻線３１が第１給電回路１１を介してチップ２０に給電する。補助巻線３１のタップ３から出力される電圧が該固定電圧値よりも大きい場合、第２給電回路１２における電圧降下を無視すれば、第２給電回路１２の出力電圧が該固定電圧値よりも大きく、即ち第２給電回路１２の出力電圧が第１給電回路１１の出力電圧よりも大きい。このとき、第１給電回路１１がオフにされ、補助巻線３１が第２給電回路１２を介してチップ２０に給電する。第１給電回路１１がオフにされることにより、第１給電回路１１の部品に電流が流れることがなく、第１給電回路１１の部品における電圧降下がゼロになり、第１給電回路１１の部品における無負荷電力消費を低減させることができることは明らかである。

本発明に示される回路を実施して、補助巻線３１の第１端子から出力される電圧が高くなる場合に、第１給電回路１１の部品に電流が流れることがないように、第１給電回路１１の部品における電圧降下がゼロとなることを確保することで、第１給電回路１１の部品における無負荷電力消費を低減させることができる。

所望により、図１に示すように、第１給電回路１１の出力端子と第２給電回路１２の出力端子とに第１コンデンサＣ１が接続される。第１コンデンサＣ１の正極は第１給電回路１１の出力端子と第２給電回路１２の出力端子とに接続され、第１コンデンサＣ１の負極は接地される。第１コンデンサＣ１はフィルタリングするために用いられ、第１給電回路１１又は第２給電回路１２がチップ２０に出力する電圧が大きく変動することを防止し、チップ２０に出力する電圧を安定化させることができる。

図１に示される回路を実施して、補助巻線３１の第１出力端子から出力される電圧が高い場合には、第１給電回路１１をオフにして、第１給電回路１１の部品における電圧降下がゼロになることで、第１給電回路１１の部品における無負荷電力消費を低減させることができる。

図２を参照すると、図２は、図１を元にさらに詳細に示されている。図２は、本発明に係るトランス回路の具体的な構造概略図である。図２に示すように、該トランス回路は、鉄心３４、１次巻線３２、２次巻線３３及び補助巻線３１を含むトランス３０と、チップ２０に給電するための補助巻線回路１０とを含む。補助巻線回路１０はトランス３０の補助巻線３１に接続される。補助巻線回路１０は第１給電回路１１及び第２給電回路１２を含む。補助巻線３１は、第１端子１と、第２端子２と、第１端子１と第２端子２との間に位置するタップ３とを含む。
補助巻線３１の入力端子１は第１給電回路１１の入力端子１１１に接続され、補助巻線３１のタップ３は第２給電回路１２の入力端子１２１に接続され、第１給電回路１１の出力端子１１２は第２給電回路１２の出力端子１２２及びチップ２０の給電端子２１に接続される。補助巻線３１の出力端子２は接地されており、第２給電回路１２の入力電圧は第１給電回路１１の入力電圧よりも小さい。
第２給電回路１２の出力電圧が第１給電回路１１の出力電圧よりも大きい場合に、第１給電回路１１がオフにされ、補助巻線３１が第２給電回路１２を介してチップ２０に給電する。

所望により、図２に示すように、第１給電回路１１の出力端子と第２給電回路１２の出力端子とに第１コンデンサＣ１が接続される。第１コンデンサＣ１の正極は第１給電回路１１の出力端子と第２給電回路１２の出力端子とに接続され、第１コンデンサＣ１の負極は接地される。第１コンデンサＣ１はフィルタリングするために用いられる。

所望により、図２に示すように、第１給電回路１１は、第１抵抗Ｒ１、第１ダイオードＤ１、第１トランジスタＴ１、第２ダイオードＤ２、第２抵抗Ｒ２、定電圧ダイオードＺＤ及び第２コンデンサＣ２を含む。
第１トランジスタＴ１はＮＰＮ型のトランジスタである。第１抵抗Ｒ１の第１端子は補助巻線３１の第１端子１に接続され、第１抵抗Ｒ１の第２端子は第１ダイオードＤ１の正極に接続されている。第１ダイオードＤ１の負極は第１トランジスタＴ１の集電極、第２抵抗Ｒ２の第１端子及び第２コンデンサＣ２の正極に接続されている。第１トランジスタＴ１のエミッタは第２ダイオードＤ２の正極に接続され、第２ダイオードＤ２の負極はチップ２０の給電端子に接続されている。第１トランジスタＴ１のベースは第２抵抗Ｒ２の第２端子及び定電圧ダイオードＺＤの負極に接続され、定電圧ダイオードＺＤの正極及び第２コンデンサＣ２の負極は接地されている。

所望により、図２に示すように、第２給電回路１２は第３ダイオードＤ３を含む。第３ダイオードＤ３の正極は補助巻線３１のタップ３に接続され、第３ダイオードＤ３の負極は第２ダイオードＤ２の負極に接続される。

本発明では、定電圧ダイオードＺＤの定電圧値を１５Ｖとし、第１トランジスタＴ１及び第２ダイオードＤ２における電圧降下を合計で１Ｖとした場合、第１給電回路１１からチップ２０に出力される電圧は１４Ｖとなる。補助巻線３１の第１端子１から出力される電圧が低い（例えば、１４Ｖ未満）場合に、補助巻線３１が第１給電回路１１を介してチップ２１に給電し、チップ２１の給電電圧が１４Ｖ程度に維持されることを保証する。このとき、第２給電回路１２の出力端子の電圧も１４Ｖ程度に維持され、第２給電回路１２の入力端子の電圧が補助巻線３１のタップ３（このときタップ３の電圧は１４Ｖ未満なことは明らかである）によって提供される。第３ダイオードＤ３の正極電圧はその負極電圧よりも小さく、第３ダイオードＤ３がオフにされるので、第２給電回路１２がオフにされる。

第３ダイオードＤ３の電圧降下を０．７Ｖ、第１トランジスタＴ１及び第２ダイオードＤ２の電圧降下を合計で１Ｖ、定電圧ダイオードＺＤの定電圧値を１５Ｖとする。補助巻線３１のタップ３から出力される電圧が１４．７Ｖよりも小さい場合に、第１給電回路１１からチップ２０に出力される電圧が１４Ｖに維持されるため、第３ダイオードＤ３が導通できず、第２給電回路１２がオフにされ、チップ２０の給電電圧が第１給電回路１１により提供される。補助巻線３１のタップ３から出力される電圧が１４．７Ｖよりも大きい場合に、第２給電回路１２から出力される電圧が１４Ｖよりも大きくなり、第１給電回路１１からチップ２０に出力される電圧が１４Ｖのままに維持されるため、第１給電回路１１における第１トランジスタＴ１と第２ダイオードＤ２における電圧降下が１Ｖよりも小さくなり、第１トランジスタＴ１と第２ダイオードＤ２が導通できなくなり、第１給電回路１１がオフにされ、チップ２０の給電電圧が第２給電回路１２により提供される。このとき、第１給電回路１１の部品に電流が流れることがなく、第１給電回路１１の部品における電圧降下がゼロとなることで、第１給電回路１１の部品における無負荷電力消費を低減させることができる。

図２に示される回路を実施して、補助巻線３１の第１端子１から出力される電圧が高い場合には、第１給電回路１１をオフにして、第１給電回路１１の第１トランジスタＴ１における電圧降下がゼロになることで、第１給電回路１１の部品における無負荷電力消費を低減させることができる。

図３を参照すると、図３は、本発明に係る他のトランス回路の構造概略図である。図３に示すように、該トランス回路は、トランス３０と、補助巻線回路１０と、１次巻線回路４０と、２次巻線回路５０とを含む。トランス３０は、鉄心３４と、１次巻線３２と、２次巻線３３と、補助巻線３１とを含む。１次巻線回路４０は１次巻線３２に接続され、２次巻線回路５０は２次巻線３３に接続され、補助巻線回路１０は補助巻線３１に接続される。１次巻線３２、２次巻線３３及び補助巻線３１のそれぞれが鉄心３４に巻き付けられる。補助巻線３１は、第１端子１と、第２端子２と、第１端子１と第２端子２との間に位置するタップ３とを含む。

所望により、図３に示すように、１次巻線回路４０は、ＰＷＭ制御器４１、ＭＯＳトランジスタＱ１、第３抵抗Ｒ３、第４ダイオードＤ４、第３コンデンサＣ３、第４コンデンサＣ４及び第４抵抗Ｒ４を含む。
１次巻線３２の第１端子４は第３コンデンサＣ３の正極、第４コンデンサＣ４の正極及び第４抵抗Ｒ４の第１端子に接続され、第４コンデンサＣ４の負極は接地されている。第３コンデンサＣ３の負極と第４抵抗Ｒ４の第２端子とは第４ダイオードＤ４の負極に接続され、第４ダイオードＤ４の正極は１次巻線３２の第２端子５と、ＭＯＳトランジスタＱ１のドレインとに接続されている。ＭＯＳトランジスタＱ１のソースは第３抵抗Ｒ３の第１端子に接続され、第３抵抗Ｒ３の第２端子が接地され、ＭＯＳトランジスタＱ１のゲートがＰＷＭ制御器４１の制御端子４１１に接続されている。

所望により、図３に示すように、２次巻線回路５０は、第５ダイオードＤ５、第６ダイオードＤ６、第５コンデンサＣ５及び第６コンデンサＣ６を含む。
２次巻線３３の第１端子６は、第５ダイオードＤ５の正極及び第６ダイオードＤ６の正極に接続されている。第５ダイオードＤ５の負極及び第６ダイオードＤ６の負極は第５コンデンサＣ５の正極及び第６コンデンサＣ６の正極に接続され、第５コンデンサＣ５の負極及び第６コンデンサＣ６の負極は接地されている。２次巻線３３の第２端子７は接地されている。

本発明におけるトランス回路は、ＰＷＭ制御器４１から出力されるＰＷＭ信号のデューティ比によって、トランスの１次巻線が入力される電圧を制御し、さらにトランスの２次巻線が出力される電圧、及び補助巻線が出力される電圧を制御することができる。

図４を参照すると、図４は、図１〜図３に示されるトランス回路に適用される本発明に係る無負荷電力消費低減方法のフローチャートであり、以下のステップを含む。
４０１：第２給電回路の出力電圧が第１給電回路の出力電圧よりも大きい場合に、第１給電回路がオフにされ、第１給電回路がチップに給電を停止するステップ。
４０２：補助巻線が第２給電回路を介してチップに給電するステップ。

所望により、ステップ４０２は、
第２給電回路の出力電圧が第１給電回路の出力電圧よりも大きい場合に、第１給電回路の第１トランジスタがオフにされ、第１給電回路がチップに給電を停止することを含むことができる。

所望により、ステップ４０２は、
第１給電回路がチップに給電を停止した後に、第２給電回路が補助巻線のタップを介して電圧を入力し、タップから入力される電圧が、第２給電回路のダイオードを介してチップに出力されることを含むことができる。

図４に示される方法を実施して、第２給電回路の出力電圧が第１給電回路の出力電圧よりも大きい場合に、第１給電回路がオフにされ、第１給電回路がチップへの給電を停止し、補助巻線が第３ダイオードを介してチップに給電する。補助巻線全体から出力される電圧が高くなると、第１給電回路の部品に電流が流れることがないように、第１給電回路の部品における電圧降下がゼロとなることを確保することで、第１給電回路の部品における無負荷電力消費を低減させることができる。

上述したのは本発明の具体的な実施形態であり、本発明の保護範囲はこれらによって限定されるものではない。当業者が本発明に記載された技術的範囲内に容易に想到できる変化又は同等の変更は、いずれも本発明の保護範囲に包含されるものである。従って、本発明の保護範囲は、特許請求の範囲の保護範囲に準じるべきである。

Claims

鉄心と、１次巻線と、２次巻線と、補助巻線とを含むトランスと、前記補助巻線に接続される補助巻線回路と、を含み、前記１次巻線、前記２次巻線及び前記補助巻線のそれぞれが前記鉄心に巻き付けられ、前記補助巻線回路がチップに給電するために用いられ、前記補助巻線回路が第１給電回路と、第２給電回路と、を含み、前記補助巻線が、第１端子と、第２端子と、前記第１端子と前記第２端子との間に位置するタップと、を含み、
前記補助巻線の第１端子が前記第１給電回路の入力端子に接続され、前記補助巻線のタップが前記第２給電回路の入力端子に接続され、前記第１給電回路の出力端子が前記第２給電回路の出力端子及び前記チップの給電端子に接続され、前記補助巻線の第２端子が接地され、前記第２給電回路の入力電圧が、前記第１給電回路の入力電圧よりも小さく、前記第１給電回路が定電圧回路であり、前記第２給電回路が降圧回路であり、
前記第２給電回路の出力電圧が前記第１給電回路の出力電圧よりも大きい場合に、前記第１給電回路がオフにされ、前記補助巻線が前記第２給電回路を介して前記チップに給電し、前記第２給電回路の出力電圧が前記第１給電回路の出力電圧よりも小さい場合に、前記第２給電回路がオフにされ、前記補助巻線が前記第１給電回路を介して前記チップに給電する、
トランス回路。
前記第１給電回路は、第１抵抗と、第１ダイオードと、第１トランジスタと、第２ダイオードと、第２抵抗と、定電圧ダイオードと、第２コンデンサとを含み、
前記第１抵抗の第１端子が前記補助巻線の第１端子に接続され、前記第１抵抗の第２端子が前記第１ダイオードの正極に接続され、前記第１ダイオードの負極が前記第１トランジスタの集電極、前記第２抵抗の第１端子及び前記第２コンデンサの正極に接続され、前記第１トランジスタのエミッタが前記第２ダイオードの正極に接続され、前記第２ダイオードの負極が前記チップの給電端子に接続され、前記第１トランジスタのベースが前記第２抵抗の第２端子及び前記定電圧ダイオードの負極に接続され、前記定電圧ダイオードの正極及び前記第２コンデンサの負極が接地されている、
請求項１に記載のトランス回路。
前記第２給電回路は第３ダイオードを含み、前記第３ダイオードの正極が前記補助巻線のタップに接続され、前記第３ダイオードの負極が前記チップの給電端子に接続されている、
請求項１に記載のトランス回路。
前記第２給電回路は第３ダイオードを含み、前記第３ダイオードの正極が前記補助巻線のタップに接続され、前記第３ダイオードの負極が前記チップの給電端子に接続されている、
請求項２に記載のトランス回路。
前記トランス回路は、１次巻線回路と、２次巻線回路とをさらに含み、前記１次巻線回路が前記１次巻線に接続され、前記２次巻線回路が前記２次巻線に接続され、
前記１次巻線回路は、ＰＷＭ制御器、ＭＯＳトランジスタ、第３抵抗、第４ダイオード、第３コンデンサ、第４コンデンサ及び第４抵抗を含み、
前記１次巻線の第１端子が前記第３コンデンサの正極、前記第４コンデンサの正極及び前記第４抵抗の第１端子に接続され、前記第４コンデンサの負極が接地され、前記第３コンデンサの負極及び前記第４抵抗の第２端子が前記第４ダイオードの負極に接続され、前記第４ダイオードの正極が前記１次巻線の第２端子及び前記ＭＯＳトランジスタのドレインに接続され、前記ＭＯＳトランジスタのソースが前記第３抵抗を介して接地され、前記ＭＯＳトランジスタのゲートが前記ＰＷＭ制御器の制御端子に接続されている、
請求項１に記載のトランス回路。
前記トランス回路は、１次巻線回路と、２次巻線回路とをさらに含み、前記１次巻線回路が前記１次巻線に接続され、前記２次巻線回路が前記２次巻線に接続され、
前記１次巻線回路は、ＰＷＭ制御器、ＭＯＳトランジスタ、第３抵抗、第４ダイオード、第３コンデンサ、第４コンデンサ及び第４抵抗を含み、
前記１次巻線の第１端子が前記第３コンデンサの正極、前記第４コンデンサの正極及び前記第４抵抗の第１端子に接続され、前記第４コンデンサの負極が接地され、前記第３コンデンサの負極及び前記第４抵抗の第２端子が前記第４ダイオードの負極に接続され、前記第４ダイオードの正極が前記１次巻線の第２端子及び前記ＭＯＳトランジスタのドレインに接続され、前記ＭＯＳトランジスタのソースが前記第３抵抗を介して接地され、前記ＭＯＳトランジスタのゲートが前記ＰＷＭ制御器の制御端子に接続されている、
請求項２に記載のトランス回路。
前記２次巻線回路は、第５ダイオードと、第６ダイオードと、第５コンデンサと、第６コンデンサとを含み、
前記２次巻線の第１端子が前記第５ダイオードの正極及び前記第６ダイオードの正極に接続され、前記第５ダイオードの負極及び前記第６ダイオードの負極が前記第５コンデンサの正極及び第６コンデンサの正極に接続され、前記第５コンデンサの負極及び第６コンデンサの負極が接地され、前記２次巻線の第２端子が接地されている、
請求項５に記載のトランス回路。
前記２次巻線回路は、第５ダイオードと、第６ダイオードと、第５コンデンサと、第６コンデンサとを含み、
前記２次巻線の第１端子が前記第５ダイオードの正極及び前記第６ダイオードの正極に接続され、前記第５ダイオードの負極及び前記第６ダイオードの負極が前記第５コンデンサの正極及び第６コンデンサの正極に接続され、前記第５コンデンサの負極及び第６コンデンサの負極が接地され、前記２次巻線の第２端子が接地されている、
請求項６に記載のトランス回路。
前記トランス回路は、第１コンデンサをさらに含み、前記第１コンデンサの正極が前記第１給電回路の出力端子に接続され、前記第１コンデンサの負極が接地されている、
請求項１に記載のトランス回路。
請求項１〜９のいずれか１項に記載のトランス回路に適用される無負荷電力消費低減方法であって、
前記第２給電回路の出力電圧が前記第１給電回路の出力電圧よりも大きい場合に、前記第１給電回路がオフにされ、前記第１給電回路が前記チップに給電を停止するステップと、
前記補助巻線が前記第２給電回路を介して前記チップに給電するステップと、を含む無負荷電力消費低減方法。
前記第２給電回路の出力電圧が前記第１給電回路の出力電圧よりも大きい場合に、前記第１給電回路がオフにされ、前記第１給電回路が前記チップに給電を停止するステップは具体的には、
前記第２給電回路の出力電圧が前記第１給電回路の出力電圧よりも大きい場合に、前記第１給電回路の第１トランジスタがオフにされ、前記第１給電回路が前記チップに給電を停止することであってもよく、
前記補助巻線が前記第２給電回路を介して前記チップに給電するステップは具体的に、前記第１給電回路が前記チップに給電を停止した後に、前記第２給電回路が前記補助巻線のタップを介して電圧を入力し、前記タップから入力される電圧が、前記第２給電回路のダイオードを介して前記チップに出力されることであってもよい、
請求項１０に記載の方法。