JP2020145293A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2020145293A JP2020145293A JP2019040044A JP2019040044A JP2020145293A JP 2020145293 A JP2020145293 A JP 2020145293A JP 2019040044 A JP2019040044 A JP 2019040044A JP 2019040044 A JP2019040044 A JP 2019040044A JP 2020145293 A JP2020145293 A JP 2020145293A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- contact
- layer
- peripheral circuit
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/1052—Formation of thin functional dielectric layers
- H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
- H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】半導体装置の高集積化及び高速化を図る。【解決手段】半導体装置は、基板と、基板の表面と交差する第1方向において基板と並ぶ第1絶縁層及び第2絶縁層と、第1絶縁層及び第2絶縁層の間に設けられた空隙層と、第1方向に延伸し、第1方向と交差する第2方向に並ぶ第1コンタクト電極及び第2コンタクト電極と、を備える。第1コンタクト電極及び第2コンタクト電極は、それぞれ、第1方向の一端部と、第1方向の他端部と、一端部及び他端部の間に設けられ第2方向における幅が一端部の第2方向における幅及び他端部の第2方向における幅よりも大きい第1部分と、を備える。第1コンタクト電極の第1部分及び第2コンタクト電極の第1部分は空隙層に設けられる。【選択図】図8
Description
本実施形態は、半導体装置に関する。
半導体装置の高集積化に伴い、アスペクト比の大きいコンタクト等が利用される場合が増えつつある。例えば、半導体記憶装置として、基板と交差する方向に複数のメモリセルを設けた三次元メモリが知られている。三次元メモリにおいては、メモリセルアレイを周辺回路に接続するコンタクトや周辺回路を構成するコンタクト等のアスペクト比が増大しつつある。
半導体装置の高集積化及び高速化を図る。
一の実施形態に係る半導体装置は、基板と、基板の表面と交差する第1方向において基板と並ぶ第1絶縁層及び第2絶縁層と、第1絶縁層及び第2絶縁層の間に設けられた空隙層と、第1方向に延伸し、第1方向と交差する第2方向に並ぶ第1コンタクト電極及び第2コンタクト電極と、を備える。第1コンタクト電極及び第2コンタクト電極は、それぞれ、第1方向の一端部と、第1方向の他端部と、一端部及び他端部の間に設けられ第2方向における幅が一端部の第2方向における幅及び他端部の第2方向における幅よりも大きい第1部分と、を備える。第1コンタクト電極の第1部分及び第2コンタクト電極の第1部分は空隙層に設けられる。
一の実施形態に係る半導体装置は、基板と、基板の表面と交差する第1方向において基板と並ぶ第1絶縁層と、第1方向に延伸する第1コンタクト電極と、を備える。第1コンタクト電極は、第1方向の一端部と、第1方向の他端部と、一端部及び他端部の間に設けられ第1方向と交差する第2方向における幅が一端部の第2方向における幅及び他端部の第2方向における幅よりも大きい第1部分と、を備える。第1コンタクト電極の第1部分及び第1絶縁層の間には空隙が設けられる。
次に、実施形態に係る半導体装置及び半導体記憶装置を、図面を参照して詳細に説明する。尚、以下の実施形態はあくまでも一例であり、本発明を限定する意図で示されるものではない。
また、本明細書においては、半導体基板の表面に対して平行な所定の方向をX方向、半導体基板の表面に対して平行で、X方向と垂直な方向をY方向、半導体基板の表面に対して垂直な方向をZ方向と呼ぶ。
また、本明細書においては、所定の平面に沿った方向を第1方向、この所定の平面に沿って第1方向と交差する方向を第2方向、この所定の平面と交差する方向を第3方向と呼ぶことがある。これら第1方向、第2方向及び第3方向は、X方向、Y方向及びZ方向のいずれかと対応していても良いし、対応していなくても良い。
また、本明細書において、「上」や「下」等の表現は、半導体基板を基準とする。例えば、上記第1方向が半導体基板の表面と交差する場合、この第1方向に沿って半導体基板から離れる向きを上と、第1方向に沿って半導体基板に近付く向きを下と呼ぶ。また、ある構成について下面や下端部と言う場合には、この構成の半導体基板側の面や端部を意味する事とし、上面や上端部と言う場合には、この構成の半導体基板と反対側の面や端部を意味する事とする。また、第2方向又は第3方向と交差する面を側面等と呼ぶ。
また、本明細書において、円筒状又は円環状の部材又は貫通孔等について「径方向」と言った場合には、これら円筒又は円環の中心軸と垂直な平面において、この中心軸に近付く方向又はこの中心軸から離れる方向を意味することとする。また、「径方向の厚み」等と言った場合には、この様な平面において、中心軸から内周面までの距離と、中心軸から外周面までの距離との差分を意味する事とする。
また、本明細書において、構成、部材等について、所定方向の「幅」又は「厚み」と言った場合には、SEM(Scanning electron microscopy)やTEM(Transmission electron microscopy)等によって観察された断面等における幅又は厚みを意味することがある。
[第1実施形態]
[全体構成]
以下、図面を参照して、第1実施形態に係る半導体装置の一例として、半導体記憶装置について説明する。尚、以下の図面は模式的なものであり、説明の都合上、一部の構成を省略することがある。
[全体構成]
以下、図面を参照して、第1実施形態に係る半導体装置の一例として、半導体記憶装置について説明する。尚、以下の図面は模式的なものであり、説明の都合上、一部の構成を省略することがある。
図1は、第1実施形態に係る半導体記憶装置の構成を示す模式的な等価回路図である。
本実施形態に係る半導体記憶装置は、メモリセルアレイMCAと、メモリセルアレイMCAを制御する周辺回路PCと、を備える。
メモリセルアレイMCAは、複数のメモリブロックMBを備える。これら複数のメモリブロックMBは、それぞれ、複数のサブブロックSBを備える。これら複数のサブブロックSBは、それぞれ、複数のメモリストリングMSを備える。これら複数のメモリストリングMSの一端は、それぞれ、ビット線BLを介して周辺回路PCに接続される。また、これら複数のメモリストリングMSの他端は、それぞれ、共通のソース線SLを介して周辺回路PCに接続される。
メモリストリングMSは、ビット線BL及びソース線SLの間に直列に接続されたドレイン選択トランジスタSTD、複数のメモリセルMC、及び、ソース選択トランジスタSTSを備える。以下、ドレイン選択トランジスタSTD、及び、ソース選択トランジスタSTSを、単に選択トランジスタ(STD、STS)と呼ぶ事がある。
メモリセルMCは、ゲート絶縁膜に電荷蓄積膜を含む電界効果型のトランジスタである。メモリセルMCのしきい値電圧は、電荷蓄積膜中の電荷量に応じて変化する。尚、1のメモリストリングMSに対応する複数のメモリセルMCのゲート電極には、それぞれ、ワード線WLが接続される。これらワード線WLは、それぞれ、1のメモリブロックMB中の全てのメモリストリングMSに共通に接続される。
選択トランジスタ(STD、STS)は電界効果型のトランジスタである。選択トランジスタ(STD、STS)のゲート電極には、それぞれ、選択ゲート線(SGD、SGS)が接続される。ドレイン選択線SGDは、サブブロックSBに対応して設けられ、1のサブブロックSB中の全てのメモリストリングMSに共通に接続される。ソース選択線SGSは、複数のサブブロックSB中の全てのメモリストリングMSに共通に接続される。
周辺回路PCは、例えば、読出動作、書込動作、消去動作に必要な電圧を生成し、ビット線BL、ソース線SL、ワード線WL、及び、選択ゲート線(SGD、SGS)に印加する。周辺回路PCは、例えば、メモリセルアレイMCAと同一のチップ上に設けられた複数のトランジスタ及び配線を含む。
図2は、本実施形態に係る半導体記憶装置の構成例を示す模式的な平面図である。図2に示す通り、本実施形態に係る半導体記憶装置は、半導体基板100を備える。図示の例において、半導体基板100にはX方向に並ぶ2つのメモリセルアレイMCAが設けられる。メモリセルアレイMCAは、Y方向に並ぶ複数のメモリブロックMBを備える。また、メモリセルアレイMCAが設けられた領域の外側の領域には、周辺回路PC(図1)を構成する複数のトランジスタが設けられる。
図3は、図2に示す構造をA−A´線で切断し、矢印の方向に見た模式的な断面図である。図3には、メモリセルアレイMCAと、メモリセルアレイMCAのX方向の端部に設けられたフックアップHUと、周辺回路PCの一部と、を例示している。また、これらの上方には、配線層M0,M1が設けられる。
メモリセルアレイMCAは、半導体基板100の上方に設けられた複数の導電層110と、複数の半導体層120と、を備える。また、複数の導電層110及び複数の半導体層120の間には、それぞれ、図示しないゲート絶縁膜が設けられる。
半導体基板100は、例えば、P型の不純物を含む単結晶シリコン(Si)等の半導体基板である。半導体基板100の表面の一部には、リン(P)等のN型の不純物を含むN型ウェル101が設けられる。また、N型ウェル101の表面の一部には、ホウ素(B)等のP型の不純物を含むP型ウェル102が設けられる。また、半導体基板100の表面の一部には、SiO2等の絶縁領域STIが設けられる。
導電層110は、X方向に延伸する略板状の導電層であり、Z方向に複数並んでいる。導電層110は、例えば、窒化チタン(TiN)及びタングステン(W)の積層膜等を含んでいても良いし、リン又はホウ素等の不純物を含む多結晶シリコン等を含んでいても良い。また、導電層110の間には、酸化シリコン(SiO2)等の絶縁層111が設けられる。
複数の導電層110のうち、最下層に位置する一又は複数の導電層110は、ソース選択線SGS(図1)及びこれに接続された複数のソース選択トランジスタSTSのゲート電極として機能する。また、これよりも上方に位置する複数の導電層110は、ワード線WL(図1)及びこれに接続された複数のメモリセルMC(図1)のゲート電極として機能する。また、これよりも上方に位置する一又は複数の導電層110は、ドレイン選択線SGD及びこれに接続された複数のドレイン選択トランジスタSTD(図1)のゲート電極として機能する。
半導体層120は、例えば、ノンドープの多結晶シリコン(Si)等の半導体膜である。半導体層120は、例えば、Z方向に延伸する略円柱状又は略円筒状の形状を有する。また、半導体層120の外周面は、それぞれ導電層110によって囲われる。半導体層120の下端部は、例えば、半導体基板100のP型ウェル102に接続される。半導体層120の上端部は、リン(P)等のN型の不純物を含む半導体層、コンタクトCh及びCbを介してビット線BLに接続される。半導体層120は、例えば、1つのメモリストリングMS(図1)に含まれる複数のメモリセルMC、ドレイン選択トランジスタSTD及びソース選択トランジスタSTSのチャネル領域として機能する。
また、上述の通り、複数の導電層110及び複数の半導体層120の間には、それぞれ、図示しないゲート絶縁膜が設けられる。ゲート絶縁膜は、例えば、半導体層120及び導電層110の間に積層された酸化シリコン(SiO2)等のトンネル絶縁膜、窒化シリコン(SiN)等の電荷蓄積膜、及び、酸化シリコン(SiO2)等のブロック絶縁膜を備える。尚、ゲート絶縁膜は、例えば、N型又はP型の不純物を含む多結晶シリコン等のフローティングゲートを備えていても良い。
フックアップHUは、複数の導電層110のX方向の端部と、これらに接続されたコンタクトCCと、を備える。コンタクトCCは、Z方向に延伸する略円柱状の形状を有する。コンタクトCCの下端は、導電層110に接続される。また、コンタクトCCの上端は半導体層120の上端よりも上方に設けられ、配線層M0,M1に含まれる配線m0,m1に接続される。
周辺回路PCは、半導体基板100の表面に設けられた複数のトランジスタTrと、これら複数のトランジスタTrのソース領域、ドレイン領域及びゲート電極に接続されたコンタクトCSと、を備える。コンタクトCSは、Z方向に延伸する略円柱状の形状を有する。コンタクトCSの下端は、トランジスタTrに接続される。また、コンタクトCSの上端は半導体層120の上端よりも上方に設けられ、配線m0,m1に接続される。
配線層M0,M1は、それぞれ、金属の配線m0,m1を含む。配線m0,m1は、例えば、ダマシーン法等の方法によって形成される。配線m0は、例えば、窒化チタン(TiN)及びタングステン(W)の積層膜等を含む。配線m1は、例えば、窒化チタン(TiN)及び銅(Cu)の積層膜等を含む。尚、図示の例において、ビット線BLは複数の配線m1のうちの一部である。また、図示の例においてはZ方向に並ぶ2層の配線層を例示しているが、3層以上の配線層を設けることも可能である。
図4は、図2にBで示した部分の模式的な拡大図である。図4に示す通り、周辺回路PCは、絶縁領域STIを介してX方向及びY方向に並ぶ複数のトランジスタTrを備える。トランジスタTrは、それぞれ、Y方向に延伸する半導体部130と、X方向に延伸し半導体部130と交差するゲート電極部140と、を備える。また、半導体部130及びゲート電極部140は、それぞれ、Y方向に並ぶコンタクトCSに接続される。
図5は、図4に示す構造をC−C´線で切断し、矢印の方向に見た模式的な断面図である。
トランジスタTrの半導体部130は、半導体基板100のP型ウェル102に設けられる。半導体部130は、コンタクトCSに接続されたN型半導体領域103と、Y方向に隣り合う2つのN型半導体領域103の間に設けられたP型半導体領域104と、N型半導体領域103及びP型半導体領域104の間に設けられたN型半導体領域105と、を備える。N型半導体領域103におけるN型の不純物の不純物濃度は、N型半導体領域105におけるN型の不純物の不純物濃度よりも大きい。
トランジスタTrのゲート電極部140は、半導体基板100のP型半導体領域104の表面に積層された絶縁層141、導電層142、絶縁層143、導電層144、及び、絶縁層145を備える。導電層144は、導電層142に接続される。また、ゲート電極部140は、これらの側面に積層された絶縁層146及び絶縁層147を備える。また、これら構成の上面及び側面、並びに、半導体基板100の表面には、絶縁層148及び絶縁層149が設けられる。尚、絶縁層141,143,147,148は、例えば、酸化シリコン(SiO2)等を含む。導電層142,144は、例えば、N型又はP型の不純物を含む多結晶シリコン等を含む。絶縁層145,146,149は、例えば、窒化シリコン(Si3N4)等を含む。また、導電層144には、コンタクトCSが接続される。
コンタクトCSは、例えば、Z方向に延伸するタングステン(W)等の導電層153と、導電層153の外周面及び下面を覆う窒化チタン(TiN)等のバリア導電層152と、バリア導電層152の外周面を覆う保護層151と、を備える。バリア導電層152の下面は、半導体基板100のN型半導体領域103に接続される。
[コンタクト間の配線容量]
図3を参照して説明した様に、本実施形態に係る半導体記憶装置は、半導体基板100の上方に設けられた複数の導電層110と、複数の半導体層120と、を備える。また、本実施形態に係る半導体記憶装置は、Z方向に延伸するコンタクトCC,CSを備える。
図3を参照して説明した様に、本実施形態に係る半導体記憶装置は、半導体基板100の上方に設けられた複数の導電層110と、複数の半導体層120と、を備える。また、本実施形態に係る半導体記憶装置は、Z方向に延伸するコンタクトCC,CSを備える。
半導体記憶装置の高集積化に伴い、Z方向に積層された導電層110の数は増大する傾向があり、半導体層120のZ方向の長さも増大する傾向がある。これに伴い、コンタクトCC,CSのZ方向の長さも増大する傾向がある。また、回路面積の縮小の観点からは、トランジスタTr等をX方向及びY方向に縮小することが望ましい(図4参照)。これに伴い、コンタクトCC間、コンタクトCS間のX方向及びY方向の距離は縮小する傾向がある。その結果、コンタクトCC間、コンタクトCS間の配線容量は増大する傾向がある。この様な配線容量の増大は、半導体記憶装置の読出動作、書込動作及び消去動作の高速化の観点からは好ましくない。
ここで、コンタクトCC,CSの様に、高アスペクトな形状のコンタクトを作成する場合、例えば図6、図7に例示する様に、下端部154のX方向及びY方向における幅w1、及び、上端部155のX方向及びY方向における幅w2が、これらの間にある部分156の幅w3よりも小さくなる場合がある。以下において、コンタクトCC,CS、半導体層120等の、X方向における幅w3及びY方向における幅w3の少なくとも一方が最大又は極大となる部分を、「ボウイング部」と呼ぶ場合がある。図6、図7には、ボウイング部156を例示している。
例えばX方向又はY方向に隣り合う2つのコンタクトCSに着目した場合、これら2つのコンタクトCSは、ボウイング部156において最も近接する場合がある。この様な場合、ボウイング部156間の静電容量を抑制する事により、コンタクトCC間、コンタクトCS間の配線容量を好適に抑制可能であると考えられる。
[周辺回路PCの構成例]
図8は、本実施形態に係る周辺回路PCの構成例として周辺回路PCAを例示する模式的な断面図である。本実施形態に係る周辺回路PCAは、半導体基板100上に順に設けられた酸化シリコン(SiO2)等の絶縁層201と、空隙層202と、酸化シリコン(SiO2)等の絶縁層203と、を備える。また、周辺回路PCAは、絶縁層203、空隙層202及び絶縁層201を貫通してZ方向に延伸し、X方向及びY方向に並ぶ複数のコンタクトCSと、コンタクトCSの上端に設けられた配線m0と、を備える。また、周辺回路PCAは、絶縁層203及び配線m0の上面に順に設けられた酸化シリコン(SiO2)等の絶縁層204と、酸化シリコン(SiO2)等の絶縁層205と、を備える。
図8は、本実施形態に係る周辺回路PCの構成例として周辺回路PCAを例示する模式的な断面図である。本実施形態に係る周辺回路PCAは、半導体基板100上に順に設けられた酸化シリコン(SiO2)等の絶縁層201と、空隙層202と、酸化シリコン(SiO2)等の絶縁層203と、を備える。また、周辺回路PCAは、絶縁層203、空隙層202及び絶縁層201を貫通してZ方向に延伸し、X方向及びY方向に並ぶ複数のコンタクトCSと、コンタクトCSの上端に設けられた配線m0と、を備える。また、周辺回路PCAは、絶縁層203及び配線m0の上面に順に設けられた酸化シリコン(SiO2)等の絶縁層204と、酸化シリコン(SiO2)等の絶縁層205と、を備える。
空隙層202は、絶縁層201の上面、絶縁層203の底面及び絶縁層203の側面によって囲われる。絶縁層203のZ方向における膜厚は、空隙層202が設けられる領域では比較的小さく、設けられない領域では比較的大きい。
また、図8の例においては、複数のコンタクトCSのボウイング部156が、全て空隙層202に設けられる。空隙層202のZ方向の幅は、少なくとも、1つの導電層110(図3)、及び、Z方向においてこの導電層110と隣り合う1つの絶縁層111(図3)のZ方向の幅の合計よりも大きい。
また、図4に示す通り、本実施形態に係る空隙層202は、複数のトランジスタTrがX方向及びY方向に並ぶ領域に設けられる。従って、空隙層202は、これら複数のトランジスタTrに接続された複数のコンタクトCSの一部を含む。
また、図8の例においては、絶縁層203に、絶縁層203を貫通してZ方向に延伸する開口op1が設けられる。また、絶縁層204は、下方に突出する閉塞部206を備える。閉塞部206は開口op1の内周面と接して開口op1を閉塞する。閉塞部206の下端は、空隙層202又は開口op1に露出する。尚、図8には開口op1及び閉塞部206を一つずつ図示しているが、開口op1及び閉塞部206を複数設けることも可能である。
[製造方法]
次に、図9〜図17を参照して、本実施形態に係る半導体記憶装置の製造方法を例示する。図9〜図17は、同製造方法について説明するための模式的な断面図である。
次に、図9〜図17を参照して、本実施形態に係る半導体記憶装置の製造方法を例示する。図9〜図17は、同製造方法について説明するための模式的な断面図である。
同製造方法においては、例えば図9に例示する様に、半導体基板100上にトランジスタTrを形成する。次に、例えばTEOS(Tetraethyl Orthosilicate)等のガスを使用したCVD(Chemical Vapor Deposition)等の手段により、半導体基板100上に絶縁層201を形成する。次に、CVD等の手段により、絶縁層201の上面に窒化シリコン(Si3N4)等の犠牲層202Aを形成する。
次に、例えば図10に例示する様に、RIE(Reactive Ion Etching)等の手段により、犠牲層202Aの一部を除去する。犠牲層202Aは、例えば、空隙層202が設けられる領域(図4参照)に残存する。
次に、例えば図11に例示する様に、例えばTEOS等のガスを使用したCVD等の手段により、絶縁層201の上面、並びに、犠牲層202Aの上面及び側面に絶縁層203を形成する。次に、例えば、RIE等の手段により、絶縁層203の上面を平坦化しても良い。
次に、例えば図12に例示する様に、例えばRIE等の手段により、絶縁層203、犠牲層202A、及び、絶縁層201を貫通してZ方向に延伸するコンタクトホールCSAを形成する。また、例えばRIE等の手段により、コンタクトホールCSAに接続される溝m0Aを形成する。
次に、例えば図13に例示する様に、導電層150Aを形成する。例えば、CVD等の手段により、コンタクトホールCSA及び溝m0Aに保護層151(図5)を形成する。次に、RIE等の手段により、コンタクトホールCSAの底面に設けられた保護層151を除去する。次に、例えばCVD等の手段により、コンタクトホールCSA及び溝m0Aにバリア導電層152(図5)及び導電層153(図5)を形成する。
次に、例えば図14に例示する様に、例えばCMP(Chemical Mechanical Polishing)等の手段により、導電層150Aの一部を除去して、コンタクトCS及び配線m0を形成する。
次に、例えば図15に例示する様に、例えばRIE等の手段により、絶縁層203の一部を貫通して犠牲層202Aを露出させる開口op1を形成する。
次に、例えば図16に例示する様に、例えば開口op1を介したウェットエッチング等の手段により、犠牲層202Aを除去し、空隙層202を形成する。
次に、例えば図17に例示する様に、例えば開口op1を介したウェットエッチング等の手段により、絶縁層201及び絶縁層203の一部を除去して、空隙層202を拡張する。
その後、例えば図8に例示する様に、例えばシラン(SiH4)等のガスを使用したプラズマCVD等の手段により、酸化シリコン(SiO2)等の絶縁層204を形成する。これによって開口op1が閉塞し、空隙層202が外部の空間から分断される。次に、例えばTEOS等のガスを使用したCVD等の手段により、酸化シリコン(SiO2)等の絶縁層205を形成する。
[効果]
図8を参照して説明した通り、本実施形態に係る周辺回路PCAにおいては、複数のコンタクトCSのボウイング部156が、全て空隙層202に設けられる。この様な構造により、複数のコンタクトCSのボウイング部156間の静電容量を好適に抑制可能である。また、例えばコンタクトCS間にスリットを形成し、このスリット部分に空隙を形成する様な方法と比較して、容易な微細化が可能である。従って、この様な構造によれば、半導体記憶装置の高集積化及び高速化を同時に実現可能である。
図8を参照して説明した通り、本実施形態に係る周辺回路PCAにおいては、複数のコンタクトCSのボウイング部156が、全て空隙層202に設けられる。この様な構造により、複数のコンタクトCSのボウイング部156間の静電容量を好適に抑制可能である。また、例えばコンタクトCS間にスリットを形成し、このスリット部分に空隙を形成する様な方法と比較して、容易な微細化が可能である。従って、この様な構造によれば、半導体記憶装置の高集積化及び高速化を同時に実現可能である。
また、図4を参照して説明した通り、本実施形態に係る周辺回路PCAにおいては、空隙層202がX方向及びY方向に並ぶ複数のトランジスタTrに接続された複数のコンタクトCSの一部を含む。これらコンタクトCSは比較的高密度に設けられるため、空隙層202をこの様な領域に設けることにより、コンタクトCS間の静電容量を好適に抑制可能である。また、比較的高密度に設けられた複数のコンタクトCSによって絶縁層201及び絶縁層203を支持し、機械的強度を確保することが可能である。
また、図17を参照して説明した通り、本実施形態に係る製造方法においては、開口op1を介したウェットエッチング等の手段により、絶縁層201及び絶縁層203の一部を除去して、空隙層202を拡張する。この様な方法によれば、空隙層202のZ方向の幅を好適に調整可能である。これにより、コンタクトCSのボウイング部156を空隙層303に容易に含めることが可能である。
この様な方法によって製造された結果、本実施形態に係る周辺回路PCAは、図8を参照して説明した通り、絶縁層203に設けられた開口op1を備える。また、絶縁層203の上面に設けられる絶縁層204は、下方に突出する閉塞部206を備える。
[第2実施形態]
[構成]
次に、図18及び図19を参照して、第2実施形態に係る半導体記憶装置について説明する。尚、以下の説明において、第1実施形態と同様の部分には同一の符号を付し、説明を省略する。
[構成]
次に、図18及び図19を参照して、第2実施形態に係る半導体記憶装置について説明する。尚、以下の説明において、第1実施形態と同様の部分には同一の符号を付し、説明を省略する。
図18は、本実施形態に係るメモリセルアレイMCAの一部の構成を示す模式的な断面図である。上述の通り、半導体記憶装置の高集積化に伴い、半導体層120のZ方向の長さは増大する傾向がある。これに伴い、半導体層120が形成されるメモリホールの形成が複数回に渡って行われる場合がある。
本実施形態に係る半導体層120は、例えば、Z方向に延伸する半導体部121と、この半導体部121の上端に接続されZ方向に延伸する半導体部122と、を備える。また、これら半導体部121及び半導体部122は、それぞれ、下端部123と、上端部124と、これら下端部123及び上端部124の間に設けられたボウイング部125と、を備える。
図19は、本実施形態に係る周辺回路PCBの一部の構成を示す模式的な断面図である。メモリホールの形成を複数回に渡って行う場合、例えば、コンタクトCC,CSが形成されるコンタクトホールの形成も複数回に渡って行うことが考えられる。
本実施形態に係るコンタクトCC,CSは、例えば、Z方向に延伸するコンタクト部211と、このコンタクト部211の上端に接続された接続部212と、この接続部212の上面に接続されZ方向に延伸するコンタクト部213と、を備える。半導体基板100の上面から接続部212の上面までのZ方向における幅は、例えば、半導体基板100の上面から半導体層120の半導体部121(図18)の上端までのZ方向における幅と一致又は略一致していても良い。
コンタクト部211及びコンタクト部213は、それぞれ、下端部214と、上端部215と、これら下端部214及び上端部215の間に設けられたボウイング部216と、を備える。接続部212のX方向及びY方向における幅は、コンタクト部211及びコンタクト部213の下端部214及び上端部215のX方向及びY方向における幅よりも大きい。接続部212のX方向及びY方向における幅は、コンタクト部211及びコンタクト部213のボウイング部216のX方向及びY方向における幅よりも大きい場合もあるし、小さい場合もある。
図19の例においては、複数のコンタクト部211のボウイング部216及び接続部212が、全て空隙層202に設けられる。接続部212の上面から空隙層202の上面までのZ方向における幅は、例えば、接続部212の上面から空隙層202の底面までのZ方向における幅より大きくても良い。
[製造方法]
次に、図20〜図29を参照して、本実施形態に係る半導体記憶装置の製造方法を例示する。図20〜図29は、同製造方法について説明するための模式的な断面図である。
次に、図20〜図29を参照して、本実施形態に係る半導体記憶装置の製造方法を例示する。図20〜図29は、同製造方法について説明するための模式的な断面図である。
同製造方法においては、例えば図20及び図21に例示する様に、半導体基板100上にトランジスタTrを形成する。次に、例えばCVD等の手段により、半導体基板100上に酸化シリコン(SiO2)等の絶縁層111及び窒化シリコン(Si3N4)等の犠牲層110Aを交互に形成する。また、例えば、絶縁層111及び犠牲層110Aの一部を除去し、CVD等の手段によって絶縁層201を形成する。また、例えばRIE等の手段により、複数の絶縁層111及び犠牲層110Aを貫通するメモリホールLMHを形成する。また、例えばCVD等の手段により、メモリホールLMHにアモルファスシリコン等の犠牲層121Aを形成する。また、例えばRIE等の手段により、絶縁層201を貫通するコンタクトホールLCSAを形成する。また、例えばCVD等の手段により、コンタクトホールLCSAにアモルファスシリコン等の犠牲層211Aを形成する。次に、CVD等の手段により、これら構成の上面に窒化シリコン等の犠牲層202Aを形成する。
次に、例えば図22及び図23に例示する様に、RIE等の手段により、犠牲層202Aの一部を除去する。犠牲層202Aは、例えば、空隙層202が設けられる領域に残存する。
次に、例えば図24及び図25に例示する様に、これら構成の上面に酸化シリコン等の絶縁層111及び窒化シリコン等の犠牲層110Aを交互に形成する。また、例えば、絶縁層111及び犠牲層110Aの一部を除去し、CVD等の手段によって絶縁層203を形成する。また、例えばRIE等の手段により、複数の絶縁層111及び犠牲層110Aを貫通するメモリホールUMHを形成する。また、例えばウェットエッチング等の手段によって犠牲層121A(図22)を除去し、メモリホールLMHの内周面及び底面を露出させる。また、例えばCVD等の手段により、メモリホールLMH、UMHに図示しないゲート絶縁膜及び半導体層120を形成する。
次に、例えば図26に例示する様に、例えばRIE等の手段により、絶縁層203、犠牲層202A、及び、絶縁層201を貫通するコンタクトホールUCSAを形成する。また、例えばRIE等の手段により、コンタクトホールUCSAに接続される溝m0Aを形成する。
次に、例えば図27に例示する様に、例えばコンタクトホールUCSAを介したウェットエッチング等の手段によって犠牲層211A(図26)を除去し、コンタクトホールLCSAの内周面及び底面を露出させる。
次に、例えば図28に例示する様に、コンタクトCS及び配線m0を形成する。この工程は、例えば、図13及び図14を参照して説明した工程と同様に行う。
次に、例えば図29に例示する様に、絶縁層203を貫通する開口op1を形成する。この工程は、例えば、図15を参照して説明した工程と同様に行う。
その後、例えば図19に例示する様に、犠牲層202Aを除去して空隙層202を形成し、空隙層202を拡張し、絶縁層204を形成する。また、CVD等の手段により、絶縁層205を形成する。この工程は、例えば、図16を参照して説明した工程以降の工程と同様に行われる。
また、例えば図18に例示する様に、例えばウェットエッチング等の手段によって複数の犠牲層110Aを除去し、例えばCVD等の手段によって導電層110を形成する。
[第3実施形態]
[構成]
次に、図30を参照して、第3実施形態に係る半導体記憶装置について説明する。尚、以下の説明において、第1実施形態と同様の部分には同一の符号を付し、説明を省略する。
[構成]
次に、図30を参照して、第3実施形態に係る半導体記憶装置について説明する。尚、以下の説明において、第1実施形態と同様の部分には同一の符号を付し、説明を省略する。
図30は、本実施形態に係る周辺回路PCCの構成例を示す模式的な断面図である。本実施形態に係る周辺回路PCCは、半導体基板100上に設けられた酸化シリコン(SiO2)等の絶縁層301を備える。また、周辺回路PCCは、絶縁層301を貫通してZ方向に延伸し、X方向及びY方向に並ぶ複数のコンタクトCSと、コンタクトCSの上端に設けられた配線m0と、を備える。また、周辺回路PCCは、絶縁層301及び配線m0の上面に設けられた酸化シリコン(SiO2)等の絶縁層302を備える。
絶縁層301には、絶縁層301を貫通してZ方向に延伸する複数のコンタクトホールCSAが設けられる。これら複数のコンタクトホールCSAの内部には、それぞれ、コンタクトCSが設けられる。コンタクトホールCSAの内周面及びコンタクトCSの外周面の間には、空隙303が設けられる。空隙303は、所定範囲に渡ってZ方向に延伸する。図示の例においては、コンタクトCSの下端部154からボウイング部156より上方の部分までの外周面とコンタクトホールCSAの内周面との間に空隙303が設けられる。
また、コンタクトホールCSAの上端部及びコンタクトCSの上端部155の間には、絶縁層304が設けられる。絶縁層304は、コンタクトホールCSA上端部の内周面及びコンタクトCS上端部の外周面と接して空隙303を閉塞する。絶縁層304の下端は、空隙303に露出する。絶縁層304は、例えば、シリコンカーバイド(SiC)等の低誘電体を含む。
[製造方法]
次に、図31〜図38を参照して、本実施形態に係る半導体記憶装置の製造方法を例示する。図31〜図38は、同製造方法について説明するための模式的な断面図である。
次に、図31〜図38を参照して、本実施形態に係る半導体記憶装置の製造方法を例示する。図31〜図38は、同製造方法について説明するための模式的な断面図である。
同製造方法においては、例えば図31に例示する様に、半導体基板100上にトランジスタTrを形成する。次に、例えばTEOS等のガスを使用したCVD等の手段により、半導体基板100上に絶縁層301を形成する。次に、例えばRIE等の手段により、絶縁層301を貫通してZ方向に延伸するコンタクトホールCSAを形成する。
次に、例えば図32に例示する様に、例えばCVD等の手段により、コンタクトホールCSAの内周面及び底面に窒化シリコン(Si3N4)等の犠牲層303Aを形成する。
次に、例えば図33に例示する様に、例えばRIE等の手段により、コンタクトホールCSAの底面に設けられた犠牲層303Aを除去する。
次に、例えば図34に例示する様に、導電層150Bを形成する。例えば、CVD等の手段により、犠牲層303Aの内周面にバリア導電層152(図5)及び導電層153(図5)を形成する。
次に、例えば図35に例示する様に、例えばCMP等の手段により、導電層150Bの一部を除去して、コンタクトCSを形成する。
次に、例えば図36に例示する様に、例えばウェットエッチング等の手段により、犠牲層303Aを除去し、コンタクトホールCSAの内周面及びコンタクトCSの外周面を露出させて、空隙層303を形成する。
次に、例えば図37に例示する様に、例えばCVD等の手段により、絶縁層304を形成する。これによって空隙303が閉塞し、外部の空間から分断される。
次に、例えば図38に例示する様に、例えばCMP等の手段により、絶縁層304の一部を除去する。
その後、例えば図30に例示する様に、CVD及びRIE等の手段により、配線m0及び絶縁層302を形成する。
[第4実施形態]
次に、図39を参照して、第4実施形態に係る半導体記憶装置について説明する。尚、以下の説明において、第1実施形態〜第3実施形態と同様の部分には同一の符号を付し、説明を省略する。
次に、図39を参照して、第4実施形態に係る半導体記憶装置について説明する。尚、以下の説明において、第1実施形態〜第3実施形態と同様の部分には同一の符号を付し、説明を省略する。
図39は、本実施形態に係る周辺回路PCDの構成例を示す模式的な断面図である。本実施形態に係る周辺回路PCDは、第3実施形態に係る周辺回路PCC(図30)と同様に、半導体基板100上に設けられた絶縁層301と、絶縁層301を貫通する複数のコンタクトCSと、コンタクトCSの上端に設けられた配線m0と、絶縁層301及び配線m0の上面に設けられた絶縁層302と、を備える。また、本実施形態に係る周辺回路PCDにおいては、第2実施形態に係る周辺回路PCB(図19)と同様に、コンタクトCSがコンタクト部211、接続部212及びコンタクト部213を備える。
絶縁層301には、絶縁層301を貫通してZ方向に延伸する複数のコンタクトホールLCSA,UCSAが設けられる。これら複数のコンタクトホールLCSA,UCSAの内部には、それぞれ、コンタクトCSが設けられる。コンタクトホールLCSA,UCSAの内周面及びコンタクトCSの外周面の間には、空隙303が設けられる。図示の例においては、コンタクト部211の下端部214からコンタクト部213のボウイング部216より上方の部分までの外周面とコンタクトホールLCSA,UCSAの内周面との間に空隙303が設けられる。
[第5実施形態]
次に、図40を参照して、第5実施形態に係る半導体記憶装置について説明する。尚、以下の説明において、第1実施形態〜第4実施形態と同様の部分には同一の符号を付し、説明を省略する。
次に、図40を参照して、第5実施形態に係る半導体記憶装置について説明する。尚、以下の説明において、第1実施形態〜第4実施形態と同様の部分には同一の符号を付し、説明を省略する。
図40は、本実施形態に係る周辺回路PCEの構成例を示す模式的な断面図である。図示の様に、本実施形態に係る周辺回路PCEは、第1実施形態に係る周辺回路PCA(図8)とほぼ同様に構成されている。例えば、本実施形態に係る周辺回路PCEは、絶縁層201と、空隙層202と、絶縁層203と、を備える。また、本実施形態に係る周辺回路PCEにおいては、第3実施形態に係る周辺回路PCC(図30)と同様に、コンタクトホールCSAの内周面及びコンタクトCSの外周面の間に空隙303が設けられる。
図示の例においては、コンタクトCSのボウイング部156が空隙層202に設けられる。また、コンタクトCSの下端部154から空隙層202に対応する部分までの外周面とコンタクトホールCSAとの間に空隙303が設けられる。空隙303は、空隙層202と連通する。
[製造方法]
次に、図41〜図46を参照して、本実施形態に係る半導体記憶装置の製造方法を例示する。図41〜図46は、同製造方法について説明するための模式的な断面図である。
次に、図41〜図46を参照して、本実施形態に係る半導体記憶装置の製造方法を例示する。図41〜図46は、同製造方法について説明するための模式的な断面図である。
同製造方法においては、例えば図41に例示する様に、トランジスタTrと、絶縁層201と、犠牲層202Aと、絶縁層203と、を形成する。この工程は、例えば、図9〜図11を参照して説明した工程と同様に行う。ただし、図11を参照して説明した工程においては、RIE等の手段により、犠牲層202Aの上面を露出させても良い。
次に、例えば図42に例示する様に、RIE等の手段により、犠牲層202A及び絶縁層201を貫通してZ方向に延伸するコンタクトホールCSAを形成する。
次に、例えば図43に例示する様に、コンタクトホールCSAの内部に犠牲層303A及びコンタクトCSを形成する。この工程は、例えば、図32〜図35を参照して説明した工程と同様に行う。
次に、例えば図44に例示する様に、CVD及びRIE等の手段により、配線m0及び絶縁層203を形成する。
次に、例えば図45に例示する様に、開口op1を形成する。この工程は、例えば、図15を参照して説明した工程と同様に行う。
次に、例えば図46に例示する様に、例えば開口op1を介したウェットエッチング等の手段により、犠牲層202A及び犠牲層303Aを除去し、空隙層202及び空隙303を形成する。
その後、例えば図40に例示する様に、例えばシラン(SiH4)等のガスを使用したプラズマCVD等の手段により、酸化シリコン(SiO2)等の絶縁層204を形成する。また、例えばTEOS等のガスを使用したCVD等の手段により、酸化シリコン(SiO2)等の絶縁層205を形成する。
[第6実施形態]
次に、図47を参照して、第6実施形態に係る半導体記憶装置について説明する。尚、以下の説明において、第1実施形態〜第5実施形態と同様の部分には同一の符号を付し、説明を省略する。
次に、図47を参照して、第6実施形態に係る半導体記憶装置について説明する。尚、以下の説明において、第1実施形態〜第5実施形態と同様の部分には同一の符号を付し、説明を省略する。
図47は、本実施形態に係る周辺回路PCFの構成例を示す模式的な断面図である。本実施形態に係る周辺回路PCFは、第5実施形態に係る周辺回路PCE(図40)と同様に、空隙層202及び空隙303を備える。また、本実施形態に係る周辺回路PCFにおいては、第2実施形態に係る周辺回路PCB(図19)と同様に、コンタクトCSがコンタクト部211、接続部212及びコンタクト部213を備える。
図示の例においては、コンタクト部213のボウイング部256が空隙層202に設けられる。また、コンタクト部211の下端部214から、コンタクトCSの空隙層202に対応する部分までの外周面とコンタクトホールLCSA,UCSAとの間に空隙303が設けられる。空隙303は、空隙層202と連通する。
[第7実施形態]
次に、図48を参照して、第7実施形態に係る半導体記憶装置について説明する。尚、以下の説明において、第1実施形態〜第6実施形態と同様の部分には同一の符号を付し、説明を省略する。
次に、図48を参照して、第7実施形態に係る半導体記憶装置について説明する。尚、以下の説明において、第1実施形態〜第6実施形態と同様の部分には同一の符号を付し、説明を省略する。
図48は、本実施形態に係る周辺回路PCGの構成例を示す模式的な断面図である。本実施形態に係る周辺回路PCGは、第3実施形態に係る周辺回路PCC(図30)とほぼ同様に構成されている。ただし、本実施形態に係る周辺回路PCGは、コンタクトCS及び絶縁層301の間に設けられた保護膜305を備える。保護膜305は、空隙303よりも絶縁層301に近い。
本実施形態に係る半導体記憶装置は、第3実施形態に係る周辺回路PCC(図30)とほぼ同様に製造される。ただし、本実施形態に係る半導体記憶装置の製造に際しては、図32を参照して説明した工程においてコンタクトホールCSAの内周面及び底面に保護膜305を形成し、その後で犠牲層303Aを形成する。尚、犠牲層303Aは、例えば、保護膜305よりもエッチングレートが小さい。
この様な方法によれば、犠牲層303Aの除去に際して絶縁層301を保護可能であり、空隙303の幅を好適に制御可能である。
[第8実施形態]
次に、図49を参照して、第8実施形態に係る半導体記憶装置について説明する。尚、以下の説明において、第1実施形態〜第7実施形態と同様の部分には同一の符号を付し、説明を省略する。
次に、図49を参照して、第8実施形態に係る半導体記憶装置について説明する。尚、以下の説明において、第1実施形態〜第7実施形態と同様の部分には同一の符号を付し、説明を省略する。
図49は、本実施形態に係る周辺回路PCHの構成例を示す模式的な断面図である。本実施形態に係る周辺回路PCHは、第7実施形態に係る周辺回路PCG(図48)と同様に、保護膜305を備える。また、本実施形態に係る周辺回路PCHにおいては、第2実施形態に係る周辺回路PCB(図19)と同様に、コンタクトCSがコンタクト部211、接続部212及びコンタクト部213を備える。
[第9実施形態]
次に、図50を参照して、第9実施形態に係る半導体記憶装置について説明する。尚、以下の説明において、第1実施形態〜第8実施形態と同様の部分には同一の符号を付し、説明を省略する。
次に、図50を参照して、第9実施形態に係る半導体記憶装置について説明する。尚、以下の説明において、第1実施形態〜第8実施形態と同様の部分には同一の符号を付し、説明を省略する。
図50は、本実施形態に係る周辺回路PCIの構成例を示す模式的な断面図である。本実施形態に係る周辺回路PCIは、第1実施形態に係る周辺回路PCA(図8)とほぼ同様に構成されている。ただし、本実施形態に係る周辺回路PCIは空隙層202を有していない。また、本実施形態に係る周辺回路PCIは、絶縁層201及び絶縁層203の間に設けられた絶縁層207を備える。絶縁層207は、例えば、シリコンカーバイド(SiC)等の低誘電体を含む。
また、図50の例においては、複数のコンタクトCSのボウイング部156が、全て絶縁層207と接続される。また、本実施形態に係る絶縁層207は、複数のトランジスタTrがX方向及びY方向に並ぶ領域に渡って設けられる。従って、絶縁層207は、これら複数のトランジスタTrに接続された複数のコンタクトCSに共通に接続される。
また、図50の例においては、絶縁層203に開口op1が設けられていない。
尚、図50においては、第1実施形態に係る周辺回路PCA(図8)と類似の構造を有し、空隙層202のかわりに絶縁層207を備える周辺回路PCIを例示した。しかしながら、例えば、第2実施形態に係る周辺回路PCB(図19)と類似の構造を有し、空隙層202のかわりに絶縁層207を備える構造を採用することも可能である。
[第10実施形態]
次に、図51を参照して、第10実施形態に係る半導体記憶装置について説明する。尚、以下の説明において、第1実施形態〜第9実施形態と同様の部分には同一の符号を付し、説明を省略する。
次に、図51を参照して、第10実施形態に係る半導体記憶装置について説明する。尚、以下の説明において、第1実施形態〜第9実施形態と同様の部分には同一の符号を付し、説明を省略する。
図51は、本実施形態に係る周辺回路PCJの構成例を示す模式的な断面図である。本実施形態に係る周辺回路PCJは、第3実施形態に係る周辺回路PCC(図30)とほぼ同様に構成されている。ただし、本実施形態に係る周辺回路PCJは空隙303及び絶縁層304を有していない。また、本実施形態に係る周辺回路PCJは、コンタクトホールCSAの内周面及びコンタクトCSの外周面の間に設けられた絶縁層306を備える。図示の例において、絶縁層306は、コンタクトCSの下端部154から上端部155に渡ってコンタクトCSの側面を覆う。絶縁層306は、例えば、シリコンカーバイド(SiC)等の低誘電体を含む。
尚、図51においては、第3実施形態に係る周辺回路PCC(図30)と類似の構造を有し、空隙303のかわりに絶縁層306を備える周辺回路PCJを例示した。しかしながら、例えば、第4実施形態に係る周辺回路PCD(図39)と類似の構造を有し、空隙303のかわりに絶縁層306を備える構造を採用することも可能である。
[第11実施形態]
次に、図52を参照して、第11実施形態に係る半導体記憶装置について説明する。尚、以下の説明において、第1実施形態〜第10実施形態と同様の部分には同一の符号を付し、説明を省略する。
次に、図52を参照して、第11実施形態に係る半導体記憶装置について説明する。尚、以下の説明において、第1実施形態〜第10実施形態と同様の部分には同一の符号を付し、説明を省略する。
図52は、本実施形態に係る周辺回路PCKの構成例を示す模式的な断面図である。本実施形態に係る周辺回路PCKは、第5実施形態に係る周辺回路PCE(図40)とほぼ同様に構成されている。ただし、本実施形態に係る周辺回路PCKは、空隙層202及び空隙303を有していない。また、本実施形態に係る周辺回路PCKは、第9実施形態に係る周辺回路PCIの絶縁層207(図50)、及び、第10実施形態に係る周辺回路PCJの絶縁層306(図51)を備える。図示の例において、絶縁層306は、コンタクトCS及び絶縁層207の間に設けられる。
尚、図52においては、第5実施形態に係る周辺回路PCE(図40)と類似の構造を有し、空隙層202及び空隙303のかわりに絶縁層207及び絶縁層306を備える周辺回路PCKを例示した。しかしながら、例えば、第6実施形態に係る周辺回路PCF(図47)と類似の構造を有し、空隙層202及び空隙303のかわりに絶縁層207及び絶縁層306を備える構造を採用することも可能である。
[その他の実施形態]
以上、第1実施形態〜第11実施形態について例示した。しかしながら、以上の実施形態はいずれも例示であり、構成や材料等は適宜調整可能である。
以上、第1実施形態〜第11実施形態について例示した。しかしながら、以上の実施形態はいずれも例示であり、構成や材料等は適宜調整可能である。
例えば、第3実施形態に係る周辺回路PCC(図30)においては、空隙303がコンタクトCSの下端部154からボウイング部156より上方の部分まで設けられていた。しかしながら、コンタクトCSの下端部154近傍には、絶縁層等を設けることも可能である。これにより、半導体記憶装置の機械的強度を向上させることが可能である。この様な構造は、例えば、図36に示す工程において、犠牲層303Aの一部を残すことによって形成することも可能である。第4実施形態〜第8実施形態に係る周辺回路PCD(図39)、PCE(図40)、PCF(図47)、PCG(図48)、PCH(図49)についても同様である。
また、以上の実施形態においては、半導体基板100又は半導体基板100に設けられたトランジスタTrのゲート電極に接続されるコンタクトCSに着目し、コンタクトCS間の静電容量が削減される構成を例示した。しかしながら、例えば図3等に例示したコンタクトCCやTSV(Through Silicon Via)電極等、他の構成に接続されたコンタクトの間の静電容量を削減することも可能である。
また、例えば、図3では、メモリセルアレイMCAが半導体基板100の表面に直接設けられ、メモリセルアレイMCA及び周辺回路PCが異なる領域に設けられる例を示した。しかしながら、例えば図53に例示する様な、メモリセルアレイMCAが半導体基板100と離間して設けられ、メモリセルアレイMCAの直下にも周辺回路PCが設けられる構造を採用することも可能である。
この様な構造においては、メモリセルアレイMCAの下方にも配線層D0,D1,D2が設けられる場合がある。また、メモリセルアレイMCAの上方に設けられる配線m0とメモリセルアレイMCAの下方に設けられる配線d2とを接続するコンタクトC3が設けられる場合がある。この様な場合には、例えば、半導体基板100等に接続されるコンタクトCS間の静電容量を削減することも可能であるし、コンタクトC3間の静電容量を削減することも可能である。
また、以上の例においては、半導体記憶装置として、所謂NANDフラッシュメモリを例示した。しかしながら、例えば、DRAM(Dynamic Random Access Memory)等、NANDフラッシュメモリ以外の半導体記憶装置に対して採用することも可能である。
また、以上の例においては、半導体記憶装置に含まれるコンタクト間の静電容量が削減される構成を例示した。しかしながら、以上の実施形態において例示した構成は、半導体記憶装置以外の装置に対して採用することも可能である。
[その他]
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
100…半導体基板、201…絶縁層、202…空隙層、203…絶縁層、301…絶縁層、303…空隙、304…絶縁層、CC…コンタクト、CS…コンタクト。
Claims (6)
- 基板と、
前記基板の表面と交差する第1方向において前記基板と並ぶ第1絶縁層及び第2絶縁層と、
前記第1絶縁層及び前記第2絶縁層の間に設けられた空隙層と、
前記第1方向に延伸し、前記第1方向と交差する第2方向に並ぶ第1コンタクト電極及び第2コンタクト電極と
を備え、
前記第1コンタクト電極及び前記第2コンタクト電極は、それぞれ、前記第1方向の一端部と、前記第1方向の他端部と、前記一端部及び前記他端部の間に設けられ前記第2方向における幅が前記一端部の前記第2方向における幅及び前記他端部の前記第2方向における幅よりも大きい第1部分と、を備え、
前記第1コンタクト電極の第1部分及び前記第2コンタクト電極の第1部分が前記空隙層に設けられる
半導体装置。 - 前記第1コンタクト電極及び前記第2コンタクト電極は、それぞれ、前記第1部分よりも前記基板側に設けられ前記第2方向における幅が前記一端部及び前記他端部よりも大きい第2部分を備え、
前記第1コンタクト電極の第2部分及び前記第1絶縁層の間、並びに、前記第2コンタクト電極の第2部分及び前記第1絶縁層の間に空隙が設けられる
請求項1記載の半導体装置。 - 前記第1コンタクト電極は、
前記第1方向に延伸する第1コンタクト部と、
前記第1方向に延伸し前記第1コンタクト部よりも前記基板から遠い第2コンタクト部と
を備え、
前記第1コンタクト部の他端及び前記第2コンタクト部の一端は前記空隙層に設けられる
請求項1又は2記載の半導体装置。 - 基板と、
前記基板の表面と交差する第1方向において前記基板と並ぶ第1絶縁層と、
前記第1方向に延伸する第1コンタクト電極と
を備え、
前記第1コンタクト電極は、前記第1方向の一端部と、前記第1方向の他端部と、前記一端部及び前記他端部の間に設けられ前記第1方向と交差する第2方向における幅が前記一端部の前記第2方向における幅及び前記他端部の前記第2方向における幅よりも大きい第1部分と、を備え、
前記第1コンタクト電極の第1部分及び前記第1絶縁層の間には空隙が設けられる
半導体装置。 - 前記第1コンタクト電極の他端部は前記一端部よりも前記基板から遠く、
前記第1コンタクト電極の他端部及び前記第1絶縁層の間には第1の層が設けられ、
前記第1の層の一部は前記空隙に露出している
請求項4記載の半導体装置。 - 前記第1コンタクト電極の第1部分の前記第2方向における幅は、前記第1コンタクト電極の前記第2方向における最大又は極大の幅である
請求項1〜5のいずれか1項記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019040044A JP2020145293A (ja) | 2019-03-05 | 2019-03-05 | 半導体装置 |
TW108124095A TWI740178B (zh) | 2019-03-05 | 2019-07-09 | 半導體裝置 |
CN201910687997.5A CN111668227B (zh) | 2019-03-05 | 2019-07-26 | 半导体装置 |
US16/558,507 US11127748B2 (en) | 2019-03-05 | 2019-09-03 | Semiconductor device having contact electrode extending through void |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019040044A JP2020145293A (ja) | 2019-03-05 | 2019-03-05 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020145293A true JP2020145293A (ja) | 2020-09-10 |
Family
ID=72335444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019040044A Pending JP2020145293A (ja) | 2019-03-05 | 2019-03-05 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11127748B2 (ja) |
JP (1) | JP2020145293A (ja) |
CN (1) | CN111668227B (ja) |
TW (1) | TWI740178B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113192954A (zh) * | 2021-04-26 | 2021-07-30 | 福建省晋华集成电路有限公司 | 半导体器件及其制备方法 |
TWI810780B (zh) * | 2021-08-18 | 2023-08-01 | 日商鎧俠股份有限公司 | 半導體記憶裝置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220108627A (ko) * | 2021-01-27 | 2022-08-03 | 삼성전자주식회사 | 열전 소자를 구비한 수직형 비휘발성 메모리 소자, 그 메모리 소자를 구비한 반도체 패키지, 및 그 메모리 소자의 방열 방법 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6215187B1 (en) * | 1999-06-11 | 2001-04-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
US6492245B1 (en) | 2001-10-16 | 2002-12-10 | Taiwan Semiconductor Manufacturing Company | Method of forming air gap isolation between a bit line contact structure and a capacitor under bit line structure |
JP2003163266A (ja) | 2001-11-28 | 2003-06-06 | Sony Corp | 半導体装置の製造方法および半導体装置 |
KR100653713B1 (ko) * | 2005-02-21 | 2006-12-05 | 삼성전자주식회사 | 실린더형 스토리지 노드들을 갖는 반도체소자 및 그 제조방법들 |
JP2007180493A (ja) * | 2005-11-30 | 2007-07-12 | Elpida Memory Inc | 半導体装置の製造方法 |
JP6035520B2 (ja) | 2012-04-26 | 2016-11-30 | パナソニックIpマネジメント株式会社 | 半導体装置およびその製造方法 |
KR102057067B1 (ko) * | 2013-01-29 | 2019-12-18 | 삼성전자주식회사 | 반도체 장치의 배선 구조체 및 그 형성 방법 |
JP2015061032A (ja) | 2013-09-20 | 2015-03-30 | マイクロン テクノロジー, インク. | 半導体装置およびその製造方法 |
KR20150139255A (ko) * | 2014-06-03 | 2015-12-11 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
US20160099256A1 (en) * | 2014-10-06 | 2016-04-07 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing same |
JP6430302B2 (ja) | 2015-03-13 | 2018-11-28 | 東芝メモリ株式会社 | 不揮発性半導体記憶装置 |
KR102365114B1 (ko) * | 2015-08-28 | 2022-02-21 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
JP2017103328A (ja) * | 2015-12-01 | 2017-06-08 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP6581012B2 (ja) * | 2016-02-17 | 2019-09-25 | 東芝メモリ株式会社 | 半導体記憶装置及びその製造方法 |
CN110140204B (zh) | 2016-09-21 | 2023-04-04 | 铠侠股份有限公司 | 半导体装置及其制造方法 |
US11043425B2 (en) * | 2018-08-31 | 2021-06-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods of reducing parasitic capacitance in semiconductor devices |
-
2019
- 2019-03-05 JP JP2019040044A patent/JP2020145293A/ja active Pending
- 2019-07-09 TW TW108124095A patent/TWI740178B/zh active
- 2019-07-26 CN CN201910687997.5A patent/CN111668227B/zh active Active
- 2019-09-03 US US16/558,507 patent/US11127748B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113192954A (zh) * | 2021-04-26 | 2021-07-30 | 福建省晋华集成电路有限公司 | 半导体器件及其制备方法 |
CN113192954B (zh) * | 2021-04-26 | 2023-07-18 | 福建省晋华集成电路有限公司 | 半导体器件及其制备方法 |
TWI810780B (zh) * | 2021-08-18 | 2023-08-01 | 日商鎧俠股份有限公司 | 半導體記憶裝置 |
Also Published As
Publication number | Publication date |
---|---|
TW202034510A (zh) | 2020-09-16 |
US20200286904A1 (en) | 2020-09-10 |
CN111668227A (zh) | 2020-09-15 |
TWI740178B (zh) | 2021-09-21 |
CN111668227B (zh) | 2023-05-12 |
US11127748B2 (en) | 2021-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11581333B2 (en) | Integrated circuit device and method of fabricating the same | |
US8791464B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing same | |
CN110970439A (zh) | 半导体器件及其制造方法 | |
KR101034914B1 (ko) | 리세스된 플로팅 게이트를 갖는 플래시 메모리 | |
JP2020035921A (ja) | 半導体記憶装置 | |
JP2009164485A (ja) | 不揮発性半導体記憶装置 | |
TWI740178B (zh) | 半導體裝置 | |
TWI595601B (zh) | 記憶體元件及其製作方法 | |
JP2021118333A (ja) | 半導体記憶装置およびその製造方法 | |
TWI727259B (zh) | 半導體記憶裝置 | |
CN111627919B (zh) | 半导体存储装置 | |
TWI824557B (zh) | 半導體記憶裝置 | |
US20210296239A1 (en) | Semiconductor storage device | |
US11917829B2 (en) | Semiconductor memory device | |
JP2012019009A (ja) | 半導体記憶装置及びその製造方法 | |
US20220302023A1 (en) | Semiconductor device and manufacturing method thereof | |
TWI816025B (zh) | 半導體記憶裝置及其製造方法 | |
JP2022147746A (ja) | 半導体記憶装置 | |
US20180277559A1 (en) | Semiconductor memory device and method for manufacturing same | |
TWI722472B (zh) | 半導體記憶裝置 | |
TW202011484A (zh) | 半導體記憶裝置 | |
TWI787957B (zh) | 半導體記憶裝置 | |
US20210104439A1 (en) | Memory device and method for fabricating the same | |
CN115867029A (zh) | 半导体存储装置 | |
CN115050745A (zh) | 半导体存储装置 |