JP2020136681A - 半導体メモリセル構造、半導体記憶装置及び半導体メモリセル構造の製造方法 - Google Patents

半導体メモリセル構造、半導体記憶装置及び半導体メモリセル構造の製造方法 Download PDF

Info

Publication number
JP2020136681A
JP2020136681A JP2020025079A JP2020025079A JP2020136681A JP 2020136681 A JP2020136681 A JP 2020136681A JP 2020025079 A JP2020025079 A JP 2020025079A JP 2020025079 A JP2020025079 A JP 2020025079A JP 2020136681 A JP2020136681 A JP 2020136681A
Authority
JP
Japan
Prior art keywords
layer
electrode layer
electrode
oxide
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020025079A
Other languages
English (en)
Other versions
JP7341484B2 (ja
Inventor
真弓 武山
Mayumi Takeyama
真弓 武山
佐藤 勝
Masaru Sato
勝 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kitami Institute of Technology NUC
Original Assignee
Kitami Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kitami Institute of Technology NUC filed Critical Kitami Institute of Technology NUC
Publication of JP2020136681A publication Critical patent/JP2020136681A/ja
Application granted granted Critical
Publication of JP7341484B2 publication Critical patent/JP7341484B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】より単純な構造を有し、回路面積の増大を招くことがなく、また、材料コストの増大化及び製造コスト化の増大を招くことがない半導体メモリセル構造、半導体記憶装置及び半導体メモリセル構造の製造方法を提供する。【解決手段】半導体メモリセル構造は、第1の電極層と、第2の電極層と、第1の電極層及び第2の電極層間に積層された高融点金属からなる化合物層と、第1の電極層及び第2の電極層のいずれか一方における化合物層と接する界面部に形成された金属酸化物とを備えている。化合物層と第1の電極層及び第2の電極層又は界面部に形成された金属酸化物との組み合わせにより、抵抗変化によるメモリ機能と整流機能との一方の機能又は両方の機能が得られるように構成されている。【選択図】図3

Description

本発明は、2端子型の半導体メモリセル構造、この半導体メモリセル構造の複数のセルを備えた半導体記憶装置及び半導体メモリセル構造の製造方法に関する。
多数の不揮発性メモリ構造のセルをクロスバースイッチング回路によって制御する半導体メモリにおいては、回路面積を損なわずに面積当たりのスイッチング素子数を増やすことが、消費電力の低減や装置の小型化に有効である。
図1はクロスバースイッチング回路の一般的な構成を模式的に示している。同図に示すように、クロスバースイッチング回路は、縦方向に並んだ複数の通信経路10と横方向に並んだ複数の通信経路11との交点にスイッチング素子12を設置し、互いに対向する通信を制御する回路であり、古くは電話交換機においても利用されてきた。このようなクロスバースイッチング回路は、大規模集積回路(LSI)を用いたプロセッサにも利用されており、例えば、プロセッサコアとメモリコアとの接続構造として用いられ、各交点にスイッチング素子を設けることによって通信を制御することができる。現在では、プロセッサ−メモリ間の通信速度を高速化するため、マルチプレクサを用い、信号の伝送ルートを指定するためにクロスバースイッチング回路構成が用いられている。
また、近年では、脳型LSIを用いた新しいコンピューティングが提案され、脳内のニューロンネットワークを模したニューロチップが盛んに研究されている。特に、クロスバースイッチング回路の交点にシナプス接続情報の積和演算メモリ素子を設けることにより、ニューロンネットワークにクロスバースイッチング機能を適用することが行われている。例えば、クロスバー交点に、情報をセルの抵抗値の相違によって記憶する抵抗変化型メモリ(ReRAM)を設けることで、抵抗変化を利用したスイッチング機能を不揮発性メモリ機能とすることが可能である。
抵抗変化型メモリ素子は、単純なセル構造を有しているため、微細化及び積層化が容易であり、1桁以上の大きな抵抗変化が得られ、しかも多値化が可能であることから高密度化が期待されている。
特許文献1には、酸化チタン膜と酸化ジルコニウム膜とを有する抵抗変化膜、この酸化チタン膜下に形成された第1の電極、及び酸化ジルコニウム膜上に形成された第2の電極とを備えた抵抗変化型メモリ素子と、この抵抗変化型メモリ素子を制御する制御トランジスタとを各セルが具備している不揮発性メモリが記載されている。
特許第5568950号公報
しかしながら、特許文献1に記載されている不揮発性メモリは、図2(A)に示すように、各セルが3端子型メモリ構造(1T1R(1つのトランジスタと1つの抵抗))20を有しているため、このメモリ構造20をクロスバースイッチングメモリのセルに適用すると、構造が複雑となり、回路面積を小さくすることができない。
一方、各セルを制御トランジスタ無しの抵抗変化型メモリのみで構成すれば、回路が単純化されて回路面積の縮小化を行うことができるが、このような2端子型メモリ構造をクロスバースイッチングメモリに用いると、スイッチング動作の際に他のセルの信号ルートから入力される迷走電流と呼ばれるノイズが発生する課題が生じてしまう。このため、図2(B)に示すように、2端子型メモリ素子に、整流特性を備えたダイオード素子を直列接続した2端子型メモリ構造(1D1R(1つのダイオードと1つの抵抗))21とする必要がある。
しかしながら、2端子型メモリ素子と整流素子との2つの素子からなる1D1Rの構造を、回路面積を増大させることなく、単純化した回路構成とすることができる2端子型の不揮発性メモリセル構造は存在しなかった。
また、近年、様々な抵抗変化メモリ材料が報告されているが、素子を構成する材料自体の値段の高騰、構造の複雑化による製造コストの増大も大きな課題であった。
従って本発明の目的は、より単純な構造を有し、回路面積の増大を招くことがない半導体メモリセル構造、半導体記憶装置及び半導体メモリセル構造の製造方法を提供することにある。
本発明の他の目的は、材料コストの増大化及び製造コストの増大化を招くことがない半導体メモリセル構造、半導体記憶装置及び半導体メモリセル構造の製造方法を提供することにある。
本発明によれば、半導体メモリセル構造は、第1の電極層と、第2の電極層と、第1の電極層及び第2の電極層間に積層された高融点金属からなる化合物層と、第1の電極層及び第2の電極層のいずれか一方における化合物層と接する界面部に形成された金属酸化物とを備えている。化合物層と第1の電極層及び第2の電極層又は界面部に形成された金属酸化物との組み合わせにより、抵抗変化によるメモリ機能と整流機能との一方の機能又は両方の機能が得られるように構成されている。
化合物層と第1の電極層及び第2の電極層化合物層と第1の電極層及び第2の電極層又は界面部に形成された金属酸化物との組み合わせにより、抵抗変化によるメモリ機能と整流機能との一方の機能又は両方の機能が得られる。第1の電極層及び第2の電極層のいずれか一方の高融点金属化合物層と接する界面部に金属酸化物が形成されているため、この界面部に半導体界面が形成され、これによってショットキー伝導を利用した整流機能が得られる。この整流機能はダイオード特性を示しており、順方向又は逆方向バイアスを印加した場合、どちらか一方向のみに電流が流れる。また、化合物層とこれを挟んで形成した第1の電極層及び第2の電極層との間で抵抗変化が生じ、これによってメモリ機能も得られる。このように、整流機能とメモリ機能との一方の機能又は両方の機能を得ることができる。このように、新たな素子を追加するのではなく、一方の電極層の界面に整流機構を作成しているため、回路面積の増大を招くことなく、より単純な構造で整流機能とメモリ機能とを同一セル内で実現することができる。また、新たな材料を付加することなく、電極材料をそのまま使用することができる。電極材料に比較的安価で豊富に存在する材料を用いれば材料コストの増大化は招かない。さらに、電極材料を酸化処理するのみであるため、製造工程数が増大せず工程の簡略化を図ることができる。その結果、製造コストの増大を招くことがない。
第1の電極層及び第2の電極層の少なくとも一方が銅(Cu)からなる電極層であり、金属酸化物がCuの酸化物であることも好ましい。
この場合、Cuの酸化物が、酸化銅(II)(CuO)若しくは酸化銅(I)(CuO)、又は酸化銅(II)及び酸化銅(I)の両方であることがより好ましい。
第1の電極層及び第2の電極層の他方がアルミニウム(Al)若しくはチタン(Ti)又は銅合金からなる電極層であることも好ましい。
化合物層が、ジルコニウム(Zr)、Ti、ハフニウム(Hf)、ニオブ(Nb)、クロム(Cr)、タンタル(Ta)、ニッケル(Ni)、タングステン(W)、バナジウム(V)、モリブデン(Mo)、亜鉛(Zn)、及びリチウム(Li)のうちの少なくとも1つの金属若しくは合金の酸化物若しくは窒化物、又はZr、Ti、Hf、Nb、Cr、Ta、Ni、W、V、Mo、Zn、及びLiのうちの少なくとも1つの金属若しくは合金の酸化物及び窒化物の両方からなることも好ましい。
第1の電極層及び第2の電極層のいずれか一方における化合物層と接する界面部がp型半導体又はn型半導体の機能を有していることも好ましい。
本発明によれば、さらに、各セルが、上述した半導体メモリセル構造を有している半導体記憶装置が提供される。
複数の上述したセルが、1層目の配線層及び2層目の配線層間に接続されてクロスバースイッチングメモリを構成していることが好ましい。
上述した各セルが、1層目の配線層に電気的に接続されるように1層目の配線層の一部の上に積層された上述した第2の電極層と、第2の電極層に電気的に接続されるように第2の電極層の全面上に積層された上述した化合物層と、化合物層に電気的に接続されるようにこの化合物層の全面上に積層された上述した第1の電極層と、第1の電極層に電気的に接続されるように第1の電極層上に一部が積層された上述した2層目の配線層と、第2の電極層の化合物層と接する界面部に形成された金属酸化物層とを備えていることも好ましい。
上述した各セルが、1層目の配線層に連続して形成された上述した第2の電極層と、第2の電極層に電気的に接続されるように少なくとも第2の電極層上に積層された上述した化合物層と、化合物層に電気的に接続されるように化合物層上に積層された上述した第1の電極層と、第1の電極層に連続して形成された上述した2層目の配線層と、第2の電極層の前記化合物層と接する界面部に形成された金属酸化物層とを備えていることも好ましい。
本発明によれば、さらにまた、第2の電極層を形成する工程と、第2の電極層の上表面に酸素を供給することによって金属酸化物を形成する工程と、第2の電極層の金属酸化物上に高融点金属からなる化合物層を積層形成する工程と、化合物層上に第1の電極層を積層形成する工程とを備えており、化合物層と第1の電極層及び第2の電極層又は界面部に形成された金属酸化物との組み合わせにより、抵抗変化によるメモリ機能と整流機能との一方の機能又は両方の機能が得られるようにした半導体メモリセル構造の製造方法が提供される。
第2の電極層がCuからなる電極層であり、金属酸化物がCuの酸化物であることが好ましい。
本発明によれば、さらに、第2の電極層を形成する工程と、第2の電極層上に高融点金属からなる化合物層を積層形成する工程と、化合物層上に第1の電極層を積層形成する工程とを備えており、第1の電極層を積層形成する工程が化合物層との界面部にこの第1の金属層の金属酸化物を形成する工程とを備えており、化合物層と第1の電極層及び第2の電極層又は界面部に形成された金属酸化物との組み合わせにより、抵抗変化によるメモリ機能と整流機能との一方の機能又は両方の機能が得られるようにした半導体メモリセル構造の製造方法が提供される。
第1の電極層がCuからなる電極層であり、金属酸化物がCuの酸化物であることが好ましい。
本発明によれば、回路面積の増大を招くことなく、より単純な構造で整流機能とメモリ機能とを同一セル内で得ることができる。また、新たな材料を付加することなく、電極材料をそのまま使用することができる。電極材料に比較的安価で豊富に存在する材料を用いれば材料コストの増大化は招かない。さらに、電極材料を酸化処理するのみであるため、製造工程数が増大せず工程の簡略化を図ることができる。その結果、製造コストの増大を招くことがない。
クロスバースイッチング回路の一般的な構成を示す模式図である。 不揮発メモリセル構造を用いたクロスバースイッチングメモリの構成をそれぞれ示しており、(A)は3端子型の不揮発メモリ構造、(B)は2端子型の不揮発メモリ構造の回路構成を示す回路図である。 本発明の半導体メモリセル構造の一例である不揮発メモリセル構造の基本構成を概略的に示す断面図である。 本発明の一実施形態におけるクロスバースイッチングメモリの一部の具体的な構成を概略的に示す断面図である。 図4の実施形態におけるクロスバースイッチングメモリの一部の製造工程を概略的に示す断面図である。 図4の実施形態における高融点金属化合物の絶縁特性を示すグラフである。 図4の実施形態において得られる整流特性を示すグラフである。 図4の実施形態のクロスバースイッチングメモリにおけるソフトブレークダウンにおける繰り返し動作特性を示すグラフである。 本発明の他の実施形態におけるクロスバースイッチングメモリの一部の製造工程を概略的に示す断面図である。
図3は本発明の半導体メモリセル構造の一例である不揮発メモリセル構造の基本構成を概略的に示している。同図に例示した不揮発メモリセル構造は、電極材料に銅(Cu)を用いた2端子の抵抗変化型のメモリ構造である。
同図において、30はこの例では銅(Cu)からなる第1の電極層、31は同じくCuからなる第2の電極層、32は第1の電極層30及び第2の電極層31間に挟設して積層された高融点金属からなる化合物層をそれぞれ示している。高融点金属からなる化合物層32は、この例では、窒化ジルコニウム(ZrNx)の薄膜である。
第1の電極層30又は第2の電極層31のいずれか一方の化合物層32と接する界面部30a又は31aには、これら電極層を構成する金属の酸化物が形成されている。この例では、Cuの酸化物である酸化銅(II)(CuO)若しくは酸化銅(I)(CuO)、又はCuO及びCuOの両方である。以下、説明の都合上、第2の電極層31の化合物層32と接する界面部31aにCuの酸化物CuOが形成されているとする。即ち、第2の電極層31のCu電極表面の界面部31aに酸素からなる表面改質層が形成されている。このように、Cu酸化物と遷移金属材料との界面に積極的な半導体界面を形成することで、この部分にショットキー伝導を利用した整流機構が構成されている。この整流機構はダイオード特性を示しており、順方向又は逆方向バイアスを印加した場合、どちらか一方向のみに電流が流れる構造である。
このように、図示の不揮発メモリセル構造によれば、第2の電極層31のCu電極表面の界面部31aで整流機能が得られるので、メモリ素子の逆電流によるノイズを排除することができる。一般に、このような整流機能とメモリ機能とを同一セル内で得るためには、各機能を有する2つの独立した素子を回路の電流方向に直列に接続する必要がある。この場合の2つの素子の接続にはその中間に電極を設ける必要があり、層構造として、上部電極(Top Electrode、TE)/メモリ層/中間電極(Middle Electrode、ME)/整流素子層/下部電極(Bottom Electrode、BE)という、少なくとも5層の電極層及び素子層の積層構造が必要となる。しかしながら、本発明の構成によれば、メモリ層と下部電極層との界面にショットキー障壁を導入することで、上部電極(TE)/メモリ層/下部電極(BE)という3層構造で、所望のメモリ機能と整流機能とを得ることが可能となる。このように、本発明によれば、2端子構造による回路素子の単純化を図ると共に、メモリ素子/整流素子構造の積層構造の単純化を図ることが可能である。
また、本発明の半導体メモリセル構造によれば、上述のごとき層構造の単純化による製造コストの低減化を図れることに加えて、電極材料による低コスト化も可能である。即ち、電極材料として使用しているCuは、LSI配線材料として多く用いられているものであり、製造に新たな材料を導入する必要が無いためである。また、Cu表面の酸化改質プロセスには多くの方法があり、製造手法の選択性も高い。このように、新たな材料を付加することなく、電極材料をそのまま使用することができる。電極材料に比較的安価で豊富に存在する材料を用いれば材料コストの増大化は招かない。さらに、電極材料を酸化処理するのみであるため、製造工程数が増大せず工程の簡略化を図ることができる。その結果、製造コストの増大を招くことがない。
図4は本発明の一実施形態におけるクロスバースイッチングメモリの一部の具体的な構成を概略的に示しており、以下、同図を用いて、本実施形態のクロスバースイッチングメモリの具体的な構成を説明する。
図4において、40は炭素添加シリコン酸化(SiOC)低誘電率膜で形成されている層間絶縁膜、41はCuにより層間絶縁膜40上に形成されたクロスバースイッチングメモリの1層目の配線層、42は層間絶縁膜40及び1層目の配線層41上に積層されたSiOC低誘電率膜で形成されているビア層、43はCuによりビア層42上に積層されたクロスバースイッチングメモリの2層目の配線層、44は1層目の配線層41上に積層された、本発明の第2の電極層31に対応するCu膜、45はCu膜44及びビア開口49(図5(A))の表面に形成されたタンタル(Ta)膜、46は第2の電極層31の界面部31aに形成されたCu酸化物、47はCu酸化物46上に積層された、本発明の高融点金属からなる化合物層32に対応する窒化ジルコニウム(ZrNx)膜、48はZrNx膜47上に積層された、本発明の第1の電極層30に対応するCu膜をそれぞれ示している。
図5は本実施形態におけるクロスバースイッチングメモリの一部の製造工程を概略的に示している。以下、同図を用いて、本実施形態のクロスバースイッチングメモリの製造工程を説明する。
図4に示すクロスバースイッチングメモリの1層目の配線層41及び2層目の配線層43は共にCuダマシン法で形成する。1層目の配線層41は、幅が0.2μm、配線間隔が1.0μmである。層間絶縁膜40は、SiOC低誘電率膜をCVD(Chemical Vapor Deposition)成膜法で形成する。
図5(A)に示すように、整流素子用ダイオード層(メモリ素子/整流素子構造)を埋め込むためのビア開口49を有するビア層42は、SiOC低誘電率膜をCVD成膜法で形成する。ビア層42は膜厚が100nmである。ビア層42に設けられるビア開口49は、開口径が0.2μm、開口深さが50nmである。このビア開口49は1層目のCu配線層41と繋がっている。
このビア開口49内に、物理スパッタ(Physical Vapor Deposition、PVD)法により、高真空中にて、Ta膜45及びCu膜44をこの順序で連続成膜する。Ta膜45は厚さが20nm、Cu膜44は厚さが100nmである。このように、ビア開口49内に上からCu/Taの順序で成膜されるようにビア充填した後、表面のCu膜及びTa膜を、ダマシン法による化学機械的研磨(Chemical Mechanical Polishing、CMP)処理により除去する。なお、Ta膜45は、Cuの拡散を抑えるために入れてあり、図4及び図5に示すようにCu膜44の下に堆積される場合もあれば、Cu膜44の下とビア開口49の内壁とに堆積される場合もある。Cu膜44の下のTa膜45は、(電気抵抗率が高いため)CMPで全て除去されてしまうこともある。
図5(A)に示すように、CMP法によるCuプラグは、CMP法のリセスを利用して50nmだけビア内に後退させ、後に上部電極(TE)を形成するための凹みとして利用している。なお、1層目の配線層41の形成方法として、本実施形態では、一般的なダマシン法を用いているが、ダマシン法に代えて、フルアディティブ法やセミアディティブ法を用いても良い。また、1層目及び2層目の配線層41及び43のどちらか一方は、Cuによる配線層に代えて、アルミニウム(Al)、Ti又はCu合金による配線層としても良い。
このようにして形成されたビア形状のCuポストは、本実施形態の主たる機能を具備する下部電極(BE)の基礎となるものである。本発明の特徴点であるCuの酸化処理はこの工程で行われる。即ち、下部電極(BE)のCu表面に酸素を供給することにより、Cu酸化物46を形成する。Cu酸化物の金属界面はショットキー障壁を形成し整流特性を持つことが知られている。例えば、Cu表面に生成する酸化膜(CuO、CuO)は、p型の半導体であることが知られている。なお、酸化銅に含まれる不純物の原子価数を変えることによって、p型又はn型とすることができる。本発明ではn型又はp型のどちらかのショットキー障壁を形成し整流特性を与える。
Cu酸化物の酸化領域における酸素濃度が、Cuの酸素濃度に比して原子分率で0.2以上であることが望ましい。また、第1の電極層30の酸素濃度に比して第2の電極層31の酸素濃度が2倍以上であることも望ましい。
以下、p型伝導構造を形成する方法を説明する。CuOはp型の伝導形式を示すが、このCuOを得るためにはCuOよりO原子数を与える必要があり、酸素雰囲気中の熱酸化形成では400℃程度の高温条件が必要となる。本実施形態では、配線層形成工程の最高温度が400℃であるため、p型伝導に必要な十分なCuOの提供方法としてOプラズマを利用した酸化方式を用いている。Oプラズマの導入には、真空プラズマダウンフロー方式を用いた。Oプラズマは、0.6mbarのガス圧とし、ダウンフローによる酸素ラジカルを試料表面に導入した。この場合、加熱の必要は無いが、酸素が表面にのみ存在している状態となるため、200℃以上の加熱によりその酸素を拡散する必要がある。このとき、Cuプラグ表面のCuO/CuO比率は3.0であり、十分なCuOが得られる。
次いで、ZrNx膜47とCu膜48とをPVD法でそれぞれ堆積形成する。ZrNx膜47の膜厚は50nm、Cu膜48の膜厚は50nmである。この堆積は、それぞれ室温にて成膜する。ZrNx膜47は反応性スパッタ法を用いAr/N混合ガスを用いて成膜する。次いで、図5(B)に示すように、CMP法を用い、基板表面側に堆積されたZrNx膜47とCu膜48とを除去する。
その後、前述したように、Cuダマシン法で2層目の配線層43を形成する。ここでは、Cuダマシン法による配線層形成プロセスを用いたが、1層目の配線層41の場合と同様に、フルアディティブ法やセミアディティブ法を用いても良い。
本実施形態のCu/ZrNx/CuO−Cu構造によれば、本発明の特徴点である整流機能とメモリ機能との両方が提供される。ZrNx膜は通常絶縁膜であり、その膜抵抗はMΩ・cmのオーダーであり、かなり高くなっている。
図6は本実施形態における高融点金属化合物(ZrNx膜)の成膜後の絶縁破壊前と絶縁破壊後との電極間電気抵抗特性を示している。高抵抗膜への電界印加により、Cuイオンの膜内部への導入を行い、電流伝導経路を形成している。同時に、ZrNx膜内に導入されたCu原子による電気伝導経路は、CuO表面と接続され、Cuイオンが介在したスイッチング特性を示している。なお、整流特性の動作原理確認を行うため、複数回の順方向・逆方向の高電圧印加(1×10V/cm)を行って、絶縁破壊を誘発させて電気抵抗特性を測定している。同図の電流密度Jと電圧とから計算した、絶縁破壊前の絶縁抵抗は100GΩ以上であり、絶縁破壊後の電気抵抗は100Ω程度と非常に低くなっている。
図6に示す電気抵抗特性の測定は、ZrNx膜を2つのCu膜で挟んだ金属−絶縁膜−金属(MIM)構造で行った。このMIM構造は、テトラエトキシシラン(TEOS)を積層したシリコン(Si)基板上に下部電極(BE)のCu膜を200nm程度の厚さにスパッタ成膜し、その後、反応性スパッタにてZrNx膜を100nm程度の厚さに成膜し、最後に上部電極(TE)のCu膜を成膜して形成した。ZrNx/Cuの成膜温度は、通常は350℃程度の高温成膜でCuに対するバリア性の良好な緻密な膜であることを確認しているが、今回は、リーク電流を誘発しやすくするために、室温作製されたZrNx膜を使用した。ここでは、下部電極(BE)を正電極、上部電極(TE)を負電極とした。また、下側電極(BE)側に正バイアスを印加した電流パスを順方向バイアス、上部電極(TE)側からの電流パスを逆方向バイアスとした。上部電極(TE)の電極サイズは、5.8mm〜2.2mmとした。このように作製されたMIM構造の電気的特性の評価を行うために、半導体パラメータアナライザ(Agilent/HP4156B)を使用した。測定温度は室温(25℃)とし、I−V特性は電圧スイープ中の電流特性を取得した。I−V特性測定は上下電極に直接プロービングし、順方向と逆方向のMIM構造の電気的特性を取得し、その後、J−E特性を調べた。
上述した実施形態では、本発明の特徴点である、電気伝導経路を有した絶縁膜とCu層の酸化面とが接触している構造のうちの中間の不揮発性メモリ機能を有する高融点金属化合物として、ZrNxを用いているが、このZrNxは別の材料を用いても良い。例えば、Zr、Ti、Hf、Nb、Cr、Ta、Ni、W、V、Mo、Zn、及びLiのうちの少なくとも1つの金属(若しくは合金)の酸化物であっても良いし、Zr、Ti、Hf、Nb、Cr、Ta、Ni、W、V、Mo、Zn、及びLiのうちの少なくとも1つの金属(若しくは合金)の窒化物であっても良い。また、Zr、Ti、Hf、Nb、Cr、Ta、Ni、W、V、Mo、Zn、及びLiのうちの少なくとも1つの金属(若しくは合金)の酸化物と、Zr、Ti、Hf、Nb、Cr、Ta、Ni、W、V、Mo、Zn、及びLiのうちの少なくとも1つの金属(若しくは合金)の窒化物との両方からなるものであっても良い。つまり、高融点金属化合物膜内でCuイオンを介在する電気伝導パスが最初の電界印加により形成される材料であればどれを用いても良い。
絶縁膜中の電気伝導経路の形成は、イオン性による絶縁膜界面間の伝導方式でも良い。また、抵抗変化メモリであるフィラメント伝導型でも良い。
図7は本実施形態において得られる整流特性を示している。この整流特性の測定も、図6の特性測定と同様の条件で行った。電気伝導特性は、順方向に0.5V/cm、逆方向に5V/cmの電界を印加して測定した。順方向の電流密度は10mA/cmであるが、逆方向は1×10−12A/cm以下であり、十分な整流特性を示した。即ち、整流特性(IF/IR)は、8.14×10A/cm@6.0×10(V/cm)と高い値であった。なお、本実施形態における順方向電圧降下は、0.01V以下と、極めて低い特性を有している。
上述した実施形態では、第2の電極層31における化合物層32と接する界面部31aにCuの酸化物CuOを形成しているが、これに代えて、第1の電極層30における化合物層32と接する界面部30aにCuの酸化物CuOを形成しても良い。この場合、第1の電極層30における化合物層32と接する界面で酸素のやりとりを行ってCuの酸化物CuOを形成するか、第1の電極層30を成膜する段階で、ターゲット表面に形成したCuO層を使用することで、Cuの酸化物CuOを形成する。
上述したように、本実施形態における不揮発性メモリセル構造は、Cuによる下部電極(BE)にCuの酸化物表面を形成しているが、この場合、対向する上部電極(TE)の構成材料は、Cuに限定されず、他の金属材料としても良い。特に、不揮発性メモリのメモリスイッチング機能では高融点金属膜中のCuイオンが可逆的な振る舞いを示す必要があり、この場合、Cuイオンの供給源はどちらか一方である必要がある。従って、対向する上部電極(TE)は、例えば、白金(Pt)や金(Au)など下部電極(BE)の構成金属であるCuに対して貴なイオン化し難い電極材料であることが望ましい。PtやAuの他に、銀(Ag)、ロジウム(Rh)、イリジウム(Ir)又はルテニウム(Ru)などを用いても良い。上部電極(TE)にCuの酸化物表面を形成する場合、対向する下部電極(BE)の構成材料を、上述の他の金属材料としても良い。
本発明におけるCu表面の酸化処理は、上述した実施形態におけるOプラズマ処理に代えて、O雰囲気中熱処理、オゾン(O)処理又は水溶液中処理を用いても良い。プロセス温度は、デバイス製造の前工程の温度範囲と後工程の温度範囲とに応じて使い分けすることが望ましい。デバイス製造工程の温度範囲とCu表面酸化手法は以下の通りである。
前工程:プロセス温度400℃以下 適用されるCu酸化手法は、O雰囲気中熱処理、Oプラズマ処理、オゾン処理、水溶液中処理である。
後工程:プロセス温度200℃以下 適用されるCu酸化手法は、Oプラズマ処理、オゾン処理、水溶液中処理であり、製造後工程の酸素雰囲気中熱処理では200℃以下の熱処理温度の制約がある。
なお、Cu酸化物の生成は大気下でも簡便に行えるが、Cu表面の酸化過程はCuOよりCuOの成長が先に進行し、十分なCuOの生成を経た後にCuOが生成される。従って、大気雰囲気での単一組成を得ることは難しい。しかしながら、高温域においては、安定なCuOの生成が可能であり、大気中、500℃、20分間の熱処理でCuOの生成が可能である。Cu酸化皮膜は、CuO(禁制帯幅2.1eV)とCuO(禁制帯幅1.35eV)との2種類が形成されるが、酸化種毎に電気的性質が異なるため、酸化種や酸化膜厚の制御のためには形成プロセスが重要である。
図8は本実施形態のクロスバースイッチングメモリにおけるソフトブレークダウンにおける繰り返し動作特性を示しており、横軸は電圧(V)、縦軸は電流(A)を示している。なお、この動作特性は、図4に示すクロスバースイッチングメモリにおいて、ZrNx膜47上に積層されたCu膜に代えてTi膜を形成した場合の特性であり、この繰り返し動作特性図における電圧及び電流の数値は単なる一例である。
本実施形態のクロスバースイッチングメモリにおいて、電圧を上昇させていくとソフトブレークダウンが発生して抵抗変化が生じる。即ち、電圧を上昇させていった際の電流値の推移と、電圧を下降させていった際の電流値の推移とが異なった特性となる。特に、図8に示すように、この電圧変化を繰り返した場合、同様な動作特性が繰り返されることが確認された。
このソフトブレークダウンを発生させる際の電圧、素子の膜厚及び電極の大きさ等を変化させることにより、抵抗変化点が変化することから、多値化した個体値を有する素子を作成可能である。このため、例えば、非常に小さなサイズの素子でアナログ機能を実現可能である。また、物理困難関数(PUF)への応用も可能であり、個体ごとに異なる値を利用して個体認証、暗号化等に応用できる可能性を有している。
本実施形態の一変更態様において、O雰囲気中熱処理は、石英管ファーネス中にO10%、Ar90%の混合ガスを導入し、400℃で5分間の熱処理を行う。表面に形成されたCu酸化物としてCuOの形成が確認できた。O雰囲気中熱処理は、前工程のみの酸化条件が長時間であればCuOの形成は実施可能である。本実施形態では、400℃以下から200℃における安定なCuOの形成プロセスが望まれる。低温条件ではCuOが優勢であり不安定な表面状態となるため、より低温で安定なCuOの形成が望ましい。O雰囲気中熱処理は最も簡便なCuの酸化手法であるが、CuOの形成に長時間必要であり、製造工程の時間短縮化に課題がある。このため、低温でより銅表面の酸化力の高いプロセスが必要である。
表面改質手法としてUV(紫外線)オゾン処理法があり、乾式洗浄などに用いられている。大気中でUV光(波長184.9nm)を照射することで、Oが紫外線を吸収しオゾン(O)を生成する。UVオゾン処理法は古くはフォトレジスト残渣の分解にも用いられている。Oの生成と分解の過程において、原子状の酸素が発生し、原子状の酸素は強力な酸化力を持っている。
本実施形態の他の変更態様として、UVオゾン処理法をCuの酸化皮膜の形成に用いた。そのためには、プラズマ酸化処理工程やO雰囲気中熱処理工程をUVオゾン酸化処理工程に置き換えるだけでよい。UVオゾンの酸化力は強く、短時間でCuOの形成も可能である。実際には、波長184.9nmのUV光の照射を5分間から30分間行った。ビア開口の径は0.2μmであるが、ビア径は照射波長よりも大きくビア内部の表面酸化は良好に行えた。X線光電子分光法(XPS)によるCu表面の酸化状態を確認したところ、CuOが優勢であることが確認できた。
Cu表面の酸化処理は酸化剤を含んだ溶液を用いる水溶液中処理でも可能である。半導体製造工程では溶液中の化学的反応を用いたエッチング工程に金属の酸化剤が用いられており、過酸化水素(H)、過硫酸カリウム、過マンガン酸カリウムなどの溶液がCuの酸化を促進する。本実施形態のさらなる変更態様として、過酸化水素をpH=9に調整した溶液を用いてCu酸化処理を行った。XPSによる表面酸化状態ではCuOの生成が確認できた。本酸化手法は室温における化学的な表面反応を用い室温で酸化皮膜を形成することが可能であり、最表面の極浅い領域の酸化状態の制御も処理時間により可能となる。このように、n型/p型の形成を表面改質処理工程の選択により任意のCu酸化価数を得ることで、ショットキー障壁の作り分けが可能である。
図9は本発明の他の実施形態におけるクロスバースイッチングメモリの一部の製造工程を概略的に示している。図5に示した実施形態の製造工程では、第2の電極層31に対応するCu膜44をCMPリセス法を用いて形成しているが、本実施形態では、1層目の配線層41であるCu配線層をそのまま整流機能層である第2の電極層31に対応するCu膜として利用している。
本実施形態において、1層目の配線層41は、幅が0.2μm、配線間隔が1.0μmである。層間絶縁膜40は、SiOC低誘電率膜をCVD成膜法で形成する。次に、メモリ素子構造を埋め込むためのビア開口49を有するビア層42であるSiOC低誘電率膜をCVD成膜法で形成する。このビア層42は膜厚が100nmである。ビア層42に設けられるビア開口49は、開口径が0.2μm、開口深さが50nmである。このビア開口49は1層目のCu配線層21と接続されている。
次いで、本発明の特徴点であるCu酸化処理をこの工程で行う。即ち、図9(A)に示すように、下部電極(BE)のCu表面に酸素を供給することにより、Cu酸化物46を形成する。これにより、1層目の配線層41の上部のビア開口された部分に、表面酸化層が形成される。
次いで、全面にZrNx膜47とCu膜48とをPVD法でそれぞれ堆積形成する。ZrNx膜47の膜厚は50nm、Cu膜48の膜厚は50nmである。この堆積は、それぞれ室温にて成膜する。ZrNx膜47は反応性スパッタ法を用いAr/N混合ガスを用いて成膜する。次いで、図9(B)に示すように、電界めっき法によりビア中へのCu埋め込み(第1の電極層30に対応するCu膜)と2層目のCu配線層43をデュアルダマシン法で形成する。
本実施形態によれば、製造工程の簡略化が可能である。工程簡略化の重要なポイントは、1層目の配線層41の上部のビア接続部分の表面酸化と、メモリ機能層の2層目の配線層43のバリアメタルを兼ね備えた構造にある。本実施形態で用いたZrNxは、成膜後の絶縁特性が良好であり配線層のバリアメタルとしても使用可能である。本構造ではメモリ層であるZrNxはビア接続部分にあれば良い。従って、メモリ機能を誘発する電圧印加はビア接続部分のみに作用するため、ビア接続部のみに電気伝導度の低い領域が形成され、ビア側壁や配線層側壁のバリアメタル機能が損なわれることが無い。
以上述べた実施形態は全て本発明を例示的に示すものであって限定的に示すものではなく、本発明は他の種々の変形態様及び変更態様で実施することができる。従って本発明の範囲は特許請求の範囲及びその均等範囲によってのみ規定されるものである。
10、11 通信経路
12 スイッチング素子
20 3端子型メモリ構造
21 2端子型メモリ構造
30 第1の電極層
30a、31a 界面部
31 第2の電極層
32 化合物層
40 層間絶縁膜
41 1層目の配線層
42 ビア層
43 2層目の配線層
44、48 Cu膜
45 Ta膜
46 Cu酸化物
47 ZrNx膜
49 ビア開口

Claims (14)

  1. 第1の電極層と、第2の電極層と、前記第1の電極層及び前記第2の電極層間に積層された高融点金属からなる化合物層と、前記第1の電極層及び前記第2の電極層のいずれか一方における前記化合物層と接する界面部に形成された金属酸化物とを備えており、前記化合物層と前記第1の電極層及び前記第2の電極層又は前記界面部に形成された前記金属酸化物との組み合わせにより、抵抗変化によるメモリ機能と整流機能との一方の機能又は両方の機能が得られるように構成されていることを特徴とする半導体メモリセル構造。
  2. 前記第1の電極層及び前記第2の電極層の少なくとも一方が銅からなる電極層であり、前記金属酸化物が銅の酸化物であることを特徴とする請求項1に記載の半導体メモリセル構造。
  3. 前記銅の酸化物が、酸化銅(II)若しくは酸化銅(I)、又は酸化銅(II)及び酸化銅(I)の両方であることを特徴とする請求項2に記載の半導体メモリセル構造。
  4. 前記第1の電極層及び前記第2の電極層の他方がアルミニウム若しくはチタン又は銅合金からなる電極層であることを特徴とする請求項3に記載の半導体メモリセル構造。
  5. 前記化合物層が、ジルコニウム、チタン、ハフニウム、ニオブ、クロム、タンタル、ニッケル、タングステン、バナジウム、モリブデン、亜鉛、及びリチウムのうちの少なくとも1つの金属若しくは合金の酸化物若しくは窒化物、又はジルコニウム、チタン、ハフニウム、ニオブ、クロム、タンタル、ニッケル、タングステン、バナジウム、モリブデン、亜鉛、及びリチウムのうちの少なくとも1つの金属若しくは合金の酸化物及び窒化物の両方からなることを特徴とする請求項1から4のいずれか1項に記載の半導体メモリセル構造。
  6. 前記第1の電極層及び前記第2の電極層のいずれか一方における前記化合物層と接する界面部がp型半導体又はn型半導体の機能を有していることを特徴とする請求項1から5のいずれか1項に記載の半導体メモリセル構造。
  7. 各セルが、請求項1から6のいずれか1項に記載の半導体メモリセル構造を有していることを特徴とする半導体記憶装置。
  8. 複数の前記セルが、1層目の配線層及び2層目の配線層間に接続されてクロスバースイッチングメモリを構成していることを特徴とする請求項7に記載の半導体記憶装置。
  9. 前記各セルが、前記1層目の配線層に電気的に接続されるように前記1層目の配線層の一部の上に積層された前記第2の電極層と、前記第2の電極層に電気的に接続されるように前記第2の電極層の全面上に積層された前記化合物層と、前記化合物層に電気的に接続されるように前記化合物層の全面上に積層された前記第1の電極層と、前記第1の電極層に電気的に接続されるように前記第1の電極層上に一部が積層された前記2層目の配線層と、前記第2の電極層の前記化合物層と接する界面部に形成された金属酸化物層とを備えていることを特徴とする請求項8に記載の半導体記憶装置。
  10. 前記各セルが、前記1層目の配線層に連続して形成された前記第2の電極層と、前記第2の電極層に電気的に接続されるように少なくとも前記第2の電極層上に積層された前記化合物層と、前記化合物層に電気的に接続されるように前記化合物層上に積層された前記第1の電極層と、前記第1の電極層に連続して形成された前記2層目の配線層と、前記第2の電極層の前記化合物層と接する界面部に形成された金属酸化物層とを備えていることを特徴とする請求項8に記載の半導体記憶装置。
  11. 第2の電極層を形成する工程と、前記第2の電極層の上表面に酸素を供給することによって金属酸化物を形成する工程と、前記第2の電極層の前記金属酸化物上に高融点金属からなる化合物層を積層形成する工程と、前記化合物層上に第1の電極層を積層形成する工程とを備えており、前記化合物層と前記第1の電極層及び前記第2の電極層又は前記界面部に形成された前記金属酸化物との組み合わせにより、抵抗変化によるメモリ機能と整流機能との一方の機能又は両方の機能が得られるようにしたことを特徴とする半導体メモリセル構造の製造方法。
  12. 前記第2の電極層が銅からなる電極層であり、前記金属酸化物が銅の酸化物であることを特徴とする請求項11に記載の半導体メモリセル構造の製造方法。
  13. 第2の電極層を形成する工程と、前記第2の電極層上に高融点金属からなる化合物層を積層形成する工程と、前記化合物層上に第1の電極層を積層形成する工程とを備えており、前記第1の電極層を積層形成する工程が前記化合物層との界面部に該第1の金属層の金属酸化物を形成する工程とを備えており、前記化合物層と前記第1の電極層及び前記第2の電極層又は前記界面部に形成された前記金属酸化物との組み合わせにより、抵抗変化によるメモリ機能と整流機能との一方の機能又は両方の機能が得られるようにしたことを特徴とする半導体メモリセル構造の製造方法。
  14. 前記第1の電極層が銅からなる電極層であり、前記金属酸化物が銅の酸化物であることを特徴とする請求項13に記載の半導体メモリセル構造の製造方法。
JP2020025079A 2019-02-20 2020-02-18 半導体メモリセル構造及び半導体記憶装置 Active JP7341484B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019028202 2019-02-20
JP2019028202 2019-02-20

Publications (2)

Publication Number Publication Date
JP2020136681A true JP2020136681A (ja) 2020-08-31
JP7341484B2 JP7341484B2 (ja) 2023-09-11

Family

ID=72263666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020025079A Active JP7341484B2 (ja) 2019-02-20 2020-02-18 半導体メモリセル構造及び半導体記憶装置

Country Status (1)

Country Link
JP (1) JP7341484B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238875A (ja) * 2010-05-13 2011-11-24 Nec Corp スイッチング素子、スイッチング素子の製造方法および半導体装置
JP2012033649A (ja) * 2010-07-29 2012-02-16 Sharp Corp 不揮発性半導体記憶装置
JP2015220465A (ja) * 2014-05-20 2015-12-07 クロスバー, インコーポレイテッドCrossbar, Inc. 抵抗性メモリアーキテクチャ及び装置
WO2018063164A1 (en) * 2016-09-27 2018-04-05 Intel Corporation Diode based resistive random access memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238875A (ja) * 2010-05-13 2011-11-24 Nec Corp スイッチング素子、スイッチング素子の製造方法および半導体装置
JP2012033649A (ja) * 2010-07-29 2012-02-16 Sharp Corp 不揮発性半導体記憶装置
JP2015220465A (ja) * 2014-05-20 2015-12-07 クロスバー, インコーポレイテッドCrossbar, Inc. 抵抗性メモリアーキテクチャ及び装置
WO2018063164A1 (en) * 2016-09-27 2018-04-05 Intel Corporation Diode based resistive random access memory

Also Published As

Publication number Publication date
JP7341484B2 (ja) 2023-09-11

Similar Documents

Publication Publication Date Title
US8102003B2 (en) Resistance memory element, method of manufacturing resistance memory element and semiconductor memory device
US6849891B1 (en) RRAM memory cell electrodes
JP4902821B1 (ja) 抵抗変化型不揮発性記憶装置及びその製造方法
JP4969707B2 (ja) 不揮発性半導体記憶装置およびその製造方法
JP5340508B1 (ja) 抵抗変化型不揮発性記憶装置及びその製造方法
CN109791977A (zh) 相关电子开关结构及应用
TW200952228A (en) Phase change material with filament electrode
US20090230391A1 (en) Resistance Storage Element and Method for Manufacturing the Same
US8791445B2 (en) Interfacial oxide used as switching layer in a nonvolatile resistive memory element
US9166160B1 (en) Resistive random access memory and method of fabricating the same
JP2017055082A (ja) 不揮発性記憶装置の製造方法
US11770985B2 (en) Resistive random access memory and method of fabricating the same
CN102244193A (zh) 包含钌掺杂的氧化钽基电阻型存储器及其制备方法
KR20170089726A (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
JPWO2010073897A1 (ja) 抵抗変化素子
JPWO2016203751A1 (ja) 整流素子、スイッチング素子および整流素子の製造方法
JP7341484B2 (ja) 半導体メモリセル構造及び半導体記憶装置
US20210408119A1 (en) Non-volatile storage device and method of manufacturing the same
KR20100104015A (ko) 저항성 메모리 장치
CN105024011A (zh) 电阻式随机存取存储器及其制造方法
JP7255853B2 (ja) 非線形抵抗素子、スイッチング素子、および非線形抵抗素子の製造方法
TW201334121A (zh) 鄰接溝槽側壁之三維記憶陣列及其製造方法
US9070876B2 (en) Variable resistance element and semiconductor storage device
JP2011091329A (ja) 抵抗変化型メモリ素子、及び、抵抗変化型不揮発性メモリ、並びに、抵抗変化型メモリ素子制御方法
TWI747366B (zh) 電阻式隨機存取記憶體及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220524

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220915

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20221005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230404

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20230404

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230412

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20230418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230823

R150 Certificate of patent or registration of utility model

Ref document number: 7341484

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150