JP2020127184A5 - - Google Patents

Download PDF

Info

Publication number
JP2020127184A5
JP2020127184A5 JP2019020148A JP2019020148A JP2020127184A5 JP 2020127184 A5 JP2020127184 A5 JP 2020127184A5 JP 2019020148 A JP2019020148 A JP 2019020148A JP 2019020148 A JP2019020148 A JP 2019020148A JP 2020127184 A5 JP2020127184 A5 JP 2020127184A5
Authority
JP
Japan
Prior art keywords
state
communication
electronic device
pci
power saving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019020148A
Other languages
English (en)
Japanese (ja)
Other versions
JP7374588B2 (ja
JP2020127184A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2019020148A priority Critical patent/JP7374588B2/ja
Priority claimed from JP2019020148A external-priority patent/JP7374588B2/ja
Priority to US16/774,426 priority patent/US11036668B2/en
Priority to GB2001436.1A priority patent/GB2583562B/en
Priority to CN202010081040.9A priority patent/CN111541825B/zh
Publication of JP2020127184A publication Critical patent/JP2020127184A/ja
Publication of JP2020127184A5 publication Critical patent/JP2020127184A5/ja
Application granted granted Critical
Publication of JP7374588B2 publication Critical patent/JP7374588B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

JP2019020148A 2019-02-06 2019-02-06 Ｐｃｉデバイスに接続される省電力状態に移行可能なデバイスを備える電子機器およびその制御方法 Active JP7374588B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019020148A JP7374588B2 (ja) 2019-02-06 2019-02-06 Ｐｃｉデバイスに接続される省電力状態に移行可能なデバイスを備える電子機器およびその制御方法
US16/774,426 US11036668B2 (en) 2019-02-06 2020-01-28 Electronic apparatus including device configured to be shifted to power saving state and connected to PCI device, and control method thereof
GB2001436.1A GB2583562B (en) 2019-02-06 2020-02-03 Electronic apparatus including device configured to be shifted to power saving state and connected to PCI device, and control method thereof
CN202010081040.9A CN111541825B (zh) 2019-02-06 2020-02-05 电子装置及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019020148A JP7374588B2 (ja) 2019-02-06 2019-02-06 Ｐｃｉデバイスに接続される省電力状態に移行可能なデバイスを備える電子機器およびその制御方法

Publications (3)

Publication Number Publication Date
JP2020127184A JP2020127184A (ja) 2020-08-20
JP2020127184A5 true JP2020127184A5 (enExample) 2022-01-14
JP7374588B2 JP7374588B2 (ja) 2023-11-07

Family

ID=69800261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019020148A Active JP7374588B2 (ja) 2019-02-06 2019-02-06 Ｐｃｉデバイスに接続される省電力状態に移行可能なデバイスを備える電子機器およびその制御方法

Country Status (4)

Country Link
US (1) US11036668B2 (enExample)
JP (1) JP7374588B2 (enExample)
CN (1) CN111541825B (enExample)
GB (1) GB2583562B (enExample)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7642402B2 (ja) 2021-03-03 2025-03-10 キヤノン株式会社 通信装置、通信装置の制御方法、プログラム、および記憶媒体
JP2024049921A (ja) * 2022-09-29 2024-04-10 セイコーエプソン株式会社 印刷装置、プログラム、及び、印刷物の生産方法
US20250106093A1 (en) * 2023-09-26 2025-03-27 Juniper Networks, Inc. Disabling link for length of time

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09314959A (ja) * 1996-05-31 1997-12-09 Canon Inc 画像形成装置及び該装置における異常状態に対する処理方法
JP3685401B2 (ja) * 2001-12-26 2005-08-17 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｃｐｕ制御方法、これを用いたコンピュータ装置及びｃｐｕ並びにプログラム
JP4316399B2 (ja) * 2004-02-18 2009-08-19 インターナショナル・ビジネス・マシーンズ・コーポレーション プログラム、記録媒体、制御方法、及び情報処理装置
JP2005321976A (ja) * 2004-05-07 2005-11-17 Sony Corp 情報処理装置及び情報処理装置における電力制御機構
JP5207792B2 (ja) * 2008-02-19 2013-06-12 キヤノン株式会社 情報処理装置及び情報処理方法
CN102117096A (zh) * 2009-12-31 2011-07-06 苏州彭华信息技术有限公司 一种基于pci卡的网络存储装置
US9141178B2 (en) * 2010-06-11 2015-09-22 Freescale Semiconductor, Inc. Device and method for selective reduced power mode in volatile memory units
KR101766835B1 (ko) * 2011-05-04 2017-08-09 에스프린팅솔루션 주식회사 화상형성장치 및 그 제어 방법
US8862920B2 (en) * 2011-06-16 2014-10-14 Advanced Micro Devices, Inc. Power state management of an input/output servicing component of a processor system
WO2013140517A1 (ja) * 2012-03-19 2013-09-26 富士通株式会社 検出装置、通知方法、および通知プログラム
JP6467996B2 (ja) * 2014-04-30 2019-02-13 セイコーエプソン株式会社 印刷装置
JP6570227B2 (ja) 2014-08-28 2019-09-04 キヤノン株式会社 メインシステムおよびサブシステムを備える情報処理装置
JP2016110513A (ja) 2014-12-09 2016-06-20 キヤノン株式会社 情報処理装置、情報処理装置の制御方法、プログラムおよび記録媒体
JP2016170649A (ja) 2015-03-13 2016-09-23 キヤノン株式会社 情報処理装置、情報処理装置の制御方法
JP2017177573A (ja) 2016-03-30 2017-10-05 キヤノン株式会社 ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスに接続されたＰＣＩデバイスを備える情報処理装置及び情報処理装置の制御方法
JP6949572B2 (ja) 2016-07-22 2021-10-13 キヤノン株式会社 省電力を実現する画像形成装置とその制御方法
US10365706B2 (en) * 2017-03-03 2019-07-30 Qualcomm Incorporated Asymmetric power states on a communication link

Similar Documents

Publication Publication Date Title
KR102668599B1 (ko) 하드웨어 가속을 위한 하드웨어 리소스들의 임베디드 스케줄링
CN109634883B (zh) 主从式系统、指令执行方法与数据存取方法
US10705993B2 (en) Programming and controlling compute units in an integrated circuit
US7900078B1 (en) Asynchronous conversion circuitry apparatus, systems, and methods
KR102211011B1 (ko) 동적 가변 정밀도 계산
JP2020127184A5 (enExample)
KR102739996B1 (ko) 시스템 온 칩, 집적 회로 및 집적 회로의 동작 방법
WO2011157138A2 (zh) 多核路由器
JP2006323469A (ja) システムｌｓｉ
CN110413414B (zh) 用于平衡负载的方法、装置、设备和计算机可读存储介质
JP6667733B2 (ja) シミュレーション装置、シミュレーション方法およびシミュレーションプログラム
TW201705006A (zh) 積體電路之輸入及輸出（二）
KR20180011865A (ko) 런타임 전력 효율 결정들에 기초한 적응형 하드웨어 가속
TW201543055A (zh) 干擾測試技術
JP2015156196A (ja) マイクロコンピュータ
CN207503223U (zh) 一种运算芯片及相应的电路板
US10503471B2 (en) Electronic devices and operation methods of the same
JP5404294B2 (ja) データ演算装置の制御回路及びデータ演算装置
JP2008041106A (ja) 半導体集積回路装置、クロック制御方法及びデータ転送制御方法
US9442788B2 (en) Bus protocol checker, system on chip including the same, bus protocol checking method
JP5528939B2 (ja) マイクロコンピュータ
JP2009187075A (ja) デジタル回路
JP2007087467A (ja) データ転送動作終了検知回路及びこれを備える半導体記憶装置
JP2005331311A (ja) テストモード設定回路
JP4887044B2 (ja) 半導体集積回路装置