JP2006323469A - システムｌｓｉ - Google Patents

システムｌｓｉ Download PDF

Info

Publication number
JP2006323469A
JP2006323469A JP2005143855A JP2005143855A JP2006323469A JP 2006323469 A JP2006323469 A JP 2006323469A JP 2005143855 A JP2005143855 A JP 2005143855A JP 2005143855 A JP2005143855 A JP 2005143855A JP 2006323469 A JP2006323469 A JP 2006323469A
Authority
JP
Japan
Prior art keywords
clock signal
power consumption
low power
storage device
consumption mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005143855A
Other languages
English (en)
Other versions
JP4724461B2 (ja
Inventor
Takeshi Ichikawa
武志 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2005143855A priority Critical patent/JP4724461B2/ja
Priority to KR1020060007293A priority patent/KR101262740B1/ko
Priority to CNB2006100820576A priority patent/CN100530045C/zh
Priority to US11/408,089 priority patent/US7600142B2/en
Publication of JP2006323469A publication Critical patent/JP2006323469A/ja
Application granted granted Critical
Publication of JP4724461B2 publication Critical patent/JP4724461B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)
  • Memory System (AREA)

Abstract

【課題】 低消費電力モードを有するシステムＬＳＩの消費電力を更に低減する。
【解決手段】 分周器１５で通常動作用のクロック信号ＣＫＨ（５ＭＨｚ）と、外部記憶装置３０へのデータ転送用のクロック信号ＣＫＬ（１ＭＨｚ）を生成する。ＲＡＭ１３の内容を外部記憶装置３０へ退避して低消費電力モードに移行するとき、モード選択信号ＰＳＭでクロック信号ＣＫＬを選択してＣＰＵ１１に供給してデータ転送を行う。データ転送終了後、終了信号ＦＩＮによってＦＦ１９をセットし、ＣＰＵ１１へのクロック信号ＣＬＫを停止する。外部割込信号ＩＮＴによってＦＦ１９がリセットされると、ＣＰＵ１１へのクロック信号ＣＬＫの供給が再開され、外部記憶装置３０に退避したデータがデータ転送用のクロック信号ＣＫＬでＲＡＭ１３に戻される。その後、モード選択信号ＰＳＭによってクロック信号ＣＫＨが選択され、通常動作に復帰する。
【選択図】 図１

Description

本発明は、システムＬＳＩ(Large Scale Integration）の低消費電力化技術に関するものである。
図２は、従来の低消費電力モードを有するシステムＬＳＩの構成図である。
このシステムＬＳＩは、中央処理ユニット（以下、「ＣＰＵ」という）１１、読み出し専用メモリ（以下、「ＲＯＭ」という）１２、随時読み書き可能メモリ（以下、「ＲＡＭ」という）１３、シリアル入出力部（以下、「ＳＩＯ」という）１４、分周器１５、及び図示しない各種周辺回路を１つの集積回路としてまとめたものである。
ＣＰＵ１１は、クロック信号ＣＬＫのタイミングに基づいて、ＲＯＭ１２やＲＡＭ１３のメモリに格納されたプログラムに従って所定の演算制御処理を行うものである。ＲＯＭ１２は、電源が切断されても記憶内容が保持される不揮発性のメモリで、ブートやイニシャル・プログラム・ローダ（ＩＰＬ）、及び外部割込処理等のプログラムが格納されている。ＲＡＭ１３は、電源を切断すると記憶内容が消滅する揮発性のメモリで、アプリケーション・プログラムや、処理中のデータを記憶するために用いられる。
ＳＩＯ１４は、ＣＰＵ１１と外部装置（この場合は、フラッシュメモリ等の外部記憶装置３０）の間でのデータ転送を司るもので、ＣＰＵ１１から並列に与えられるデータを直列に変換して外部装置へ出力し、外部装置から直列に入力されるデータを並列に変換してＣＰＵ１１に与えるものである。分周器１５は、外部から与えられるシステムクロックＳＣＫ（例えば、１０ＭＨｚ）を分周して、ＣＰＵ１１に与える高速のクロック信号ＣＫＨ（例えば、５ＭＨｚ）と、ＳＩＯ１４に与えるシリア転送用の低速のクロック信号ＣＫＬ（例えば、１ＭＨｚ）を生成するものである。
次に、このシステムＬＳＩにおける低消費電力モードへの移行時と、低消費電力モードからの復帰時の動作を説明する。
ＣＰＵ１１は、一連の処理が終了して低消費電力モードへ移行すべき状態になると、ＲＡＭ１３内のデータを１バイト単位で読み出し、ＳＩＯ１４に与える。ＳＩＯ１４は、ＣＰＵ１１から与えられたデータを、クロック信号ＣＫＬに従って直列データに変換して外部記憶装置３０に転送する。ＳＩＯ１４は、１バイトのデータの転送が完了すると、ＣＰＵ１１に対して転送完了信号ＤＯＮを出力する。これにより、ＣＰＵ１１は、次の１バイトのデータをＳＩＯ１４に与える。そして、保存すべきデータがすべて外部記憶装置３０に転送されると、ＣＰＵ１１は、ＲＡＭ１３を含む所定の回路の電源を遮断し、低消費電力モードとなる。但し、外部割込信号ＩＮＴを検出して低消費電力モードからの復帰を行うために、ＣＰＵ１１、ＲＯＭ１２及び分周器１５は、低消費電力モードでも電源が投入された状態となっている。
次に、低消費電力モードでＣＰＵ１１に外部割込信号ＩＮＴが与えられると、ＣＰＵ１１は、ＲＯＭ１２に記憶されているプログラムに従って、電源を遮断していた回路に電源を供給する。その後、ＣＰＵ１１はＳＩＯ１４に対して、１バイト単位でのデータ読出命令を発行する。ＳＩＯ１４は、命令に従って外部記憶装置３０から１バイトを読み出し、ＣＰＵ１１に対して転送完了信号ＤＯＮを出力する。ＣＰＵ１１は、読み出されたデータをＲＡＭ１３へ格納する。ＣＰＵ１１は、必要なデータをすべてＲＡＭ１３に格納するまで、ＳＩＯ１４にデータ読出命令を発行する。所定のデータがＲＡＭ１３に格納された時点で、ＣＰＵ１１は通常動作に移行する。
特開平８−２３４８６５号公報
上記特許文献１には、マイクロコンピュータの消費電力を低減するためにクロック周波数を切り替えても、このマイクロコンピュータと周辺機器との通信速度が一定に保たれる装置が記載されている。
しかしながら、前記システムＬＳＩでは、次のような課題があった。
低消費電力モードへの移行時、及び低消費電力モードからの復帰時に、ＳＩＯ１４と外部記憶装置３０との間のデータ転送は、このＳＩＯ１４に与えられるクロック信号ＣＫＬに従って行われる。一方、この間、ＣＰＵ１１にはクロック信号ＣＬＨが与えられている。クロック信号ＣＫＨはクロック信号ＣＫＬに比べて周波数が高いので、ＣＰＵ１１は必要以上に高速なクロック信号で動作することになり、無駄に電力を消費していた。
更に、ＣＰＵ１１は、低消費電力モードからの復帰に備えて外部割込信号ＩＮＴを待ち受ける必要があるため、クロック信号ＣＫＨを停止することができず消費電力の低減に限界があった。
本発明は、低消費電力モードを有するシステムＬＳＩの消費電力を、更に低減することを目的としたものである。
本発明のシステムＬＳＩは、低消費電力モード時に電源が遮断されて記憶内容が消滅する揮発性のメモリと、通常動作時には所定の論理処理を行うと共に低消費電力モードへの移行に先立って前記メモリの記憶内容を外部記憶装置に退避し、低消費電力モードからの復帰時には該外部記憶装置の記憶内容を該メモリに戻す処理を行うＣＰＵと、通常動作モードから低消費電力モードへの移行時に、前記ＣＰＵを介して前記メモリから読み出されたデータを外部記憶装置に転送し、低消費電力モードからの復帰時には、該外部記憶装置から読み出されたデータを該ＣＰＵに転送するデータ入出力回路と、外部から与えられ、または与えられた信号に基づいて生成された第１のクロック信号を分周して第２のクロック信号を生成すると共に、該第２のクロック信号を前記データ入出力回路にデータ転送用クロックとして供給する分周回路と、前記ＣＰＵから通常動作モードが指定されたときに前記第１のクロック信号を選択し、低消費電力モードが指定されたときには前記第２のクロック信号を選択する選択回路と、前記選択回路と前記ＣＰＵの間に設けられ、前記メモリから前記外部記憶装置へのデータ転送が終了したときに該選択回路から該ＣＰＵへのクロック信号の供給を停止し、外部割込を検出したときに該選択回路から該ＣＰＵへのクロック信号の供給を再開するクロック供給回路とを備えたことを特徴としている。
本発明では、ＣＰＵから通常動作モードが指定されたときに第１の（高速）クロック信号を選択し、低消費電力モードが指定されたときには第２の（低速）クロック信号を選択する選択回路と、この選択回路とＣＰＵの間に設けられ、メモリから外部記憶装置へのデータ転送が終了したときにＣＰＵへのクロック信号の供給を停止し、外部割込を検出したときにＣＰＵへのクロック信号の供給を再開するクロック供給回路を有している。従って、低消費電力モードへの移行時に、メモリから外部記憶装置へデータ転送を行っている間、ＣＰＵのクロック信号を低速にすることにより消費電力を低減することができる。また、メモリから外部記憶装置へのデータ転送が終了したときには、ＣＰＵへのクロック信号が停止されるので、ＣＰＵの消費電力を更に低減することができる。
分周回路で、第１の（高速）クロック信号と、複数の低速クロック信号を生成し、選択信号に応じて複数の低速クロック信号の中から、外部記憶装置のデータ転送速度に対応したクロック信号を第２のクロック信号として選択することにより、データ転送用のクロック信号を最適な周波数に設定することができる。
この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。
図１は、本発明の実施例１を示すシステムＬＳＩの構成図であり、図１中の要素と共通の要素には共通の符号が付されている。
このシステムＬＳＩは、図２と同様に、ＣＰＵ１１、ＲＯＭ１２、ＲＡＭ１３、ＳＩＯ１４、及び分周器１５を有している。
ＣＰＵ１１は、クロック信号ＣＬＫのタイミングに基づいて、ＲＯＭ１２やＲＡＭ１３のメモリに格納されたプログラムに従って所定の演算制御処理を行うものである。ＲＯＭ１２は、ブートやＩＰＬ、及び外部割込処理等のプログラムを格納するもので、ＲＡＭ１３は、アプリケーション・プログラムや、処理中のデータを記憶するものである。
ＳＩＯ１４は、ＣＰＵ１１と外部記憶装置３０（この場合は、フラッシュメモリ等）の間でのデータ転送を司るもので、ＣＰＵ１１から並列に与えられるデータを直列に変換して外部記憶装置３０へ出力し、この外部記憶装置３０から直列に入力されるデータを並列に変換してＣＰＵ１１に与えるものである。ＳＩＯ１４は、１バイトの転送完了時にＣＰＵ１１に対して転送完了信号ＤＯＮを出力するようになっている。
分周器１５は、外部から与えられるシステムクロックＳＣＫ（例えば、１０ＭＨｚ）を分周して、高速のクロック信号ＣＫＨ（例えば、５ＭＨｚ）と、低速のクロック信号ＣＫＬ（例えば、１ＭＨｚ）を生成するものである。クロック信号ＣＫＬは、ＳＩＯ１４に直列データ転送用のタイミング信号として与えられている。
更に、このシステムＬＳＩは、セレクタ（ＳＥＬ）１６、論理和ゲート（以下、「ＯＲ」という）１７、割込検出回路１８、セット・リセット型のフリップフロップ（以下、「ＦＦ」という）１９、及び図示しない各種周辺回路を有している。
セレクタ１６は、ＣＰＵ１１から与えられるモード選択信号ＰＳＭに従って、分周器１５で生成されたクロック信号ＣＫＨ，ＣＫＬのいずれか一方を選択するものである。セレクタ１６の出力側は、ＯＲ１７の一方の入力側に接続されている。
割込検出回路１８は、外部割込信号ＩＮＴを検出するもので、この割込検出回路１８の出力側が、ＦＦ１９のリセット端子Ｒに接続されている。また、ＦＦ１９のセット端子Ｓには、ＣＰＵ１１から終了信号ＦＩＮが与えられるようになっており、このＦＦ１９の出力側がＯＲ１７の他方の入力側に接続されている。そして、ＯＲ１７の出力信号がクロック信号ＣＬＫとして、ＣＰＵ１１に与えられるようになっている。即ち、ＯＲ１７、割込検出回路１８及びＦＦ１９は、ＣＰＵ１１に対するクロック供給回路を構成している。
図３は、図１の動作を示す信号波形図であり、図４は、図１の動作を説明するフローチャートである。次に図１の動作を説明する。
（１） 通常動作
通常動作では、ＦＦ１９はリセットされ、このＦＦ１９から出力される信号Ｓ１９はレベル“Ｌ”となっている。また、ＣＰＵ１１からセレクタ１６に与えられるモード選択信号ＰＳＭは通常動作モード（例えば、レベル“Ｈ”）が設定され、分周器１５で生成された高速のクロック信号ＣＫＨが選択されて、ＯＲ１７に与えられる。これにより、ＣＰＵ１１には、５ＭＨｚのクロック信号ＣＫＨがクロック信号ＣＬＫとして与えられる。また、ＳＩＯ１４には１ＭＨｚのクロック信号ＣＫＬがデータ転送用のクロック信号として与えられる。
（２） 低消費電力モードへの移行動作
ＣＰＵ１１は、一連の処理が終了して低消費電力モードへ移行すべき状態になると、モード選択信号ＰＳＭを低消費電力モード（例えば、“Ｌ”）に切り替える。これにより、セレクタ１６によって低速のクロック信号ＣＫＬが選択され、ＯＲ１７を介してクロック信号ＣＬＫとして、ＣＰＵ１１に与えられる。これにより、ＣＰＵ１１に与えられるクロック信号ＣＬＫは、５ＭＨｚから１ＭＨｚに低減される。
ＣＰＵ１１は、１ＭＨｚのクロック信号ＣＬＫに従って、ＲＡＭ１３内のデータを１バイト単位で読み出し、ＳＩＯ１４に与える。ＳＩＯ１４は、ＣＰＵ１１から与えられたデータを、クロック信号ＣＫＬに従って直列データに変換して外部記憶装置３０に転送する。ＳＩＯ１４は、１バイトのデータの転送が完了すると、ＣＰＵ１１に対して転送完了信号ＤＯＮを出力する。これにより、ＣＰＵ１１は、次の１バイトのデータをＳＩＯ１４に与える。そして、保存すべきデータがすべて外部記憶装置３０に転送されると、ＣＰＵ１１は、ＲＡＭ１３及びＳＩＯ１４を含む所定の回路の電源を遮断し、更に、ＦＦ１９に対して、終了信号ＦＩＮを出力する。
（３） 低消費電力動作
電源が遮断された回路は、動作が停止すると共に、保持されていた状態が消滅する。また、終了信号ＦＩＮによってＦＦ１９がセットされると、信号Ｓ１９は“Ｈ”となり、ＯＲ１７から出力されるクロック信号ＣＬＫは“Ｈ”に固定される。これにより、ＣＰＵ１１の動作は停止するが、電源は遮断されていないので、このＣＰＵ１１は動作停止前の状態に保持される。従って、ＣＰＵ１１から出力されるモード選択信号ＰＳＭは“Ｌ”のままである。一方、割込検出回路１８は常に電源が投入されており、外部割込信号ＩＮＴの入力を監視する。
（４） 低消費電力モードからの復帰動作
低消費電力モードで外部割込信号ＩＮＴが与えられると、割込検出回路１８によってＦＦ１９がリセットされる。これにより、信号Ｓ１９が“Ｌ”となり、セレクタ１６で選択されたクロック信号ＣＫＬが、クロック信号ＣＬＫとしてＣＰＵ１１に与えられる。
ＣＰＵ１１は、動作停止前の状態から動作を開始し、低消費電力のために電源を遮断していたＲＡＭ１３等の回路に電源を供給する。
その後、ＣＰＵ１１はＳＩＯ１４に対して、１バイト単位でのデータ読出命令を発行する。ＳＩＯ１４は、命令に従って外部記憶装置３０から１バイトを読み出し、ＣＰＵ１１に対して転送完了信号ＤＯＮを出力する。ＣＰＵ１１は、読み出されたデータをＲＡＭ１３へ格納する。ＣＰＵ１１は、必要なデータをすべてＲＡＭ１３に格納するまで、ＳＩＯ１４にデータ読出命令を発行する。所定のデータがＲＡＭ１３に格納された時点で、ＣＰＵ１１はモード選択信号ＰＳＭを“Ｈ”に切り替える。これにより、セレクタ１６によって高速のクロック信号ＣＫＨが選択され、クロック信号ＣＬＫとしてＣＰＵ１１に与えられ、ＣＰＵ１１は通常動作に移行する。
以上のように、この実施例１のシステムＬＳＩは、低消費電力モードへの移行時とこの低消費電力モードからの復帰時に、ＣＰＵ１１へ供給するクロック信号ＣＬＫを低速のクロック信号ＣＫＬに切り替えるためのセレクタ１６を有している。これにより、外部記憶装置３０との間で退避データを転送する間、ＣＰＵ１１の消費電力を低減することができる。
更に、低消費電力モードで、ＣＰＵ１１に与えるクロック信号ＣＬＫを停止させるためのＯＲ１７を有している。これにより、低消費電力モードでＣＰＵ１１の動作が停止し、このＣＰＵ１１の消費電力を更に低減することができるという利点がある。
なお、このシステムＬＳＩと外部記憶装置３０との間のデータ転送はシリアル転送となっているが、パラレル転送の外部記憶装置に対しても同様に適用可能である。その場合は、ＳＩＯ１４に代えてパラレル転送用の入出力回路を用いる必要がある。
また、分周器１５では、システムクロックＳＣＫを１／２に分周してクロック信号ＣＫＨを生成し、１／１０に分周してクロック信号ＣＫＬを生成しているが、分周比は任意である。例えば、システムクロックＳＣＫを分周せずに、そのままクロック信号ＣＫＨとしても良い。
図５は、本発明の実施例２を示すシステムＬＳＩの構成図であり、図１中の要素と共通の要素には共通の符号が付されている。
このシステムＬＳＩは、図１のシステムＬＳＩに、レジスタ（ＲＥＧ）２０とセレクタ２１を追加すると共に、分周器１５に代えて、システムクロックＳＣＫを分周して、高速のクロック信号ＣＫＨの他に、複数の低速の分周クロックを生成する分周器１５Ａを設けている。
セレクタ２１は、分周器１５Ａで生成された複数の分周クロックの中から、レジスタ２０に設定された値に基づいていずれか１つを選択し、低速のクロック信号ＣＫＬとして出力するものである。レジスタ２０の値は、ＣＰＵ１１から設定されるようになっている。分周器１５Ａで生成されたクロック信号ＣＫＨと、セレクタ２１で選択されたクロック信号ＣＫＬは、セレクタ１６に与えられ、ＣＰＵ１１から与えられるモード選択信号ＰＳＭによって一方が選択されるようになっている。その他の構成は、図１と同様である。
このシステムＬＳＩの動作は、低速のクロック信号ＣＫＬが、レジスタ２０に設定された値に基づいて選択される他は、図１のシステムＬＳＩと同様である。
以上のように、この実施例２のシステムＬＳＩは、低消費電力モードへの移行時とこの低消費電力モードからの復帰時に、ＣＰＵ１１へ供給するクロック信号ＣＬＫを低速のクロック信号ＣＫＬに切り替えるためのセレクタ１６と、低消費電力モードにおいてＣＰＵ１１に与えるクロック信号ＣＬＫを停止させるためのＯＲ１７を有している。これにより、実施例１と同様の利点がある。
更に、この実施例２のシステムＬＳＩは、低速のクロック信号ＣＫＬを選択するためのレジスタ２０とセレクタ２１を有している。これにより、外部記憶装置のデータ転送速度に合わせて、データ転送用のクロック信号ＣＫＬの最適な周波数を選択できるという利点がある。
なお、レジスタ２０の値は、ＣＰＵ１１から設定するように構成しているが、レジスタ２０に代えて設定用のスイッチを設けたり、ＳＩＯ１４と外部記憶装置とを接続するコネクタの信号によって外部記憶装置側から設定するようにしても良い。
本発明の実施例１を示すシステムＬＳＩの構成図である。 従来の低消費電力モードを有するシステムＬＳＩの構成図である。 図１の動作を示す信号波形図である。 図１の動作を説明するフローチャートである。 本発明の実施例２を示すシステムＬＳＩの構成図である。
符号の説明
１１ ＣＰＵ
１２ ＲＯＭ
１３ ＲＡＭ
１４ ＳＩＯ
１５，１５Ａ 分周器
１６，２１ セレクタ
１７ ＯＲ
１８ 割込検出回路
１９ ＦＦ
２０ レジスタ
３０ 外部記憶装置

Claims (2)

  1. 低消費電力モード時に電源が遮断されて記憶内容が消滅する揮発性のメモリと、
    通常動作時には所定の論理処理を行うと共に低消費電力モードへの移行に先立って前記メモリの記憶内容を外部記憶装置に退避し、低消費電力モードからの復帰時には該外部記憶装置の記憶内容を該メモリに戻す処理を行う中央処理ユニットと、
    通常動作モードから低消費電力モードへの移行時に、前記中央処理ユニットを介して前記メモリから読み出されたデータを外部記憶装置に転送し、低消費電力モードからの復帰時には、該外部記憶装置から読み出されたデータを該中央処理ユニットに転送するデータ入出力回路と、
    外部から与えられ、または与えられた信号に基づいて生成された第１のクロック信号を分周して第２のクロック信号を生成すると共に、該第２のクロック信号を前記データ入出力回路にデータ転送用クロックとして供給する分周回路と、
    前記中央処理ユニットから通常動作モードが指定されたときに前記第１のクロック信号を選択し、低消費電力モードが指定されたときには前記第２のクロック信号を選択する選択回路と、
    前記選択回路と前記中央処理ユニットの間に設けられ、前記メモリから前記外部記憶装置へのデータ転送が終了したときに該選択回路から該中央処理ユニットへのクロック信号の供給を停止し、外部割込を検出したときに該選択回路から該中央処理ユニットへのクロック信号の供給を再開するクロック供給回路とを、
    備えたことを特徴とするシステムＬＳＩ。
  2. 低消費電力モード時に電源が遮断されて記憶内容が消滅する揮発性のメモリと、
    通常動作時には所定の論理処理を行うと共に低消費電力モードへの移行に先立って前記メモリの記憶内容を外部記憶装置に退避し、低消費電力モードからの復帰時には該外部記憶装置の記憶内容を該メモリに戻す処理を行う中央処理ユニットと、
    通常動作モードから低消費電力モードへの移行時に、前記中央処理ユニットを介して前記メモリから読み出されたデータを外部記憶装置に転送し、低消費電力モードからの復帰時には、該外部記憶装置から読み出されたデータを該中央処理ユニットに転送するデータ入出力回路と、
    外部から与えられ、または与えられた信号に基づいて生成された第１のクロック信号を分周してそれぞれ周波数の異なる複数の第２のクロック信号を生成する分周回路と、
    選択信号に従って前記複数の第２のクロック信号の中から１つを選択すると共に、その選択したクロック信号を前記データ入出力回路にデータ転送用クロックとして供給する第１の選択回路と、
    前記中央処理ユニットから通常動作モードが指定されたときに前記第１のクロック信号を選択し、低消費電力モードが指定されたときには前記第１の選択回路で選択された前記第２のクロック信号を選択する第２の選択回路と、
    前記第２の選択回路と前記中央処理ユニットの間に設けられ、前記メモリから前記外部記憶装置へのデータ転送が終了したときに該第２の選択回路から該中央処理ユニットへのクロック信号の供給を停止し、外部割込を検出したときに該第２の選択回路から該中央処理ユニットへのクロック信号の供給を再開するクロック供給回路とを、
    備えたことを特徴とするシステムＬＳＩ。
JP2005143855A 2005-05-17 2005-05-17 システムｌｓｉ Active JP4724461B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005143855A JP4724461B2 (ja) 2005-05-17 2005-05-17 システムｌｓｉ
KR1020060007293A KR101262740B1 (ko) 2005-05-17 2006-01-24 시스템 엘.에스.아이.
CNB2006100820576A CN100530045C (zh) 2005-05-17 2006-01-28 系统大规模集成电路
US11/408,089 US7600142B2 (en) 2005-05-17 2006-04-21 Integrated circuit conserving power during transitions between normal and power-saving modes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005143855A JP4724461B2 (ja) 2005-05-17 2005-05-17 システムｌｓｉ

Publications (2)

Publication Number Publication Date
JP2006323469A true JP2006323469A (ja) 2006-11-30
JP4724461B2 JP4724461B2 (ja) 2011-07-13

Family

ID=37425206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005143855A Active JP4724461B2 (ja) 2005-05-17 2005-05-17 システムｌｓｉ

Country Status (4)

Country Link
US (1) US7600142B2 (ja)
JP (1) JP4724461B2 (ja)
KR (1) KR101262740B1 (ja)
CN (1) CN100530045C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008126418A1 (ja) 2007-04-11 2008-10-23 Panasonic Corporation データ退避システム及びデータ復帰システム、並びにデータ退避方法及びデータ復帰方法
JP2010061393A (ja) * 2008-09-03 2010-03-18 Denso Corp マイクロコンピュータ

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8250295B2 (en) 2004-01-05 2012-08-21 Smart Modular Technologies, Inc. Multi-rank memory module that emulates a memory module having a different number of ranks
CN1893477B (zh) * 2005-07-04 2010-06-09 深圳市东进通讯技术股份有限公司 一种过机卡及采用过机卡的cti系统
US7886122B2 (en) * 2006-08-22 2011-02-08 Qimonda North America Corp. Method and circuit for transmitting a memory clock signal
US8874831B2 (en) 2007-06-01 2014-10-28 Netlist, Inc. Flash-DRAM hybrid memory module
TW200849087A (en) * 2007-06-01 2008-12-16 Holtek Semiconductor Inc Method of accelerating the excution of repeatative commands and its micro controller
US8301833B1 (en) 2007-06-01 2012-10-30 Netlist, Inc. Non-volatile memory module
US8904098B2 (en) 2007-06-01 2014-12-02 Netlist, Inc. Redundant backup using non-volatile memory
JP2009124508A (ja) * 2007-11-15 2009-06-04 Sony Corp 情報蓄積装置、情報表示方法およびコンピュータプログラム
US20100169698A1 (en) * 2008-12-25 2010-07-01 Kabushiki Kaisha Toshiba Recording medium control element, recording medium control circuit board, and recording medium control device
US8347132B2 (en) * 2009-01-07 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for reducing processor power consumption
JP5423207B2 (ja) * 2009-07-24 2014-02-19 アイシン精機株式会社 車両用開閉体制御装置
KR101636324B1 (ko) * 2009-08-19 2016-07-05 삼성전자주식회사 파워 게이팅 장치
US10838646B2 (en) 2011-07-28 2020-11-17 Netlist, Inc. Method and apparatus for presearching stored data
US10198350B2 (en) 2011-07-28 2019-02-05 Netlist, Inc. Memory module having volatile and non-volatile memory subsystems and method of operation
US10380022B2 (en) 2011-07-28 2019-08-13 Netlist, Inc. Hybrid memory module and system and method of operating the same
US10372551B2 (en) 2013-03-15 2019-08-06 Netlist, Inc. Hybrid memory system with configurable error thresholds and failure analysis capability
US9436600B2 (en) 2013-06-11 2016-09-06 Svic No. 28 New Technology Business Investment L.L.P. Non-volatile memory storage for multi-channel memory system
US10248328B2 (en) 2013-11-07 2019-04-02 Netlist, Inc. Direct data move between DRAM and storage on a memory module
US10303235B2 (en) * 2015-03-04 2019-05-28 Qualcomm Incorporated Systems and methods for implementing power collapse in a memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1115572A (ja) * 1997-06-23 1999-01-22 Diamond Electric Mfg Co Ltd 停電バックアップ回路
JP2002182803A (ja) * 2000-10-02 2002-06-28 Internatl Business Mach Corp <Ibm> コンピュータ・システムの動作のサスペンドとレジュームを行う方法および装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08234865A (ja) 1995-02-24 1996-09-13 Canon Inc マイクロコンピュータを有する機器
US7225353B1 (en) * 2001-10-03 2007-05-29 Palm, Inc. Information preservation on a portable electronic device
US7100062B2 (en) * 2003-01-28 2006-08-29 Hewlett-Packard Development Company, L.P. Power management controller and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1115572A (ja) * 1997-06-23 1999-01-22 Diamond Electric Mfg Co Ltd 停電バックアップ回路
JP2002182803A (ja) * 2000-10-02 2002-06-28 Internatl Business Mach Corp <Ibm> コンピュータ・システムの動作のサスペンドとレジュームを行う方法および装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008126418A1 (ja) 2007-04-11 2008-10-23 Panasonic Corporation データ退避システム及びデータ復帰システム、並びにデータ退避方法及びデータ復帰方法
JP2010061393A (ja) * 2008-09-03 2010-03-18 Denso Corp マイクロコンピュータ

Also Published As

Publication number Publication date
KR101262740B1 (ko) 2013-05-09
JP4724461B2 (ja) 2011-07-13
CN100530045C (zh) 2009-08-19
KR20060119728A (ko) 2006-11-24
US7600142B2 (en) 2009-10-06
CN1866166A (zh) 2006-11-22
US20060282694A1 (en) 2006-12-14

Similar Documents

Publication Publication Date Title
JP4724461B2 (ja) システムｌｓｉ
US7398406B2 (en) Data processor
JP2006004108A (ja) 半導体集積回路とその省電力制御方法
JP2008269626A (ja) データ処理システム
US20070150763A1 (en) Highly energy-efficient processor employing dynamic voltage scaling
JP2005528664A (ja) Ｃｐｕのパワーダウン方法及びそのための装置
JP2636691B2 (ja) マイクロコンピュータ
US7219248B2 (en) Semiconductor integrated circuit operable to control power supply voltage
JP2008059300A (ja) マイクロコンピュータ
JP6047033B2 (ja) Ｌｓｉおよび情報処理システム
JPH07281782A (ja) クロック制御回路
US7007181B2 (en) Microcontroller
JP2003044303A (ja) コンピュータ装置
JP2002304310A (ja) 半導体集積回路
US20200409447A1 (en) Information processing device, image forming apparatus, and method for controlling power saving
US6370651B1 (en) Synchronizing user commands to a microcontroller in a memory device
JP4965161B2 (ja) メモリーカードコントローラ
JP4389308B2 (ja) メモリの制御装置および制御方法
JP6769490B2 (ja) 集積回路装置
JP2002341976A (ja) 多電源半導体装置及び該装置の電源制御方法
JP2003296296A (ja) マイクロコントローラ
KR101236393B1 (ko) 전자장치 및 그 제어방법
JP2004086556A (ja) マイクロコントローラ
JP2007018288A (ja) 演算処理装置及びその省電力モード切り換え方法
JPH0876876A (ja) マイクロプロセッサのクロック供給制御回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080303

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110315

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110411

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4724461

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350