JP2020107681A - 配線基板、半導体装置、及び配線基板の製造方法 - Google Patents

配線基板、半導体装置、及び配線基板の製造方法 Download PDF

Info

Publication number
JP2020107681A
JP2020107681A JP2018243631A JP2018243631A JP2020107681A JP 2020107681 A JP2020107681 A JP 2020107681A JP 2018243631 A JP2018243631 A JP 2018243631A JP 2018243631 A JP2018243631 A JP 2018243631A JP 2020107681 A JP2020107681 A JP 2020107681A
Authority
JP
Japan
Prior art keywords
substrate
adhesive layer
wiring board
fillet
upper substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018243631A
Other languages
English (en)
Other versions
JP7236269B2 (ja
Inventor
翔太 三木
Shota Miki
翔太 三木
直生 小林
Tadao Kobayashi
直生 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2018243631A priority Critical patent/JP7236269B2/ja
Priority to US16/712,347 priority patent/US11233001B2/en
Publication of JP2020107681A publication Critical patent/JP2020107681A/ja
Application granted granted Critical
Publication of JP7236269B2 publication Critical patent/JP7236269B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】フィレットの周囲に部品の実装領域を十分に確保する。【解決手段】配線基板は、第１の基板と、第１の基板よりも外形が小さく、第１の基板上に搭載された第２の基板と、第１の基板と第２の基板とを接着するとともに、第２の基板の側面と接するフィレットを有する接着層と、を有し、フィレットは、第２の基板の上面と同じ高さから第２の基板の上面よりも高い位置まで隆起する隆起部を有する。【選択図】図１

Description

本発明は、配線基板、半導体装置、及び配線基板の製造方法に関する。
従来、ビルドアップ基板等の下側基板上にインタポーザとなる上側基板を搭載した配線基板がある。このような配線基板では、下側基板と上側基板とが接着されるのが一般的である。すなわち、例えば熱硬化性樹脂を用いて形成された接着層によって、下側基板と上側基板とが接着される。
特開２００４−７９６５８号公報
ところで、接着層によって下側基板と上側基板とが接着される場合、接着層が形成された上側基板が、接着層を介して下側基板上に配置され、ボンディングツールで上側基板が下側基板に向かって押し付けられる。このとき、上側基板と下側基板との間に配置された接着層の外縁部分が接着層の厚さ方向と直交する方向（つまり、水平方向）に延伸し、延伸した外縁部分が上側基板の側面よりも外側に張り出して、上側基板の側面に接触するフィレットと呼ばれる領域が形成される。
接着層に形成されるフィレットは、下側基板の上面に沿って、水平方向に拡大するため、下側基板の上面におけるスペースがフィレットによって削減されてしまう。結果として、フィレットの周囲に部品の実装領域を確保することが困難となる。
開示の技術は、上記に鑑みてなされたものであって、フィレットの周囲に部品の実装領域を十分に確保することができる配線基板、半導体装置、及び配線基板の製造方法を提供することを目的とする。
本願の開示する配線基板は、一つの態様において、第１の基板と、前記第１の基板よりも外形が小さく、前記第１の基板上に搭載された第２の基板と、前記第１の基板と前記第２の基板とを接着するとともに、前記第２の基板の側面と接するフィレットを有する接着層と、を有し、前記フィレットは、前記第２の基板の上面と同じ高さから前記第２の基板の上面よりも高い位置まで隆起する隆起部を有する。
本願の開示する配線基板の一つの態様によれば、フィレットの周囲に部品の実装領域を十分に確保することができる、という効果を奏する。
図１は、実施例に係る配線基板の構成の一例を示す概略断面図である。 図２は、実施例に係る配線基板を用いて作製された半導体装置の構成の一例を示す概略断面図である。 図３Ａは、実施例に係る配線基板の製造方法の流れの一例を示す説明図である。 図３Ｂは、実施例に係る配線基板の製造方法の流れの一例を示す説明図である。 図３Ｃは、実施例に係る配線基板の製造方法の流れの一例を示す説明図である。 図３Ｄは、実施例に係る配線基板の製造方法の流れの一例を示す説明図である。 図３Ｅは、実施例に係る配線基板の製造方法の流れの一例を示す説明図である。 図３Ｆは、実施例に係る配線基板の製造方法の流れの一例を示す説明図である。 図３Ｇは、実施例に係る配線基板の製造方法の流れの一例を示す説明図である。 図３Ｈは、実施例に係る配線基板の製造方法の流れの一例を示す説明図である。 図３Ｉは、実施例に係る配線基板の製造方法の流れの一例を示す説明図である。 図４Ａは、実施例に係る半導体装置の製造方法の流れの一例を示す説明図である。 図４Ｂは、実施例に係る半導体装置の製造方法の流れの一例を示す説明図である。 図４Ｃは、実施例に係る半導体装置の製造方法の流れの一例を示す説明図である。
以下に、本願の開示する配線基板、半導体装置、及び配線基板の製造方法の実施例を図面に基づいて詳細に説明する。なお、この実施例により開示技術が限定されるものではない。
［実施例］
［配線基板の構成］
図１は、実施例に係る配線基板１の構成の一例を示す概略断面図である。以下では、図１の上側の面を「上面」と呼び、図１の下側の面を「下面」と呼ぶ。図１に示すように、配線基板１は、下側基板１０と、上側基板２０とを有する。下側基板１０と上側基板２０とは、接着層３０によって接着されている。
下側基板１０は、例えば、多層構造のビルドアップ基板等である。下側基板１０の上面には、複数の電極１１が形成されており、下側基板１０の下面には、複数の電極１２が形成されている。以下、複数の電極１１を区別しない場合にこれらをまとめて「電極１１」と適宜表記する。同様に、複数の電極１２を区別しない場合にこれらをまとめて「電極１２」と適宜表記する。下側基板１０の内部には、電極１１と電極１２とを電気的に接続する配線層が形成されている。また、下側基板１０の上面及び下面には、ソルダーレジストが電極１１や電極１２を避けるように選択的に形成されている。下側基板１０は、第１の基板の一例である。
上側基板２０は、例えば、下側基板１０と半導体チップとの接続を中継するインタポーザ基板であり、下側基板１０よりも外径が小さく、下側基板１０上に搭載されている。上側基板２０の上面には、複数のチップ用電極２１が形成されており、上側基板２０の下面には、複数の電極２２が形成されている。以下、複数のチップ用電極２１を区別しない場合にこれらをまとめて「チップ用電極２１」と適宜表記する。同様に、複数の電極２２を区別しない場合にこれらをまとめて「電極２２」と適宜表記する。上側基板２０の内部には、チップ用電極２１と電極２２とを電気的に接続する配線層が形成されている。電極２２は、半田ボールや半田バンプ等の半田２３によって、下側基板１０の上面の電極１１に接合されている。これにより、上側基板２０は、下側基板１０に電気的に接続されている。上側基板２０は、第２の基板の一例である。
接着層３０は、例えば非導電性フィルム等の熱硬化性樹脂を用いて形成されている。接着層３０は、下側基板１０と上側基板２０との間の応力緩和の機能を果たすとともに、下側基板１０と上側基板２０とを接着する。接着層３０の外縁部分は、上側基板２０の側面よりも外側に張り出して、上側基板２０の側面と接触するフィレットを形成している。以下では、接着層３０の外縁部分を適宜「フィレット」と呼ぶ。
また、接着層３０のフィレットは、上側基板２０の上面と同じ高さから上側基板２０の上面よりも高い位置まで隆起する隆起部３１を有する。隆起部３１は、上側基板２０の外周に沿って枠状に形成されており、且つ上側基板２０の上面とともに有底状の空間を形成している。隆起部３１は、上側基板２０の上面と上側基板２０の上面に搭載される半導体チップとの間隙に充填されるアンダーフィル樹脂の流れを堰き止める高さを有する。すなわち、隆起部３１は、上側基板２０の上面において、アンダーフィル樹脂を貯留する有底状の空間を形成している。
ところで、接着層３０によって下側基板１０と上側基板２０とが接着される場合、接着層３０が形成された上側基板２０が、接着層３０を介して下側基板１０上に配置され、ボンディングツールで上側基板２０が下側基板１０に向かって押し付けられる。このとき、下側基板１０と上側基板２０との間に配置された接着層３０が接着層３０の厚さ方向と直交する方向（つまり、水平方向）に延伸し、延伸した外縁部分が上側基板２０の側面よりも外側に張り出して、フィレットが形成される。
接着層３０に形成されるフィレットは、下側基板１０の上面に沿って、水平方向に拡大するため、下側基板１０の上面におけるスペースがフィレットによって削減されてしまう。結果として、フィレットの周囲に部品の実装領域を確保することが困難となる。
そこで、本実施例の配線基板１では、図１に示したように、接着層３０の、上側基板２０の側面よりも外側に張り出したフィレットに、上側基板２０の上面よりも高い位置まで隆起する隆起部３１を形成している。これにより、フィレットが接着層３０の厚さ方向に拡大するので、フィレットの水平方向のサイズを低減することができる。このため、下側基板１０の上面においてフィレットによって占有されるスペースが抑制される。結果として、フィレットの周囲に部品の実装領域を十分に確保することができる。
また、本実施例の配線基板１では、隆起部３１は、上側基板２０の外周に沿って枠状に形成されており、且つ上側基板２０の上面とともに有底状の空間を形成している。これにより、有底状の空間に充填されるアンダーフィル樹脂が隆起部３１によって堰き止められるので、アンダーフィル樹脂が下側基板１０に向かって漏れ出すことが阻止される。したがって、下側基板１０の上面のうち、上側基板２０及び接着層３０を囲む範囲に存在する、部品の実装領域がアンダーフィル樹脂によって無効化される事態が回避される。
［半導体装置の構成］
次に、図２を参照して、実施例に係る配線基板１を用いて作製された半導体装置２について説明する。図２は、実施例に係る配線基板１を用いて作製された半導体装置２の構成の一例を示す概略断面図である。図２に示すように、半導体装置２は、下側基板１０と、上側基板２０と、下側基板１０と上側基板２０とを接着する接着層３０とを有する。また、半導体装置２は、半導体チップ４０と、アンダーフィル樹脂５０と、チップ部品６１と、補強部材６２とを有する。下側基板１０、上側基板２０及び接着層３０は、それぞれ、図１に示した下側基板１０、上側基板２０及び接着層３０に相当する。
半導体チップ４０は、例えば、ＬＳＩ（Large Scale Integration）等の集積回路である。半導体チップ４０は、上側基板２０の上面において、例えばフリップチップ実装によりチップ用電極２１に搭載されている。すなわち、半導体チップ４０は、半田バンプを介して、上側基板２０のチップ用電極２１に接続されている。半導体チップ４０は、半導体部品の一例である。
アンダーフィル樹脂５０は、接着層３０のフィレットの隆起部３１及び上側基板２０の上面によって形成される有底状の空間内に配置され、上側基板２０と半導体チップ４０とを接着する。
チップ部品６１は、例えば抵抗やキャパシタ等であり、下側基板１０の上面のうち、上側基板２０及び接着層３０を囲む領域に実装されている。補強部材６２は、半導体装置２を補強するための部材であり、下側基板１０の上面のうち、上側基板２０及び接着層３０を囲む領域に実装されている。補強部材６２により半導体装置２は例えば反りが抑制される。
［配線基板の製造方法］
次に、図３Ａ〜図３Ｉを参照して、実施例に係る配線基板１の製造方法について説明する。図３Ａ〜図３Ｉは、実施例に係る配線基板１の製造方法の流れの一例を示す説明図である。
まず、図３Ａに示すように、上面にチップ用電極２１が形成され、下面に電極２２が形成された上側基板２０を作製する。上側基板２０は、例えば、ビルドアップ法を用いて作製される。次に、図３Ｂに示すように、上側基板２０の下面の電極２２に半田２３を形成する。
次に、図３Ｃに示すように、上側基板２０の下面に接着層３０を形成する。例えば、接着層３０が非導電性フィルム等の熱硬化性樹脂である場合、上側基板２０の下面に接着層３０が貼り付けられる。
次に、図３Ｄに示すように、上側基板２０をブレード７０により切断することで、上側基板２０を個片化する。これにより、接着層３０が形成された上側基板２０が作製される。
次に、図３Ｅに示すように、接着層３０が形成された上側基板２０を、接着層３０を介して下側基板１０上に配置する。このとき、上側基板２０の下面の電極２２に形成された半田２３と、下側基板１０の上面の電極１１とが対向するように位置合わせが行われる。
次に、図３Ｆに示すように、離型シート８１を介してボンディングツール８０を上側基板２０に当接させる。このとき、ボンディングツール８０は、半田２３の融点よりも低い温度に維持される。また、ボンディングツール８０は、上側基板２０の上面に対する当接面のサイズと上側基板２０の上面のサイズとが略同一となる形状を有している。また、離型シート８１の、ボンディングツール８０の当接面に接触しない部分が、上側基板２０の上面と同一平面に対して斜め上向きに折り曲げられる。これにより、上側基板２０の側面よりも外側において、離型シート８１と下側基板１０の上面との間隙が接着層３０の厚さ方向に拡大される。
次に、図３Ｇに示すように、ボンディングツール８０で上側基板２０を下側基板１０に向かって押し付ける。すなわち、接着層３０がフィレットを形成し、且つフィレットに上側基板２０の上面と同じ高さから上側基板２０の上面よりも高い位置まで隆起する隆起部３１が形成されるまで、ボンディングツール８０で上側基板２０を下側基板１０に向かって押し付ける。隆起部３１は、接着層３０の、上側基板２０の側面よりも外側に張り出したフィレットが、離型シート８１と下側基板１０の上面との間隙を通過して接着層３０の厚さ方向に拡大することで、形成される。ここで、フィレットが接着層３０の厚さ方向に拡大するので、フィレットの水平方向への拡大が抑制される。このため、下側基板１０の上面においてフィレットによって占有されるスペースが抑制される。結果として、フィレットの周囲に部品の実装領域が十分に確保される。さらに、隆起部３１が上側基板２０の上面と上側基板２０の上面に搭載される半導体チップ４０との間隙に充填されるアンダーフィル樹脂５０（図２参照）の流れを堰き止める高さとなるまで、ボンディングツール８０で上側基板２０を押し付ける。これにより、上側基板２０の上面において、アンダーフィル樹脂５０を貯留する有底状の空間が隆起部３１によって形成される。
次に、図３Ｈに示すように、ボンディングツール８０を加熱することで、接着層３０を硬化させつつ上側基板２０の電極２２と下側基板１０の電極１１とを半田付けする。このとき、ボンディングツール８０は、上側基板２０の下面の電極２２に形成された半田２３の融点以上の温度まで加熱される。これにより、下側基板１０と上側基板２０とが接着層３０によって接着されるとともに、半田２３が溶融し、上側基板２０の電極２２と下側基板１０の電極１１とが半田２３によって接合される。
次に、図３Ｉに示すように、ボンディングツール８０及び離型シート８１を上側基板２０から離反させる。これにより、配線基板１が完成する。
なお、上述の説明では、図３Ｇの工程の後に、図３Ｈの工程が行われたが、これら２つの工程は同時に行われてもよい。すなわち、上側基板２０を下側基板１０に向かって押し付ける工程と、接着層３０を硬化させつつ上側基板２０の電極２２と下側基板１０の電極１１とを半田付けする工程とは、同時に行われてもよい。
［半導体装置の製造方法］
次に、図４Ａ〜図４Ｃを参照して、実施例に係る半導体装置２の製造方法について説明する。図４Ａ〜図４Ｃは、実施例に係る半導体装置２の製造方法の流れの一例を示す説明図である。
まず、図３Ａ〜図３Ｉの工程により配線基板１を作製する。次に、図４Ａに示すように、上側基板２０のチップ用電極２１にフリップチップ実装により半導体チップ４０を搭載する。すなわち、半田バンプを介して、上側基板２０のチップ用電極２１に半導体チップ４０を接続する。
次に、図４Ｂに示すように、上側基板２０の上面と半導体チップ４０との間隙にアンダーフィル樹脂５０を充填する。ここで、上側基板２０の上面において、アンダーフィル樹脂５０を貯留する有底状の空間が接着層３０の隆起部３１によって形成されているため、アンダーフィル樹脂５０が下側基板１０に向かって漏れ出すことが阻止される。したがって、下側基板１０の上面のうち、上側基板２０及び接着層３０を囲む範囲に存在する、部品の実装領域がアンダーフィル樹脂５０によって無効化される事態が回避される。
次に、図４Ｃに示すように、下側基板１０の上面のうち、上側基板２０及び接着層３０を囲む実装領域に、チップ部品６１及び補強部材６２等の部品を実装する。これにより、半導体装置２が完成する。
以上のように、実施例に係る配線基板１は、下側基板１０と、下側基板１０上に搭載された上側基板２０と、下側基板１０と上側基板２０とを接着するとともに、上側基板２０の側面と接するフィレットを有する接着層３０とを有する。接着層３０のフィレットは、上側基板２０の上面と同じ高さから上側基板２０の上面よりも高い位置まで隆起する隆起部３１を有する。これにより、フィレットが接着層３０の厚さ方向に拡大するので、フィレットの水平方向のサイズを低減することができる。このため、下側基板１０の上面においてフィレットによって占有されるスペースが抑制される。結果として、フィレットの周囲に部品（例えば、チップ部品６１及び補強部材６２）の実装領域を十分に確保することができる。
また、実施例に係る配線基板１において、隆起部３１は、上側基板２０の外周に沿って枠状に形成されており、且つ上側基板２０の上面とともに有底状の空間を形成している。これにより、有底状の空間に充填されるアンダーフィル樹脂５０が隆起部３１によって堰き止められるので、アンダーフィル樹脂５０が下側基板１０に向かって漏れ出すことが阻止される。したがって、下側基板１０の上面のうち、上側基板２０及び接着層３０を囲む範囲に存在する、部品の実装領域がアンダーフィル樹脂５０によって無効化される事態が回避される。
１ 配線基板
２ 半導体装置
１０ 下側基板
１１ 電極
２０ 上側基板
２２ 電極
３０ 接着層
３１ 隆起部
４０ 半導体チップ
８０ ボンディングツール

Claims (4)

  1. 第１の基板と、
    前記第１の基板よりも外形が小さく、前記第１の基板上に搭載された第２の基板と、
    前記第１の基板と前記第２の基板とを接着するとともに、前記第２の基板の側面と接するフィレットを有する接着層と、
    を有し、
    前記フィレットは、前記第２の基板の上面と同じ高さから前記第２の基板の上面よりも高い位置まで隆起する隆起部を有することを特徴とする配線基板。
  2. 前記隆起部は、前記第２の基板の外周に沿って枠状に形成され、且つ前記第２の基板の上面とともに有底状の空間を形成すること、を特徴とする請求項１に記載の配線基板。
  3. 請求項２に記載の配線基板と、
    前記第２の基板の上面に搭載された電子部品と、
    前記有底状の空間内に配置されたアンダーフィル樹脂と、
    を有する半導体装置。
  4. 第１の基板と第２の基板とを接着する接着層が形成された前記第２の基板を、前記接着層を介して前記第１の基板上に配置する工程と、
    前記接着層が前記第２の基板の側面と接触するフィレットを形成し、且つ前記フィレットに前記第２の基板の上面と同じ高さから前記第２の基板の上面よりも高い位置まで隆起する隆起部が形成されるまで、ボンディングツールで前記第２の基板を前記第１の基板に向かって押し付ける工程と、
    前記ボンディングツールを加熱することで、前記接着層を硬化させつつ前記第２の基板の電極と前記第１の基板の電極とを半田付けする工程と、
    を含むことを特徴とする配線基板の製造方法。
JP2018243631A 2018-12-26 2018-12-26 配線基板、半導体装置、及び配線基板の製造方法 Active JP7236269B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018243631A JP7236269B2 (ja) 2018-12-26 2018-12-26 配線基板、半導体装置、及び配線基板の製造方法
US16/712,347 US11233001B2 (en) 2018-12-26 2019-12-12 Adhesive layer bonding a plurality of substrates having a fillet raised portion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018243631A JP7236269B2 (ja) 2018-12-26 2018-12-26 配線基板、半導体装置、及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2020107681A true JP2020107681A (ja) 2020-07-09
JP7236269B2 JP7236269B2 (ja) 2023-03-09

Family

ID=71124172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018243631A Active JP7236269B2 (ja) 2018-12-26 2018-12-26 配線基板、半導体装置、及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US11233001B2 (ja)
JP (1) JP7236269B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022202547A1 (ja) 2021-03-22 2022-09-29 パナソニックＩｐマネジメント株式会社 配線体、実装基板、配線体の製造方法、及び、実装基板の製造方法
WO2022202553A1 (ja) 2021-03-22 2022-09-29 パナソニックＩｐマネジメント株式会社 配線体、実装基板、配線付き配線転写版、配線体用中間材、及び、配線体の製造方法
WO2022202548A1 (ja) 2021-03-22 2022-09-29 パナソニックＩｐマネジメント株式会社 配線体、実装基板、配線付き配線転写版、配線体用中間材、配線体の製造方法、及び、実装基板の製造方法
WO2022202552A1 (ja) 2021-03-22 2022-09-29 パナソニックＩｐマネジメント株式会社 配線転写版、配線付き配線転写版、配線体用中間材、及び、配線体の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11728278B2 (en) * 2019-03-25 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Board substrates, three-dimensional integrated circuit structures and methods of forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160707A (ja) * 2011-01-28 2012-08-23 Samsung Electronics Co Ltd 積層半導体チップ、半導体装置およびこれらの製造方法
JP2012175099A (ja) * 2011-02-17 2012-09-10 Samsung Electronics Co Ltd スルー基板ビアを有するインターポーザを含む半導体パッケージ及びその製造方法
JP2015133367A (ja) * 2014-01-10 2015-07-23 富士通株式会社 電子装置の製造方法及び電子装置
JP2017022300A (ja) * 2015-07-14 2017-01-26 新光電気工業株式会社 電子部品装置及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3892774B2 (ja) 2002-08-13 2007-03-14 富士通株式会社 半導体装置の製造方法
TWI309079B (en) * 2006-04-21 2009-04-21 Advanced Semiconductor Eng Stackable semiconductor package
TWI339436B (en) * 2006-05-30 2011-03-21 Advanced Semiconductor Eng Stackable semiconductor package
TWI298198B (en) * 2006-05-30 2008-06-21 Advanced Semiconductor Eng Stackable semiconductor package
US8198735B2 (en) * 2006-12-31 2012-06-12 Stats Chippac Ltd. Integrated circuit package with molded cavity
TW200917431A (en) * 2007-10-05 2009-04-16 Advanced Semiconductor Eng Stacked-type chip package structure and method of fabricating the same
US7741567B2 (en) * 2008-05-19 2010-06-22 Texas Instruments Incorporated Integrated circuit package having integrated faraday shield
US20100244223A1 (en) * 2009-03-25 2010-09-30 Cho Namju Integrated circuit packaging system with an integral-interposer-structure and method of manufacture thereof
KR101685501B1 (ko) * 2010-03-31 2016-12-12 삼성전자 주식회사 패키지 온 패키지
KR101678539B1 (ko) * 2010-07-21 2016-11-23 삼성전자 주식회사 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
US9530753B2 (en) * 2011-09-23 2016-12-27 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with chip stacking and method of manufacture thereof
KR102178826B1 (ko) * 2013-04-05 2020-11-13 삼성전자 주식회사 히트 스프레더를 갖는 반도체 패키지 및 그 형성 방법
JP6128993B2 (ja) * 2013-06-28 2017-05-17 キヤノン株式会社 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法
KR102283322B1 (ko) * 2014-11-14 2021-08-02 삼성전자주식회사 반도체 패키지 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160707A (ja) * 2011-01-28 2012-08-23 Samsung Electronics Co Ltd 積層半導体チップ、半導体装置およびこれらの製造方法
JP2012175099A (ja) * 2011-02-17 2012-09-10 Samsung Electronics Co Ltd スルー基板ビアを有するインターポーザを含む半導体パッケージ及びその製造方法
JP2015133367A (ja) * 2014-01-10 2015-07-23 富士通株式会社 電子装置の製造方法及び電子装置
JP2017022300A (ja) * 2015-07-14 2017-01-26 新光電気工業株式会社 電子部品装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022202547A1 (ja) 2021-03-22 2022-09-29 パナソニックＩｐマネジメント株式会社 配線体、実装基板、配線体の製造方法、及び、実装基板の製造方法
WO2022202553A1 (ja) 2021-03-22 2022-09-29 パナソニックＩｐマネジメント株式会社 配線体、実装基板、配線付き配線転写版、配線体用中間材、及び、配線体の製造方法
WO2022202548A1 (ja) 2021-03-22 2022-09-29 パナソニックＩｐマネジメント株式会社 配線体、実装基板、配線付き配線転写版、配線体用中間材、配線体の製造方法、及び、実装基板の製造方法
WO2022202552A1 (ja) 2021-03-22 2022-09-29 パナソニックＩｐマネジメント株式会社 配線転写版、配線付き配線転写版、配線体用中間材、及び、配線体の製造方法

Also Published As

Publication number Publication date
US11233001B2 (en) 2022-01-25
JP7236269B2 (ja) 2023-03-09
US20200211946A1 (en) 2020-07-02

Similar Documents

Publication Publication Date Title
JP7236269B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP5066529B2 (ja) 半導体素子の実装構造体及び半導体素子の実装方法
JP2008135521A (ja) 半導体装置およびその製造方法
JP4864810B2 (ja) チップ内蔵基板の製造方法
JP2012049219A (ja) 電子装置
JP5881829B2 (ja) クワッドフラットノーリードパッケージ体をパッケージングする方法、及びパッケージ体
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
WO2018126545A1 (zh) 一种高可靠性电子封装结构、电路板及设备
JP2016082156A (ja) 電子モジュール、電子モジュールの製造方法
JP6601055B2 (ja) プリント配線板、電子機器及び実装方法
JP2008258318A (ja) 半導体チップ及びその実装方法、半導体装置
US10660216B1 (en) Method of manufacturing electronic board and mounting sheet
JP2013004648A (ja) 半導体パッケージの製造方法
JP2009266972A (ja) 積層型半導体モジュール及びその製造方法
JP2007220740A (ja) 半導体装置及びその製造方法
JP5230580B2 (ja) 半導体装置およびその実装方法
JP2012204717A (ja) 電子機器、及び電子部品のリワーク方法
JP4828997B2 (ja) 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法
JP2011119505A (ja) 半導体装置の実装方法
JP2010021392A (ja) 半導体装置及びその製造方法
JP6019983B2 (ja) 半導体パッケージの検査方法並びにそれを用いた実装方法および実装構造
JP2008091650A (ja) フリップチップ実装方法、および半導体パッケージ
KR101376765B1 (ko) 인터포저가 필요없는 몰딩 패키지 제조 방법
JP2000200852A (ja) 半導体装置及びその製造方法ならびにその実装方法
KR101178840B1 (ko) 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 이를 이용한 반도체 패키지의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230227

R150 Certificate of patent or registration of utility model

Ref document number: 7236269

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150