JP2020052269A - 光チップ、光集積回路及び光モジュール - Google Patents
光チップ、光集積回路及び光モジュール Download PDFInfo
- Publication number
- JP2020052269A JP2020052269A JP2018182300A JP2018182300A JP2020052269A JP 2020052269 A JP2020052269 A JP 2020052269A JP 2018182300 A JP2018182300 A JP 2018182300A JP 2018182300 A JP2018182300 A JP 2018182300A JP 2020052269 A JP2020052269 A JP 2020052269A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- input
- chip
- optical chip
- output port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】特性劣化が抑制された光機能素子が形成された光チップ、及びこれを集積することで、良好な歩留まりで製造可能な光集積回路並びに光モジュールを提供する。【解決手段】光チップ100は、光導波路で構成される光機能素子40が形成された光チップとして構成されている。そして、光チップは、平面視において、互いに平行な第1辺101及び第2辺102、並びに第1辺及び第2辺に直交する第3辺103及び第4辺104を有する矩形状である。第1辺及び第2辺の幅は、予め定められた固有の寸法で設計されている。第1辺側の第1端部、及び第2辺側の第2端部の一方又は双方には、1つ又は複数の入出力ポート50が形成されている。入出力ポートは、第1辺又は第2辺の幅に対して、当該入出力ポートの個数に応じて予め定められた固有の位置に形成されている。【選択図】図1
Description
この発明は、光機能素子が形成された光チップ、これを集積した光集積回路、及び光モジュールに関する。
近年、小型化や量産性に有利な光デバイスの開発に当たり、Si(シリコン)を導波路の材料として用いるSi導波路が注目を集めている。
Si導波路では、実質的に光の伝送路となる光導波路コアを、Siを材料として形成する。そして、Siよりも屈折率の低い例えばシリカ等を材料としたクラッドで、光導波路コアの周囲を覆う。このような構成により、光導波路コアとクラッドとの屈折率差が極めて大きくなるため、光導波路コア内に光を強く閉じ込めることができる。この結果、曲げ半径を例えば5μm程度まで小さくした、小型の曲線導波路を実現することができる。そのため、電子回路と同程度の大きさの光回路を作成することが可能であり、光デバイス全体の小型化に有利である。
また、Si導波路では、CMOS(Complementary Metal Oxide Semiconductor)等の半導体装置の製造過程を流用することが可能である。そのため、基板上に電子回路と光回路とを一括形成する光電融合(シリコンフォトニクス)の実現が期待されている。
シリコンフォトニクスでは、SOI(Silicon On Insulator)基板のSOI層を利用することにより、Si導波路を光の伝送路とした様々な光機能素子が構成される。このようなシリコンフォトニクスにおいて、光合分波素子等のパッシブ型の光機能素子(パッシブ素子)と、光変調器や受光器等のアクティブ型の光機能素子(アクティブ素子)とを集積した、光集積回路を製造する試みが行われている(例えば非特許文献1及び2参照)。
NTT技術ジャーナル 2009.12 "シリコンフォトニクスの研究開発動向"
C.R.Doerr, Frontiers in Physics, vol.3 August(2015) "Silicon photonic integration in telecommunications"
上述した各光機能素子は、それぞれ固有の断面構造(寸法や形状等)を持つ。このためSOI層のパターニングやクラッド形成等の共通するプロセス以外は、それぞれ固有のプロセスにより形成する必要がある。従って、集積する光機能素子の種類が増えると、光集積回路全体としての製造プロセスが長大になる。また、例えば積層や熱処理等の、ある種類の光機能素子に対しては必要であっても、他の光機能素子によっては不要なプロセスを行う必要が生じる。この結果、各光機能素子を個別に製造する場合と比べて、それぞれの特性が劣化する。
また、光集積回路の歩留まりは、集積する各光機能素子の歩留まりの乗算で決まる。そして、Si導波路を利用する光機能素子では、原理的にわずかな加工誤差や屈折率変化が光学特性に大きな影響を与える。このため、多種の光機能素子を集積する場合、各光機能素子の特性劣化が、光集積回路の歩留まりを大きく悪化させる。
そこで、この発明の目的は、特性劣化が抑制された光機能素子が形成された光チップ、これを集積することで、良好な歩留まりで製造可能な光集積回路、及び上述の光チップを用いた光モジュールを提供することにある。
上述した課題を解決するために、この発明による光チップは、光導波路で構成される光機能素子が形成された光チップとして構成されている。そして、光チップは、平面視において、互いに平行な第1辺及び第2辺、並びに第1辺及び第2辺に直交する第3辺及び第4辺を有する矩形状である。第1辺及び第2辺の幅は、予め定められた固有の寸法で設計されている。第1辺側の第1端部、及び第2辺側の第2端部の一方又は双方には、1つ又は複数の入出力ポートが形成されている。入出力ポートは、第1辺又は第2辺の幅に対して、当該入出力ポートの個数に応じて予め定められた固有の位置に形成されている。
また、この発明の光集積回路は、複数の上述した光チップが、隣り合う光チップの第3辺同士及び第4辺同士を位置合わせして、第3辺及び第4辺に沿った方向に沿って接続されて構成される。
また、この発明の光モジュールは、対向する一対の凸部、及び各凸部に挟まれた凸部よりも厚さが小さい凹部を含む台座と、第3辺及び第4辺が凸部と対向するように、台座の凹部に載置されることによって、台座に設置された上述の光チップと、光チップが設置された台座を内部に収容するパッケージとを備えて構成される。この発明の光モジュールでは、光チップの第3辺及び第4辺に沿った方向は、パッケージの延在方向と一致しており、パッケージの、延在方向における両端には、連結機構が形成されている。
この発明の光チップでは、各種の光機能素子を、それぞれ個別のプロセスで製造することができる。従って、各種の光機能素子を共通の製造プロセスにおいて一括形成する場合と比べて、光機能素子の特性劣化を抑制することができる。また、光集積回路の製造に用いる前に、光チップの光機能素子の特性を評価することができる。
また、この発明の光チップでは、光機能素子の特性劣化が抑制されるため、この発明の光チップが複数接続されて構成された、この発明の光集積回路は、歩留まりが向上する。
また、この発明の光モジュールは、パッケージの両端の連結機構を用いることによって、複数連結することができる。そして、複数の光モジュールを連結することによって、パッケージに収容された光チップが長さ方向に沿って接続された光集積回路を得ることができる。このため、この発明の光モジュールを用いることによって、容易に光集積回路を製造することができる。
以下、図を参照して、この発明の実施の形態について説明するが、各構成要素の形状、大きさ及び配置関係については、この発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、各構成要素の材質及び数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されるものではなく、この発明の構成の範囲を逸脱せずにこの発明の効果を達成できる多くの変更又は変形を行うことができる。
(光チップ)
図1を参照して、この発明の光チップについて説明する。図1(A)は、光チップを示す概略平面図である。なお、図1(A)では、後述するクラッドを省略して示してある。図1(B)は、図1(A)に示す構造体をI−I線で切り取った概略端面図である。なお、図1(B)では、ハッチングを省略してある。
図1を参照して、この発明の光チップについて説明する。図1(A)は、光チップを示す概略平面図である。なお、図1(A)では、後述するクラッドを省略して示してある。図1(B)は、図1(A)に示す構造体をI−I線で切り取った概略端面図である。なお、図1(B)では、ハッチングを省略してある。
光チップ100は、平面視において、互いに平行な第1辺101及び第2辺102、並びにこれら第1辺101及び第2辺102に直交する第3辺103及び第4辺104を有する矩形状である。
なお、以下の説明では、第1辺101及び第2辺102に沿った方向を幅方向とする。また、第3辺103及び第4辺104に沿った方向(すなわち幅方向に直交する方向)を長さ方向とする。さらに、後述する支持基板10の厚さに沿った方向を厚さ方向とする。また、長さ方向及び厚さ方向に直交する方向を幅方向とする。
光チップ100は、光集積回路を製造する際に、光機能素子が作り込まれた部品として、複数組み合わせて使用される。この場合には、長さ方向に沿って、複数の光チップ100が接続される。
光チップ100は、支持基板10とクラッド20と光導波路コア30とを備えて構成されている。
支持基板10は、例えば単結晶Siを材料とした平板状体で構成されている。
クラッド20は、支持基板10上に設けられている。クラッド20は、支持基板10の上面を被覆し、かつ、光導波路コア30を包含して形成されている。クラッド20は、例えば酸化シリコン(SiO2)を材料として形成されている。
光導波路コア30は、クラッド20よりも高い屈折率を有する例えばSiを材料として形成されている。この結果、光導波路コア30は、光の伝送路として機能し、光導波路コア30に入力された光が光導波路コア30の平面形状に応じた伝播方向に伝播する。
光チップ100では、光導波路コア30を伝送路として利用することによって、光導波路で構成される光機能素子40が形成されている。
光機能素子40は、光合分波素子等のパッシブ素子や光変調器等のアクティブ素子のいずれかである。なお、ここでは、パッシブ素子は、光機能素子40の動作において、電極を介した電圧の印加が不要な素子を意味する。一方、アクティブ素子は、光機能素子40の動作において、電極を介した電圧の印加が必要な素子を意味する。なお、以下の説明において、後述する入出力ポート50として用いられる素子(例えばスポットサイズ変換器等)は、光機能素子40に含まないものとする。図1では、光機能素子40として、パッシブ素子である1×2型の光合分波素子が形成された構成例を示している。
第1辺101側の端部(第1端部)及び第2辺102側の端部(第2端部)の一方又は双方には、1つ又は複数の入出力ポート50が形成されている。第1端部及び第2端部の一方に入出力ポート50を形成するか、又は双方に形成するかは、光機能素子40の種類に応じて設定される。また、入出力ポート50の個数も、光機能素子40の種類に応じて設定される。図1に示す構成例では、光機能素子40が1×2型の光合分波素子であるため、第1辺101側の第1端部に1つの入出力ポート50(50−1)が、及び第2辺102側の第2端部に2つの入出力ポート50(50−2及び50−3)が、それぞれ形成されている。各入出力ポート50は、上述した光導波路コア30によって構成されており、同じく光導波路コア30によって構成される光機能素子40と接続されている。
入出力ポート50は、光導波路コア30の一部として形成することができる。そして、入出力ポート50は、光チップ100が集積される際に、隣り合う光チップ100間で光を入出力するためのポートとして、又は例えば光ファイバ等の外部光学素子との間で光を入出力するためのポートとして機能する。
光チップ100では、第1辺101及び第2辺102の幅が、予め定められた固有の寸法で設計されている。そして、入出力ポート50は、第1辺101及び第2辺102に対し、入出力ポート50の個数に応じて予め定められた固有の位置に形成される。
一例として、図1に示す入出力ポート50−1のように、1つの端部に1つの入出力ポート50を形成する場合には、例えば幅を2等分する中心位置に入出力ポート50を形成する。また、図1に示す入出力ポート50−2及び50−3のように、1つの端部に2つの入出力ポート50を形成する場合には、例えば第3辺103から幅方向に幅の1/4の距離の位置、及び第4辺104から幅方向に幅の1/4の距離の位置に、それぞれ入出力ポート50を形成する。
ここで、隣り合う光チップ100の入出力ポート50間において光を効率的に結合する構成として、入出力ポート50をスポットサイズ変換器で構成するのが好適である。そこで、この実施の形態では、入出力ポート50としてスポットサイズ変換器を用いる構成例について説明する。
入出力ポート50としてのスポットサイズ変換器の一例について、図2を参照して説明する。図2(A)は、入出力ポート50としてのスポットサイズ変換器を示す概略平面図である。なお、ここでは、第2辺102側の第2端部に形成された入出力ポート50−2を拡大して示してある。また、図2(A)では、クラッドを省略して示してある。図2(B)は、図2(A)に示す構造体をII−II線で切り取った概略端面図である。なお、図2(B)では、ハッチングを省略してある。
スポットサイズ変換器は、第1光導波路コア31及び第2光導波路コア32を含んで構成される。
第1光導波路コア31は、光機能素子40を構成する光導波路コア30の第2辺102側の終端部として、光導波路コア30と共通の材料で一体的に形成されている。第1光導波路コア31は、長さ方向に延在して形成されている。また、第1光導波路コア31は、第2辺102に向かうにつれて、連続的に幅が縮小するテーパ形状で形成されている。第1光導波路コア31の第2辺102側の端は、第2辺102から離間して配置される。
第2光導波路コア32は、第1光導波路コア31(すなわち光導波路コア30)よりも低い屈折率で、かつクラッド20よりも高い屈折率を有する例えばSiOx(xは0<x<2を満たす実数)を材料として形成されている。
第2光導波路コア32は、長さ方向に沿って、かつ第2辺102に向かってこの順に接続された被覆部131、テーパ部132及び入出力部133を含んでいる。
被覆部131は、一定幅の直線導波路として形成されており、第1光導波路コア31を被覆している。テーパ部132は、第2辺102に向かうにつれて、被覆部131の幅から入出力部133の幅まで、連続的に幅が拡大するテーパ形状で形成されている。入出力部133は、一定幅の直線導波路として形成されている。入出力部133の第2辺102側の端(入出力端)133aは、第2辺102と同一の面位置となっている。
スポットサイズ変換器では、第1光導波路コア31は、第2辺102に向かうにつれて幅が小さくなるため、光の閉じ込め効果が小さくなる。このため、第1光導波路コア31を、第2辺102へ向かう方向へ伝播する光は、徐々に第2光導波路コア32に移行する。第2光導波路コア32は、第1光導波路コア31よりも屈折率が低いため、第1光導波路コア31から第2光導波路コア32へ移行する光のモードフィールド径(MFD:Mode Field Diameter)が拡大され、入出力端133aから出力される。
発明者は、3次元FDTD(Finite Differential Time Domain)を用いて、上述したスポットサイズ変換器の設計に関するシミュレーションを行った。
このシミュレーションでは、隣り合う光チップ100間で光の結合を行う場合を想定し、図2に示すスポットサイズ変換器の入出力端133a同士を対向させて、これらスポットサイズ変換器間における光の結合損失を確認した。ここでは、一方のスポットサイズ変換器から他方のスポットサイズ変換器へ移行した光の結合損失をシミュレーションによって求めた。
また、このシミュレーションでは、第1光導波路コア31の材料をSiとした。また、第2光導波路コア32の材料を、屈折率が1.52のSiOxとした。また、クラッド20の材料をSiO2とした。さらに、第1光導波路コア31の厚さを0.2μm、第2光導波路コア32の厚さを1μmとした。そして、第2光導波路コア32の入出力端133aの幅が3μm、5μm又は10μmである場合について、それぞれシミュレーションを行った。また、スポットサイズ変換器において結合する光として、波長1.55μmの光を想定した。
また、このシミュレーションでは、長さ方向のオフセット量及び幅方向のオフセット量をパラメータとした。長さ方向のオフセット量とは、対向する2つのスポットサイズ変換器の入出力端133a間の離間距離である。また、幅方向のオフセット量とは、幅方向に沿った、それぞれの第2光導波路コア32の入出力端133aの中心同士のずれ量である。
シミュレーションの結果を図3に示す。図3(A)は、第2光導波路コア32の入出力端133aの幅を3μmとした場合において、一方のスポットサイズ変換器から他方のスポットサイズ変換器へ移行した光の強度を示す図である。図3(A)では、縦軸に結合損失をdB目盛で、また、横軸に幅方向のオフセット量をμm単位で、それぞれとって示している。図3(A)において、線分301は長さ方向のオフセット量を0μmとした場合の強度を、線分302は長さ方向のオフセット量を1μmとした場合の強度を、線分303は長さ方向のオフセット量を2μmとした場合の強度を、線分304は長さ方向のオフセット量を5μmとした場合の強度を、それぞれ示している。
図3(B)は、第2光導波路コア32の入出力端133aの幅を5μmとした場合において、一方のスポットサイズ変換器から他方のスポットサイズ変換器へ移行した光の強度を示す図である。図3(B)では、縦軸に結合損失をdB目盛で、また、横軸に幅方向のオフセット量をμm単位で、それぞれとって示している。図3(B)において、線分311は長さ方向のオフセット量を0μmとした場合の強度を、線分312は長さ方向のオフセット量を1μmとした場合の強度を、線分313は長さ方向のオフセット量を2μmとした場合の強度を、線分314は長さ方向のオフセット量を5μmとした場合の強度を、それぞれ示している。
図3(C)は、第2光導波路コア32の入出力端133aの幅を10μmとした場合において、一方のスポットサイズ変換器から他方のスポットサイズ変換器へ移行した光の強度を示す図である。図3(C)では、縦軸に結合損失をdB目盛で、また、横軸に幅方向のオフセット量をμm単位で、それぞれとって示している。図3(C)において、線分321は長さ方向のオフセット量を0μmとした場合の強度を、線分322は長さ方向のオフセット量を1μmとした場合の強度を、線分323は長さ方向のオフセット量を2μmとした場合の強度を、線分324は長さ方向のオフセット量を5μmとした場合の強度を、それぞれ示している。
第2光導波路コア32の入出力端133aの幅を3μmと小さく設定した場合には、一方のスポットサイズ変換器から出力された光が空気中で急速に広がる。このため、図3(A)に示すように、幅方向のオフセットの影響を受けやすく、トレランスが小さくなる。第2光導波路コア32の入出力端133aの幅を5μm及び10μmと大きく設定すると、図3(B)及び(C)に示すように、幅方向のオフセットの影響を受けにくく、トレランスが改善される。
なお、このシミュレーションでは、第1光導波路コア31及び第2光導波路コア32間におけるMFDの変換損失を考慮していない。実際には、MFDの変換損失として、各スポットサイズ変換器で0.1〜1dB程度の変換損失が生じると考えられる。
ここで、例えば半導体レーザチップをシリコンフォトニクスチップにフリップチップ実装する場合の精度は、±0.5μm程度である。これと同等の精度で、光チップ100の集積を実現できるとすると、上述したMDFの変換損失を考慮しても、第2光導波路コア32の入出力端133aの幅を例えば10μm程度に設定することにより、図3(C)に示すように、結合損失を十分に抑えることができる。
なお、光チップ100の上面と交わる方向に光を入出力する外部光学素子と、入出力ポート50との間で光を入出力する場合には、入出力ポート50として例えばグレーティングカプラを用いることができる。一方、光チップ100の上面に沿った方向に光を入出力する外部光学素子と、入出力ポート50との間で光を入出力する場合には、入出力ポート50として例えば上述したスポットサイズ変換器を用いることができる。
以上に説明したように、光チップ100では、光機能素子40として、各種の光機能素子のいずれかが形成されている。従って、異なる種類の光機能素子40が形成された光チップ100を、それぞれ個別のプロセスで製造することができる。従って、各種の光機能素子40を共通の製造プロセスにおいて一括形成する場合と比べて、光機能素子40の特性劣化を抑制することができる。また、光集積回路の製造に用いる前に、光チップ100の光機能素子40の特性を評価することができる。
このように、光機能素子40の特性劣化が抑制されるため、光チップ100を複数組み合わせることで、良好な歩留まりで光集積回路を製造することができる。
なお、共通の製造プロセスにおいて形成しても、それぞれ特性劣化が起こらない光機能素子であれば、光チップ100に複数種類の光機能素子40を形成することもできる。
また、上述したように、光集積回路を製造する際には、長さ方向に沿って複数の光チップ100が接続される。そして、各光チップ100では、予め定められた共通の幅で設計されており、かつこの共通の幅に対して、予め定められた固有の位置に入出力ポート50が形成される。このため、光集積回路の製造に際して、同数の入出力ポート50が形成された第1辺101又は第2辺102を対向させ、隣り合う光チップ100の第3辺103同士及び第4辺104同士を位置合わせすることで、入出力ポート50によって、容易に複数の光チップ100間を光学的に接続することができる。
なお、ここでは、第1辺101側の第1端部及び第2辺102側の第2端部の双方に入出力ポート50が形成される構成例について説明した。しかし、光機能素子40が例えば発光素子等の光の出力に特化した光機能素子である場合や、光機能素子40が例えば受光素子等の光の入力に特化した光機能素子である場合等には、第1端部及び第2端部の一方のみに入出力ポート50を形成することもできる。
また、ここでは、第1辺101及び第2辺102の幅が、予め定められた固有の寸法で設計される構成例について説明した。しかし、光チップ100では、第1辺101及び第2辺102の幅を、予め定められた固有の単位幅の整数倍の寸法で設計することもできる。この場合には、入出力ポート50は、第1辺101及び第2辺102に設定された単位幅に対し、入出力ポート50の個数に応じて予め定められた位置に形成される。
このように、光チップ100の幅を予め定められた単位幅の整数倍の寸法とすることによって、光集積回路の製造に際し、1つの光チップ100に対して、複数の光チップ100を接続することができる。例えば、第1辺101及び第2辺102を単位幅の2倍の寸法とした光チップ100に対して、第1辺101及び第2辺102を単位幅の1倍の寸法とした2つの光チップ100をそれぞれ接続することができる。
また、この場合には、隣り合う光チップ100を、単位幅に対して同数の入出力ポート50が形成された第1辺101又は第2辺102を対向させ、単位幅に応じて位置合わせすることで、入出力ポート50によって、容易に複数の光チップ100間を光学的に接続することができる。
(光チップの第1の変形例)
図4を参照して、第1の変形例に係る光チップについて説明する。図4は、第1の変形例に係る光チップを示す概略平面図である。なお、図4では、クラッドを省略して示してある。また、上述した図1に示す構成例の光チップ100と共通する構成要素には、同一の符号を付し、その説明を省略する。
図4を参照して、第1の変形例に係る光チップについて説明する。図4は、第1の変形例に係る光チップを示す概略平面図である。なお、図4では、クラッドを省略して示してある。また、上述した図1に示す構成例の光チップ100と共通する構成要素には、同一の符号を付し、その説明を省略する。
第1の変形例に係る光チップ200では、上述した図1に示す構成例の光チップ100に追加して、調芯用入出力ポート250及び調芯用光導波路コア230を形成する。図4では、図1に示す構成例の光チップ100に、調芯用入出力ポート250及び調芯用光導波路コア230を追加して形成した構成例を示している。ここでは、光チップ200の第1辺及101及び第2辺102の幅は、予め定められた固有の寸法で設計される。
調芯用入出力ポート250は、第1辺101側の第1端部及び第2辺102側の第2端にそれぞれ形成される。第1辺101側の第1端部に形成された調芯用入出力ポート250−1と、第2辺102側の第2端に形成された調芯用入出力ポート250−2とは、互いに対向する位置に形成される。調芯用入出力ポート250−1及び250−2は、例えば入出力ポート50と共通の材料及び設計で形成される。
調芯用入出力ポート250−1及び250−2は、第1辺101及び第2辺102に設定された幅に対し、予め定められた固有の位置に形成される。
調芯用入出力ポート250としては、入出力ポート50と同様に、例えばスポットサイズ変換器を用いることができる。また、調芯用入出力ポート250−1及び250−2の一方をグレーティングカプラとし、かつ他方をスポットサイズ変換器とすることもできる。
調芯用光導波路コア230は、上述した光導波路コア30(図1参照)と共通の例えばSiを材料として形成される。また、調芯用光導波路コア230は、光導波路コア30と同様に、クラッド20に包含されている。この結果、調芯用光導波路コア230は、調芯用入出力ポート250−1及び205−2間を接続する光の伝送路として機能する。そして、調芯用光導波路コア230に入力された光が調芯用光導波路コア230の平面形状に応じた伝播方向に伝播する。
第1の変形例に係る光チップ200では、光集積回路を製造する際に、隣り合う光チップ200において、入出力ポート50間のみならず、調芯用入出力ポート250間も光学的に接続することができる。従って、接続した複数の光チップ200では、これらの調芯用入出力ポート250及び調芯用光導波路コア230が順次に接続される。そして、検査用の光を、これら調芯用入出力ポート250及び調芯用光導波路コア230を伝播させ、その出力光を検出することで、光チップ200を位置合わせすることができる。
(光集積回路)
図5を参照して、この発明の光集積回路について説明する。図5は、光集積回路を示す概略平面図である。なお、図5では、クラッドを省略して示してある。また、光集積回路は、上述した光チップ100又は光チップ200を組み合わせて構成される。ここでは、一例として、光チップ200を組み合わせて光集積回路を構成する場合について説明する。そこで、上述した光チップ200と共通する構成要素には、図4と同一の符号を付し、その説明を省略する。
図5を参照して、この発明の光集積回路について説明する。図5は、光集積回路を示す概略平面図である。なお、図5では、クラッドを省略して示してある。また、光集積回路は、上述した光チップ100又は光チップ200を組み合わせて構成される。ここでは、一例として、光チップ200を組み合わせて光集積回路を構成する場合について説明する。そこで、上述した光チップ200と共通する構成要素には、図4と同一の符号を付し、その説明を省略する。
光集積回路300は、長さ方向に沿って複数の光チップ200が接続されて構成される。隣り合う光チップ200は、一方の第2辺102と他方の第1辺101とを対向させて、それぞれ接続される。
光集積回路300では、同数の入出力ポート50が形成された端部同士が隣り合うように、各光チップ200が配置される。
各光チップ200は、共通の台座(図示せず)上に載置されている。これら各光チップ200は、調芯用入出力ポート250及び調芯用光導波路コア230を用いて位置合わせされた上で、例えば光硬化樹脂によって台座に固定される。
また、両端に配置された光チップ200は、それぞれ光ファイバ等の外部光学素子350と接続される。
光集積回路300では、図5に示すように、光チップ200のうちの1つ又は複数として、例えばInP(インジウムリン)系光アンプ等の光増幅器60が形成された光チップ200を組み込むこともできる。光増幅器60によって、入力された光を増幅することによって、各光チップ200間の結合損失を補償することができる。
この実施の形態では、予め定められた共通の幅で設計され、かつ予め定められた位置に入出力ポート50が形成された光チップ200を用いることにより、隣り合う光チップ200の第3辺103及び第4辺104を位置合わせすることで、容易に光集積回路300を製造することができる。
また、上述したように、各光チップ200における光機能素子40の特性劣化が抑制されるため、これら光チップ200を複数組み合わせて構成された光集積回路300では、歩留まりが向上する。
さらに、光集積回路300を、調芯用入出力ポート250及び調芯用光導波路コア230を備える光チップ200で構成することにより、調芯用入出力ポート250及び調芯用光導波路コア230を用いて、各光チップ200の位置合わせを行うことができる。
図5では、調芯用入出力ポート250として例えばスポットサイズ変換器を用いることにより、光集積回路300を構成する全ての光チップ200の調芯用入出力ポート250及び調芯用光導波路コア230が、長さ方向に連続的に接続される。この場合には、まず、最も端の光チップ200を台座に載置し、隣り合う光チップ200を順次に並べていく。そして、光チップ200を載置する毎に、最も端の光チップ200の調芯用入出力ポート250に、光ファイバ等の外部光学素子355から検査用の光を入力し、隣り合う光チップ200の調芯用入出力ポート250からの出力を検出する。これによって、光チップ200を順次に位置合わせを行うことができる。
ここで、図6(A)及び(B)を参照して、光集積回路の他の構成例に付いて説明する。図6(A)及び(B)は、光集積回路を示す概略平面図である。これら図6(A)及び(B)では、クラッドを省略して示してある。
図6(A)に示す構成例の光集積回路400では、調芯用入出力ポート250及び調芯用光導波路コア230の接続関係が、図5に示す構成例と異なっている。
光集積回路400では、任意の光チップ200(ここでは光チップ200−1)の第1辺101側の調芯用入出力ポート250−1を、グレーティングカプラを用いて構成する。また、光チップ200−1の、第2辺102側の調芯用入出力ポート250−2を、スポットサイズ変換器を用いて構成する。
さらに、光チップ200−1の第2辺102側で、光チップ200−1と、直接又はいくつかの光チップ200を挟んで隣り合う光チップ200(ここでは光チップ200−1と直接隣り合う光チップ200−2)の第2辺102側の調芯用入出力ポート250−2を、グレーティングカプラを用いて構成する。光チップ200−2の、第1辺101側の調芯用入出力ポート250−1を、スポットサイズ変換器を用いて構成する。
グレーティングカプラは、光チップ200の上面と交わる方向に光を入出力する外部光学素子との間で、検査用の光を入出力することができる。従って、グレーティングカプラを用いることで、光集積回路400において、光チップ200−1及び光チップ200−2を最も端に配置しなくても、光チップ200−1の調芯用入出力ポート250−1又は光チップ200−2の調芯用入出力ポート250−2を用いて、検査用の光の入出力を行うことができる。このため、複数の光チップ200の中途に光チップ200−1及び光チップ200−2を配置しても、光チップ200−1及び光チップ200−2間のみの関係において、位置合わせを行うことができる。
図6(B)に示す構成例の光集積回路500では、隣り合う光チップ200間にコリメート用レンズ80を備えるチップ210が配置されている。
チップ210は、光チップ200と共通の幅で設計されている。また、図6(B)に示す構成例では、チップ210に、1対のコリメート用レンズ80−1及び80−2が形成されている。
コリメート用レンズ80は、隣り合う各光チップ200の入出力ポート50と光軸合わせされている。そして、これら隣り合う光チップ200の入出力ポート50間では、コリメート用レンズ80を経て、光が入出力される。このように、隣り合う光チップ200の入出力ポート50間を、コリメート用レンズを介して接続することによって、光チップ200の位置合わせにおいて、幅方向のトレランスを向上させることができる。
(光モジュール)
図7を参照して、この発明の光モジュールについて説明する。図7(A)は、光モジュールを、光チップの長さ方向に直交する面から見た概略側面図である。図7(B)は、図7(A)に示す構造体をIII−III線で切り取った概略断面図である。なお、図7(B)では、クラッドを省略して示してある。また、図7(B)では、ハッチングを省略してある。さらに、光モジュールは、上述した光チップ100又は光チップ200を用いて構成される。ここでは、一例として、光チップ100を用いて光モジュールを構成する場合について説明する。そこで、上述した光チップ100と共通する構成要素には、図1と同一の符号を付し、その説明を省略する。
図7を参照して、この発明の光モジュールについて説明する。図7(A)は、光モジュールを、光チップの長さ方向に直交する面から見た概略側面図である。図7(B)は、図7(A)に示す構造体をIII−III線で切り取った概略断面図である。なお、図7(B)では、クラッドを省略して示してある。また、図7(B)では、ハッチングを省略してある。さらに、光モジュールは、上述した光チップ100又は光チップ200を用いて構成される。ここでは、一例として、光チップ100を用いて光モジュールを構成する場合について説明する。そこで、上述した光チップ100と共通する構成要素には、図1と同一の符号を付し、その説明を省略する。
光モジュール600は、光チップ100が台座70に設置され、さらに、パッケージ90に収容されて構成されている。
台座70は、断面が凹型であり、対向する一対の凸部71及び72と、凸部71及び72に挟まれた、凸部71及び72よりも厚さが小さい凹部73を含んでいる。
光チップ100に形成された光機能素子40がアクティブ素子である場合には、図7に示すように、光機能素子40に電圧を印加するための電極パッド75を、凸部71及び72にそれぞれ形成することができる。
光チップ100は、台座70の凹部73に載置され、例えば光硬化樹脂によって固定され、台座70に設置されている。第3辺103が凸部71と対向し、かつ第4辺104が凸部72と対向するように、光チップ100は凹部73に載置される。ここでは、光チップ100の第1辺及101及び第2辺102の幅は、予め定められた寸法で設計されている。
パッケージ90は例えば空洞の円筒状体で構成されている。そして、パッケージ90の内部には、光チップ100が設置された台座70が収容される。台座70がパッケージ90に収容された状態において、光チップ100の長さ方向は、パッケージ90の延在方向(円筒状体の高さ方向)と一致している。
また、パッケージ90の、延在方向における両端90a及び90bには、例えばネジ式等の連結機構が形成されており(図示せず)、他のパッケージ90との間で容易に連結可能となっている。
光モジュール600は、パッケージ90の両端90a及び90bにおいて、複数連結することができる。複数の光モジュール600を連結することによって、パッケージ90に収容された光チップ100が長さ方向に沿って接続された光集積回路を得ることができる。
図8に、複数の光モジュール600を連結して構成された光集積回路を示す。図8は、光モジュール600によって構成された光集積回路を示す概略断面図である。なお、図8に示す断面は、図7(B)に示す断面と対応する。また、図8では、クラッドを省略して示してある。さらに、図8では、ハッチングを省略してある。
図8に示すように、光集積回路700は、複数の光モジュール600が接続されて構成されている。各光モジュール600は、光チップ100の幅方向及び厚さ方向に沿った寸法が共通に設計された台座70及びパッケージ90を用いて構成されている。従って、各パッケージ90を連結することによって、各光チップ100を位置合わせした状態で長さ方向に沿って接続することができる。従って、容易に光集積回路700を製造することができる。
なお、光モジュール600を用いて光集積回路700を製造する場合にも、隣り合う光モジュール600の光チップ100の入出力ポート50間を、上述したコリメート用レンズ80(図6(B)参照)を介して接続することもできる。この場合には、図6(B)の構成例に示すように、コリメート用レンズ80を備えるチップ210を、台座70に設置し、パッケージ90に収容することで、光モジュール600の光チップ100とコリメート用レンズ80を備えるチップ210とを接続することができる。また、別の構成として、パッケージ90と連結可能な、アダプタにコリメート用レンズ80を形成することによって、光モジュール600間にコリメート用レンズ80を設けることもできる。
(光チップの第2の変形例)
図9を参照して、第2の変形例に係る光チップについて説明する。図9は、第2の変形例に係る光チップを示す概略平面図である。なお、図9では、クラッドを省略して示してある。また、上述した図1に示す構成例の光チップ100と共通する構成要素には、同一の符号を付し、その説明を省略する。
図9を参照して、第2の変形例に係る光チップについて説明する。図9は、第2の変形例に係る光チップを示す概略平面図である。なお、図9では、クラッドを省略して示してある。また、上述した図1に示す構成例の光チップ100と共通する構成要素には、同一の符号を付し、その説明を省略する。
図1に示す構成例の光チップ100では、互いに対向する第1辺101側の第1端部及び第2辺102側の第2端部に、それぞれ入出力ポート50が形成された光チップについて説明した。しかし、第2の変形例に係る光チップ800では、入出力ポート50を形成する端部は、第1端部及び第2端部に限られない。
第2の変形例に係る光チップ800では、第1辺101側の第1端部、第2辺102側の第2端部、第3辺103側の第3端部、及び第4辺104側の第4端部の1つ又は複数の端部に、1つ又は複数の入出力ポートが形成される。図9に示す構成例では、第1辺101側の第1端部に1つの入出力ポート50(50−1)が、第2辺102側の第2端部に1つの入出力ポート50(50−2)が、及び第4辺104側の第4端部に1つの入出力ポート50(50−3)が、それぞれ形成されている。
第2の変形例に係る光チップ800では、第1辺101及び第2辺102の幅が、予め定められた固有の単位幅の整数倍の寸法で設計されている。図4に示す構成例では、第1辺101及び第2辺102の幅が単位幅(すなわち単位幅の1倍)の寸法で設計されている。また、第3辺103及び第4辺104の長さが、予め定められた固有の単位長さの整数倍の寸法で設計されている。図9に示す構成例では、第3辺103及び第4辺104の幅が単位長さ(すなわち単位長さの1倍)の寸法で設計されている。
そして、第1端部及び第2端部に形成される入出力ポート50は、第1辺101及び第2辺102に設定された単位幅に対し、入出力ポート50の個数に応じて予め定められた固有の位置に形成される。また、第3端部及び第4端部に形成される入出力ポート50は、第3辺103及び第4辺104に設定された単位長さに対し、入出力ポート50の個数に応じて予め定められた固有の位置に形成される。
一例として、図9に示す入出力ポート50−1及び入出力ポート50−2のように、第1端部及び第2端部の1つの端部に1つの入出力ポート50を形成する場合には、例えば単位幅を2等分する中心位置に入出力ポート50を形成する。また、図9に示す入出力ポート50−3のように、第3端部及び第4端部の1つの端部に1つの入出力ポート50を形成する場合には、例えば単位長さを2等分する中心位置に入出力ポート50を形成する。
このように、幅、長さ及び入出力ポート50の配置を設定することにより、第2の変形例に係る光チップ800では、光集積回路を製造するに際して、長さ方向のみならず、幅方向に沿っても複数の光チップ800を接続することができる。そして、長さ方向に隣り合う光チップ800では、単位幅に対して同数の入出力ポート50が形成された第1辺101又は第2辺102を対向させ、単位幅に応じて位置合わせすることで、また、幅方向に隣り合う光チップ800では、単位長さに対して同数の入出力ポート50が形成された第3辺103又は第4辺104を対向させ、単位長さに応じて位置合わせすることで、容易に複数の光チップ800間を光学的に接続することができる。
特に各光チップ800の第1辺101及び第2辺102が予め定められた共通の幅で、かつ第3辺103及び第4辺104が予め定められた共通の長さで、それぞれ設計されている場合には、長さ方向に隣り合う光チップ800では、第3辺103同士又は第4辺104同士を位置合わせすることで、また、幅方向に隣り合う光チップ800では、第1辺101同士又は第2辺102同士を位置合わせすることで、容易に複数の光チップ800間を光学的に接続することができる。
さらに、第2の変形例に係る光チップ800では、第1辺101及び第2辺102の幅と、第3辺103及び第4辺104の長さとを等しい寸法とする、すなわち光チップ800を平面視において正方形とすることもできる。この場合には、光集積回路を製造するに際して、幅方向又は長さ方向に隣り合う一方の光チップ800の第1辺101、第2辺102、第3辺103及び第4辺104のいずれかの辺と、他方の光チップ800の第1辺101、第2辺102、第3辺103及び第4辺104のいずれかの辺とを対向させ、これら対向する辺に直交する辺同士を位置合わせすることで、複数の光チップ800間を光学的に接続することができる。
なお、第2の変形例に係る光チップ800を用いて光集積回路を製造する場合にも、隣り合う光チップ800の入出力ポート50間を、上述したコリメート用レンズ(図6(B)参照)を介して接続することもできる。
(光チップの製造方法)
上述した光チップ100、200及び800は、例えばSOI(Silicon On Insulator)基板を利用することによって、簡易に製造することができる。以下、一例として光チップ100の製造方法について説明する。
上述した光チップ100、200及び800は、例えばSOI(Silicon On Insulator)基板を利用することによって、簡易に製造することができる。以下、一例として光チップ100の製造方法について説明する。
すなわち、まず、支持基板層、SiO2層、及びSi層が順次積層されて構成されたSOI基板を用意する。次に、例えばエッチング技術を用い、Si層をパターニングすることによって、光導波路コア30を形成する。光機能素子40及び入出力ポート50は、光導波路コア30によって構成される。その結果、支持基板10としての支持基板層上にSiO2層が積層され、さらにSiO2層上に光導波路コア30が形成された構造体を得ることができる。次に、例えばCVD法を用いて、SiO2層上に、SiO2を、光導波路コア30を被覆して堆積する。その結果、SiO2のクラッド20によって光導波路コア30が包含された、光チップ100を製造することができる。
なお、入出力ポート50をスポットサイズ変換器とする場合には、光導波路コア30の一部として第1光導波路コア31(図2参照)を形成する。そして、SiO2を堆積する前に、SiOxを、第1光導波路コア31を被覆して堆積する。さらに、このSiOxを、パターニングすることによって、第2光導波路コア32を形成することによって、スポットサイズ変換器を得る。
10:支持基板
20:クラッド
30:光導波路コア
40:光機能素子
50:入出力ポート
100,200,800:光チップ
300,400,500,700:光集積回路
600:光モジュール
20:クラッド
30:光導波路コア
40:光機能素子
50:入出力ポート
100,200,800:光チップ
300,400,500,700:光集積回路
600:光モジュール
Claims (17)
- 光導波路で構成される光機能素子が形成された光チップであって、
当該光チップは、平面視において、互いに平行な第1辺及び第2辺、並びに該第1辺及び該第2辺に直交する第3辺及び第4辺を有する矩形状であり、
前記第1辺及び前記第2辺の幅は、予め定められた固有の寸法で設計されており、
前記第1辺側の第1端部、及び前記第2辺側の第2端部の一方又は双方には、1つ又は複数の入出力ポートが形成されており、
前記入出力ポートは、前記第1辺又は前記第2辺の幅に対して、当該入出力ポートの個数に応じて予め定められた固有の位置に形成されている
ことを特徴とする光チップ。 - 前記入出力ポートがスポットサイズ変換器である
ことを特徴とする請求項1に記載の光チップ。 - 前記第1端部及び前記第2端部にそれぞれ設けられた調芯用入出力ポートと、
前記調芯用入出力ポート間を接続する調芯用光導波路コアと
をさらに備え、
前記芯用入出力ポートは、前記第1辺又は前記第2辺の幅に対して、予め定められた固有の位置に形成されている
ことを特徴とする請求項1又は2に記載の光チップ。 - 前記第1端部に設けられた前記調芯用入出力ポート及び前記第2端部に設けられた前記調芯用入出力ポートの一方がグレーティングカプラである
ことを特徴とする請求項3に記載の光チップ。 - 光導波路で構成される光機能素子が形成された光チップであって、
当該光チップは、平面視において、互いに平行な第1辺及び第2辺、並びに該第1辺及び該第2辺に直交する第3辺及び第4辺を有する矩形状であり、
前記第1辺及び前記第2辺の幅は、予め定められた固有の単位幅の整数倍の寸法で設計されており、
前記第1辺側の第1端部、及び前記第2辺側の第2端部の一方又は双方には、1つ又は複数の入出力ポートが形成されており、
前記入出力ポートは、前記第1辺又は前記第2辺の前記単位幅に対して、当該入出力ポートの個数に応じて予め定められた固有の位置に形成されている
ことを特徴とする光チップ。 - 前記入出力ポートがスポットサイズ変換器である
ことを特徴とする請求項5に記載の光チップ。 - 光導波路で構成される光機能素子が形成された光チップであって、
当該光チップは、平面視において、互いに平行な第1辺及び第2辺、並びに該第1辺及び該第2辺に直交する第3辺及び第4辺を有する矩形状であり、
前記第1辺及び前記第2辺の幅は、予め定められた固有の単位幅の整数倍の寸法で設計されており、
前記第3辺及び前記第4辺の長さは、予め定められた固有の単位長さの整数倍の寸法で設計されており、
前記第1辺側の第1端部、前記第2辺側の第2端部、前記第3辺側の第3端部、及び前記第4辺側の第4端部の1つ又は複数の端部には、1つ又は複数の入出力ポートが形成されており、
前記入出力ポートは、前記第1辺若しくは前記第2辺の単位幅、又は前記第3辺若しくは前記第4辺の単位長さに対して、当該入出力ポートの個数に応じて予め定められた固有の位置に形成されている
ことを特徴とする光チップ。 - 前記入出力ポートがスポットサイズ変換器である
ことを特徴とする請求項7に記載の光チップ。 - 前記第1辺及び前記第2辺の幅と、前記第3辺及び前記第4辺の長さとが等しい寸法である
ことを特徴とする請求項7又は8に記載の光チップ。 - 複数の請求項1〜4のいずれか一項に記載の光チップが、隣り合う前記光チップの前記第3辺同士及び前記第4辺同士を位置合わせして、前記第3辺及び前記第4辺に沿った方向に沿って接続されて構成される
ことを特徴とする光集積回路。 - 複数の請求項5又は6に記載の光チップが、隣り合う前記光チップを前記単位幅に応じて位置合わせして、前記第3辺及び前記第4辺に沿った方向に沿って接続されて構成される
ことを特徴とする光集積回路。 - 複数の請求項7又は8に記載の光チップが、前記第3辺及び前記第4辺に沿った方向に隣り合う前記光チップを前記単位幅に応じて位置合わせして、かつ前記第1辺及び前記第2辺に沿った方向に隣り合う前記光チップを前記単位長さに応じて位置合わせして、前記第3辺及び前記第4辺に沿った方向並びに前記第1辺及び前記第2辺に沿った方向に沿って接続されて構成される
ことを特徴とする光集積回路。 - 複数の請求項9に記載の光チップが、前記第1辺及び前記第2辺に沿った方向又は前記第3辺及び前記第4辺に沿った方向に隣り合う一方の前記光チップの前記第1辺、前記第2辺、前記第3辺及び前記第4辺のいずれかの辺と、他方の前記光チップの前記第1辺、前記第2辺、前記第3辺及び前記第4辺のいずれかの辺とを対向させ、該対向する辺に直交する辺同士を位置合わせして、前記第3辺及び前記第4辺に沿った方向並びに前記第1辺及び前記第2辺に沿った方向に沿って接続されて構成される
ことを特徴とする光集積回路。 - 対向する一対の凸部、及び各前記凸部に挟まれた、前記凸部よりも厚さが小さい凹部を含む台座と、
前記第3辺及び前記第4辺が前記凸部と対向するように、前記台座の前記凹部に載置されることによって、前記台座に設置された請求項1に記載の光チップと、
前記光チップが設置された前記台座を内部に収容するパッケージと
を備え、
前記光チップの前記第3辺及び前記第4辺に沿った方向は、前記パッケージの延在方向と一致しており、
前記パッケージの、延在方向における両端には、連結機構が形成されている
ことを特徴とする光モジュール。 - 各前記凸部に電極パッドが形成されている
ことを特徴とする請求項14に記載の光モジュール。 - 複数の請求項14又は15に記載の光モジュールが、前記第3辺及び前記第4辺に沿った方向に沿って接続されて構成される
ことを特徴とする光集積回路。 - 隣り合う前記光チップの入出力ポート間が、コリメート用レンズを介して接続される
ことを特徴とする請求項10〜13及び16のいずれか一項に記載の光集積回路
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018182300A JP2020052269A (ja) | 2018-09-27 | 2018-09-27 | 光チップ、光集積回路及び光モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018182300A JP2020052269A (ja) | 2018-09-27 | 2018-09-27 | 光チップ、光集積回路及び光モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020052269A true JP2020052269A (ja) | 2020-04-02 |
Family
ID=69997004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018182300A Pending JP2020052269A (ja) | 2018-09-27 | 2018-09-27 | 光チップ、光集積回路及び光モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020052269A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022264329A1 (ja) * | 2021-06-16 | 2022-12-22 | 日本電信電話株式会社 | 光接続構造およびその製造方法 |
WO2023105593A1 (ja) * | 2021-12-06 | 2023-06-15 | 日本電信電話株式会社 | 光回路素子、集積型光デバイスおよび集積型光デバイスの製造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53110542A (en) * | 1977-03-08 | 1978-09-27 | Nippon Telegr & Teleph Corp <Ntt> | Optical communication path switch |
JPS63291014A (ja) * | 1987-05-23 | 1988-11-28 | Fujikura Ltd | 光集積回路基板装置 |
JP2000121854A (ja) * | 1998-10-16 | 2000-04-28 | Nok Corp | 光部品、光分岐器、光分波器および光合波器 |
JP2005173162A (ja) * | 2003-12-10 | 2005-06-30 | Nippon Telegr & Teleph Corp <Ntt> | 光導波路接続モジュールおよびその導波路作製方法 |
JP2005244560A (ja) * | 2004-02-26 | 2005-09-08 | Fujitsu Ltd | 光電子集積回路装置、光電子集積回路システム及び伝送方法 |
JP2009042469A (ja) * | 2007-08-08 | 2009-02-26 | Sharp Corp | 光モジュール、光モジュールの製造方法、光モジュールを用いて構成された光・電子複合回路、およびその製造方法 |
JP2012163765A (ja) * | 2011-02-07 | 2012-08-30 | Nippon Telegr & Teleph Corp <Ntt> | 平面光波回路接続装置 |
JP2018005067A (ja) * | 2016-07-06 | 2018-01-11 | 日本電気株式会社 | アライメント用光学測定素子及び該光学測定素子を用いた光プローブのアライメント方法 |
-
2018
- 2018-09-27 JP JP2018182300A patent/JP2020052269A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53110542A (en) * | 1977-03-08 | 1978-09-27 | Nippon Telegr & Teleph Corp <Ntt> | Optical communication path switch |
JPS63291014A (ja) * | 1987-05-23 | 1988-11-28 | Fujikura Ltd | 光集積回路基板装置 |
JP2000121854A (ja) * | 1998-10-16 | 2000-04-28 | Nok Corp | 光部品、光分岐器、光分波器および光合波器 |
JP2005173162A (ja) * | 2003-12-10 | 2005-06-30 | Nippon Telegr & Teleph Corp <Ntt> | 光導波路接続モジュールおよびその導波路作製方法 |
JP2005244560A (ja) * | 2004-02-26 | 2005-09-08 | Fujitsu Ltd | 光電子集積回路装置、光電子集積回路システム及び伝送方法 |
JP2009042469A (ja) * | 2007-08-08 | 2009-02-26 | Sharp Corp | 光モジュール、光モジュールの製造方法、光モジュールを用いて構成された光・電子複合回路、およびその製造方法 |
JP2012163765A (ja) * | 2011-02-07 | 2012-08-30 | Nippon Telegr & Teleph Corp <Ntt> | 平面光波回路接続装置 |
JP2018005067A (ja) * | 2016-07-06 | 2018-01-11 | 日本電気株式会社 | アライメント用光学測定素子及び該光学測定素子を用いた光プローブのアライメント方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022264329A1 (ja) * | 2021-06-16 | 2022-12-22 | 日本電信電話株式会社 | 光接続構造およびその製造方法 |
WO2023105593A1 (ja) * | 2021-12-06 | 2023-06-15 | 日本電信電話株式会社 | 光回路素子、集積型光デバイスおよび集積型光デバイスの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11493705B2 (en) | Connection structure of optical waveguide chips | |
US10488596B2 (en) | Optical fiber mounted photonic integrated circuit device | |
JP7024359B2 (ja) | 光ファイバ接続構造 | |
JP5323646B2 (ja) | ハイブリッド集積光モジュール | |
JP6175106B2 (ja) | 光信号処理装置 | |
US9151901B2 (en) | Wavelength-selective path-switching element | |
JP3748528B2 (ja) | 光路変換デバイスおよびその製造方法 | |
JP7400843B2 (ja) | 光素子の製造方法 | |
JP2020052269A (ja) | 光チップ、光集積回路及び光モジュール | |
WO2019244560A1 (ja) | 光導波路チップの接続構造 | |
JPH095549A (ja) | 光回路及びその作製方法 | |
JP7124672B2 (ja) | 光接続部品および光接続構造 | |
JP2017134228A (ja) | 光導波路 | |
JP6871106B2 (ja) | 光導波路チップの接続構造 | |
WO2023218607A1 (ja) | 光回路チップ | |
CN116643350B (zh) | 端面耦合器及光芯片系统 | |
JP7464053B2 (ja) | 光導波路素子のアライメント方法 | |
WO2022102053A1 (ja) | 光接続構造、光モジュールおよび光接続構造の製造方法 | |
JP3997789B2 (ja) | 光モジュール | |
JP4814389B2 (ja) | 光回路の製造方法 | |
US20230280524A1 (en) | Optical Waveguide Device and Method for Manufacturing the Same | |
JP2009122463A (ja) | 光信号処理回路 | |
JP2982691B2 (ja) | 導波路型光サーキュレータ | |
WO2020116146A1 (ja) | 光接続構造 | |
US20220236482A1 (en) | Optical Waveguide Chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190806 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200310 |