JP2020017725A - スイッチング装置、高周波スイッチングモジュール、および電子装置 - Google Patents
スイッチング装置、高周波スイッチングモジュール、および電子装置 Download PDFInfo
- Publication number
- JP2020017725A JP2020017725A JP2019132031A JP2019132031A JP2020017725A JP 2020017725 A JP2020017725 A JP 2020017725A JP 2019132031 A JP2019132031 A JP 2019132031A JP 2019132031 A JP2019132031 A JP 2019132031A JP 2020017725 A JP2020017725 A JP 2020017725A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- switching
- gate
- terminal
- stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims abstract description 17
- 238000009826 distribution Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 22
- 238000004806 packaging method and process Methods 0.000 claims description 13
- 239000012212 insulator Substances 0.000 claims description 11
- 230000002457 bidirectional effect Effects 0.000 claims description 7
- 238000009827 uniform distribution Methods 0.000 claims description 5
- 230000008878 coupling Effects 0.000 description 24
- 238000010168 coupling process Methods 0.000 description 24
- 238000005859 coupling reaction Methods 0.000 description 24
- 230000006870 function Effects 0.000 description 18
- 238000004891 communication Methods 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 15
- 238000000034 method Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 11
- 238000003780 insertion Methods 0.000 description 11
- 230000037431 insertion Effects 0.000 description 11
- 238000002955 isolation Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- 230000006872 improvement Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 101150073536 FET3 gene Proteins 0.000 description 2
- 101150015217 FET4 gene Proteins 0.000 description 2
- 101100119059 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ERG25 gene Proteins 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 101150079361 fet5 gene Proteins 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009828 non-uniform distribution Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 102100032937 CD40 ligand Human genes 0.000 description 1
- 101000868215 Homo sapiens CD40 ligand Proteins 0.000 description 1
- 101000621427 Homo sapiens Wiskott-Aldrich syndrome protein Proteins 0.000 description 1
- 101100437921 Mus musculus Btnl1 gene Proteins 0.000 description 1
- 102100023034 Wiskott-Aldrich syndrome protein Human genes 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005056 compaction Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000007596 consolidation process Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15182—Fan-in arrangement of the internal vias
- H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
関連出願の相互参照
本願は、2013年8月7日に出願され、「FIELD-EFFECT TRANSISTOR STACK VOLTAGE COMPENSATION(電界効果トランジスタスタック電圧補償)」と題され、その開示全体を特に本明細書に引用により援用する、米国仮出願第61/863,043号に基づく優先権を主張する。
分野
本開示は概して、電界効果トランジスタ(field-effect transistor)(FET)等の
スイッチング素子のスタックに基づく高周波(radio-frequency)(RF)スイッチに関
する。
いくつかの高周波(RF)用途において、RFスイッチは、スタック構成になるように配置された複数の電界効果トランジスタ(FET)等のスイッチング素子を含み得る。このようなスタック構成は、たとえばRFスイッチによる電力の扱いを容易にすることができる。一般的に、RFスイッチは、そのFETスタックの高さが大きいほど、より大きい電力を扱うことができる。
いくつかの実装例に従うと、本開示は、第1の端子および第2の端子を備えるスイッチング装置に関する。このスイッチング装置はさらに、第1の端子と第2の端子との間に直列接続された複数のスイッチング素子を備える。各スイッチング素子は、上記接続されたスイッチング素子の間での所望の電圧降下プロファイルを与えるように設定されたパラメータを有する。
続された複数のスイッチング素子を備える。各スイッチング素子は、上記接続されたスイッチング素子の間での所望の電圧降下プロファイルを与えるように設定されたパラメータを有する。
EMS装置に関連するコンタクト面積に基づいて選択してもよい。各MEMS装置の容量は、MEMS装置をなす並列MEMS装置の数に基づいて選択してもよい。
本明細書では見出しがあったとしてもそれは便宜のためにすぎず特許請求される発明の範囲または意味には必ずしも影響しない。
相互変調歪(intermodulation distortion)(IMD)等の望ましくない結果につながる可能性がある。このような結果は、シリコンオンインシュレータ(SOI)技術を利用するスイッチ設計において現われる可能性がある。たとえば、FETスタックを接地すると、結果として、スタック内における、電力入力側から出力側へのRF電流が減少する可能性がある。このようにスタック内の各FETの中での電流が不均一である場合、大抵はこのスタック内のFETの電圧降下が不均一になる。このような不均一な電流はまた、スタックそのものの電源電圧取扱機能の低下につながり、最大電圧を扱う個々のFETが何らかの電力レベルで破壊される。
的な例を示す。図2Aは、いくつかの実施の形態において、スイッチング素子またはスタック素子200が可変寸法電界効果トランジスタ(FET)210を含み得ることを示す。説明のために、このようなFETは、たとえばSOI MOSFET等の金属酸化物半導体FET(MOSFET)を含み得ることが、理解されるであろう。また、本明細書に記載のFETは、HEMT、SOI、シリコンオンサファイア(silicon-on-sapphire)
(SOS)、およびCMOS技術を含むがこれらに限定されないその他のプロセス技術で実現し得ることが、理解されるであろう。
4bは各々ゲートノードGと電気的に接続することができる。このようなFETのスイッチ素子としての動作(たとえば適切なゲート信号の印加によるオンまたはオフ)は周知のやり方で実現できる。
の所望の性能改善を行なってもよい。このような性能改善の一例を本明細書においてより詳細に説明する。
目のFET(FET2,FET9)は各々ゲート幅Wg2を有することが示されている。同様に、端から三番目のFET(FET3、FET8)、四番目のFET(FET4、FET7)、および五番目のFET(FET5、FET6)はそれぞれ、ゲート幅Wg3、Wg4、およびWg5を有することが示されている。図13の例において、ゲート幅は、Wg1>Wg2>Wg3>Wg4>Wg5となるように選択することができる。このように、FETスタックの二分の一の部分各々においてFETのゲート幅を連続的に減少させることにより、この二分の一の部分の電圧降下プロファイルを、本明細書に記載のように好都合に補償することができる。
−1)≒C(N)のように、ほぼ同一であってもよい。
図17は、1つ以上の極102と1つ以上の接点104との間で1つ以上の信号を切替えるように構成された高周波(RF)スイッチ100を概略的に示す。いくつかの実施の形態において、このようなスイッチは、1つ以上のシリコンオンインシュレータ(SOI)FET等の電界効果トランジスタ(FET)に基づくものであってもよい。特定の極を特定の接点に接続したとき、このような経路は一般的に閉じているまたはON状態と呼ばれる。ある極とある接点との間の所与の経路が接続されていないとき、このような経路は一般的に開いているまたはOFF状態と呼ばれる。
図22に示される例において、FET120各々のゲートをゲートバイアス/結合回路150aに接続することにより、ゲートバイアス信号を受ける、および/またはゲートをFET120またはスイッチアーム140の別の部分に結合することができる。いくつかの実装例において、ゲートバイアス/結合回路150aの設計または特徴によってスイッチアーム140の性能を改善することができる。このような性能の改善は、装置の挿入損失、アイソレーション性能、電力取扱機能および/またはスイッチング装置の線形性を含み得るがこれに限定されない。
図22に示されるように、各FET120のボディをボディバイアス/結合回路150cに接続することにより、ボディバイアス信号を受ける、および/またはボディをFET120またはスイッチアーム140の別の部分に結合することができる。いくつかの実装例において、ボディバイアス/結合回路150cの設計または特徴によってスイッチアーム140の性能を改善することができる。このような性能の改善は、装置の挿入損失、アイソレーション性能、電力取扱機能および/またはスイッチング装置の線形性を含み得るがこれに限定されない。
図22に示されるように、各FET120のソース/ドレインを結合回路150bに接続することにより、ソース/ドレインをFET120またはスイッチアーム140の別の部分に結合することができる。いくつかの実装例において、結合回路150bの設計または特徴によってスイッチアーム140の性能を改善することができる。このような性能の改善は、装置の挿入損失、アイソレーション性能、電力取扱機能および/またはスイッチング装置の線形性を含み得るがこれに限定されない。
挿入損失
スイッチング装置の性能パラメータは、挿入損失の量を含み得る。スイッチング装置の挿入損失は、RFスイッチング装置を通してルーティングされるRF信号の減衰の量であってもよい。たとえば、スイッチング装置の出力ポートにおけるRF信号の大きさは、スイッチング装置の入力ポートにおけるRF信号の大きさよりも小さい場合がある。いくつ
かの実施の形態において、スイッチング装置は、スイッチング装置の挿入損失の増大に寄与する、寄生容量、インダクタンス、抵抗、またはコンダクタンスを装置に導入する装置構成要素を含み得る。いくつかの実施の形態において、スイッチング装置の挿入損失は、スイッチング装置の出力ポートのRF信号の電力または電圧に対する、入力ポートのRF信号の電力または電圧の比として測定し得る。スイッチング装置の挿入損失の減少は、RF信号送信の改善を可能にするために望ましいものであり得る。
スイッチング装置の性能パラメータはまた、アイソレーションの量を含み得る。スイッチング装置のアイソレーションは、RFスイッチング装置の入力ポートと出力ポートの間のRFアイソレーションの量であってもよい。いくつかの実施の形態において、これは、スイッチング装置が入力ポートと出力ポートが電気的に分離されている状態のとき、たとえばスイッチング装置がオフ状態のときの、スイッチング装置のRFアイソレーションの量であってもよい。スイッチング装置のアイソレーションの増大によってRF信号の完全性を改善することができる。特定の実施の形態において、アイソレーションの増大によって無線通信装置の性能を改善することができる。
スイッチング装置の性能パラメータはさらに、相互変調歪(IMD)性能の程度を含み得る。相互変調歪(IMD)は、RFスイッチング装置の非線形性の程度であってもよい。
性がある。いくつかの実施の形態において、スイッチング装置のIMD性能の改善によって、マルチモードおよび/またはマルチバンド環境で動作する無線通信システムのIMD性能を改善することができる。
いくつかのRF用途では、RFスイッチング装置が高電力下で動作する一方でその他の装置性能パラメータの劣化を減じることが望ましい場合がある。いくつかの実施の形態において、RFスイッチング装置が、相互変調歪、挿入損失、および/またはアイソレーション性能が改善された状態で、高電力下で動作することが望ましい場合がある。
スイッチング装置は、オンチップ、オフチップ、またはその組合わせで実現することができる。また、スイッチング装置はさまざまな技術を用いて製造することができる。いくつかの実施の形態において、RFスイッチング装置はシリコンまたはシリコンオンインシュレータ(SOI)技術を用いて製造することができる。
されているように、本明細書に記載のFET装置は、p型FETまたはn型FETを含み得る。したがって、本明細書ではいくつかのFET装置をp型装置として説明しているが、このようなp型装置に関連するさまざまな概念はn型装置にも適用できることが理解されるであろう。
本明細書に記載のFETに基づくスイッチ回路のさまざまな例は、いくつかの異なる方法および異なる製品レベルで実装することができる。このような製品実装のうちのいくつかを、具体例として説明する。
図25A〜図25Dは、1つ以上の半導体チップ上でのこのような実装の非限定的な例を概略的に示す。図25Aは、いくつかの実施の形態において、本明細書に記載の1つ以上の特徴を有するスイッチ回路120およびバイアス/結合回路150をチップ800上に実装できることを示している。図25Bは、いくつかの実施の形態において、バイアス/結合回路150のうちの少なくとも一部を図25Aのチップ800の外側に実装できることを示している。
の1つ以上の特徴を有するバイアス/結合回路150を第2のチップ800b上に実装できることを示す。図25Dは、いくつかの実施の形態において、バイアス/結合回路150のうちの少なくとも一部を図25Cの第1のチップ800aの外側に実装できることを示す。
いくつかの実施の形態において、本明細書に記載の1つ以上の特徴を有する1つ以上のチップをパッケージングされたモジュール内に実装することができる。このようなモジュールの一例を図26A(平面図)および図26B(側面図)に示す。スイッチ回路およびバイアス/結合回路双方が同一チップ上にあるという前提で説明されている(図25Aの構成例)が、パッケージングされたモジュールはその他の構成に基づいていてもよいことが理解されるであろう。
いくつかの実装例において、本明細書に記載の1つ以上の特徴を有する装置および/または回路を、無線装置等のRF装置に含めることができる。このような装置および/または回路は、無線装置に直接、本明細書に記載のモジュール形式で、またはそれを組合わせた形式で、実装することができる。いくつかの実施の形態において、このような無線装置は、たとえば、携帯電話、スマートフォン、電話機能を備えたまたは備えていないハンドヘルド無線装置、無線タブレット等を含み得る。
)を有するPAモジュール916は、増幅されたRF信号を(デュプレクサ920を介して)スイッチ120に与えることができ、スイッチ120は、増幅されたRF信号をアンテナにルーティングすることができる。PAモジュール916は、増幅されていないRF信号を、周知の方法で構成し動作させることができるトランシーバ914から受けることができる。トランシーバは、受けた信号を処理するように構成することもできる。トランシーバ914は、ユーザに適したデータおよび/または音声信号とトランシーバ914に適したRF信号の間の変換のために構成されたベースバンドサブシステム910と対話することが示されている。トランシーバ914はまた、無線装置900の動作のための電力を管理するように構成された電力管理要素906に接続されることが示される。このような電力管理要素は、ベースバンドサブシステム910およびモジュール810の動作を制御することもできる。
「上記」、「下記」という用語および同様の趣旨の用語は、本願において使用する場合、この出願全体を指しておりこの出願の特定の部分を指しているのではない。文脈によっては、上記詳細な説明において単数形または複数形を用いた用語はそれぞれ複数または単数の場合を含み得る。2つ以上のアイテムのリストに関する「または」という用語は、このリスト内のアイテムのうちのいずれか、このリスト内のアイテムすべて、およびこのリスト内のアイテムの任意の組合せという解釈すべてを含む。
Claims (20)
- スイッチング装置であって、
第1の端子および第2の端子と、
前記第1の端子と前記第2の端子との間に直列接続された複数のスイッチング素子とを備え、各スイッチング素子は、前記接続されたスイッチング素子の間での所望の電圧降下プロファイルを与えるように設定されたパラメータを有する、スイッチング装置。 - 前記複数のスイッチング素子は各々、活性領域と前記活性領域上に形成されたソースコンタクトとドレインコンタクトとゲートとを有する電界効果トランジスタ(FET)を含む、請求項1に記載のスイッチング装置。
- 前記FETはシリコンオンインシュレータ(SOI)装置として実装される、請求項2に記載のスイッチング装置。
- 前記パラメータは前記ゲートの幅を含む、請求項2に記載のスイッチング装置。
- 前記FETはフィンガ構成の装置として実装され、前記ゲートはいくつかの矩形ゲートフィンガを含み、各ゲートフィンガは前記ソースコンタクトの矩形ソースフィンガと前記ドレインコンタクトの矩形ドレインフィンガとの間に実装される、請求項4に記載のスイッチング装置。
- 前記パラメータは前記ゲートと関連するフィンガの数を含む、請求項2に記載のスイッチング装置。
- 前記所望の電圧降下プロファイルは前記接続されたスイッチング素子の間でほぼ均一である、請求項1に記載のスイッチング装置。
- 前記第1の端子は入力端子であり前記第2の端子は出力端子である、請求項1に記載のスイッチング装置。
- 前記複数のスイッチング素子は双方向機能を与えるように構成される、請求項1に記載のスイッチング装置。
- 前記第1の端子および前記第2の端子のうちのいずれか一方が入力端子であり他方の端子が出力端子である、請求項9に記載のスイッチング装置。
- 高周波(RF)スイッチングモジュールであって、
複数の構成要素を受けるように構成されたパッケージング基板と、
前記パッケージング基板上に搭載されたチップとを備え、前記チップはスイッチング回路を有し、前記スイッチング回路は直列接続された複数の電界効果トランジスタ(FET)を含み、各FETは、活性領域と、前記活性領域上に形成されたソースコンタクトと、前記活性領域上に形成されたドレインコンタクトと、前記活性領域上に形成されたゲートとを有し、前記FETのうちの少なくともいくつかのゲートはそれぞれ可変寸法を有する、RFスイッチングモジュール。 - 前記可変寸法は、それぞれの前記FETの所望の電圧降下プロファイルが得られるように選択される、請求項11に記載のRFスイッチングモジュール。
- 前記所望の電圧降下プロファイルは、それぞれの前記FETに関連する電圧降下のほぼ
均一な分布を含む、請求項12に記載のRFスイッチングモジュール。 - 前記可変寸法はそれぞれの前記ゲートの可変幅を含む、請求項11に記載のRFスイッチングモジュール。
- 前記可変寸法はそれぞれの前記ゲートと関連するゲートフィンガの可変数を含む、請求項11に記載のRFスイッチングモジュール。
- スタック構成を有する電子装置であって、前記装置は、
第1の端子および第2の端子と、
前記第1の端子と前記第2の端子との間に直列接続された複数の素子とを備え、各素子は、前記複数の素子の間での容量値の所望の分布を与える容量を有する、電子装置。 - 前記所望の分布は実質的に均一な分布を含む、請求項16に記載の電子装置。
- 前記複数の素子は各々ダイオードを含む、請求項16に記載の電子装置。
- 前記複数の素子は各々、活性領域と前記活性領域上に形成されたソースコンタクトとドレインコンタクトとゲートとを有する電界効果トランジスタ(FET)を含む、請求項16に記載の電子装置。
- 前記複数の素子は各々微小電気機械システム(MEMS)装置を含む、請求項16に記載の電子装置。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361863043P | 2013-08-07 | 2013-08-07 | |
US61/863,043 | 2013-08-07 | ||
US14/451,321 US9721936B2 (en) | 2013-08-07 | 2014-08-04 | Field-effect transistor stack voltage compensation |
US14/451,321 | 2014-08-04 | ||
JP2019023688A JP6559918B2 (ja) | 2013-08-07 | 2019-02-13 | スイッチング装置、高周波スイッチングモジュール、および電子装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019023688A Division JP6559918B2 (ja) | 2013-08-07 | 2019-02-13 | スイッチング装置、高周波スイッチングモジュール、および電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020017725A true JP2020017725A (ja) | 2020-01-30 |
JP6963590B2 JP6963590B2 (ja) | 2021-11-10 |
Family
ID=52447922
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014160422A Active JP6482786B2 (ja) | 2013-08-07 | 2014-08-06 | スイッチング装置、高周波スイッチングモジュール、および電子装置 |
JP2019023688A Active JP6559918B2 (ja) | 2013-08-07 | 2019-02-13 | スイッチング装置、高周波スイッチングモジュール、および電子装置 |
JP2019132031A Active JP6963590B2 (ja) | 2013-08-07 | 2019-07-17 | スイッチング装置、高周波スイッチングモジュール、および電子装置 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014160422A Active JP6482786B2 (ja) | 2013-08-07 | 2014-08-06 | スイッチング装置、高周波スイッチングモジュール、および電子装置 |
JP2019023688A Active JP6559918B2 (ja) | 2013-08-07 | 2019-02-13 | スイッチング装置、高周波スイッチングモジュール、および電子装置 |
Country Status (6)
Country | Link |
---|---|
US (3) | US9721936B2 (ja) |
JP (3) | JP6482786B2 (ja) |
KR (1) | KR102258363B1 (ja) |
CN (1) | CN104426510B (ja) |
HK (1) | HK1202993A1 (ja) |
TW (1) | TWI652797B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021082606A (ja) * | 2014-05-25 | 2021-05-27 | ケーエルエー コーポレイション | 電子ビーム画像化装置及び方法 |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9721936B2 (en) * | 2013-08-07 | 2017-08-01 | Skyworks Solutions, Inc. | Field-effect transistor stack voltage compensation |
US20220013415A1 (en) * | 2013-11-12 | 2022-01-13 | Skyworks Solutions, Inc. | Radio-frequency switching devices having improved voltage handling capability |
US9620424B2 (en) | 2013-11-12 | 2017-04-11 | Skyworks Solutions, Inc. | Linearity performance for radio-frequency switches |
US9590120B2 (en) * | 2015-03-30 | 2017-03-07 | Tdk Corporation | MOS capacitors structures for variable capacitor arrays and methods of forming the same |
US10042376B2 (en) | 2015-03-30 | 2018-08-07 | Tdk Corporation | MOS capacitors for variable capacitor arrays and methods of forming the same |
US9590593B2 (en) * | 2015-03-30 | 2017-03-07 | Tdk Corporation | MOS capacitors with head-to-head fingers and methods of forming the same |
US10073482B2 (en) | 2015-03-30 | 2018-09-11 | Tdk Corporation | Apparatus and methods for MOS capacitor structures for variable capacitor arrays |
US9595621B2 (en) * | 2015-03-30 | 2017-03-14 | Tdk Corporation | MOS capacitors flow type devices and methods of forming the same |
US9595942B2 (en) * | 2015-03-30 | 2017-03-14 | Tdk Corporation | MOS capacitors with interleaved fingers and methods of forming the same |
US9780090B2 (en) * | 2015-10-19 | 2017-10-03 | Nxp Usa, Inc. | Integrated circuits and devices with interleaved transistor elements, and methods of their fabrication |
KR102427185B1 (ko) | 2015-12-09 | 2022-08-01 | 삼성전자 주식회사 | 스위치 운용 방법 및 이를 지원하는 전자 장치 |
TW201801247A (zh) * | 2016-03-31 | 2018-01-01 | 天工方案公司 | 用於場效電晶體的基體接觸件 |
US10361697B2 (en) * | 2016-12-23 | 2019-07-23 | Skyworks Solutions, Inc. | Switch linearization by compensation of a field-effect transistor |
CN108736866B (zh) * | 2017-04-24 | 2021-12-28 | 深圳市中兴微电子技术有限公司 | 一种cmos soi射频开关电路 |
JP6757502B2 (ja) * | 2017-06-07 | 2020-09-23 | 株式会社村田製作所 | 双方向スイッチ回路及びスイッチ装置 |
CN107395174A (zh) * | 2017-08-31 | 2017-11-24 | 广东工业大学 | 一种射频开关的堆叠电路及射频开关 |
JP6824134B2 (ja) * | 2017-09-29 | 2021-02-03 | 日本電信電話株式会社 | 可変帯域増幅器 |
US10637411B2 (en) * | 2017-10-06 | 2020-04-28 | Qualcomm Incorporated | Transistor layout for improved harmonic performance |
US10672885B2 (en) * | 2017-10-19 | 2020-06-02 | Newport Fab, Llc | Silicide block isolation for reducing off-capacitance of a radio frequency (RF) switch |
US10700063B2 (en) * | 2017-12-31 | 2020-06-30 | Skyworks Solutions, Inc. | Devices and methods for layout-dependent voltage handling improvement in switch stacks |
US10586870B2 (en) | 2018-02-20 | 2020-03-10 | Newport Fab, Llc | Wide contact structure for small footprint radio frequency (RF) switch |
US10325833B1 (en) | 2018-02-20 | 2019-06-18 | Newport Fab, Llc | Bent polysilicon gate structure for small footprint radio frequency (RF) switch |
US10817644B2 (en) * | 2018-10-19 | 2020-10-27 | Globalfoundries Singapore Pte. Ltd. | Circuit and method for design of RF integrated circuits for process control monitoring |
US11973033B2 (en) | 2020-01-03 | 2024-04-30 | Skyworks Solutions, Inc. | Flip-chip semiconductor-on-insulator transistor layout |
US11595008B2 (en) | 2020-01-09 | 2023-02-28 | Skyworks Solutions, Inc. | Low noise amplifiers with low noise figure |
US11316550B2 (en) | 2020-01-15 | 2022-04-26 | Skyworks Solutions, Inc. | Biasing of cascode power amplifiers for multiple power supply domains |
US20210358847A1 (en) * | 2020-05-13 | 2021-11-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device including buried conductive fingers and method of making the same |
CN111900970B (zh) * | 2020-07-14 | 2024-04-23 | 上海华虹宏力半导体制造有限公司 | 一种天线调谐开关及提高其峰值电压的方法 |
US11817829B2 (en) | 2021-01-29 | 2023-11-14 | Skyworks Solutions, Inc. | Multi-mode broadband low noise amplifier |
KR20220153834A (ko) * | 2021-05-12 | 2022-11-21 | 주식회사 디비하이텍 | 알에프 스위치 소자 |
CN116632000B (zh) * | 2023-05-25 | 2024-01-23 | 合芯科技(苏州)有限公司 | 一种电荷均匀分布的场效应管版图结构及其设计方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005203643A (ja) * | 2004-01-16 | 2005-07-28 | Eudyna Devices Inc | 高周波スイッチ |
JP2006332778A (ja) * | 2005-05-23 | 2006-12-07 | Matsushita Electric Ind Co Ltd | 高周波スイッチ回路およびこれを用いた半導体装置 |
JP2007259112A (ja) * | 2006-03-23 | 2007-10-04 | Matsushita Electric Ind Co Ltd | 高周波スイッチ回路および半導体装置 |
JP2009117445A (ja) * | 2007-11-02 | 2009-05-28 | Toshiba Corp | 半導体装置 |
JP2010527179A (ja) * | 2007-04-26 | 2010-08-05 | ペレグリン セミコンダクター コーポレイション | スタック電圧耐性を高めるためのキャパシタンス調整 |
JP2011249466A (ja) * | 2010-05-25 | 2011-12-08 | Renesas Electronics Corp | 半導体装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4962341A (en) * | 1988-02-02 | 1990-10-09 | Schoeff John A | Low voltage non-saturating logic circuit technology |
US6642578B1 (en) * | 2002-07-22 | 2003-11-04 | Anadigics, Inc. | Linearity radio frequency switch with low control voltage |
JP4811155B2 (ja) * | 2006-06-30 | 2011-11-09 | ソニー株式会社 | 半導体スイッチ回路並びに通信機器 |
US20080157222A1 (en) * | 2006-12-27 | 2008-07-03 | Mediatek Inc. | Rf integrated circuit device |
GB2484442B (en) * | 2009-07-28 | 2013-12-25 | Skyworks Solutions Inc | Process, voltage, and temperature sensor |
US8432016B1 (en) * | 2009-07-29 | 2013-04-30 | Rf Micro Devices, Inc. | Stacked body-contacted field effect transistor |
US8896034B1 (en) * | 2010-08-11 | 2014-11-25 | Sarda Technologies, Inc. | Radio frequency and microwave devices and methods of use |
CN102714493B (zh) * | 2011-01-20 | 2015-05-06 | 松下电器产业株式会社 | 非易失性闩锁电路及非易失性触发电路 |
TWI430125B (zh) * | 2011-01-31 | 2014-03-11 | Univ Nat Chiao Tung | 半導體元件之參數萃取方法 |
JP5763485B2 (ja) * | 2011-09-16 | 2015-08-12 | ルネサスエレクトロニクス株式会社 | アンテナスイッチ及び通信装置 |
KR102052307B1 (ko) * | 2011-11-09 | 2019-12-04 | 스카이워크스 솔루션즈, 인코포레이티드 | 전계 효과 트랜지스터 구조 및 관련된 무선-주파수 스위치 |
US20130134018A1 (en) * | 2011-11-30 | 2013-05-30 | General Electric Company | Micro-electromechanical switch and a related method thereof |
US8759939B2 (en) * | 2012-01-31 | 2014-06-24 | Infineon Technologies Dresden Gmbh | Semiconductor arrangement with active drift zone |
US8869085B2 (en) * | 2012-10-11 | 2014-10-21 | International Business Machines Corporation | Multi-finger transistor layout for reducing cross-finger electric variations and for fully utilizing available breakdown voltages |
US9721936B2 (en) * | 2013-08-07 | 2017-08-01 | Skyworks Solutions, Inc. | Field-effect transistor stack voltage compensation |
-
2014
- 2014-08-04 US US14/451,321 patent/US9721936B2/en active Active
- 2014-08-06 JP JP2014160422A patent/JP6482786B2/ja active Active
- 2014-08-07 CN CN201410589412.3A patent/CN104426510B/zh active Active
- 2014-08-07 KR KR1020140101922A patent/KR102258363B1/ko active IP Right Grant
- 2014-08-07 TW TW103127146A patent/TWI652797B/zh active
-
2015
- 2015-04-02 HK HK15103342.2A patent/HK1202993A1/xx unknown
-
2017
- 2017-08-01 US US15/666,147 patent/US10229902B2/en active Active
-
2019
- 2019-02-13 JP JP2019023688A patent/JP6559918B2/ja active Active
- 2019-03-12 US US16/299,879 patent/US10840233B2/en active Active
- 2019-07-17 JP JP2019132031A patent/JP6963590B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005203643A (ja) * | 2004-01-16 | 2005-07-28 | Eudyna Devices Inc | 高周波スイッチ |
JP2006332778A (ja) * | 2005-05-23 | 2006-12-07 | Matsushita Electric Ind Co Ltd | 高周波スイッチ回路およびこれを用いた半導体装置 |
JP2007259112A (ja) * | 2006-03-23 | 2007-10-04 | Matsushita Electric Ind Co Ltd | 高周波スイッチ回路および半導体装置 |
JP2010527179A (ja) * | 2007-04-26 | 2010-08-05 | ペレグリン セミコンダクター コーポレイション | スタック電圧耐性を高めるためのキャパシタンス調整 |
JP2009117445A (ja) * | 2007-11-02 | 2009-05-28 | Toshiba Corp | 半導体装置 |
JP2011249466A (ja) * | 2010-05-25 | 2011-12-08 | Renesas Electronics Corp | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021082606A (ja) * | 2014-05-25 | 2021-05-27 | ケーエルエー コーポレイション | 電子ビーム画像化装置及び方法 |
Also Published As
Publication number | Publication date |
---|---|
US10840233B2 (en) | 2020-11-17 |
TWI652797B (zh) | 2019-03-01 |
TW201515191A (zh) | 2015-04-16 |
CN104426510B (zh) | 2019-10-22 |
US20180047715A1 (en) | 2018-02-15 |
JP2015035603A (ja) | 2015-02-19 |
KR102258363B1 (ko) | 2021-05-31 |
US10229902B2 (en) | 2019-03-12 |
KR20150017688A (ko) | 2015-02-17 |
US20150041917A1 (en) | 2015-02-12 |
US20190273076A1 (en) | 2019-09-05 |
JP6482786B2 (ja) | 2019-03-13 |
JP6559918B2 (ja) | 2019-08-14 |
CN104426510A (zh) | 2015-03-18 |
US9721936B2 (en) | 2017-08-01 |
JP6963590B2 (ja) | 2021-11-10 |
JP2019080080A (ja) | 2019-05-23 |
HK1202993A1 (en) | 2015-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6559918B2 (ja) | スイッチング装置、高周波スイッチングモジュール、および電子装置 | |
US10580705B2 (en) | Devices and methods related to radio-frequency switches having improved on-resistance performance | |
TWI623143B (zh) | 與基於射頻開關之絕緣體上矽相關之電路、裝置、方法及其組合 | |
TWI654839B (zh) | 用於改進一堆疊電晶體中的品質因子之電路及方法 | |
US10361697B2 (en) | Switch linearization by compensation of a field-effect transistor | |
US11817456B2 (en) | Devices and methods for layout-dependent voltage handling improvement in switch stacks | |
US20140009212A1 (en) | Body-gate coupling to improve linearity of radio-frequency switch | |
CN104639135B (zh) | 关于具有改善性能的射频开关的器件和方法 | |
US20220013415A1 (en) | Radio-frequency switching devices having improved voltage handling capability |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190814 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190814 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210817 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210916 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211015 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6963590 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |