JP2009117445A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009117445A JP2009117445A JP2007285879A JP2007285879A JP2009117445A JP 2009117445 A JP2009117445 A JP 2009117445A JP 2007285879 A JP2007285879 A JP 2007285879A JP 2007285879 A JP2007285879 A JP 2007285879A JP 2009117445 A JP2009117445 A JP 2009117445A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- insulating layer
- frequency signal
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】優れた高周波特性が得られる半導体装置を提供する。
【解決手段】基板と、基板の主面に積層された絶縁層と、絶縁層に積層された高周波信号導通部とを有する積層体と、基板の主面の反対側の面が接合され積層体を支持する導電性を有する支持体と、直流信号に対しては支持体と外部回路との間を通過させ、交流信号に対しては支持体と外部回路との間を遮断して支持体の電位をフローティング状態にする素子とを備えている。
【選択図】図1
【解決手段】基板と、基板の主面に積層された絶縁層と、絶縁層に積層された高周波信号導通部とを有する積層体と、基板の主面の反対側の面が接合され積層体を支持する導電性を有する支持体と、直流信号に対しては支持体と外部回路との間を通過させ、交流信号に対しては支持体と外部回路との間を遮断して支持体の電位をフローティング状態にする素子とを備えている。
【選択図】図1
Description
本発明は、半導体装置に関する。
近年、携帯電話や無線LAN(Local Area Network)などに代表されるモバイルコミュニケーション市場が急速に発展しており、無線通信機器に搭載される送受切り替えスイッチに対する小型化、高性能化、多機能化が強く要求されている。そのため、送受切り替えスイッチに用いられるスイッチング素子として、小型化、多機能化が容易に可能であるFET(Field Effect Transistor)が注目されている。
現在、高周波スイッチ回路におけるスイッチング素子として用いられるFETとしてはGaAs基板を用いたものが主流である。これは、GaAs基板は、シリコン基板と比較して、半絶縁性のものを容易に得られ寄生容量が小さくでき、また移動度が高いためにオン抵抗が小さく、そのため高周波スイッチ特性として求められる小さい挿入損失、大きい遮断特性が得られるためである。しかし、GaAs基板はコストが高いという欠点がある。
そこで、低コスト化のためにSOI(Silicon On Insulator)構造のMOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)を用いることが検討されている(例えば特許文献1)。また、SOIデバイスを用いた高周波スイッチが発表されている(例えば非特許文献1)。
特開2000−294786号公報
C. Tinella, et. al. ,"0.13/spl mu/m CMOS SOI SP6T antenna switch for multi-standard handsets", Silicon Monolithic Integrated Circuits in RF Systems, 2006. Digest of Papers. 2006 Topical Meeting on 18-20 Jan. 2006 Page(s):4 pp. Digital Object Identifier 10.1109/SMIC.2005.1587904.IEEE
本発明は、優れた高周波特性が得られる半導体装置を提供する。
本発明の一態様によれば、基板と、前記基板の主面に積層された絶縁層と、前記絶縁層に積層された高周波信号導通部とを有する積層体と、前記基板の前記主面の反対側の面が接合され、前記積層体を支持する導電性を有する支持体と、直流信号に対しては前記支持体と外部回路との間を通過させ、交流信号に対しては前記支持体と前記外部回路との間を遮断して前記支持体の電位をフローティング状態にする素子と、を備えたことを特徴とする半導体装置が提供される。
また、本発明の他の一態様によれば、基板と、前記基板の主面に積層された絶縁層と、前記絶縁層に積層された高周波信号導通部とを有する積層体における前記基板の前記主面の反対側の面を絶縁性の支持体に接合させて前記積層体を前記支持体に支持させることで、前記基板の電位がフローティング状態とされたことを特徴とする半導体装置が提供される。
また、本発明のさらに他の一態様によれば、基板と、前記基板に積層された絶縁層と、前記絶縁層に積層された高周波信号導通部とを有する積層体における前記基板の前記高周波信号導通部を配線基板の配線に接合させて前記積層体を前記配線基板に支持させることで、前記基板の電位がフローティング状態とされたことを特徴とする半導体装置が提供される。
本発明によれば、優れた高周波特性が得られる半導体装置が提供される。
SOI(Silicon On Insulator)構造を有するMOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)は、通常のMOSFETよりも低寄生容量であるので、高周波動作における信号伝達損失の低減が可能である。さらに、SOI構造を有するMOSFETは、動作素子領域(シリコン層)が絶縁層によって基板に対して完全に分離された構造であるので、高い抵抗を有するシリコン等を基板として用いることで、受動素子を含め、優れた高周波特性(挿入損失及び遮断特性)を実現可能である。
以下に、図面を参照し、本発明の実施形態について具体的に説明する。なお、各図面中同一の要素については同じ符号を付している。
[第1の実施形態]
図1は、本発明の第1の実施形態に係る半導体装置の構成を示す模式図である。
図2は、図1における半導体装置10を抽出して示す模式斜視図である。
図1は、本発明の第1の実施形態に係る半導体装置の構成を示す模式図である。
図2は、図1における半導体装置10を抽出して示す模式斜視図である。
本実施形態に係る半導体装置は、半導体装置10と、この半導体装置10とは別の部品として構成された、もしくは同じ基板1に形成された素子7とを備える。
半導体装置10は、基板1と絶縁層2と半導体層3との積層構造、ずなわちSOI構造を有する例えばチップ状の積層体(半導体チップ)と、これを支持する支持体としての例えばリードフレーム6を有する。
上記積層体(半導体チップ)は、基板1と、この基板1の主面上に設けられた絶縁層2と、絶縁層2における基板1との界面の反対側の表面上に設けられた半導体層3と、半導体層3の表面に選択的に設けられた入出力電極4とを有する。
入出力電極4は導電性のワイヤやバンプ等を介して外部回路に接続され、入出力電極4には高周波信号が導通する。例えばシリコン層などの半導体層3には、入出力電極4に接続され高周波信号のスイッチング機能を有する例えばMOSFET等の高周波スイッチング素子が形成され、本実施形態においてはその高周波スイッチング素子と入出力電極4が高周波信号導通部を構成する。
基板1としては、良好な素子高周波特性を得るため、例えば比抵抗1(kΩ・cm)の高抵抗シリコン基板が用いられる。その他、基板1としては、サファイア、SiC、ダイヤモンド等を用いてもよい。絶縁層2としては、例えばBOX(Buried Oxide)構造の酸化シリコンを用いることができる。
基板1の主面の反対側の面は、例えば銀(Ag)ペースト等の導電性接着剤5によって、導電性を有するリードフレーム6に接合されている。基板1は、配線、素子、グランド等には接続されずリードフレーム6とのみ電気的に接続されている。なお、導電性接着剤5は、銀(Ag)ペーストに限らず、基板1をリードフレーム6に対して導通させた状態で接合できるものであればその種類を問わない。
リードフレーム6は、素子7を介して、外部回路(グランドや電源8)に接続可能となっている。この素子7は、直流信号に対してはリードフレーム6と外部回路(グランドや電源8)との間を通過させ、交流信号に対してはリードフレーム6と外部回路(グランドや電源8)との間を遮断してリードフレーム6の電位をフローティング状態にする機能を有し、例えば、リードフレーム6と外部回路(グランドや電源8)との間に直列に接続されたコイルや、交流信号の所望の周波数帯を通過させないフィルタなどである。素子7は、半導体装置10とは別個に構成して半導体装置10に対して外付けしてもよいし、半導体装置10の製造工程において基板1上に金属配線の引き回しによって形成したコイルであってもよい。
一般に、SOI構造において基板1と絶縁層2との界面に、絶縁層2中に存在する固定電荷によってキャリアが発生する。このとき、入出力電極4に高周波信号が導通されると、リードフレーム6との電位差変化に基づいて上記界面のキャリアが移動し、空乏層幅が変化する。この空乏層幅の変化は容量の変化を引き起こし、これにより、基板1のインピーダンスが変化し、高調波成分(2次高調波、3次高調波)が発生する問題がある。
しかし、本実施形態では、リードフレーム6に接続された素子7が交流信号に対してはリードフレーム6と外部回路(グランドや電源8)との間を遮断し、リードフレーム6及びこれに導通した状態で接合された基板1の裏面の電位を交流信号に対してフローティング状態とする。これにより、高周波信号導通部(入出力電極4及び半導体層3に形成された高周波スイッチング素子)と、基板1の裏面(主面の反対面)との間の電位差変化が抑制され、基板1のインピーダンスを一定に保つことが可能となり、この結果、高調波成分を低減して良好な高周波信号特性が得られる。
素子7は、直流信号に対してはリードフレーム6と外部回路(グランドや電源8)との間を通過させるため、高周波信号導通部(入出力電極4及び半導体層3に形成された高周波スイッチング素子)の電位の基準をグランドまたは所定の電位にすることで、スイッチング素子を構成するMOSFETの閾値電圧や耐圧特性などを安定させることができる。
また、絶縁層2の上に半導体層3が設けられず、図3に示すように、絶縁層2の上に直接、高周波信号が導通する配線9を高周波導通部として設けた構造に対しても、前述した素子7を設けることで、リードフレーム6及びこれに導通した状態で接合された基板1の裏面の電位を交流信号に対してフローティング状態とし、配線9と基板1の裏面との間の電位差変化が抑制され、基板1のインピーダンスを一定に保つことが可能となり、この結果、高調波成分を低減して良好な高周波信号特性が得られる。なおかつ、直流信号はリードフレーム6と外部回路(グランドや電源8)との間を導通するため、配線9の電位の基準をグランドまたは所定の電位にして電気的特性を安定させることができる。
[第2の実施形態]
図4は、本発明の第2の実施形態に係る半導体装置の模式断面図である。
図4は、本発明の第2の実施形態に係る半導体装置の模式断面図である。
本実施形態に係る半導体装置は、基板1と絶縁層2と半導体層3との積層構造、ずなわちSOI構造を有する例えばチップ状の積層体(半導体チップ)と、これを支持する支持体としての例えばセラミック基板などの絶縁基板11を有する。
積層体(半導体チップ)は、上記第1の実施形態と同様、基板1と、この基板1の主面上に設けられた絶縁層2と、絶縁層2における基板1との界面の反対側の表面上に設けられた半導体層3と、半導体層3の表面に選択的に設けられた入出力電極4とを有する。
入出力電極4は導電性のワイヤやバンプ等を介して外部回路に接続され、入出力電極4には高周波信号が導通する。例えばシリコン層などの半導体層3には、入出力電極4に接続され高周波信号のスイッチング機能を有する例えばMOSFET等の高周波スイッチング素子が形成され、本実施形態においてはその高周波スイッチング素子と入出力電極4が高周波信号導通部を構成する。
基板1としては、良好な素子高周波特性を得るため、例えば比抵抗1(kΩ・cm)の高抵抗シリコン基板が用いられる。その他、基板1としては、サファイア、SiC、ダイヤモンド等を用いてもよい。絶縁層2としては、例えばBOX(Buried Oxide)構造の酸化シリコンを用いることができる。
基板1の主面の反対側の面は、例えばアルミナ(Al2O3)等の絶縁性接着剤12によって絶縁基板11に接合されている。なお、絶縁性接着剤12は、アルミナに限らず、基板1を絶縁基板11に対して電気的に絶縁した状態で接合できるものであればその種類を問わない。
基板1は絶縁基板11とは電気的に接続されていない。また、基板1及び絶縁基板11は、配線、素子、グランド等の電気要素にも接続されていない。したがって、基板1の裏面(主面の反対面)の電位はフローティング状態とされている。
したがって、高周波信号導通部(入出力電極4及び半導体層3に形成された高周波スイッチング素子)と、基板1の裏面との間の電位差変化が抑制され、基板1のインピーダンスを一定に保つことが可能となり、この結果、高調波成分を低減して良好な高周波信号特性が得られる。
[第3の実施形態]
図5は、本発明の第3の実施形態に係る半導体装置の模式断面図である。
図5は、本発明の第3の実施形態に係る半導体装置の模式断面図である。
本実施形態に係る半導体装置は、基板1と絶縁層2と半導体層3との積層構造、ずなわちSOI構造を有する例えばチップ状の積層体(半導体チップ)と、これを支持する配線基板20を有する。
配線基板20は、絶縁基板15と、この少なくとも一方の表面に形成された配線16を有する。配線基板20において、配線が絶縁基板15の両面や内層部分にも形成された多層配線構造であってもよい。配線基板20に支持される積層体(半導体チップ)は、上記第1、第2の実施形態と同様に構成されるが、本実施形態では配線基板20に対してフリップチップ実装されている。
すなわち、入出力電極4は導電性のバンプ17を介して配線基板20の配線16に接続されて外部回路と接続可能となっている。バンプ17を介した入出力電極4と配線16との接合部は絶縁性を有する樹脂材18によって覆われて保護されている。
基板1は、配線基板20には接続されず、その他の配線、素子、グランド等の電気要素にも接続されていない。したがって、基板1の裏面(主面の反対面)の電位はフローティング状態とされている。
したがって、高周波信号導通部(入出力電極4及び半導体層3に形成された高周波スイッチング素子)と、基板1の裏面との間の電位差変化が抑制され、基板1のインピーダンスを一定に保つことが可能となり、この結果、高調波成分を低減して良好な高周波信号特性が得られる。
[第4の実施形態]
図6は、本発明の第4の実施形態に係る半導体装置を用いた回路の構成を示す回路図である。図6に示す回路は、MOSFETをスイッチング素子Trとして用いた、SPDT(Single-Pole Double-Throw)スイッチ回路である。
図6は、本発明の第4の実施形態に係る半導体装置を用いた回路の構成を示す回路図である。図6に示す回路は、MOSFETをスイッチング素子Trとして用いた、SPDT(Single-Pole Double-Throw)スイッチ回路である。
この回路は、例えば3つの端子51、52、53を有し、これら端子51、52、53を介して高周波信号が入出力される。
端子51と端子52との間には、第1の半導体装置61が接続されている。第1の半導体装置61は複数個のスイッチング素子(MOSFET)Trを有し、各スイッチング素子Trのゲートは抵抗Rgを介してコントロール回路54に接続されている。コントロール回路54からの制御信号により、各スイッチング素子Trのオン/オフを制御することで、端子51と端子52との間の高周波信号の導通/遮断を切り替える。
同様に、端子53と端子52との間には、第2の半導体装置62が接続されている。第2の半導体装置62は複数個のスイッチング素子(MOSFET)Trを有し、各スイッチング素子Trのゲートは抵抗Rgを介してコントロール回路55に接続されている。コントロール回路55からの制御信号により、各スイッチング素子Trのオン/オフを制御することで、端子53と端子52との間の高周波信号の導通/遮断を切り替える。
ここで、第1の半導体装置61、第2の半導体装置62は、前述した各実施形態におけるSOI構造を有する半導体装置に対応し、スイッチング素子Trは上記半導体層3に形成されたスイッチング素子(MOSFET)に対応する。
この回路は例えば携帯電話機等の移動体通信機器における送受信に用いられ、端子51、52、53には300(MHz)以上の周波数、20(dBm)以上のパワーの高周波信号が入出力する。
端子52をアンテナ端子、端子51を送信端子、端子53を受信端子とした場合、第1の半導体装置61がオン、第2の半導体装置62がオフになることにより端子51と端子52間が導通し、端子53と端子52間が遮断される送信モードとなり、第2の半導体装置62がオン、第1の半導体装置61がオフになることにより端子53と端子52間が導通し、端子51と端子52間が遮断される受信モードとなる。第1の半導体装置61と第2の半導体装置62のオン/オフを制御することで、送信モードと受信モードが交互に繰り返される。
この回路において、第1の半導体装置61および第2の半導体装置62における基板裏面の電位は前述した実施形態で説明したようにフローティング状態とされているため、高周波信号導通部(スイッチング素子Tr)と、基板裏面との間の電位差変化が抑制され、基板のインピーダンスを一定に保つことが可能となり、この結果、高調波成分を低減して良好な高周波信号特性が得られる。
なお、本発明は図6に示す回路に限らず、他の高周波回路に適用可能であり、また、前述した半導体層3に形成され、高周波信号導通部を構成する素子としては、トランジスタ、サイリスタ、ダイオード等の能動素子、抵抗、インダクタ、コンデンサ等の受動素子、高周波スイッチや共振器等を構成するMEMS(Micro Electro Mechanical Systems)などが挙げられる。
1…基板、2…絶縁層、3…半導体層、4…入出力電極、5…導電性接着剤、6…支持体、10…半導体装置、11…支持体、12…絶縁性接着剤、15…絶縁基板、16…配線、20…配線基板
Claims (5)
- 基板と、前記基板の主面に積層された絶縁層と、前記絶縁層に積層された高周波信号導通部とを有する積層体と、
前記基板の前記主面の反対側の面が接合され、前記積層体を支持する導電性を有する支持体と、
直流信号に対しては前記支持体と外部回路との間を通過させ、交流信号に対しては前記支持体と前記外部回路との間を遮断して前記支持体の電位をフローティング状態にする素子と、
を備えたことを特徴とする半導体装置。 - 基板と、前記基板の主面に積層された絶縁層と、前記絶縁層に積層された高周波信号導通部とを有する積層体における前記基板の前記主面の反対側の面を絶縁性の支持体に接合させて前記積層体を前記支持体に支持させることで、前記基板の電位がフローティング状態とされたことを特徴とする半導体装置。
- 基板と、前記基板に積層された絶縁層と、前記絶縁層に積層された高周波信号導通部とを有する積層体における前記高周波信号導通部を配線基板の配線に接合させて前記積層体を前記配線基板に支持させることで、前記基板の電位がフローティング状態とされたことを特徴とする半導体装置。
- 前記高周波信号導通部は、前記絶縁層に積層された半導体層を含むことを特徴とする請求項1〜3のいずれか1つに記載の半導体装置。
- 前記半導体層に高周波スイッチング素子が形成されていることを特徴とする請求項4記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007285879A JP2009117445A (ja) | 2007-11-02 | 2007-11-02 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007285879A JP2009117445A (ja) | 2007-11-02 | 2007-11-02 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009117445A true JP2009117445A (ja) | 2009-05-28 |
Family
ID=40784277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007285879A Pending JP2009117445A (ja) | 2007-11-02 | 2007-11-02 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009117445A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150017688A (ko) * | 2013-08-07 | 2015-02-17 | 스카이워크스 솔루션즈, 인코포레이티드 | 전계 효과 트랜지스터 스택 전압 보상 |
-
2007
- 2007-11-02 JP JP2007285879A patent/JP2009117445A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150017688A (ko) * | 2013-08-07 | 2015-02-17 | 스카이워크스 솔루션즈, 인코포레이티드 | 전계 효과 트랜지스터 스택 전압 보상 |
JP2015035603A (ja) * | 2013-08-07 | 2015-02-19 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | スイッチング装置、高周波スイッチングモジュール、および電子装置 |
US10229902B2 (en) | 2013-08-07 | 2019-03-12 | Skyworks Solutions, Inc. | Stack device having voltage compensation |
JP2019080080A (ja) * | 2013-08-07 | 2019-05-23 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | スイッチング装置、高周波スイッチングモジュール、および電子装置 |
JP2020017725A (ja) * | 2013-08-07 | 2020-01-30 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | スイッチング装置、高周波スイッチングモジュール、および電子装置 |
US10840233B2 (en) | 2013-08-07 | 2020-11-17 | Skyworks Solutions, Inc. | Radio-frequency switch having stack of non-uniform elements |
KR102258363B1 (ko) | 2013-08-07 | 2021-05-31 | 스카이워크스 솔루션즈, 인코포레이티드 | 전계 효과 트랜지스터 스택 전압 보상 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111526227B (zh) | 高频模块和通信装置 | |
JP5239309B2 (ja) | 半導体装置 | |
EP1453135A1 (en) | Antenna switch module, all-in-one communication module, communication apparatus and method for manufacturing antenna switch module | |
US7265604B2 (en) | High-frequency switch circuit arrangement | |
JP2006332683A (ja) | 可変インダクタおよびそれを備えた高周波回路モジュール | |
US7423499B2 (en) | High-frequency switching apparatus | |
JP2005303940A (ja) | アンテナスイッチ回路、ならびにそれを用いた複合高周波部品および移動体通信機器 | |
JP2006094557A (ja) | 半導体素子及び高周波電力増幅装置並びに無線通信機 | |
JP2007027563A (ja) | 高周波スイッチ回路を有する高周波装置 | |
WO2011104774A1 (ja) | 半導体装置 | |
WO2014207498A1 (en) | High frequency amplifier | |
JP2009117445A (ja) | 半導体装置 | |
JP3702189B2 (ja) | 化合物半導体スイッチ回路装置 | |
WO2022130740A1 (ja) | 高周波モジュールおよび通信装置 | |
WO2022065015A1 (ja) | 半導体集積回路及び高周波モジュール | |
WO2023286798A1 (ja) | 電力増幅回路及び電力増幅方法 | |
WO2023282206A1 (ja) | 電力増幅回路および通信装置 | |
JP2003283362A (ja) | アンテナスイッチモジュール及びそれを用いた移動体通信機器 | |
US20230282620A1 (en) | Integrated circuit and radio-frequency module | |
WO2022113545A1 (ja) | 高周波モジュール | |
US20230268297A1 (en) | Integrated circuit and radio-frequency module | |
JP2007036452A (ja) | 高周波モジュール | |
JP2004282727A (ja) | アンテナスイッチモジュール、一体型通信モジュール、通信機器およびアンテナスイッチモジュールの製造方法 | |
JP2006109356A (ja) | 高周波スイッチ回路 | |
JP3702190B2 (ja) | 化合物半導体スイッチ回路装置 |