WO2022065015A1 - 半導体集積回路及び高周波モジュール - Google Patents

半導体集積回路及び高周波モジュール Download PDF

Info

Publication number
WO2022065015A1
WO2022065015A1 PCT/JP2021/032736 JP2021032736W WO2022065015A1 WO 2022065015 A1 WO2022065015 A1 WO 2022065015A1 JP 2021032736 W JP2021032736 W JP 2021032736W WO 2022065015 A1 WO2022065015 A1 WO 2022065015A1
Authority
WO
WIPO (PCT)
Prior art keywords
high frequency
filter
low noise
noise amplifier
inductor
Prior art date
Application number
PCT/JP2021/032736
Other languages
English (en)
French (fr)
Inventor
博 西川
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202180058155.9A priority Critical patent/CN116057833A/zh
Publication of WO2022065015A1 publication Critical patent/WO2022065015A1/ja
Priority to US18/166,132 priority patent/US20230188098A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/187—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2178—Class D power amplifiers; Switching amplifiers using more than one switch or switching amplifier in parallel or in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/075—Ladder networks, e.g. electric wave filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band

Definitions

  • the present invention relates to a semiconductor integrated circuit and a high frequency module.
  • Patent Document 1 discloses a front-end module in which a plurality of low-noise amplifiers and the like are packaged.
  • a plurality of high-frequency elements or a plurality of electric circuits may be integrated in a semiconductor aggregation circuit for miniaturization.
  • inductive coupling and / or capacitive coupling may occur between a plurality of high-frequency elements or between a plurality of electric circuits, and the electrical characteristics of the front-end module may deteriorate.
  • the present invention provides a semiconductor integrated circuit and a high frequency module capable of suppressing inductive coupling and / or capacitive coupling between a plurality of high frequency elements integrated in a semiconductor integrated circuit or between a plurality of electric circuits.
  • the semiconductor integrated circuit includes a first high frequency element, a second high frequency element, and a first via conductor arranged between the first high frequency element and the second high frequency element and connected to a ground potential. , Equipped with.
  • the semiconductor integrated circuit According to the semiconductor integrated circuit according to one aspect of the present invention, it is possible to suppress inductive coupling and / or capacitive coupling between a plurality of high frequency elements integrated in the semiconductor integrated circuit or between a plurality of electric circuits.
  • FIG. 1 is a circuit configuration diagram of a high frequency module and a communication device according to an embodiment.
  • FIG. 2 is a circuit configuration diagram of a low noise amplifier included in the high frequency module according to the embodiment.
  • FIG. 3 is a circuit configuration diagram of a filter included in the high frequency module according to the embodiment.
  • FIG. 4 is a plan view of the high frequency module according to the embodiment.
  • FIG. 5 is an enlarged plan view of the semiconductor IC included in the high frequency module according to the embodiment.
  • FIG. 6 is a cross-sectional view of the high frequency module according to the embodiment.
  • FIG. 7 is a cross-sectional view of the high frequency module according to the embodiment.
  • FIG. 8 is a cross-sectional view of the high frequency module according to the embodiment.
  • each figure is a schematic diagram in which emphasis, omission, or ratio is adjusted as appropriate to show the present invention, and is not necessarily exactly illustrated. What is the actual shape, positional relationship, and ratio? May be different. In each figure, substantially the same configuration is designated by the same reference numeral, and duplicate description may be omitted or simplified.
  • the x-axis and the y-axis are axes orthogonal to each other on a plane parallel to the main surface of the module substrate.
  • the z-axis is an axis perpendicular to the main surface of the module substrate, the positive direction thereof indicates an upward direction, and the negative direction thereof indicates a downward direction.
  • connection includes not only the case of being directly connected by a connection terminal and / or a wiring conductor, but also the case of being electrically connected via another circuit element.
  • directly connected is meant being directly connected by a connection terminal and / or a wiring conductor without the intervention of other circuit elements.
  • Connected between A and B means connected to both A and B between A and B.
  • planar view means that an object is projected orthographically projected onto the xy plane from the positive side of the z-axis.
  • a overlaps with B in a plan view means that at least a part of the region of A orthographically projected on the xy plane overlaps with at least a part of the region of B orthographically projected on the xy plane. ..
  • Parts are placed on the main surface of the board means that in addition to the parts being placed on the main surface in contact with the main surface of the board, the parts are placed on the main surface without contacting the main surface. Being placed above (for example, the part is laminated on another part placed on the board), and part of the part being embedded and placed in the board from the main surface side. including.
  • a is placed between B and C means that at least one of a plurality of line segments connecting any point in B and any point in C passes through A.
  • FIG. 1 is a circuit configuration diagram of a high frequency module 1 and a communication device 5 according to an embodiment.
  • the communication device 5 includes a high frequency module 1, an antenna 2, an RFIC 3, and a BBIC 4.
  • the high frequency module 1 transmits a high frequency signal between the antenna 2 and the RFIC 3.
  • the internal configuration of the high frequency module 1 will be described later.
  • the antenna 2 is connected to the antenna connection terminal 100 of the high frequency module 1, receives a high frequency signal from the outside, and outputs the high frequency signal to the high frequency module 1.
  • RFIC3 is an example of a signal processing circuit that processes high frequency signals. Specifically, the RFIC 3 processes the high frequency reception signal input via the reception path of the high frequency module 1 by down-conversion or the like, and outputs the reception signal generated by the signal processing to the BBIC 4. Further, the RFIC 3 has a control unit for controlling a switch, an amplifier and the like included in the high frequency module 1. A part or all of the function of the RFIC3 as a control unit may be mounted outside the RFIC3, or may be mounted on, for example, the BBIC4 or the high frequency module 1.
  • the BBIC 4 is a baseband signal processing circuit that processes signals using an intermediate frequency band having a lower frequency than the high frequency signal transmitted by the high frequency module 1.
  • the signal processed by the BBIC 4 for example, an image signal for displaying an image and / or an audio signal for a call via a speaker are used.
  • the antenna 2 and the BBIC 4 are not essential components.
  • the high frequency module 1 includes low noise amplifiers 21 and 22, switches 51 to 54, filters 61 to 65, a control circuit 70, an antenna connection terminal 100, and a high frequency output terminal 120. Be prepared.
  • the low noise amplifiers 21 and 22, the switches 51 to 54, the filter 65, and the control circuit 70 are built in the semiconductor integrated circuit (IC) 130.
  • the antenna connection terminal 100 is connected to the antenna 2.
  • the switch 54 is connected between the antenna connection terminal 100 and the filters 61 to 64.
  • the switch 54 includes terminals 541 to 545.
  • the terminal 541 is connected to the antenna connection terminal 100.
  • Terminals 542 to 545 are connected to filters 61 to 64, respectively.
  • the switch 54 can connect at least one of the terminals 542 to 545 to the terminal 541 based on, for example, a control signal from the RFIC3. That is, the switch 54 can individually switch between connection and non-connection between the antenna connection terminal 100 and each of the filters 61 to 64.
  • the switch 54 is composed of, for example, a multi-connection type switch circuit, and may be called an antenna switch.
  • the communication band means a frequency band defined in advance by a standardization body or the like (for example, 3GPP (3rd Generation Partnership Project) and IEEE (Institute of Electrical and Electronics Engineers), etc.) for a communication system.
  • the communication system means a communication system constructed by using wireless access technology (RAT: RadioAccess Technology).
  • RAT RadioAccess Technology
  • As the communication system for example, a 5GNR (5th Generation New Radio) system, an LTE (Long Term Evolution) system, a WLAN (Wireless Local Area Network) system, or the like can be used, but the communication system is not limited thereto.
  • the filter 61 (A-Rx) is an example of the first filter, and has a pass band including at least a part of the communication band A.
  • the communication band A is an example of the first communication band. If the communication band A is a communication band for frequency division duplex (FDD), the pass band of the filter 61 includes the downlink operating band of the communication band A. The downlink operation band means a part of the communication band designated for the downlink. If the communication band A is a communication band for time division duplex (TDD: Time Division Duplex), the pass band of the filter 61 includes the entire communication band A.
  • TDD Time Division duplex
  • the filter 62 (B-Rx) is an example of the second filter, and has a pass band including at least a part of the communication band B.
  • the communication band B is an example of a second communication band. If the communication band B is a communication band for FDD, the pass band of the filter 62 includes the downlink operation band of the communication band B. If the communication band B is a communication band for TDD, the pass band of the filter 62 includes the entire communication band B.
  • One end of the filter 62 is connected to the antenna connection terminal 100 via the switch 54. The other end of the filter 62 is connected to the input of the low noise amplifier 21 via the switch 51.
  • the filter 63 (C-Rx) is an example of a third filter, and has a pass band including at least a part of the communication band C.
  • the communication band C is an example of a third communication band. If the communication band C is a communication band for FDD, the pass band of the filter 63 includes the downlink operation band of the communication band C. If the communication band C is a communication band for TDD, the pass band of the filter 63 includes the entire communication band C.
  • One end of the filter 63 is connected to the antenna connection terminal 100 via the switch 54. The other end of the filter 63 is connected to the input of the low noise amplifier 22 via the switch 52.
  • the filter 64 (D-Rx) is an example of the fourth filter, and has a pass band including at least a part of the communication band D.
  • the communication band D is an example of the fourth communication band. If the communication band D is a communication band for FDD, the pass band of the filter 64 includes the downlink operation band of the communication band D. If the communication band D is a communication band for TDD, the pass band of the filter 64 includes the entire communication band D.
  • One end of the filter 64 is connected to the antenna connection terminal 100 via the switch 54. The other end of the filter 64 is connected to the input of the low noise amplifier 22 via the switch 52.
  • the switch 51 is an example of the first switch, and is connected between the filters 61 and 62 and the low noise amplifier 21.
  • the switch 51 includes terminals 511 to 513. Terminals 511 and 512 are connected to filters 61 and 62, respectively. Terminal 513 is connected to the input of the low noise amplifier 21.
  • the switch 51 can connect at least one of terminals 511 and 512 to terminal 513, for example, based on a control signal from RFIC3. That is, the switch 51 can individually switch between the connection and disconnection between the filter 61 and the low noise amplifier 21 and the connection and disconnection between the filter 62 and the low noise amplifier 21.
  • the switch 51 is composed of, for example, a multi-connection type switch circuit.
  • the switch 52 is an example of the second switch, and is connected between the filters 63 and 64 and the low noise amplifier 22.
  • the switch 52 includes terminals 521 to 523. Terminals 521 and 522 are connected to filters 63 and 64, respectively. Terminal 523 is connected to the input of the low noise amplifier 22.
  • the switch 52 can connect at least one of the terminals 521 and 522 to the terminal 523, for example, based on a control signal from RFIC3. That is, the switch 52 can individually switch between the connection and disconnection between the filter 63 and the low noise amplifier 22 and the connection and disconnection between the filter 64 and the low noise amplifier 22.
  • the switch 52 is composed of, for example, a multi-connection type switch circuit.
  • the low noise amplifier 21 is an example of the first low noise amplifier, the input thereof is connected to the filters 61 and 62 via the switch 51, and the output thereof is connected to the filter 65 via the switch 53.
  • the low noise amplifier 22 is an example of a second low noise amplifier, the input thereof is connected to the filters 63 and 64 via the switch 52, and the output thereof is connected to the filter 65 via the switch 53.
  • the switch 53 is an example of the third switch, and is connected between the low noise amplifiers 21 and 22 and the filter 65.
  • the switch 53 includes terminals 531 to 533. Terminals 531 and 532 are connected to the outputs of the low noise amplifiers 21 and 22, respectively.
  • the terminal 533 is connected to one end of the filter 65.
  • the switch 53 can connect at least one of terminals 531 and 532 to terminal 533, for example, based on a control signal from RFIC3. That is, the switch 53 can individually switch between the connection and disconnection between the low noise amplifier 21 and the filter 65 and the connection and disconnection between the low noise amplifier 22 and the filter 65.
  • the switch 53 is composed of, for example, a multi-connection type switch circuit.
  • the filter 65 is an example of the fifth filter, and has a pass band including at least a part of each of the communication bands A to D. One end of the filter 65 is connected to the terminal 533 of the switch 53, and the other end of the filter 65 is connected to the high frequency output terminal 120.
  • a low-pass filter configured by an LC circuit can be used, but the filter 65 is not limited thereto. The circuit configuration of the filter 65 will be described later with reference to FIG.
  • the control circuit 70 is an electric circuit for a control signal having a frequency lower than that of the high frequency signal.
  • the control circuit 70 receives digital control signals such as MIPI (Mobile Industry Processor Interface) and / or GPIO (General Purpose I / O) from RFIC3, and is among the low noise amplifiers 21 and 22 and switches 51 to 54. Control at least one of.
  • MIPI Mobile Industry Processor Interface
  • GPIO General Purpose I / O
  • the semiconductor IC 130 includes a plurality of high frequency circuits and a control circuit 70.
  • the semiconductor IC 130 includes switches 51 to 54, low noise amplifiers 21 and 22, and a filter 65 as a plurality of high frequency circuits.
  • the high frequency module 1 may include a semiconductor IC 130 including a plurality of high frequency elements, and may not include other circuit elements (for example, a switch 51 and filters 61 to 64).
  • FIG. 2 is a circuit configuration diagram of the low noise amplifier 21 included in the high frequency module 1 according to the embodiment. Since the circuit configuration of the low noise amplifier 22 is the same as the circuit configuration of the low noise amplifier 21, illustration and description thereof will be omitted.
  • the low noise amplifier 21 includes an input terminal 211, an output terminal 212, cascode-connected field effect transistors (FETs: Field Effect Transistors) 213 and 214, inductors 215 and 218, and a capacitor 216. , 217, 219 and 210.
  • FETs Field Effect Transistors
  • the input terminal 211 is connected to the terminal 513 of the switch 51, and receives the received signals of the communication bands A and B from the filters 61 and 62 via the switch 51.
  • the output terminal 212 is connected to the terminal 531 of the switch 53, and outputs the amplified reception signals of the communication bands A and B to the high frequency output terminal 120 via the switch 53 and the filter 65.
  • the source terminal of the FET 213 is connected to the other end of the inductor 215 whose one end is connected to the ground.
  • the gate terminal of the FET 213 is connected to the input terminal 211.
  • a capacitor 216 is connected between the gate and source of the FET 213.
  • the inductor 215 is an example of the second high frequency element and corresponds to the second inductor.
  • the inductor 215 functions as a source inductor for configuring series feedback.
  • the source terminal of the FET 214 is connected to the drain terminal of the FET 213.
  • the gate terminal of the FET 214 is connected to the ground via the capacitor 217.
  • the drain terminal of the FET 214 is connected to the output terminal 212 via the capacitor 210. Further, the drain terminal of the FET 214 is connected to a power supply line that supplies a power supply voltage via an inductor 218 and a capacitor 219 connected in parallel.
  • the inductor 218 is an example of the first high frequency element and corresponds to the first inductor.
  • the inductor 218 functions as a choke inductor for suppressing the outflow of the high frequency signal from the high frequency signal line for transmitting the high frequency signal to the power supply line for supplying the power supply voltage.
  • the inductor 218, together with the capacitors 219 and 210, also functions as an impedance matching circuit for output impedance matching.
  • the circuit configuration of the low noise amplifier 21 in FIG. 2 is an example, and the circuit configuration is not limited to this.
  • a heterobipolar transistor HBT: Heterojunction Bipolar Transistor
  • FET Heterojunction Bipolar Transistor
  • FIG. 3 is a circuit configuration diagram of the filter 65 included in the high frequency module 1 according to the embodiment.
  • the filter 65 is an LC filter and functions as a low-pass filter. As shown in FIG. 3, the filter 65 includes an input terminal 651, an output terminal 652, inductors 653 and 654, and capacitors 655 to 657.
  • the filter 65 is not limited to the low-pass filter.
  • the filter 65 may function as a high-pass filter, a band-pass filter, or a band-elimination filter, or may function as an impedance matching element.
  • the input terminal 651 is connected to the terminal 533 of the switch 53, and receives the received signal amplified from the low noise amplifiers 21 and 22 via the switch 53.
  • the output terminal 652 is connected to the high frequency output terminal 120, and the received signals of the communication bands A to D output from the filter 65 are output to the high frequency output terminal 120.
  • the inductor 653 is an example of the third inductor. One end of the inductor 653 is connected to the input terminal 651 and is connected to the ground via the capacitor 655. The other end of the inductor 653 is connected to one end of the inductor 654 and is connected to the ground via the capacitor 656.
  • the inductor 654 is also an example of the third inductor. One end of the inductor 654 is connected to the other end of the inductor 653 and is connected to the ground via the capacitor 656. The other end of the inductor 654 is connected to the output terminal 652 and is connected to the ground via the capacitor 657.
  • the circuit configuration of the filter 65 in FIG. 3 is an example and is not limited thereto.
  • the filter 65 may not include an inductor 653 and a capacitor 655.
  • one end of the inductor 654 may be connected to the input terminal 651.
  • FIG. 4 is a plan view of the high frequency module 1 according to the embodiment. Specifically, in FIG. 4, (a) shows a view of the main surface 91a of the module board 91 from the positive side of the z-axis, and (b) shows the main surface 91b of the module board 91 from the positive side of the z-axis. The figure is shown.
  • FIG. 5 is an enlarged plan view of the semiconductor IC 130 included in the high frequency module 1 according to the embodiment.
  • 6 to 8 are cross-sectional views of the high frequency module 1 according to the embodiment.
  • the cross sections of the high frequency module 1 in FIGS. 6 to 8 are the cross sections of the vi-vi line, the vii-vii line, and the viii-viii line of FIG. 4, respectively.
  • the high frequency module 1 further includes a module substrate 91, resin members 92 and 93, and a shield electrode layer 95. It comprises a plurality of post electrodes 150. In FIG. 4, the resin members 92 and 93 and the shield electrode layer 95 are not shown.
  • the module board 91 has main surfaces 91a and 91b facing each other.
  • the module substrate 91 has a rectangular shape in a plan view, but the shape of the module substrate 91 is not limited to this.
  • the module substrate 91 include a low-temperature co-fired ceramics (LTCC: Low Temperature Co-fired Ceramics) substrate having a laminated structure of a plurality of dielectric layers, a high-temperature co-fired ceramics (HTCC: High Temperature Co-fired Ceramics) substrate, and the like.
  • LTCC Low Temperature Co-fired Ceramics
  • HTCC High Temperature Co-fired Ceramics
  • a board having a built-in component, a board having a redistribution layer (RDL: Redistribution Layer), a printed circuit board, or the like can be used, but is not limited thereto.
  • Via conductors 911 to 913 and a ground electrode pattern 914 are formed in the module substrate 91.
  • the via conductors 911 to 913 are penetrating vias penetrating the module substrate 91 in the thickness direction (z direction).
  • the via conductors 911 to 913 are not limited to penetrating vias.
  • the via conductors 911 to 913 have a flat electrode pattern that connects a blind via formed on the main surface 91a side, a blind via formed on the main surface 91b side, and these two blind vias in the module substrate 91. And may be composed of.
  • the main surface 91a is an example of the first main surface, and may be referred to as an upper surface or a surface.
  • a plurality of parts are arranged on the main surface 91a.
  • the filters 61 to 64 are surface acoustic wave filters (for example, surface acoustic wave filters and / or surface acoustic wave filters using BAW (Bulk Acoustic Wave)).
  • the filters 61 to 64 are not limited to the elastic wave filter, and may be, for example, an LC resonance filter and / or a dielectric filter.
  • the resin member 92 is arranged on the main surface 91a of the module substrate 91 and covers the main surface 91a and the parts on the main surface 91a.
  • the resin member 92 has a function of ensuring reliability such as mechanical strength and moisture resistance of the parts on the main surface 91a.
  • the main surface 91b is an example of the second main surface, and may be referred to as a lower surface or a back surface.
  • a semiconductor IC 130 and a plurality of post electrodes 150 are arranged on the main surface 91b.
  • the semiconductor IC 130 is an electronic component having an electronic circuit (for example, a high frequency circuit and / or a control circuit) formed on the surface and inside of a semiconductor chip (also called a die).
  • the semiconductor IC 130 is, for example, composed of CMOS (Complementary Metal Oxide Semiconductor), and may be specifically configured by an SOI (Silicon on Insulator) process. This makes it possible to manufacture the semiconductor IC 130 at low cost.
  • the semiconductor IC 130 may be composed of at least one of GaAs, SiGe, and GaN. This makes it possible to realize high-quality semiconductor parts.
  • a plurality of high frequency circuits switching 51 to 54, low noise amplifiers 21 and 22, and a filter 65
  • a control circuit 70 are integrated in the semiconductor IC 130, and a plurality of via conductors are further integrated. 131 to 133 are formed.
  • the plurality of via conductors 131 is an example of a plurality of first via conductors.
  • the plurality of via conductors 131 are arranged between the low noise amplifiers 21 and 22 and connected to the ground potential.
  • a plurality of via conductors 131 are arranged along the boundary between the low noise amplifiers 21 and 22, and partition the low noise amplifiers 21 and 22. At least one of the plurality of via conductors 131 is arranged between the inductor 215 included in the low noise amplifier 21 and the inductor 218 included in the low noise amplifier 22. Further, at least one of the plurality of via conductors 131 is arranged between the inductor 218 included in the low noise amplifier 21 and the inductor 215 included in the low noise amplifier 22.
  • At least one of the plurality of via conductors 131 overlaps the filter 61 in a plan view and is connected to the filter 61 via the via conductor 911 in the module substrate 91.
  • the plurality of via conductors 132 is an example of a plurality of second via conductors.
  • the plurality of via conductors 132 are arranged between the low noise amplifier 22 and the filter 65 and connected to the ground potential.
  • a plurality of via conductors 132 are arranged along the boundary between the low noise amplifier 22 and the filter 65, and partition the low noise amplifier 22 and the filter 65. At least one of the plurality of via conductors 132 is arranged between the inductor 215 included in the low noise amplifier 22 and the inductor 654 included in the filter 65. Further, at least one of the plurality of via conductors 132 is arranged between the inductor 218 included in the low noise amplifier 22 and the inductor 653 included in the filter 65.
  • At least one of the plurality of via conductors 132 overlaps the filter 61 in a plan view and is connected to the filter 61 via the via conductor 912 in the module substrate 91.
  • the plurality of via conductors 133 is an example of a plurality of third via conductors.
  • the plurality of via conductors 133 are arranged between the control circuit 70 and the low noise amplifier 21 and the switch 51, and are connected to the ground potential.
  • a plurality of via conductors 133 are arranged along the boundary of the control circuit 70, and the control circuit 70 is partitioned from the low noise amplifier 21 and the switch 51.
  • At least one of the plurality of via conductors 133 overlaps the filter 62 in a plan view and is connected to the filter 62 via the via conductor 913 in the module substrate 91.
  • Each of the plurality of via conductors 131 to 133 is a through silicon via that penetrates the semiconductor IC 130 in the thickness direction (z direction), and is called a through silicon via (TSV).
  • TSV through silicon via
  • Each of the plurality of via conductors 131 to 133 is not limited to the TSV.
  • each of the plurality of via conductors 131 to 133 connects a blind via formed on one surface of the semiconductor IC 130, a blind via formed on the other surface, and these two blind vias in the semiconductor IC 130. It may be composed of a plane electrode pattern to be formed.
  • the plurality of post electrodes 150 are examples of a plurality of external connection terminals including the antenna connection terminal 100 and the high frequency output terminal 120 of FIG.
  • Each of the plurality of post electrodes 150 is arranged on the main surface 91b of the module substrate 91 and extends from the main surface 91b along the z-axis. Further, each of the plurality of post electrodes 150 penetrates the resin member 93, and one end thereof is exposed from the resin member 93.
  • One end of the plurality of post electrodes 150 exposed from the resin member 93 is connected to an input / output terminal and / or a ground electrode or the like on the mother substrate arranged in the z-axis negative direction of the high frequency module 1.
  • the resin member 93 is arranged on the main surface 91b of the module substrate 91 and covers the main surface 91b and the parts on the main surface 91b.
  • the resin member 93 has a function of ensuring reliability such as mechanical strength and moisture resistance of the parts on the main surface 91b.
  • the lower surface of the resin member 93 is flattened by cutting out the lower surface of the high frequency module 1, and the semiconductor IC 130 and the plurality of post electrodes 150 are exposed from the lower surface of the resin member 93.
  • the shield electrode layer 95 is, for example, a metal thin film formed by a sputtering method, and is formed so as to cover the upper surface and side surfaces of the resin member 92, the side surface of the module substrate 91, and the side surface of the resin member 93.
  • the shield electrode layer 95 is set to the ground potential and suppresses external noise from entering the circuit components constituting the high frequency module 1.
  • the semiconductor IC 130 may include at least two high-frequency elements and at least one via conductor arranged between the at least two high-frequency elements, and may not include other circuit elements.
  • each of the at least two high-frequency elements is not limited to the inductor, and may be, for example, a capacitor.
  • the semiconductor IC 130 may include a high frequency circuit, a control circuit 70, and at least one via conductor 133 arranged between the high frequency circuit and the control circuit 70.
  • the high frequency circuit may be any of the low noise amplifiers 21 and 22, the filters 65, and the switches 51 to 53, and is not limited thereto.
  • the semiconductor IC 130 includes the first high frequency element (for example, the inductor 218 of the low noise amplifier 21), the second high frequency element (for example, the inductor 215 of the low noise amplifier 22), and the first high frequency. It comprises a first via conductor (eg, via conductor 131) disposed between the element and the second high frequency element and connected to a ground potential.
  • first high frequency element for example, the inductor 218 of the low noise amplifier 21
  • the second high frequency element for example, the inductor 215 of the low noise amplifier 22
  • the first high frequency comprises a first via conductor (eg, via conductor 131) disposed between the element and the second high frequency element and connected to a ground potential.
  • the first via conductor connected to the ground potential can be arranged between the first high frequency element and the second high frequency element. Therefore, inductive coupling and / or capacitive coupling between the first high frequency element and the second high frequency element in the semiconductor IC 130 can be suppressed. As a result, it is possible to improve the electrical characteristics of the high-frequency path to which each of the first high-frequency element and the second high-frequency element is connected.
  • the first via conductor may be a penetrating via penetrating the semiconductor IC 130 in the thickness direction of the semiconductor IC 130.
  • the first via conductor can be composed of penetrating vias. Therefore, the first via conductor can be interposed between the first high frequency element and the second high frequency element over the entire thickness direction, and the coupling between the first high frequency element and the second high frequency element can be further suppressed.
  • the first high frequency element may be the first inductor
  • the second high frequency element may be the second inductor
  • the first via conductor can be arranged between the first inductor and the second inductor.
  • coupling especially inductive coupling
  • the coupling between the first inductor and the second inductor can be effectively suppressed by the first via conductor, and the electrical characteristics of the high frequency path to which each of the first inductor and the second inductor is connected can be more effectively suppressed. Can be improved.
  • the semiconductor IC 130 may include the low noise amplifiers 21 and 22, the first inductor may be included in the low noise amplifier 21, and the second inductor is the low noise amplifier 22. May be included in.
  • the coupling between the inductors included in the low noise amplifiers 21 and 22 can be suppressed by the first via conductor, and the electrical characteristics (for example, amplification characteristics, etc.) of each of the low noise amplifiers 21 and 22 are improved. be able to.
  • the first inductor may be the inductor 218 (choke inductor) of the low noise amplifier 21, and the second inductor is the inductor 215 (source inductor) of the low noise amplifier 22. ) May be.
  • the semiconductor IC 130 is arranged between the third high frequency element (for example, the inductor 654 of the filter 65) and the second high frequency element and the third high frequency element, and is connected to the ground potential.
  • a via conductor for example, a via conductor 132 may be provided.
  • the first high frequency element may be the first inductor
  • the second high frequency element may be the second inductor
  • the third high frequency element may be the first inductor. It may be 3 inductors.
  • the semiconductor IC 130 may include the low noise amplifiers 21 and 22 and the filter 65, the first inductor may be included in the low noise amplifier 21, and the second inductor may be.
  • the low noise amplifier 22 may be included, and the third inductor may be included in the filter 65.
  • the coupling between the inductors included in the low noise amplifiers 21 and 22 can be suppressed by the first via conductor, and the coupling between the inductors included in the low noise amplifier 22 and the filter 65 can be suppressed by the second via conductor. It can be suppressed. Therefore, the electrical characteristics of the low noise amplifiers 21 and 22 and the filter 65 can be improved.
  • the module substrate 91 may have main surfaces 91a and 91b facing each other, and the semiconductor IC 130 may be arranged on the main surface 91b, and the high frequency module may be arranged.
  • 1 may include at least one surface mount component (eg, switches 54 and filters 61-64) disposed on the main surface 91a and a plurality of post electrodes 150 disposed on the main surface 91b.
  • components can be arranged on both sides of the module board 91, and the high frequency module 1 can be downsized.
  • the semiconductor IC 130 may include a plurality of via conductors 131 including a first via conductor, and the plurality of via conductors 131 may be provided between the low noise amplifiers 21 and 22. May be placed in.
  • the semiconductor IC 130 is arranged between the high frequency circuit (for example, low noise amplifiers 21 and 22, switches 51 to 53, filter 65, etc.), the control circuit 70, and the high frequency circuit and the control circuit 70. , A via conductor 133 connected to a ground potential.
  • the high frequency circuit for example, low noise amplifiers 21 and 22, switches 51 to 53, filter 65, etc.
  • the via conductor 133 connected to the ground potential can be arranged between the high frequency circuit and the control circuit 70. Therefore, inductive coupling and / or capacitive coupling between the high frequency circuit and the control circuit in the semiconductor IC 130 can be suppressed. As a result, the electrical characteristics of the high frequency circuit can be improved.
  • the semiconductor integrated circuit and the high frequency module according to the present invention have been described above based on the embodiment, the high frequency module and the communication device according to the present invention are not limited to the above embodiment. Another embodiment realized by combining arbitrary components in the above embodiment, or modifications obtained by applying various modifications to the above embodiments that can be conceived by those skilled in the art without departing from the gist of the present invention. Examples and various devices incorporating the high frequency module and the communication device are also included in the present invention.
  • each of the plurality of via conductors 131 to 133 formed in the semiconductor IC 130 is a cylindrical shape, but the shape is not limited to this.
  • the shape of each of the plurality of via conductors 131 to 133 may be a prism shape.
  • the plurality of via conductors 131 may be arranged so that adjacent via conductors 131 are in contact with each other.
  • the plurality of via conductors 131 may be connected to form one wall. The same applies to the plurality of via conductors 132 and 133.
  • a plurality of post electrodes 150 are used as the plurality of external connection terminals, but the plurality of external connection terminals are not limited to this.
  • a plurality of bump electrodes may be used instead of the plurality of post electrodes 150.
  • the main surface 91b of the module substrate 91 does not have to be covered with the resin member 93.
  • the present invention can be widely used in communication devices such as mobile phones as semiconductor ICs and high frequency modules arranged in the front end portion.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)

Abstract

半導体ＩＣ（１３０）は、第１高周波素子（例えば低雑音増幅器（２１）のインダクタ（２１８））と、第２高周波素子（例えば低雑音増幅器（２２）のインダクタ（２１５））と、第１高周波素子及び第２高周波素子の間に配置され、グランド電位に接続された第１ビア導体（例えばビア導体（１３１））と、を備える。

Description

半導体集積回路及び高周波モジュール
　本発明は、半導体集積回路及び高周波モジュールに関する。
　携帯電話などの移動体通信機器では、特に、マルチバンド化の進展に伴い、高周波フロントエンドモジュールを構成する回路部品の数が増大している。例えば、特許文献１には、複数の低雑音増幅器などがパッケージ化されたフロントエンドモジュールが開示されている。
米国特許出願公開第２０１５／０１３３０６７号明細書
　このような従来のフロントエンドモジュールでは、小型化のために複数の高周波素子又は複数の電気回路が半導体集計回路に集積化される場合がある。この場合、複数の高周波素子間又は複数の電気回路間で誘導結合（inductive coupling）及び／又は容量結合（capacitive coupling）が発生し、フロントエンドモジュールの電気特性が劣化する可能性がある。
　そこで、本発明は、半導体集積回路内に集積された複数の高周波素子間又は複数の電気回路間の誘導結合及び／又は容量結合を抑制することができる半導体集積回路及び高周波モジュールを提供する。
　本発明の一態様に係る半導体集積回路は、第１高周波素子と、第２高周波素子と、第１高周波素子及び第２高周波素子の間に配置され、グランド電位に接続された第１ビア導体と、を備える。
　本発明の一態様に係る半導体集積回路によれば、半導体集積回路内に集積された複数の高周波素子間又は複数の電気回路間の誘導結合及び／又は容量結合を抑制することができる。
図１は、実施の形態に係る高周波モジュール及び通信装置の回路構成図である。 図２は、実施の形態に係る高周波モジュールに含まれる低雑音増幅器の回路構成図である。 図３は、実施の形態に係る高周波モジュールに含まれるフィルタの回路構成図である。 図４は、実施の形態に係る高周波モジュールの平面図である。 図５は、実施の形態に係る高周波モジュールに含まれる半導体ＩＣの拡大平面図である。 図６は、実施の形態に係る高周波モジュールの断面図である。 図７は、実施の形態に係る高周波モジュールの断面図である。 図８は、実施の形態に係る高周波モジュールの断面図である。
　以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態などは、一例であり、本発明を限定する主旨ではない。
　なお、各図は、本発明を示すために適宜強調、省略、又は比率の調整を行った模式図であり、必ずしも厳密に図示されたものではなく、実際の形状、位置関係、及び比率とは異なる場合がある。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡素化される場合がある。
　以下の各図において、ｘ軸及びｙ軸は、モジュール基板の主面と平行な平面上で互いに直交する軸である。また、ｚ軸は、モジュール基板の主面に垂直な軸であり、その正方向は上方向を示し、その負方向は下方向を示す。
　本発明の回路構成において、「接続される」とは、接続端子及び／又は配線導体で直接接続される場合だけでなく、他の回路素子を介して電気的に接続される場合も含む。「直接接続される」とは、他の回路素子を介さずに接続端子及び／又は配線導体で直接接続されることを意味する。「Ａ及びＢの間に接続される」とは、Ａ及びＢの間でＡ及びＢの両方に接続されることを意味する。
　本発明の部品配置において、「平面視」とは、ｚ軸正側からｘｙ平面に物体を正投影して見ることを意味する。「平面視において、ＡはＢと重なる」とは、ｘｙ平面に正投影されたＡの領域の少なくとも一部が、ｘｙ平面に正投影されたＢの領域の少なくとも一部と重なることを意味する。「部品が基板の主面に配置される」とは、部品が基板の主面と接触した状態で主面上に配置されることに加えて、部品が主面と接触せずに主面の上方に配置されること（例えば、部品が、基板上に配置された他の部品上に積層されること）、及び、部品の一部が主面側から基板内に埋め込まれて配置されることを含む。「ＡがＢとＣの間に配置される」とは、Ｂ内の任意の点とＣ内の任意の点とを結ぶ複数の線分のうちの少なくとも１つがＡを通ることを意味する。
　（実施の形態）
　［１．１　高周波モジュール１及び通信装置５の回路構成］
　本実施の形態に係る高周波モジュール１及び通信装置５の回路構成について、図１を参照しながら説明する。図１は、実施の形態に係る高周波モジュール１及び通信装置５の回路構成図である。
　［１．１．１　通信装置５の回路構成］
　まず、通信装置５の回路構成について説明する。図１に示すように、本実施の形態に係る通信装置５は、高周波モジュール１と、アンテナ２と、ＲＦＩＣ３と、ＢＢＩＣ４と、を備える。
　高周波モジュール１は、アンテナ２とＲＦＩＣ３との間で高周波信号を伝送する。高周波モジュール１の内部構成については後述する。
　アンテナ２は、高周波モジュール１のアンテナ接続端子１００に接続され、外部から高周波信号を受信して高周波モジュール１へ出力する。
　ＲＦＩＣ３は、高周波信号を処理する信号処理回路の一例である。具体的には、ＲＦＩＣ３は、高周波モジュール１の受信経路を介して入力された高周波受信信号を、ダウンコンバート等により信号処理し、当該信号処理して生成された受信信号をＢＢＩＣ４へ出力する。また、ＲＦＩＣ３は、高周波モジュール１が有するスイッチ及び増幅器等を制御する制御部を有する。なお、ＲＦＩＣ３の制御部としての機能の一部又は全部は、ＲＦＩＣ３の外部に実装されてもよく、例えば、ＢＢＩＣ４又は高周波モジュール１に実装されてもよい。
　ＢＢＩＣ４は、高周波モジュール１が伝送する高周波信号よりも低周波の中間周波数帯域を用いて信号処理するベースバンド信号処理回路である。ＢＢＩＣ４で処理される信号としては、例えば、画像表示のための画像信号、及び／又は、スピーカを介した通話のために音声信号が用いられる。
　なお、本実施の形態に係る通信装置５において、アンテナ２及びＢＢＩＣ４は、必須の構成要素ではない。
　［１．１．２　高周波モジュール１の回路構成］
　次に、高周波モジュール１の回路構成について説明する。図１に示すように、高周波モジュール１は、低雑音増幅器２１及び２２と、スイッチ５１～５４と、フィルタ６１～６５と、制御回路７０と、アンテナ接続端子１００と、高周波出力端子１２０と、を備える。低雑音増幅器２１及び２２と、スイッチ５１～５４と、フィルタ６５と、制御回路７０と、は、半導体集積回路（ＩＣ）１３０に内蔵されている。
　アンテナ接続端子１００は、アンテナ２に接続される。
　スイッチ５４は、アンテナ接続端子１００とフィルタ６１～６４との間に接続されている。スイッチ５４は、端子５４１～５４５を備える。端子５４１は、アンテナ接続端子１００に接続されている。端子５４２～５４５は、フィルタ６１～６４にそれぞれ接続されている。
　この接続構成において、スイッチ５４は、例えばＲＦＩＣ３からの制御信号に基づいて、端子５４２～５４５の少なくとも１つを端子５４１に接続することができる。つまり、スイッチ５４は、アンテナ接続端子１００とフィルタ６１～６４の各々との間の接続及び非接続を個別に切り替えることができる。スイッチ５４は、例えばマルチ接続型のスイッチ回路で構成され、アンテナスイッチと呼ばれる場合がある。
　以下において、通信バンドとは、通信システムのために標準化団体など（例えば３ＧＰＰ（3rd Generation Partnership Project）及びＩＥＥＥ（Institute of Electrical and Electronics Engineers）等）によって予め定義された周波数バンドを意味する。通信システムとは、無線アクセス技術（ＲＡＴ：Radio Access Technology）を用いて構築される通信システムを意味する。通信システムとしては、例えば５ＧＮＲ（5th Generation New Radio）システム、ＬＴＥ（Long Term Evolution）システム及びＷＬＡＮ（Wireless Local Area Network）システム等を用いることができるが、これに限定されない。
　フィルタ６１（Ａ－Ｒｘ）は、第１フィルタの一例であり、通信バンドＡの少なくとも一部を含む通過帯域を有する。通信バンドＡは、第１通信バンドの一例である。通信バンドＡが周波数分割複信（ＦＤＤ：Frequency Division Duplex）用の通信バンドであれば、フィルタ６１の通過帯域は、通信バンドＡのダウンリンク動作バンド（downlink operating band）を含む。ダウンリンク動作バンドとは、通信バンドのうちのダウンリンク用に指定された一部分を意味する。通信バンドＡが時分割複信（ＴＤＤ：Time Division Duplex）用の通信バンドであれば、フィルタ６１の通過帯域は、通信バンドＡ全体を含む。フィルタ６１の一端は、スイッチ５４を介してアンテナ接続端子１００に接続される。フィルタ６１の他端は、スイッチ５１を介して低雑音増幅器２１の入力に接続される。
　フィルタ６２（Ｂ－Ｒｘ）は、第２フィルタの一例であり、通信バンドＢの少なくとも一部を含む通過帯域を有する。通信バンドＢは、第２通信バンドの一例である。通信バンドＢがＦＤＤ用の通信バンドであれば、フィルタ６２の通過帯域は、通信バンドＢのダウンリンク動作バンドを含む。通信バンドＢがＴＤＤ用の通信バンドであれば、フィルタ６２の通過帯域は、通信バンドＢ全体を含む。フィルタ６２の一端は、スイッチ５４を介してアンテナ接続端子１００に接続される。フィルタ６２の他端は、スイッチ５１を介して低雑音増幅器２１の入力に接続される。
　フィルタ６３（Ｃ－Ｒｘ）は、第３フィルタの一例であり、通信バンドＣの少なくとも一部を含む通過帯域を有する。通信バンドＣは、第３通信バンドの一例である。通信バンドＣがＦＤＤ用の通信バンドであれば、フィルタ６３の通過帯域は、通信バンドＣのダウンリンク動作バンドを含む。通信バンドＣがＴＤＤ用の通信バンドであれば、フィルタ６３の通過帯域は、通信バンドＣ全体を含む。フィルタ６３の一端は、スイッチ５４を介してアンテナ接続端子１００に接続される。フィルタ６３の他端は、スイッチ５２を介して低雑音増幅器２２の入力に接続される。
　フィルタ６４（Ｄ－Ｒｘ）は、第４フィルタの一例であり、通信バンドＤの少なくとも一部を含む通過帯域を有する。通信バンドＤは、第４通信バンドの一例である。通信バンドＤがＦＤＤ用の通信バンドであれば、フィルタ６４の通過帯域は、通信バンドＤのダウンリンク動作バンドを含む。通信バンドＤがＴＤＤ用の通信バンドであれば、フィルタ６４の通過帯域は、通信バンドＤ全体を含む。フィルタ６４の一端は、スイッチ５４を介してアンテナ接続端子１００に接続される。フィルタ６４の他端は、スイッチ５２を介して低雑音増幅器２２の入力に接続される。
　スイッチ５１は、第１スイッチの一例であり、フィルタ６１及び６２と低雑音増幅器２１との間に接続されている。スイッチ５１は、端子５１１～５１３を備える。端子５１１及び５１２は、フィルタ６１及び６２にそれぞれ接続されている。端子５１３は、低雑音増幅器２１の入力に接続されている。
　この接続構成において、スイッチ５１は、例えばＲＦＩＣ３からの制御信号に基づいて、端子５１１及び５１２の少なくとも１つを端子５１３に接続することができる。つまり、スイッチ５１は、フィルタ６１及び低雑音増幅器２１の間の接続及び非接続と、フィルタ６２及び低雑音増幅器２１の間の接続及び非接続と、を個別に切り替えることができる。スイッチ５１は、例えばマルチ接続型のスイッチ回路で構成される。
　スイッチ５２は、第２スイッチの一例であり、フィルタ６３及び６４と低雑音増幅器２２との間に接続されている。スイッチ５２は、端子５２１～５２３を備える。端子５２１及び５２２は、フィルタ６３及び６４にそれぞれ接続されている。端子５２３は、低雑音増幅器２２の入力に接続されている。
　この接続構成において、スイッチ５２は、例えばＲＦＩＣ３からの制御信号に基づいて、端子５２１及び５２２の少なくとも１つを端子５２３に接続することができる。つまり、スイッチ５２は、フィルタ６３及び低雑音増幅器２２の間の接続及び非接続と、フィルタ６４及び低雑音増幅器２２の間の接続及び非接続と、を個別に切り替えることができる。スイッチ５２は、例えばマルチ接続型のスイッチ回路で構成される。
　低雑音増幅器２１は、第１低雑音増幅器の一例であり、その入力は、スイッチ５１を介してフィルタ６１及び６２に接続され、その出力は、スイッチ５３を介してフィルタ６５に接続される。
　低雑音増幅器２２は、第２低雑音増幅器の一例であり、その入力は、スイッチ５２を介してフィルタ６３及び６４に接続され、その出力は、スイッチ５３を介してフィルタ６５に接続される。
　なお、低雑音増幅器２１及び２２の回路構成については、図２を用いて後述する。
　スイッチ５３は、第３スイッチの一例であり、低雑音増幅器２１及び２２とフィルタ６５との間に接続されている。スイッチ５３は、端子５３１～５３３を備える。端子５３１及び５３２は、低雑音増幅器２１及び２２の出力にそれぞれ接続されている。端子５３３は、フィルタ６５の一端に接続されている。
　この接続構成において、スイッチ５３は、例えばＲＦＩＣ３からの制御信号に基づいて、端子５３１及び５３２の少なくとも１つを端子５３３に接続することができる。つまり、スイッチ５３は、低雑音増幅器２１及びフィルタ６５の間の接続及び非接続と、低雑音増幅器２２及びフィルタ６５の間の接続及び非接続と、を個別に切り替えることができる。スイッチ５３は、例えばマルチ接続型のスイッチ回路で構成される。
　フィルタ６５は、第５フィルタの一例であり、通信バンドＡ～Ｄの各々の少なくとも一部を含む通過帯域を有する。フィルタ６５の一端は、スイッチ５３の端子５３３に接続され、フィルタ６５の他端は、高周波出力端子１２０に接続されている。フィルタ６５としては、例えばＬＣ回路で構成されたローパスフィルタを用いることができるが、これに限定されない。なお、フィルタ６５の回路構成については、図３を用いて後述する。
　制御回路７０は、高周波信号よりも低い周波数の制御信号のための電気回路である。制御回路７０は、例えば、ＲＦＩＣ３から、ＭＩＰＩ（Mobile Industry Processor Interface）及び／又はＧＰＩＯ（General Purpose I/O）などのディジタル制御信号を受け、低雑音増幅器２１及び２２とスイッチ５１～５４とのうちの少なくとも１つを制御する。
　半導体ＩＣ１３０は、複数の高周波回路と制御回路７０とを備える。本実施の形態では、半導体ＩＣ１３０は、複数の高周波回路として、スイッチ５１～５４と、低雑音増幅器２１及び２２と、フィルタ６５と、を備える。
　なお、図１に表された回路素子のいくつかは、高周波モジュール１に含まれなくてもよい。例えば、高周波モジュール１は、複数の高周波素子を含む半導体ＩＣ１３０を備えればよく、他の回路素子（例えばスイッチ５１及びフィルタ６１～６４など）を備えなくてもよい。
　［１．１．３　低雑音増幅器２１及び２２の回路構成］
　次に、低雑音増幅器２１の回路構成について図２を参照しながら説明する。図２は、実施の形態に係る高周波モジュール１に含まれる低雑音増幅器２１の回路構成図である。なお、低雑音増幅器２２の回路構成は、低雑音増幅器２１の回路構成と同様であるので、図示及び説明を省略する。
　図２に示すように、低雑音増幅器２１は、入力端子２１１と、出力端子２１２と、カスコード接続された電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）２１３及び２１４と、インダクタ２１５及び２１８と、キャパシタ２１６、２１７、２１９及び２１０と、を備える。
　入力端子２１１は、スイッチ５１の端子５１３に接続され、フィルタ６１及び６２からスイッチ５１を介して通信バンドＡ及びＢの受信信号を受ける。
　出力端子２１２は、スイッチ５３の端子５３１に接続され、増幅された通信バンドＡ及びＢの受信信号をスイッチ５３及びフィルタ６５を介して高周波出力端子１２０に出力する。
　ＦＥＴ２１３のソース端子は、一端がグランドに接続されたインダクタ２１５の他端に接続されている。ＦＥＴ２１３のゲート端子は、入力端子２１１に接続されている。ＦＥＴ２１３のゲート・ソース間には、キャパシタ２１６が接続されている。
　インダクタ２１５は、第２高周波素子の一例であり、第２インダクタに相当する。ここでは、インダクタ２１５は、直列フィードバックを構成するためのソースインダクタとして機能する。
　ＦＥＴ２１４のソース端子は、ＦＥＴ２１３のドレイン端子と接続されている。ＦＥＴ２１４のゲート端子は、キャパシタ２１７を介してグランドに接続されている。ＦＥＴ２１４のドレイン端子は、キャパシタ２１０を介して出力端子２１２に接続されている。また、ＦＥＴ２１４のドレイン端子は、並列接続されたインダクタ２１８及びキャパシタ２１９を介して電源電圧を供給する電源ラインに接続されている。
　インダクタ２１８は、第１高周波素子の一例であり、第１インダクタに相当する。ここでは、インダクタ２１８は、高周波信号を伝送する高周波信号ラインから電源電圧を供給するための電源ラインに高周波信号が流出することを抑制するためのチョークインダクタとして機能する。さらに、インダクタ２１８は、キャパシタ２１９及び２１０とともに、出力インピーダンス整合のためのインピーダンス整合回路としても機能する。
　なお、図２の低雑音増幅器２１の回路構成は一例であり、これに限定されない。例えば、ＦＥＴの代わりに、ヘテロバイポーラトランジスタ（ＨＢＴ：Heterojunction Bipolar Transistor）が用いられてもよい。
　［１．１．４　フィルタ６５の回路構成］
　次に、フィルタ６５の回路構成について図３を参照しながら説明する。図３は、実施の形態に係る高周波モジュール１に含まれるフィルタ６５の回路構成図である。
　フィルタ６５は、ＬＣフィルタであり、ローパスフィルタとして機能する。図３に示すように、フィルタ６５は、入力端子６５１と、出力端子６５２と、インダクタ６５３及び６５４と、キャパシタ６５５～６５７と、を備える。なお、フィルタ６５は、ローパスフィルタに限定されない。フィルタ６５は、ハイパスフィルタ、バンドパスフィルタ又はバンドエリミネーションフィルタとして機能してもよく、インピーダンス整合素子として機能してもよい。
　入力端子６５１は、スイッチ５３の端子５３３に接続され、低雑音増幅器２１及び２２からスイッチ５３を介して増幅された受信信号を受ける。
　出力端子６５２は、高周波出力端子１２０に接続され、フィルタ６５から出力された通信バンドＡ～Ｄの受信信号を高周波出力端子１２０に出力する。
　インダクタ６５３は、第３インダクタの一例である。インダクタ６５３の一端は、入力端子６５１に接続され、かつ、キャパシタ６５５を介してグランドに接続されている。インダクタ６５３の他端は、インダクタ６５４の一端に接続され、かつ、キャパシタ６５６を介してグランドに接続されている。
　インダクタ６５４も、第３インダクタの一例である。インダクタ６５４の一端は、インダクタ６５３の他端に接続され、かつ、キャパシタ６５６を介してグランドに接続されている。インダクタ６５４の他端は、出力端子６５２に接続され、かつ、キャパシタ６５７を介してグランドに接続されている。
　なお、図３のフィルタ６５の回路構成は、一例であり、これに限定されない。例えば、フィルタ６５は、インダクタ６５３及びキャパシタ６５５を備えなくてもよい。この場合、インダクタ６５４の一端が入力端子６５１に接続されてもよい。
　［１．２　高周波モジュール１の部品配置］
　次に、以上のように構成された高周波モジュール１の部品配置について、図４～図８を参照しながら具体的に説明する。
　図４は、実施の形態に係る高周波モジュール１の平面図である。具体的には、図４において、（ａ）はｚ軸正側からモジュール基板９１の主面９１ａを見た図を示し、（ｂ）はｚ軸正側からモジュール基板９１の主面９１ｂを透視した図を示す。図５は、実施の形態に係る高周波モジュール１に含まれる半導体ＩＣ１３０の拡大平面図である。図６～図８は、実施の形態に係る高周波モジュール１の断面図である。図６～図８における高周波モジュール１の断面は、それぞれ、図４のｖｉ－ｖｉ線、ｖｉｉ－ｖｉｉ線及びｖｉｉｉ－ｖｉｉｉ線における断面である。
　図４～図８に示すように、高周波モジュール１は、図１に示された回路素子を含む部品に加えて、さらに、モジュール基板９１と、樹脂部材９２及び９３と、シールド電極層９５と、複数のポスト電極１５０と、を備える。なお、図４では、樹脂部材９２及び９３とシールド電極層９５との図示が省略されている。
　モジュール基板９１は、互いに対向する主面９１ａ及び９１ｂを有する。本実施の形態では、モジュール基板９１は、平面視において矩形状を有するが、モジュール基板９１の形状はこれに限定されない。モジュール基板９１としては、例えば、複数の誘電体層の積層構造を有する低温同時焼成セラミックス（ＬＴＣＣ：Low Temperature Co-fired Ceramics）基板、高温同時焼成セラミックス（ＨＴＣＣ：High Temperature Co-fired Ceramics）基板、部品内蔵基板、再配線層（ＲＤＬ：Redistribution Layer）を有する基板、又は、プリント基板等を用いることができるが、これらに限定されない。モジュール基板９１内には、ビア導体９１１～９１３及びグランド電極パターン９１４が形成されている。
　ビア導体９１１～９１３は、モジュール基板９１の厚み方向（ｚ方向）に貫通する貫通ビアである。なお、ビア導体９１１～９１３は、貫通ビアに限定されない。例えば、ビア導体９１１～９１３は、主面９１ａ側に形成されたブラインドビアと、主面９１ｂ側に形成されたブラインドビアと、それらの２つのブラインドビアをモジュール基板９１内で接続する平面電極パターンと、で構成されてもよい。
　主面９１ａは、第１主面の一例であり、上面又は表面と呼ばれる場合がある。主面９１ａには、複数の部品（具体的には、フィルタ６１～６４）が配置されている。
　フィルタ６１～６４は、弾性波フィルタ（例えば、弾性表面波フィルタ及び／又はＢＡＷ（Bulk Acoustic Wave）を用いた弾性波フィルタなど）である。なお、フィルタ６１～６４は、弾性波フィルタに限定されず、例えばＬＣ共振フィルタ及び／又は誘電体フィルタなどであってもよい。
　樹脂部材９２は、モジュール基板９１の主面９１ａ上に配置され、主面９１ａ及び主面９１ａ上の部品を覆っている。樹脂部材９２は、主面９１ａ上の部品の機械強度及び耐湿性等の信頼性を確保する機能を有する。
　主面９１ｂは、第２主面の一例であり、下面又は裏面と呼ばれる場合がある。主面９１ｂには、半導体ＩＣ１３０と複数のポスト電極１５０とが配置されている。
　半導体ＩＣ１３０は、半導体チップ（ダイとも呼ばれる）の表面及び内部に形成された電子回路（例えば高周波回路及び／又は制御回路）を有する電子部品である。半導体ＩＣ１３０は、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）で構成され、具体的にはＳＯＩ（Silicon on Insulator）プロセスにより構成されてもよい。これにより、半導体ＩＣ１３０を安価に製造することが可能となる。なお、半導体ＩＣ１３０は、ＧａＡｓ、ＳｉＧｅ及びＧａＮのうちの少なくとも１つで構成されてもよい。これにより、高品質な半導体部品を実現することができる。
　図５に示すように、半導体ＩＣ１３０内には、複数の高周波回路（スイッチ５１～５４、低雑音増幅器２１及び２２、並びに、フィルタ６５）と、制御回路７０とが集積され、さらに複数のビア導体１３１～１３３が形成されている。
　複数のビア導体１３１は、複数の第１ビア導体の一例である。複数のビア導体１３１は、低雑音増幅器２１及び２２の間に配置され、グランド電位に接続される。
　図５に示すように、複数のビア導体１３１は、低雑音増幅器２１及び２２の境界に沿って並んでおり、低雑音増幅器２１及び２２を区画している。複数のビア導体１３１の少なくとも１つは、低雑音増幅器２１に含まれるインダクタ２１５と、低雑音増幅器２２に含まれるインダクタ２１８との間に配置されている。また、複数のビア導体１３１の少なくとも１つは、低雑音増幅器２１に含まれるインダクタ２１８と、低雑音増幅器２２に含まれるインダクタ２１５との間に配置されている。
　図４及び図６に示すように、複数のビア導体１３１の少なくとも１つは、平面視においてフィルタ６１と重なっており、モジュール基板９１内のビア導体９１１を介してフィルタ６１と接続されている。
　複数のビア導体１３２は、複数の第２ビア導体の一例である。複数のビア導体１３２は、低雑音増幅器２２及びフィルタ６５の間に配置され、グランド電位に接続される。
　図５に示すように、複数のビア導体１３２は、低雑音増幅器２２及びフィルタ６５の境界に沿って並んでおり、低雑音増幅器２２及びフィルタ６５を区画している。複数のビア導体１３２の少なくとも１つは、低雑音増幅器２２に含まれるインダクタ２１５と、フィルタ６５に含まれるインダクタ６５４との間に配置されている。また、複数のビア導体１３２の少なくとも１つは、低雑音増幅器２２に含まれるインダクタ２１８と、フィルタ６５に含まれるインダクタ６５３との間に配置されている。
　図４及び図７に示すように、複数のビア導体１３２の少なくとも１つは、平面視においてフィルタ６１と重なっており、モジュール基板９１内のビア導体９１２を介してフィルタ６１と接続されている。
　複数のビア導体１３３は、複数の第３ビア導体の一例である。複数のビア導体１３３は、制御回路７０と低雑音増幅器２１及びスイッチ５１との間に配置され、グランド電位に接続される。
　図５に示すように、複数のビア導体１３３は、制御回路７０の境界に沿って並んでおり、制御回路７０を低雑音増幅器２１及びスイッチ５１と区画している。
　図４及び図８に示すように、複数のビア導体１３３の少なくとも１つは、平面視においてフィルタ６２と重なっており、モジュール基板９１内のビア導体９１３を介してフィルタ６２と接続されている。
　複数のビア導体１３１～１３３の各々は、半導体ＩＣ１３０を厚み方向（ｚ方向）に貫通する貫通ビアであり、スルーシリコンビア（ＴＳＶ）と呼ばれる。なお、複数のビア導体１３１～１３３の各々は、ＴＳＶに限定されない。例えば、複数のビア導体１３１～１３３の各々は、半導体ＩＣ１３０の一方の面に形成されたブラインドビアと、他方の面に形成されたブラインドビアと、それらの２つのブラインドビアを半導体ＩＣ１３０内で接続する平面電極パターンと、で構成されてもよい。
　複数のポスト電極１５０は、図１のアンテナ接続端子１００及び高周波出力端子１２０を含む複数の外部接続端子の一例である。複数のポスト電極１５０の各々は、モジュール基板９１の主面９１ｂに配置され、主面９１ｂからｚ軸に沿って延びている。また、複数のポスト電極１５０の各々は、樹脂部材９３を貫通し、その一端が樹脂部材９３から露出している。樹脂部材９３から露出した複数のポスト電極１５０の一端は、高周波モジュール１のｚ軸負方向に配置されたマザー基板上の入出力端子及び／又はグランド電極等に接続される。
　樹脂部材９３は、モジュール基板９１の主面９１ｂ上に配置され、主面９１ｂ及び主面９１ｂ上の部品を覆っている。樹脂部材９３は、主面９１ｂ上の部品の機械強度及び耐湿性等の信頼性を確保する機能を有する。例えば、高周波モジュール１の下面の削り出しによって、樹脂部材９３の下面は平面化され、半導体ＩＣ１３０及び複数のポスト電極１５０は樹脂部材９３の下面から露出する。
　シールド電極層９５は、例えばスパッタ法により形成された金属薄膜であり、樹脂部材９２の上面及び側面と、モジュール基板９１の側面と、樹脂部材９３の側面と、を覆うように形成されている。シールド電極層９５は、グランド電位に設定され、外来ノイズが高周波モジュール１を構成する回路部品に侵入することを抑制する。
　なお、図４～図８の高周波モジュール１及び半導体ＩＣ１３０の構成は、一例であり、これに限定されない。
　例えば、半導体ＩＣ１３０は、少なくとも２つの高周波素子と、当該少なくとも２つの高周波素子の間に配置された少なくとも１つのビア導体と、を備えればよく、他の回路素子を備えなくてもよい。この場合、少なくとも２つの高周波素子の各々は、インダクタに限定されず、例えばキャパシタであってもよい。
　また例えば、半導体ＩＣ１３０は、高周波回路と、制御回路７０と、高周波回路及び制御回路７０の間に配置された少なくとも１つのビア導体１３３と、を備えてもよい。この場合、高周波回路は、低雑音増幅器２１及び２２、フィルタ６５、並びに、スイッチ５１～５３のいずれであってもよく、これらに限定されない。
　［１．３　効果など］
　以上のように、本実施の形態に係る半導体ＩＣ１３０は、第１高周波素子（例えば低雑音増幅器２１のインダクタ２１８）と、第２高周波素子（例えば低雑音増幅器２２のインダクタ２１５）と、第１高周波素子及び第２高周波素子の間に配置され、グランド電位に接続された第１ビア導体（例えばビア導体１３１）と、を備える。
　これによれば、第１高周波素子と第２高周波素子との間にグランド電位に接続された第１ビア導体を配置することができる。したがって、半導体ＩＣ１３０における第１高周波素子及び第２高周波素子間の誘導結合及び／又は容量結合を抑制することができる。その結果、第１高周波素子及び第２高周波素子の各々が接続される高周波経路の電気特性を改善することができる。
　また例えば、本実施の形態に係る半導体ＩＣ１３０において、第１ビア導体は、半導体ＩＣ１３０の厚み方向に半導体ＩＣ１３０を貫通する貫通ビアであってもよい。
　これによれば、第１ビア導体を貫通ビアで構成することができる。したがって、第１ビア導体を厚み方向全体にわたって第１高周波素子及び第２高周波素子間に介在させることができ、第１高周波素子及び第２高周波素子間の結合をより抑制することができる。
　また例えば、本実施の形態に係る半導体ＩＣ１３０において、第１高周波素子は、第１インダクタであってもよく、第２高周波素子は、第２インダクタであってもよい。
　これによれば、第１インダクタ及び第２インダクタ間に第１ビア導体を配置することができる。一般的に、インダクタ間では他の高周波素子に比べて結合（特に誘導結合）が発生しやすい。したがって、第１インダクタ及び第２インダクタ間の結合を第１ビア導体で効果的に抑制することができ、第１インダクタ及び第２インダクタの各々が接続される高周波経路の電気特性をより効果的に改善することができる。
　また例えば、本実施の形態に係る半導体ＩＣ１３０は、低雑音増幅器２１及び２２を備えてもよく、第１インダクタは、低雑音増幅器２１に含まれてもよく、第２インダクタは、低雑音増幅器２２に含まれてもよい。
　これによれば、低雑音増幅器２１及び２２に含まれるインダクタ間の結合を第１ビア導体で抑制することができ、低雑音増幅器２１及び２２の各々の電気特性（例えば増幅特性など）を改善することができる。
　また例えば、本実施の形態に係る半導体ＩＣ１３０において、第１インダクタは、低雑音増幅器２１のインダクタ２１８（チョークインダクタ）であってもよく、第２インダクタは、低雑音増幅器２２のインダクタ２１５（ソースインダクタ）であってもよい。
　これによれば、第１ビア導体によって低雑音増幅器２１のチョークインダクタと低雑音増幅器２２のソースインダクタとが結合することを抑制することができ、低雑音増幅器２１及び２２の各々の電気特性を改善することができる。
　また例えば、本実施の形態に係る半導体ＩＣ１３０は、第３高周波素子（例えばフィルタ６５のインダクタ６５４）と、第２高周波素子及び第３高周波素子の間に配置され、グランド電位に接続された第２ビア導体（例えばビア導体１３２）と、を備えてもよい。
　これによれば、第２高周波素子と第３高周波素子との間にグランド電位に接続された第２ビア導体を配置することができる。したがって、半導体ＩＣ１３０において、第１高周波素子及び第２高周波素子間の結合に加えて、第２高周波素子及び第３高周波素子間の結合を抑制することができる。
　また例えば、本実施の形態に係る半導体ＩＣ１３０において、第１高周波素子は、第１インダクタであってもよく、第２高周波素子は、第２インダクタであってもよく、第３高周波素子は、第３インダクタであってもよい。
　これによれば、第１インダクタ及び第２インダクタ間に第１ビア導体を配置することができ、第２インダクタ及び第３インダクタ間に第２ビア導体を配置することができる。一般的に、インダクタ間では他の高周波素子に比べて結合（特に誘導結合）が発生しやすい。したがって、第１インダクタ及び第２インダクタ間の結合を第１ビア導体で効果的に抑制することができ、第２インダクタ及び第３インダクタ間の結合を第２ビア導体で効果的に抑制することができる。
　また例えば、本実施の形態に係る半導体ＩＣ１３０は、低雑音増幅器２１及び２２とフィルタ６５とを備えてもよく、第１インダクタは、低雑音増幅器２１に含まれてもよく、第２インダクタは、低雑音増幅器２２に含まれてもよく、第３インダクタは、フィルタ６５に含まれてもよい。
　これによれば、低雑音増幅器２１及び２２に含まれるインダクタ間の結合を第１ビア導体で抑制することができ、低雑音増幅器２２及びフィルタ６５に含まれるインダクタ間の結合を第２ビア導体で抑制することができる。したがって、低雑音増幅器２１及び２２並びにフィルタ６５の各々の電気特性を改善することができる。
　また、本実施の形態に係る高周波モジュール１は、半導体ＩＣ１３０と、半導体ＩＣ１３０が配置されたモジュール基板９１と、を備える。
　これによれば、高周波素子間の結合を抑制することができる半導体ＩＣ１３０を用いて高周波モジュール１を構成することができ、高周波モジュール１の電気特性を改善することができる。
　また例えば、本実施の形態に係る高周波モジュール１において、モジュール基板９１は、互いに対向する主面９１ａ及び９１ｂを有してもよく、半導体ＩＣ１３０は、主面９１ｂに配置されてもよく、高周波モジュール１は、主面９１ａに配置された少なくとも１つの表面実装部品（例えばスイッチ５４及びフィルタ６１～６４）と、主面９１ｂに配置された複数のポスト電極１５０と、を備えてもよい。
　これによれば、モジュール基板９１の両面に部品を配置することができ、高周波モジュール１の小型化を実現することができる。
　また例えば、本実施の形態に係る高周波モジュール１では、少なくとも１つの表面実装部品（例えばフィルタ６１）は、第１ビア導体（例えばビア導体１３１）と接続され、かつ、平面視において重なっていてもよい。
　これによれば、半導体ＩＣ１３０内の第１ビア導体を介して表面実装部品をグランド接続することができ、かつ、平面視において表面実装部品を第１ビア導体に重ねて配置することができる。したがって、表面実装部品のグランド配線を短縮することができ、寄生インダクタンスによる電気特性の劣化を抑制することができる。
　また例えば、本実施の形態に係る高周波モジュール１において、少なくとも１つの表面実装部品は、弾性波フィルタ（例えばフィルタ６１～６４）を含んでもよい。
　これによれば、半導体ＩＣ１３０内の第１ビア導体を介して弾性波フィルタをグランド接続することができ、かつ、平面視において弾性波フィルタを第１ビア導体に重ねて配置することができる。したがって、弾性波フィルタのグランド配線を短縮することができ、寄生インダクタンスによる電気特性の劣化を抑制することができる。
　また例えば、本実施の形態に係る高周波モジュール１において、少なくとも１つの表面実装部品は、通信バンドＡの少なくとも一部を含む通過帯域を有するフィルタ６１と、通信バンドＢの少なくとも一部を含む通過帯域を有するフィルタ６２と、通信バンドＣの少なくとも一部を含む通過帯域を有するフィルタ６３と、通信バンドＤの少なくとも一部を含む通過帯域を有するフィルタ６４と、を含んでもよく、半導体ＩＣ１３０は、通信バンドＡの少なくとも一部、通信バンドＢの少なくとも一部、通信バンドＣの少なくとも一部、及び、通信バンドＤの少なくとも一部を含む通過帯域を有するフィルタ６５と、インダクタ２１８を第１高周波素子として含む低雑音増幅器２１と、インダクタ２１５を第２高周波素子として含む低雑音増幅器２２と、フィルタ６１及び６２と低雑音増幅器２１との間に接続されるスイッチ５１と、フィルタ６３及び６４と低雑音増幅器２２との間に接続されるスイッチ５２と、低雑音増幅器２１及び２２とフィルタ６５との間に接続されるスイッチ５３と、スイッチ５１～５３並びに低雑音増幅器２１及び２２のうちの少なくとも１つを制御する制御回路７０と、を備えてもよい。
　これによれば、複数の通信バンドに対応する高周波モジュール１に半導体ＩＣ１３０を利用することができる。
　また例えば、本実施の形態に係る高周波モジュール１において、半導体ＩＣ１３０は、第１ビア導体を含む複数のビア導体１３１を備えてもよく、複数のビア導体１３１は、低雑音増幅器２１及び２２の間に配置されてもよい。
　これによれば、低雑音増幅器２１及び２２の間に複数のビア導体１３１を配置することができ、低雑音増幅器２１及び２２に含まれるインダクタ２１８及びインダクタ２１５間の結合を抑制することができる。したがって、低雑音増幅器２１及び２２の間のアイソレーションを向上させ、低雑音増幅器２１及び２２の各々の電気特性を改善することができる。
　また例えば、本実施の形態に係る高周波モジュール１において、フィルタ６５は、インダクタ６５４を含み、半導体ＩＣ１３０は、低雑音増幅器２２及びフィルタ６５の間に配置された複数のビア導体１３２を備えてもよい。
　これによれば、低雑音増幅器２２及びフィルタ６５の間に複数のビア導体１３２を配置することができ、低雑音増幅器２２及びフィルタ６５に含まれるインダクタ２１５及びインダクタ６５４間の結合を抑制することができる。したがって、低雑音増幅器２２及びフィルタ６５の間のアイソレーションを向上させ、低雑音増幅器２２及びフィルタ６５の各々の電気特性を改善することができる。
　また例えば、本実施の形態に係る高周波モジュール１において、半導体ＩＣ１３０は、制御回路７０と、フィルタ６５、スイッチ５１～５３、並びに、低雑音増幅器２１及び２２の少なくとも１つとの間に配置された複数のビア導体１３３を備えてもよい。
　これによれば、制御回路７０と高周波回路との間に複数のビア導体１３３を配置することができる。したがって、制御回路７０及び高周波回路間のアイソレーションを向上させ、制御回路７０及び高周波回路の各々の電気特性を改善することができる。
　また例えば、本実施の形態に係る高周波モジュール１において、フィルタ６１～６４の少なくとも１つは、複数のビア導体１３１のうちの少なくとも１つと接続され、かつ、平面視において重なっていてもよい。
　これによれば、半導体ＩＣ１３０内のビア導体１３１を介してフィルタ６１～６４の少なくとも１つをグランド接続することができる。さらに、平面視においてフィルタ６１～６４の少なくとも１つがビア導体１３１に重なるようにフィルタ６１～６４を配置することができる。したがって、フィルタ６１～６４の少なくとも１つのグランド配線を短縮することができ、寄生インダクタンスによる電気特性の劣化を抑制することができる。
　また例えば、本実施の形態に係る高周波モジュール１において、フィルタ６１～６４の少なくとも１つは、複数のビア導体１３２のうちの少なくとも１つと接続され、かつ、平面視において重なっていてもよい。
　これによれば、半導体ＩＣ１３０内のビア導体１３２を介してフィルタ６１～６４の少なくとも１つをグランド接続することができる。さらに、平面視においてフィルタ６１～６４の少なくとも１つがビア導体１３２に重なるようにフィルタ６１～６４を配置することができる。したがって、フィルタ６１～６４の少なくとも１つのグランド配線を短縮することができ、寄生インダクタンスによる電気特性の劣化を抑制することができる。
　また例えば、本実施の形態に係る高周波モジュール１において、フィルタ６１～６４の少なくとも１つは、複数のビア導体１３３のうちの少なくとも１つと接続され、かつ、平面視において重なっていてもよい。
　これによれば、半導体ＩＣ１３０内のビア導体１３３を介してフィルタ６１～６４の少なくとも１つをグランド接続することができる。さらに、平面視においてフィルタ６１～６４の少なくとも１つがビア導体１３３に重なるようにフィルタ６１～６４を配置することができる。したがって、フィルタ６１～６４の少なくとも１つのグランド配線を短縮することができ、寄生インダクタンスによる電気特性の劣化を抑制することができる。
　また、本実施の形態に係る半導体ＩＣ１３０は、高周波回路（例えば低雑音増幅器２１及び２２、スイッチ５１～５３、フィルタ６５など）と、制御回路７０と、高周波回路及び制御回路７０の間に配置され、グランド電位に接続されたビア導体１３３と、を備える。
　これによれば、高周波回路と制御回路７０との間にグランド電位に接続されたビア導体１３３を配置することができる。したがって、半導体ＩＣ１３０における高周波回路及び制御回路間の誘導結合及び／又は容量結合を抑制することができる。その結果、高周波回路の電気特性を改善することができる。
　（他の実施の形態）
　以上、本発明に係る半導体集積回路及び高周波モジュールについて、実施の形態に基づいて説明したが、本発明に係る高周波モジュール及び通信装置は、上記実施の形態に限定されるものではない。上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、上記高周波モジュール及び通信装置を内蔵した各種機器も本発明に含まれる。
　例えば、上記実施の形態に係る高周波モジュール及び通信装置の回路構成において、図面に開示された各回路素子及び信号経路を接続する経路の間に、別の回路素子及び配線などが挿入されてもよい。例えば、スイッチ５４とフィルタ６１～６４の各々との間にインピーダンス整合回路が挿入されてもよい。また、インピーダンス整合回路は、例えば、スイッチ５１と低雑音増幅器２１との間、及び／又は、スイッチ５２と低雑音増幅器２２との間に挿入されてもよい。インピーダンス整合回路は、例えばインダクタ及び／又はキャパシタにより構成することができる。
　なお、上記実施の形態では、高周波モジュール１は、高周波信号を受信するための受信回路であったが、これに限定されない。例えば、高周波モジュール１は、高周波信号を送信するための送信回路であってもよく、高周波信号を送信及び受信するための送受信回路であってもよい。
　なお、上記実施の形態では、半導体ＩＣ１３０内に形成された複数のビア導体１３１～１３３の各々の形状は、円柱形状であったが、これに限定されない。例えば、複数のビア導体１３１～１３３の各々の形状は、角柱形状であってもよい。また、複数のビア導体１３１は、隣り合うビア導体１３１が接触するように配置されてもよい。さらには、複数のビア導体１３１は、連結されて１つの壁を形成してもよい。複数のビア導体１３２及び１３３も同様である。
　なお、上記実施の形態では、複数の外部接続端子として、複数のポスト電極１５０が用いられていたが、複数の外部接続端子は、これに限定されない。例えば、複数のポスト電極１５０の代わりに複数のバンプ電極が用いられてもよい。この場合、モジュール基板９１の主面９１ｂは、樹脂部材９３で覆われなくてもよい。
　本発明は、フロントエンド部に配置される半導体ＩＣ及び高周波モジュールとして、携帯電話などの通信機器に広く利用できる。
　１　高周波モジュール
　２　アンテナ
　３　ＲＦＩＣ
　４　ＢＢＩＣ
　５　通信装置
　２１、２２　低雑音増幅器
　５１、５２、５３、５４　スイッチ
　６１、６２、６３、６４、６５　フィルタ
　７０　制御回路
　９１　モジュール基板
　９１ａ、９１ｂ　主面
　９２、９３　樹脂部材
　９５　シールド電極層
　１００　アンテナ接続端子
　１２０　高周波出力端子
　１３０　半導体集積回路（ＩＣ）
　１３１、１３２、１３３、９１１、９１２、９１３　ビア導体
　１５０　ポスト電極
　２１１、６５１　入力端子
　２１２、６５２　出力端子
　２１３、２１４　電界効果トランジスタ（ＦＥＴ）
　２１５、２１８、６５３、６５４　インダクタ
　２１６、２１７、２１９、２１０、６５５、６５６、６５７　キャパシタ
　５１１、５１２、５１３、５２１、５２２、５２３、５３１、５３２、５３３、５４１、５４２、５４３、５４４、５４５　端子
　９１４　グランド電極パターン

Claims (20)

  1. 　第１高周波素子と、
    　第２高周波素子と、
    　前記第１高周波素子及び前記第２高周波素子の間に配置され、グランド電位に接続された第１ビア導体と、を備える、
    　半導体集積回路。
  2. 　前記第１ビア導体は、前記半導体集積回路の厚み方向に前記半導体集積回路を貫通する貫通ビアである、
    　請求項１に記載の半導体集積回路。
  3. 　前記第１高周波素子は、第１インダクタであり、
    　前記第２高周波素子は、第２インダクタである、
    　請求項１又は２に記載の半導体集積回路。
  4. 　前記半導体集積回路は、第１低雑音増幅器及び第２低雑音増幅器を備え、
    　前記第１インダクタは、前記第１低雑音増幅器に含まれ、
    　前記第２インダクタは、前記第２低雑音増幅器に含まれる、
    　請求項３に記載の半導体集積回路。
  5. 　前記第１インダクタは、前記第１低雑音増幅器のチョークインダクタであり、
    　前記第２インダクタは、前記第２低雑音増幅器のソースインダクタである、
    　請求項４に記載の半導体集積回路。
  6. 　前記半導体集積回路は、
    　第３高周波素子と、
    　前記第２高周波素子及び前記第３高周波素子の間に配置され、グランド電位に接続された第２ビア導体と、を備える、
    　請求項１～５のいずれか１項に記載の半導体集積回路。
  7. 　前記第１高周波素子は、第１インダクタであり、
    　前記第２高周波素子は、第２インダクタであり、
    　前記第３高周波素子は、第３インダクタである、
    　請求項６に記載の半導体集積回路。
  8. 　前記半導体集積回路は、第１低雑音増幅器、第２低雑音増幅器及びＬＣフィルタを備え、
    　前記第１インダクタは、前記第１低雑音増幅器に含まれ、
    　前記第２インダクタは、前記第２低雑音増幅器に含まれ、
    　前記第３インダクタは、前記ＬＣフィルタに含まれる、
    　請求項７に記載の半導体集積回路。
  9. 　請求項１～８のいずれか１項に記載の半導体集積回路と、
    　前記半導体集積回路が配置されたモジュール基板と、を備える、
    　高周波モジュール。
  10. 　前記モジュール基板は、互いに対向する第１主面及び第２主面を有し、
    　前記半導体集積回路は、前記第２主面に配置され、
    　前記高周波モジュールは、
    　前記第１主面に配置された少なくとも１つの部品と、
    　前記第２主面に配置された複数の外部接続端子と、を備える、
    　請求項９に記載の高周波モジュール。
  11. 　前記少なくとも１つの部品は、前記第１ビア導体と接続され、かつ、平面視において重なっている、
    　請求項１０に記載の高周波モジュール。
  12. 　前記少なくとも１つの部品は、弾性波フィルタを含む、
    　請求項１１に記載の高周波モジュール。
  13. 　前記少なくとも１つの部品は、
    　第１通信バンドの少なくとも一部を含む通過帯域を有する第１フィルタと、
    　第２通信バンドの少なくとも一部を含む通過帯域を有する第２フィルタと、
    　第３通信バンドの少なくとも一部を含む通過帯域を有する第３フィルタと、
    　第４通信バンドの少なくとも一部を含む通過帯域を有する第４フィルタと、を含み、
    　前記半導体集積回路は、
    　前記第１通信バンドの前記少なくとも一部、前記第２通信バンドの前記少なくとも一部、前記第３通信バンドの前記少なくとも一部、及び、前記第４通信バンドの前記少なくとも一部を含む通過帯域を有する第５フィルタと、
    　第１インダクタを前記第１高周波素子として含む第１低雑音増幅器と、
    　第２インダクタを前記第２高周波素子として含む第２低雑音増幅器と、
    　前記第１フィルタ及び前記第２フィルタと前記第１低雑音増幅器との間に接続される第１スイッチと、
    　前記第３フィルタ及び前記第４フィルタと前記第２低雑音増幅器との間に接続される第２スイッチと、
    　前記第１低雑音増幅器及び前記第２低雑音増幅器と前記第５フィルタとの間に接続される第３スイッチと、
    　前記第１スイッチ、前記第２スイッチ、前記第３スイッチ、前記第１低雑音増幅器及び前記第２低雑音増幅器のうちの少なくとも１つを制御する制御回路と、を備える、
    　請求項１０～１２のいずれか１項に記載の高周波モジュール。
  14. 　前記半導体集積回路は、前記第１ビア導体を含む複数の第１ビア導体を備え、
    　前記複数の第１ビア導体は、前記第１低雑音増幅器及び前記第２低雑音増幅器の間に配置されている、
    　請求項１３に記載の高周波モジュール。
  15. 　前記第５フィルタは、第３インダクタを含み、
    　前記半導体集積回路は、前記第２低雑音増幅器及び前記第５フィルタの間に配置された複数の第２ビア導体を備える、
    　請求項１３又は１４に記載の高周波モジュール。
  16. 　前記半導体集積回路は、
    　前記制御回路と、前記第５フィルタ、前記第１スイッチ、前記第２スイッチ、前記第３スイッチ、前記第１低雑音増幅器及び前記第２低雑音増幅器の少なくとも１つとの間に配置された複数の第３ビア導体を備える、
    　請求項１３～１５のいずれか１項に記載の高周波モジュール。
  17. 　前記第１フィルタ、前記第２フィルタ、前記第３フィルタ及び前記第４フィルタの少なくとも１つは、前記複数の第１ビア導体のうちの少なくとも１つと接続され、かつ、平面視において重なっている、
    　請求項１４に記載の高周波モジュール。
  18. 　前記第１フィルタ、前記第２フィルタ、前記第３フィルタ及び前記第４フィルタの少なくとも１つは、前記複数の第２ビア導体のうちの少なくとも１つと接続され、かつ、平面視において重なっている、
    　請求項１５に記載の高周波モジュール。
  19. 　前記第１フィルタ、前記第２フィルタ、前記第３フィルタ及び前記第４フィルタの少なくとも１つは、前記複数の第３ビア導体のうちの少なくとも１つと接続され、かつ、平面視において重なっている、
    　請求項１６に記載の高周波モジュール。
  20. 　高周波回路と、
    　制御回路と、
    　前記高周波回路及び前記制御回路の間に配置され、グランド電位に接続されたビア導体と、を備える、
    　半導体集積回路。
PCT/JP2021/032736 2020-09-25 2021-09-06 半導体集積回路及び高周波モジュール WO2022065015A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202180058155.9A CN116057833A (zh) 2020-09-25 2021-09-06 半导体集成电路及高频模块
US18/166,132 US20230188098A1 (en) 2020-09-25 2023-02-08 Semiconductor integrated circuit and radio-frequency module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-161174 2020-09-25
JP2020161174 2020-09-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/166,132 Continuation US20230188098A1 (en) 2020-09-25 2023-02-08 Semiconductor integrated circuit and radio-frequency module

Publications (1)

Publication Number Publication Date
WO2022065015A1 true WO2022065015A1 (ja) 2022-03-31

Family

ID=80845277

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/032736 WO2022065015A1 (ja) 2020-09-25 2021-09-06 半導体集積回路及び高周波モジュール

Country Status (3)

Country Link
US (1) US20230188098A1 (ja)
CN (1) CN116057833A (ja)
WO (1) WO2022065015A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033350A (ja) * 2003-07-09 2005-02-03 Renesas Technology Corp 高周波電力増幅モジュールおよび半導体集積回路装置
US20170353211A1 (en) * 2016-06-06 2017-12-07 Skyworks Solutions, Inc. Isolating noise sources and coupling fields in rf chips
WO2018088410A1 (ja) * 2016-11-11 2018-05-17 株式会社村田製作所 スイッチｉｃ、高周波モジュールおよび通信装置
WO2019208371A1 (ja) * 2018-04-26 2019-10-31 株式会社村田製作所 増幅回路
WO2020066380A1 (ja) * 2018-09-28 2020-04-02 株式会社村田製作所 回路モジュール及び通信装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033350A (ja) * 2003-07-09 2005-02-03 Renesas Technology Corp 高周波電力増幅モジュールおよび半導体集積回路装置
US20170353211A1 (en) * 2016-06-06 2017-12-07 Skyworks Solutions, Inc. Isolating noise sources and coupling fields in rf chips
WO2018088410A1 (ja) * 2016-11-11 2018-05-17 株式会社村田製作所 スイッチｉｃ、高周波モジュールおよび通信装置
WO2019208371A1 (ja) * 2018-04-26 2019-10-31 株式会社村田製作所 増幅回路
WO2020066380A1 (ja) * 2018-09-28 2020-04-02 株式会社村田製作所 回路モジュール及び通信装置

Also Published As

Publication number Publication date
US20230188098A1 (en) 2023-06-15
CN116057833A (zh) 2023-05-02

Similar Documents

Publication Publication Date Title
US11476886B2 (en) Radio frequency module and communication device
JP2022019182A (ja) 高周波モジュール及び通信装置
US20230261682A1 (en) Radio frequency module and communication device
US11563451B2 (en) Radio frequency module and communication device
WO2022024641A1 (ja) 高周波モジュール及び通信装置
WO2022044526A1 (ja) 高周波モジュール及び通信装置
WO2022034818A1 (ja) 高周波モジュール
WO2022065015A1 (ja) 半導体集積回路及び高周波モジュール
JP2022011971A (ja) 高周波モジュール及び通信装置
WO2022153767A1 (ja) 高周波モジュール及び通信装置
WO2022153768A1 (ja) 高周波モジュール及び通信装置
WO2022209728A1 (ja) 高周波モジュール及び通信装置
WO2022209734A1 (ja) 高周波モジュール及び通信装置
WO2022209736A1 (ja) 高周波モジュール及び通信装置
WO2022209750A1 (ja) 高周波モジュール及び通信装置
WO2022034819A1 (ja) 高周波モジュール
WO2023021792A1 (ja) 高周波モジュール及び通信装置
WO2022209741A1 (ja) 高周波モジュール及び通信装置
WO2022209751A1 (ja) 高周波モジュール及び通信装置
US11784669B2 (en) Radio-frequency module and a communication device that can suppress degradation of characteristics of electrical circuits formed at an integrated circuit
WO2022209749A1 (ja) 高周波モジュール及び通信装置
WO2022209738A1 (ja) 高周波モジュール及び通信装置
WO2022209729A1 (ja) 高周波モジュール及び通信装置
WO2023022047A1 (ja) 高周波モジュール
US20230318558A1 (en) Radio-frequency circuit and communication device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21872146

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21872146

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP