CN104426510B - 场效应晶体管堆栈电压补偿 - Google Patents

场效应晶体管堆栈电压补偿 Download PDF

Info

Publication number
CN104426510B
CN104426510B CN201410589412.3A CN201410589412A CN104426510B CN 104426510 B CN104426510 B CN 104426510B CN 201410589412 A CN201410589412 A CN 201410589412A CN 104426510 B CN104426510 B CN 104426510B
Authority
CN
China
Prior art keywords
field effect
effect transistor
grid
fet
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410589412.3A
Other languages
English (en)
Other versions
CN104426510A (zh
Inventor
Y·朱
D·S·怀特菲尔德
A·罗伊
G·A·布林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tiangong Program Co
Original Assignee
Tiangong Program Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tiangong Program Co filed Critical Tiangong Program Co
Publication of CN104426510A publication Critical patent/CN104426510A/zh
Application granted granted Critical
Publication of CN104426510B publication Critical patent/CN104426510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Power Conversion In General (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

场效应晶体管(FET)堆栈电压补偿。在一些实施例中，开关装置可包括第一端子和第二端子，以及在第一端子和第二端子之间串联连接的多个开关元件。每一个开关元件具有被配置为在连接的开关元件之间产生期望电压降概况的参数。这种期望电压降概况可通过具有例如可变栅极宽度或与栅极相关联的梳指的可变数目的可变尺寸的堆栈中的一些或全部FET来实现。

Description

场效应晶体管堆栈电压补偿
相关申请的交叉引用
本申请要求于2013年8月7日提交的、名称为“FIELD-EFFECT TRANSISTOR STACKVOLTAGE COMPENSATION”的美国临时申请号61/863043的优先权，从而其公开明确通过引用整体合并于此。
技术领域
本公开总地涉及一种基于如场效应晶体管(FET)的开关元件的堆栈的射频(RF)开关。
背景技术
在一些射频(RF)应用中，RF开关可包括布置在堆栈配置中的如场效应晶体管(FET)的多个开关元件。这种堆栈配置可有助于例如通过RF开关进行功率处理。通常，具有更高FET堆栈高度的RF开关可处理更高的功率。
发明内容
根据一些实现方式，本公开涉及一种包括第一端子和第二端子的开关装置。开关装置进一步包括在第一端子和第二端子之间串联连接的多个开关元件。每一个开关元件具有被配置为在连接的开关元件之间产生期望电压降概况的参数。
在一些实施例中，多个开关元件中的每一个可包括二极管。在这种实施例中，该参数可包括结面积。该参数还可包括形成该开关元件的二极管的多个并联二极管。
在一些实施例中，多个开关元件中的每一个可包括具有有源区域以及形成在有源区域上的源极触点、漏极触点和栅极的场效应晶体管(FET)。例如，FET可是金属氧化物半导体FET(MOSFET)。该FET可被实施为绝缘体上的硅(SOI)器件。在一些实施例中，该参数可包括栅极的宽度。在一些实施例中，该参数可包括与栅极相关联的梳指(finger)的数目。
在一些实施例中，FET可被实现为梳指配置器件，使得该栅极包括多个矩形形状的的栅极梳指。每一个栅极梳指可被实现在源极触点的矩形形状的源极梳指和漏极触点的矩形形状的漏极梳指之间。栅极的宽度可是对应于栅极梳指和有源区域之间的重叠部分的尺寸。
在一些实施例中，期望电压降概况在连接的开关元件之间可是大致一致的。在一些实施例中，第一端子可是输入端子并且第二端子可是输出端子。开关装置可是射频(RF)开关装置。
在一些实施例中，多个开关元件可被配置为提供双向功能。第一端子和第二端子中的任一个可是输入端子，并且另一个端子可是输出端子。
在一些实现方式中，本公开涉及一种实现为场效应晶体管(FET)的堆栈的射频(RF)开关装置。该堆栈包括串联连接的多个FET，其中每一个FET具有有源区域、形成在有源区域上的源极触点、形成在有源区域上的漏极触点以及形成在有源区域上的栅极。该堆栈进一步包括具有相应的可变尺寸的栅极的至少一些FET。
在一些实施例中，可选择可变尺寸以产生相应的FET的期望电压降概况。期望电压降概况可包括与相应的FET相关联的电压降的大致一致分布。
在一些实施例中，可变尺寸可包括相应的栅极的可变宽度。可变栅极宽度可在连接的FET的第一端和第二端之间单调改变。连接的FET的第一端和第二端可分别被配置为输入和输出，并且可变栅极宽度可从输入向输出单调减少。
在一些实施例中，可变尺寸可包括与相应的栅极相关联的栅极梳指的可变数目。
在许多教导中，本公开涉及一种包括半导体基底的半导体裸芯。该裸芯进一步包括形成在半导体基底上的多个场效应晶体管(FET)，其中FET串联连接。每一个FET具有有源区域、形成在有源区域上的源极触点、形成在有源区域上的漏极触点以及形成在有源区域上的栅极。至少一些FET具有相应的可变尺寸的栅极。
根据一些实现方式，本公开涉及一种包括被配置为容纳多个组件的封装基底的射频(RF)开关模块。RF开关模块进一步包括安装在封装基底上的裸芯。该裸芯具有开关电路，并且开关电路包括串联连接的多个场效应晶体管(FET)。每一个FET具有有源区域、形成在有源区域上的源极触点、形成在有源区域上的漏极触点以及形成在有源区域上的栅极。至少一些FET具有相应的可变尺寸的栅极。
在一些实现方式中，本公开涉及一种包括发射器和与发射器通信的功率放大器的无线装置。功率放大器被配置为放大由发射器生成的RF信号。无线装置进一步包括被配置为发射放大后的RF信号的天线。无线装置进一步包括被配置为从功率放大器向天线按指定路线发送放大后的RF信号的开关电路。该开关电路包括串联连接的多个开关元件。每一个开关元件具有被配置为在连接的开关元件之间产生期望电压降概况的参数。
在多个实现方式中，本公开涉及一种具有堆栈配置的电子装置。该装置包括第一端子和第二端子。该装置进一步包括在第一端子和第二端子之间串联连接的多个元件。每一个元件具有在元件之间产生电容值的期望分布的电容。
在一些实施例中，期望分布可包括基本一致的分布。在一些实施例中，多个元件中的每一个可包括二极管。在一些实施例中，多个元件中的每一个可包括具有有源区域以及形成在有源区域上的源极触点、漏极触点和栅极的场效应晶体管(FET)。每一个FET的电容可基于FET的栅极的宽度来选择。每一个FET的电容可基于与FET的栅极相关联的多个梳指来选择。例如，该装置可是射频(RF)开关装置。
在一些实施例中，多个元件中的每一个可包括一个微机电系统(MEMS)器件。每一个MEMS器件的电容可基于与MEMS器件相关联的接触面积来选择。每一个MEMS器件的电容可基于产生MEMS器件的多个并联MEMS器件来选择。
为了概括本公开，这里描述了本发明的某些方面、优点和新的特征。应理解，不一定全部这种优点都可以根据本发明的任何具体实施例实现。因此，本发明可以实现或优化这里教导的一个优点或一组优点的方式来实施或实现，而不一定实现这里教导或建议的其他优点。
附图说明
图1描绘具有可变尺寸的开关元件的射频(RF)开关。
图2A示出在一些实施例中，图1的开关元件可包括可变尺寸的场效应晶体管(FET)。
图2B示出在一些实施例中，图1的开关元件可包括可变尺寸的二极管。
图2C示出在一些实施例中，图1的开关元件可包括可变尺寸的MEMS器件。
图3示出具有串联电连接的多个FET的示例堆栈。
图4示出图3的示例堆栈的电路表示。
图5示出具有多个FET的堆栈的RF开关的示例。
图6示出示例RF开关，其中FET的尺寸变化可被实现为不同栅极宽度。
图7示出具有大体恒定的栅极宽度Wg的10个FET的示例堆栈。
图8示出仿真数据的示例，其中图7的每一个FET上的相对电压降相对沿着堆栈的FET编号被描绘。
图9示出具有变化的栅极宽度Wg1-Wg10的10个FET的示例堆栈。
图10示出仿真数据的示例，其中图9中的每一个FET上的相对电压降相对沿着堆栈的FET编号被描绘。
图11示出另一示例FET堆栈，其中尺寸变化可被实现为栅极梳指的不同数目。
图12A示出在一些实施例中，可配置具有这里描述的一个或多个特征的堆栈使得输入信号优选地在堆栈的一端上被接收。
图12B示出在一些实施例中，可配置具有这里描述的一个或多个特征的堆栈使得输入信号可以在堆栈的任一端上被接收。
图13示出具有图12B的功能的、在变化的栅极宽度的上下文中实现的示例堆栈。
图14示出具有图12B的功能的、在变化的栅极梳指数目的上下文中实现的示例堆栈。
图15示出在一些实施例中，具有这里描述的一个或多个特征的堆栈可被实现为串联电连接的N个元件，其中第i个元件具有电容C(i)。
图16示出在一些实施例中，图12的堆栈可被配置为产生元件的期望电容概况，例如，元件的电容值大致一致。
图17描绘RF开关，其被配置为在一个或多个刀和一个或多个掷之间切换一个或多个信号。
图18示出在一些实施例中，图14的RF开关可包括RF核和一个能量管理(EM)核。
图19示出图15的、在示例SPDT(单刀双掷)配置中实现的RF核的更详细的示例配置。
图20示出其中对于与两个掷中的每一个相关联的串联臂和分流臂中的每一个使用FET的堆栈实现图19的SPDT配置的示例。
图21示出具有这里描述的一个或多个特征的FET可被配置为提供偏置和/或耦接功能的电路所控制。
图22示出可如何实现一个或多个FET的不同部分的偏置和/或耦接。
图23A和23B示出在绝缘体上的硅(SOI)上实现的示例基于梳指的FET器件的平面图和侧视图。
图24A和24B示出在SOI上实现的示例多梳指FET器件的平面图和侧视图。
图25A-25D示出可如何在一个或多个半导体裸芯上实现本公开的一个或多个特征的非限制性示例。
图26A和26B示出具有这里描述的一个或多个特征的一个或多个裸芯可在封装模块中实现。
图27示出可在例如图26A和26B的示例的模块中实现的示例开关配置的示意图。
图28描绘具有这里描述的一个或多个特征的示例无线装置。
具体实施方式
这里提供的标题，如有的话，仅是为了方便，并且不一定影响所要求保护的发明的范围或含义。
在一些射频(RF)应用中，RF开关可包括布置在堆栈配置中的多个开关元件，如场效应晶体管(FET)。例如，这种堆栈配置可有助于适当的功率处理。例如，更高的FET堆栈高度可在失配情况下承受更高的功率。利用这种RF开关的射频应用可包括例如天线调谐或涉及无源组件的一些其他开关应用(例如，在匹配网络中)。
FET堆栈的元件可分别在其断开或接通状态产生其本征无源电容或电阻行为，并且这些行为通常在变化的输入功率的情况下相对良好地维持。然而，FET堆栈上的不均匀电压分布可导致不期望的效应，例如开关的谐波峰值、压缩点中的退化和/或互调失真(IMD)。这种效应可在利用绝缘体上的硅(SOI)技术的开关设计中表现。例如，FET堆栈和地之间的耦接可导致堆栈内部的RF电流从功率输入侧到输出侧的下降。堆栈中的每一个FET内部的这种不均匀电流通常导致堆栈中的FET上的不均匀电压降。这种不均匀电流还可导致堆栈本身的功率电压处理能力降低，其中处理最大电压的单个FET在某个功率电平上击穿。
可实现这里描述的器件和方法以降低FET堆栈上的不均匀电压分布。虽然在FET堆栈的上下文中描述，但是将理解本公开的一个或多个特征也可被实现在利用其它类型的开关元件的开关堆栈中。例如，具有二极管或微机电系统(MEMS)器件(如，MEMS电容器或MEMS开关)作为开关元件的开关堆栈也可从这里描述的一个或多个特征的实现方式中获益。
图1示意性示出具有可变尺寸开关元件(共同表示为200)的RF开关100。为了描述，将理解开关元件中的一些或全部可具有不同尺寸。还将理解，在这里的描述中可变尺寸和可变几何结构(geometry)可互换使用。例如，这种可变尺寸/可变几何结构可包括与开关元件相关联的一个或多个部件的不同大小、不同形状、不同配置或其某种组合。在一些实现方式中，这种与开关元件相关联的一个或多个部件可包括开关元件所固有的一个或多个部件(或其某种组合)。在这种实现方式中，可看出由开关元件的一个或多个固有部件的这种可变尺寸所提供的有利特征是有益的，因为不一定需要额外的外部部件。
图2A-2C示出具有本公开的一个或多个特征的开关元件200的非限制性示例。图2A示出在一些实施例中，开关元件或堆栈元件200可包括可变尺寸场效应晶体管(FET)210。为了描述，将理解这种FET可包括例如金属氧化物半导体FET(MOSFET)，如SOI MOSFET。还将理解这里描述的FET可以其他工艺技术实现，包括但不限于HEMT、SOI、蓝宝石上的硅(SOS)和CMOS技术。
图2B示出在一些实施例中，开关元件或堆栈元件200可包括可变尺寸二极管220。为了描述，将理解这种二极管可包括例如基于FED的二极管。
图2C示出在一些实施例中，开关元件或堆栈元件200可包括可变尺寸MEMS器件230。为了描述，将理解这种MEMS器件可包括例如MEMS电容器和利用这里描述的类似金属布线布局的其他MEMS器件。在MEMS电容器的示例上下文中，这种电容器可用在例如高功率变容二极管器件中的电容器堆栈中。
图3示出具有串联电连接的多个FET的示例堆栈210。虽然示出两个示例FET(300a、300b)，但是将理解这种堆栈可包括其他数目的FET。在示例中，第一示例FET 300a被示出为包括具有长度L1和宽度Wg1的尺寸的有源区域302a。虽然在矩形形状的示例上下文中描述，将理解其他形状的有源区域也是可能的。此外，将理解，虽然这里在梳指配置的上下文中描述各种示例，但是也可实现源极、漏极和/或栅极的其他配置。
多个源极触点(S1)和漏极触点(D1)被示出为在梳指配置中实现，其中栅极梳指(304a，具有栅极长度g1)在其间交错。在一些实施例中，源极触点和漏极触点(S1、D1)中的每一个可形成与有源区域302a的欧姆金属接触，并且栅极梳指304a中的每一个可包括通过栅极氧化层与有源区域302a耦接的金属接触。源极触点S1中的每一个可电连接到第一输入节点In1，并且漏极触点D1中的每一个可电连接到第一输出节点Out1。将理解取决于给定的布局，S1和D1中的每一个可为输入或输出。栅极304a中的每一个可电连接到栅极节点G。这种FET作为开关元件的操作(例如，通过施加适当的栅极信号将其接通或断开)可以已知方式实现。
第二示例FET 300b被示出为包括具有长度L2和宽度Wg2的尺寸的有源区域302b。多个源极触点(S2)和漏极触点(D2)被示出为在梳指配置中实现，其中栅极梳指(304b，具有栅极长度g2)在其间交错。在一些实施例中，源极触点和漏极触点(S2、D2)中的每一个可与有源区域302b形成欧姆金属接触，并且栅极梳指304b中的每一个可包括通过栅极氧化层与有源区域302b耦接的金属接触。源极触点S2中的每一个可电连接到第二输入节点In2，并且漏极触点D2中的每一个可电连接到第一输出节点Out2。将理解取决于给定的布局，S2和D2中的每一个可为输入或输出。栅极304b中的每一个可电连接到栅极节点G。这种FET作为开关元件的操作(例如，通过施加适当的栅极信号将其接通或断开)可以已知方式实现。
在示例堆栈210中，第一FET 300a的输出(Out1)可电连接到第二FET300b的输入(In2)。相应地，第一FET 300a的输入(In1)可用作堆栈210的输入(IN)，并且第二FET 300b的输出(Out2)可用作堆栈210的输出(OUT)。在一些实施例中，第一FET 300a和第二FET300b的栅极节点可一起地、独立地和以其任何组合地控制。
为了描述，栅极宽度可包括与栅极及其对应的有源区域之间的重叠相关联的尺寸。因此，在图3中示出的示例中，这种栅极宽度对于第一FET 300a可用Wg1来表示，对于第二FET 300b可用Wg2来表示。
在一些实施例中，示例FET参数中的一个或多个，如有源区域长度(例如L1、L2)、栅极宽度(例如Wg1、Wg2)、栅极长度(例如g1、g2)，在堆栈中的至少一些FET之间可为不同。在有源区域长度的上下文中，这种FET参数的变化可通过例如源极-栅极-漏极单元的不同数目、源极、漏极和/或栅极梳指的长度尺寸(图3中描绘的示例中的水平方向)或其任何组合实现。这里更详细地描述这种FET参数变化的非限制性示例。
图4示出图3的示例堆栈210的电路表示。更具体地，第一FET 300a和第二FET 300b可串联连接以产生堆栈210的输入(IN)和输出(OUT)。虽然在这种输入和输出示例中描述，将理解在一些实施例中，FET 300a、300b中的每一个并且因此堆栈210可反向操作，其中源极触点用作漏极触点，并且反之亦然。此外，如这里描述的，FET堆栈可包括多于两个FET。
在一些实施例中，具有两个或多个FET的FET堆栈可实现为RF开关。图5示出一个具有多个FET(例如从300a到300n的N个这种FET)的堆栈210的RF开关100的示例。这种开关可被配置为单刀单掷(SPST)开关。虽然在这种示例的上下文中描述，但是将理解堆栈210中的一个或多个可在其他开关配置中实现。
在图5的示例中，FET(300a到300n)中的每一个可被其相应的栅极偏置网络310和体(body)偏置网络312控制。在一些实现方式中，这种控制操作可以已知方式执行。
如这里描述的，如图5的示例的RF开关可包括可变尺寸FET。图6示出其中这种尺寸变化可被实现为不同栅极宽度的示例RF开关100。在示例中，FET堆栈210被示出为包括其栅极宽度(Wg1-Wgn)的FET(300a-300n)。这种栅极宽度的一些或全部可被选择为不同，以产生RF开关100的期望性能改进。这里更详细地描述这种性能改进的示例。
图7示出具有大体恒定的约10μm的栅极宽度Wg的10个FET的堆栈。图7中的10个FET中的每一个具有100个栅极梳指。为了清楚，FET之间的电连接没有示出。
对于这种一致尺寸的FET，图8示出其中FET中的每一个的相对电压降相对沿着堆栈的FET编号被描绘的仿真数据的示例。例如，在FET1上存在约0.135倍的输入电压(在该示例中为5V)的电压降，在FET2上存在约0.118倍的输入电压，以此类推。
在图8中，可容易地看出，沿着堆栈存在显著失衡的电压降值。应理解，对于具有恒定栅极宽度的其他配置和架构，其电压失衡也将接近或类似于图8的示例。这种电压失衡可能或可能不紧密遵循图8的示例，但是总的倾向通常类似，其中第一FET(其中功率是进入的(incident))通常是具有最高电压降的限制性因素。如这里描述的，沿着堆栈的这种不均匀电压分布可导致关于例如谐波峰值、压缩点和/或互调失真(IMD)的开关性能的退化。此外，在更高的功率水平上，第一FET可在其他FET之前击穿，由此限制开关的整体性能。
进一步注意到，这种不均匀电压分布可影响堆栈的击穿电压性能。例如，假设在具有10个FET的堆栈的输入处提供5V的输入电压，并且每一个FET上的该电压降基本恒定(例如，对于10-FET示例为0.1倍的输入电压或0.5V)，使得堆栈内不存在电压失衡。此外，假设每一个FET能够处理至少示例的5V而不击穿。因为每一个FET可处理5V，并且因为不存在电压失衡，可预期示例堆栈作为整体可处理10倍的5V电压，或50V。
在具有不均匀电压分布的堆栈中，可预期当输入电压增加时，具有最高相对电压降的FET将最先击穿，由此在堆栈内产生弱链接。在图8的示例中，这种弱链接是具有约为0.135的最高相对电压降值的第一个FET。相应地，图7和图8的示例堆栈的降低的击穿电压Vb可通过使用最高相对电压降值(0.135)缩放输入电压(例如5V)而估算为5/0.135或约37V。与前述恒定电压降(FET之间)的50V的示例相比，37V是在图7和图8的示例堆栈的电压处理能力上的显著下降。
图9示出具有相应的栅极宽度Wg1-Wg10的10个FET(300a-300j)的示例堆栈210。栅极宽度Wg1-Wg10的示例值在表1中列出。图9中的10个FET(300a-300j)中的每一个具有100个栅极梳指。为了清晰，FET之间的电连接没有示出。
表1
FET# 栅极宽度 栅极宽度值(μm)
1 Wg1 13.6
2 Wg2 11.9
3 Wg3 10.8
4 Wg4 10.0
5 Wg5 9.5
6 Wg6 8.9
7 Wg7 8.5
8 Wg8 8.3
9 Wg9 8.2
10 Wg10 8.5
对于这种可变尺寸FET，图10示出其中每一个FET上的相对电压降相对沿着堆栈的FET编号被描绘的仿真数据的示例。例如，在FET1上存在约0.103倍的输入电压(例如5V)的电压降，在FET2上存在约0.101倍的输入电压，以此类推。与图7和图8(也在图10中示出)相关联的示例电压分布相比，电压失衡被显著降低以产生大体均匀的电压分布。沿着堆栈的这种均匀电压分布可导致关于例如谐波峰值、压缩点和/或互调失真(IMD)的开关性能的改进。
进一步注意到，在均匀电压分布中，最高值为约0.103倍的输入电压(在第一FET上)。相应地，如参考图8的描述的，图9的示例堆栈的击穿电压可通过使用具有最高相对电压降的弱链接(例如对于第一FET为0.135)缩放输入电压(如5V)来估算。可看出这种估算期望地产生5/0.103或约48V的值，其非常接近没有电压失衡的理想配置的估算值。应理解，使用不同外围配置，这些电压值可改变，但仍可获得相对均匀分布的电压概况。
图11示出其中尺寸变化可被实现为栅极梳指的不同数目的另一示例FET堆栈210。示例堆栈210包括具有约10μm的一致栅极宽度的10个FET(300a-300j)。FET中栅极梳指的不同数目被示出为FET的不同长度(在图11中，FET的水平尺寸)。
在一些实施例中，栅极梳指Ng1-Ng10的数目的值可基于被补偿的电压分布概况来选择。例如，假设给定的堆栈具有类似于图8的示例的电压分布概况。如图11的示例的修改后的堆栈可具有选择以补偿给定堆栈(例如图8)的不均匀分布的被选择的FET参数的值(例如栅极梳指的数目)。在图9的示例中，参考表1的示例值，可看出栅极宽度参数的变化可补偿图8的示例堆栈的不均匀分布。
对于图9和11的示例，栅极宽度和梳指数目的曲线分别可具有与被补偿的电压分布(图8的)大体类似的概况。更具体地，全部三个概况在FET1处具有其最高值，在FET9处下降到最低值，并且在FET10处稍稍增加。将理解，可或可不关联至被补偿概况的其他FET参数概况也是可能的。例如，可存在其分布具有与被补偿的示例电压分布相反的形状的FET参数。其他FET参数和/或分布形状也是可能的。
在前述示例中，在补偿现有电压分布概况的上下文中描述了FET参数(如栅极宽度或梳指数目)的概况。这种现有电压分布概况可从现有开关装置的测量或建模中、新开关设计的建模中或其某种组合中得到。将理解，在一些实现方式中，不一定要求这种现有电压分布概况(不论如何获得)。例如，本公开的一个或多个特征可被实现为初始设计参数，而并非用作补偿或校正技术。
在这里参考图9和11描述的示例的上下文中，变化的参数(例如栅极宽度和栅极梳指的数目)被描述为对于一些或全部FET在一个方向上具有通常单调改变的梯度。然而，将理解其他的梯度配置也是可能的。例如，梯度方案可包括开关元件上的最大值和最小值(例如，在堆栈的中间或接近中间处)；并且这种分布可为或可不为对称的。在另一示例中，在梯度方案中可能存在多于一个局部极值。在再一示例中，沿着堆栈可存在一个或多个阶梯函数分布。
在一些实施例中，梯度方案可被实现以产生堆栈参数的期望分布，例如，梯度方案可被配置为在堆栈中的开关元件上产生电压降的大体一致分布。
图12-14示出可如何实现不同梯度方案来产生FET堆栈的不同方向功能的示例。图12A示出在一些实施例中，可变尺寸FET堆栈210可被配置为优选地在一端上具有输入(IN)，并且因此在另一端上具有输出(OUT)。这里参考图9-11描述的FET堆栈210是示例，其中优选地在其相应的第一FET300a(FET1)的一侧上提供输入，以在第一FET中容纳高电压降。
图12B示出在一些实施例中，具有这里描述的一个或多个特征的可变尺寸FET堆栈210可被配置为双向的。当输入信号被提供给堆栈210的任一端时，这种堆栈210可从这里描述的电压补偿属性中受益。图13示出在可变栅极宽度的上下文中这种双向堆栈的示例。图14示出在栅极梳指的数目的上下文中这种双向堆栈的示例。将理解也可使用其他变化实现可变尺寸FET堆栈中的双向功能。
参考图13的示例，可变尺寸FET堆栈210被示出为包括10个FET300a-300j(FET1-FET10)。两端的FET(FET1、FET10)中的每一个被示出为具有Wg1的栅极宽度。端部的第二FET(FET2、FET9)中的每一个被示出为具有Wg2的栅极宽度。类似地，从其相应端部的第三FET(FET 3、FET8)、第四FET(FET4、FET7)和第五FET(FET5、FET6)被示出为分别具有Wg3、Wg4、Wg5的栅极宽度。在图13的示例中，可选择栅极宽度，使得Wg1＞Wg2＞Wg3＞Wg4＞Wg5。相应地，FET堆栈的每一半上的FET的栅极宽度的连续减少有利地允许在该一半上的电压降概况如这里描述的被补偿。
在图13的示例中，10个示例FET被描绘为具有对称的栅极宽度概况，其中最高栅极宽度值被提供给端部的FET，并且最低值提供给中间的一个或多个FET。然而，将理解双向功能也可被实现为非对称的概况。
参考图14的示例，可变尺寸FET堆栈210被示出为包括10个FET300a-300j(FET1-FET10)。两端的FET中的每一个(FET1、FET10)被示出为具有Ng1个栅极梳指。端部的第二FET(FET2、FET9)中的每一个被示出为具有Ng2个栅极梳指。类似地，从其相应端部的第三FET(FET 3、FET8)、第四FET(FET4、FET7)和第五FET(FET5、FET6)被示出为分别具有Ng3、Ng4、Ng5个栅极梳指。在图14的示例中，可选择栅极梳指的数目，使得Ng1＞Ng2＞Ng3＞Ng4＞Ng5。相应地，FET堆栈的每一半上的FET的栅极梳指的数目的连续减少有利地允许在该一半上的电压降概况如这里描述的被补偿。
图14的示例中，10个示例FET被描绘为对于栅极梳指的数目具有对称的概况，其中栅极梳指的最高数目提供给端部的FET，并且最低数目提供给中间的一个或多个FET。然而，将理解双向功能也可以以非对称的概况实现。
如这里描述，开关元件的变化不一定限于FET。例如，可实现二极管的堆栈的变化以实现期望性能结果。在二极管的上下文中，这种变化可关于例如结面积和/或开关元件的并联的多个二极管来实现。
在另一示例中，可实现MEMS器件(例如MEMS电容器或MEMS开关)的堆栈的变化以实现期望性能结果。在这种器件的上下文中，变化可关于例如接触面积和/或开关元件的并联的多个器件来实现。
图15示出在一些实施例中，具有这里描述的一个或多个特征的堆栈400可被实现为串联电连接的N个元件。为了描述，N可为大于1的整数。在示例堆栈中，给定元件(第i个元件)被示出为具有电容C(i)。相应地，元件1具有C(1)的电容，元件2具有C(2)的电容等。
图16示出在一些实施例中，可配置具有图15的示例元件的堆栈400以产生元件的电容值的期望概况。例如，元件的电容值可近似相同，使得C(1)≌C(2)≌...≌C(N-1)≌C(N)。
在电容的上下文中表征和调节的前述示例中(图9和图11的栅极参数调节示例)，可在与栅极的侧向尺寸相关联的电容方面表征每一个FET。如果这种电容器配置近似于平行板电容器，则电容可与栅极的侧面积成比例，并且对应的电压可与栅极的侧面积成反比。因此，栅极宽度(图9)的减少导致侧面积的减少，并且因此导致电容表示的电压的增加。类似地，栅极梳指数(图11)的减少导致侧面积的减少，并且因此导致电容表示的电压的增加。相应地，给定的电压分布(例如图8)可通过调节与元件(例如FET)相关联的电容来补偿。
图17-22示出其中可实现本公开的一个或多个特征的开关应用的非限制性示例。图23和24示出其中可在例如SOI器件中实现本公开的一个或多个特征的示例。图25-28示出可如何在不同产品中实现本公开的一个或多个特征的示例。
开关装置的示例组件：
图17示意性示出被配置为在一个或多个刀102和一个或多个掷104之间切换一个或多个信号的射频(RF)开关100。在一些实施例中，这种开关可基于一个或多个场效应晶体管(FET)，如绝缘体上的硅(SOI)FET。当特定的刀被连接到特定的掷时，这种路径通常被称为闭合或处于接通状态。当刀和掷之间的给定路径未被连接时，这种路径通常被称为断开或处于断开状态。
图18示出在一些实现方式中，图17的RF开关100可包括RF核110和能量管理(EM)核112。RF核110可被配置为在第一端口和第二端口之间按指定路线发送RF信号。在图18中示出的示例单刀双掷(SPDT)配置中，这种第一端口和第二端口可包括刀102a和第一掷104a或刀102a和第二掷104b。
在一些实施例中，EM核112可被配置为向RF核提供例如电压控制信号。EM核112可进一步被配置为向RF开关100提供逻辑解码和/或电源调节能力。
在一些实施例中，RF核110可包括一个或多个刀和一个或多个掷以使得开关100的一个或多个输入和一个或多个输出之间的RF信号能够通过。例如，RF核110可包括如图18中示出的单刀双掷(SPDT或SP2T)配置。
在示例SPDT的上下文中，图19示出RF核110的更详细的示例配置。RF核110被示出为包括通过第一晶体管和第二晶体管120a、120b(例如FET)耦接到第一掷节点和第二掷节点104a、104b的单个刀102a。第一掷节点104a被示出为通过FET 122a耦接到RF地以提供节点104a的分流能力。类似地，第二掷节点104b被示出为通过FET 122b耦接到RF地以提供节点104b的分流能力。
在示例操作中，当RF核110处于其中RF信号在刀102a和第一掷104a之间通过的状态时，在刀102a和第一掷节点104a之间的FET 120a可处于接通状态，并且在刀102a和第二掷节点104b之间的FET 120b可处于断开状态。对于分流FET 122a、122b，分流FET 122a可处于断开状态，以便当RF信号从刀102a行进至第一掷节点104a时其不被分流至地。与第二掷节点104b相关联的分流FET 122b可处于接通状态，以便通过第二掷节点104b到达RF核110的任何RF信号或噪声被分流至地，以便降低刀至第一掷的操作的不期望的干扰效应。
虽然在单刀双掷配置的上下文中描述了前述示例，但是将理解RF核可被配置为具有其他数目的刀和掷。例如，可存在多于一个刀，并且掷的数目可小于或大于两个的示例数目。
在图19的示例中，刀102a和两个掷节点104a、104b之间的晶体管被描绘为单个晶体管。在一些实现方式中，一个或多个刀和一个或多个掷之间的这种开关功能可由开关臂部分(segment)提供，其中每一个开关臂部分包括多个晶体管，如FET。
图20中示出具有这种开关臂部分的RF核的示例RF核配置130。在该示例中，刀102a和第一掷节点104a被示出为通过第一开关臂部分140a耦接。类似地，刀102a和第二掷节点104b被示出为通过第二开关臂部分140b耦接。第一掷节点104a被示出为能够通过第一分流臂部分142a被分流到RF地。类似地，第二掷节点104b被示出为能够通过第二分流臂部分142b被分流到RF地。
在示例操作中，当RF核130处于其中RF信号在刀102a和第一掷节点104a之间通过的状态时，在第一开关臂部分140a中的全部FET可为接通状态，并且第二分流臂部分142b中的全部FET处于断开状态。第一掷节点104a的第一分流臂142a的全部FET可处于断开状态，以便当RF信号从刀102a行进至第一掷节点104a时其不被分流到地。与第二掷节点104b相关联的第二分流臂142b中的全部FET可处于接通状态，以便通过第二掷节点104b到达RF核110的任何RF信号或噪声被分流至地，以便降低刀至第一掷的操作的不期望的干扰效应。
再次，虽然在SP2T配置的上下文中进行描述，将理解也可实现具有其他数目的刀和掷的RF核。
在一些实现方式中，开关臂部分(例如140a、140b、142a、142b)可包括一个或多个半导体晶体管，如FET。在一些实施例中，FET能够处于第一状态或第二状态，并且可包括栅极、漏极、源极以及体(有时也被称为基底)。在一些实施例中，FET可包括金属氧化物半导体场效应晶体管(MOSFET)。在一些实施例中，一个或多个FET可串联连接以形成第一端和第二端，使得当FET处于第一状态(例如接通状态)时，RF信号可在第一端和第二端之间按指定路线发送。
本公开的至少一些涉及可如何控制FET或一组FET以按期望方式提供开关功能。图21示意性示出在一些实现方式中，FET 120的这种控制可通过被配置为偏置和/或耦接FET120的一个或多个部分的电路150实现。在一些实施例中，这种电路150可包括被配置为偏置和/或耦接FET 120的栅极、偏置和/或耦接FET 120的体、和/或耦接FET 120的源极/漏极的一个或多个电路。
参考图22描述一个或多个FET的不同部分的这种偏置和/或耦接如何进行的示意性示例。在图22中，节点144、146之间的开关臂部分140(例如，其可为图20的示例的示例开关臂部分140a、140b、142a、142b中的一个)被示出为包括多个FET 120。这种FET的操作可被栅极偏置/耦接电路150a、和体偏置/耦接电路150c和/或源极/漏极耦接电路150b控制或实现。
栅极偏置/耦接电路
在图22中示出的示例中，每一个FET 120的栅极可被连接到栅极偏置/耦接电路150a，以接收栅极偏置信号和/或将栅极耦接到FET 120或开关臂140的另一部分。在一些实现方式中，栅极偏置/耦接电路150a的设计和特征可改进开关臂140的性能。这种性能改进可包括但不限于器件掺入损耗、绝缘性能、功率处理能力和/或开关装置线性。
体偏置/耦接电路
如图22中所示，每一个FET 120的体可被连接到体偏置/耦接电路150c，以接收体偏置信号和/或将体耦接到FET 120或开关臂140的另一部分。在一些实现方式中，体偏置/耦接电路150c的设计或特征可改进开关臂140的性能。这种性能改进可包括但不限于器件掺入损耗、绝缘性能、功率处理能力和/或开关装置线性。
源极/漏极耦接电路
如图22中所示，每一个FET 120的源极/漏极可连接到耦接电路150b，以将源极/漏极耦接到FET 120或开关臂140的另一部分。在一些实现方式中，耦接电路150b的设计和特征可改进开关臂140的性能。这种性能改进可包括但不限于器件掺入损耗、绝缘性能、功率处理能力和/或开关器件线性。
开关性能参数的示例：
插入损耗
开关装置性能参数可包括插入损耗的度量。开关装置插入损耗可为通过RF开关装置按指定路线发送的RF信号的衰减的度量。例如，在开关装置的输出端口处的RF信号的幅度可小于开关装置的输入端口的RF信号的幅度。在一些实施例中，开关装置可包括在装置中引入寄生电容、电感、电阻或电导的器件组件，这促成了开关装置插入损耗的增加。在一些实施例中，开关装置插入损耗可作为开关装置的输入端口处的RF信号的功率或电压与输出端口处的RF信号的功率或电压之比来测量。减少的开关装置插入损耗对于改进RF信号发射是期望的。
绝缘性
开关装置性能参数还可包括绝缘性的度量。开关装置绝缘性可为在RF开关装置的输入端口和输出端口之间的RF绝缘性的度量。在一些实施例中，在开关装置处于其中输入端口和输出端口电绝缘的状态时，例如当开关装置处于断开状态时，开关装置绝缘性可为开关装置的RF绝缘性的度量。增加的开关装置绝缘性可改进RF信号完整性。在一些实施例中，绝缘性的增加可改进无线通信装置性能。
互调失真
开关装置性能参数可进一步包括互调失真(IMD)性能的度量。互调失真(IMD)可为RF开关装置中的非线性的度量。
IMD可从混合到一起并产生非谐波频率的频率的两个或多个信号中得到。例如，假设两个信号在频率空间中具有彼此相对接近的基频f1和f2(f2＞f1)。这种信号的混合可导致频谱中在对应于两个信号的基频和谐波频率的不同产物(product)的频率处得到峰值。例如，二阶互调失真(也被称为IMD2)通常被认为包括频率f1+f2、f2-f1、2f1以及2f2。三阶IMD(也被称为IMD3)通常被认为包括频率2f1+f2、2f1-f2、f1+2f2、f1-2f2。更高阶的产物可以类似的方式形成。
通常，随着IMD阶数增加，功率电平降低。相应地，二阶和三阶可为特别感兴趣的不期望效果。在一些情况下，也可对如四阶和五阶的更高阶感兴趣。
在一些RF应用中，可期望降低RF系统内对干扰的敏感性(susceptibility)。RF系统中的非线性可导致引入杂散信号到系统中。RF系统中的杂散信号可导致系统内的干扰并使由RF信号发射的信息退化。具有增加的非线性的RF系统可表现对干扰的增加的敏感性。系统组件(例如开关装置)中的非线性可促成引入杂散信号到RF系统中，由此促成整个RF系统线性和IMD性能的退化。
在一些实施例中，RF开关装置可被实现为包括无线通信系统的RF系统的一部分。系统的IMD性能可通过增加系统组件的线性，例如RF开关装置的线性而改进。在一些实施例中，无线通信系统可在多频带和/或多模环境中操作。互调失真(IMD)性能的改进在多频带和/或多模环境中操作的无线通信系统中是期望的。在一些实施例中，开关装置IMD性能的改进可改进在多频带和/或多模环境中操作的无线通信系统的IMD性能。
改进的开关装置1MD性能对于在各种无线通信标准中操作的无线通信装置，例如对于在LTE通信标准中操作的无线通信装置是期望的。在一些RF应用中，改进在使能数据和语音通信的同时发送的无线通信装置中操作的开关装置的线性是期望的。例如，开关装置中改进的IMD性能对于在LTE通信标准中操作并且执行语音和数据通信同时发送(如SVLTE)的无线通信装置是期望的。
高功率处理能力
在一些RF应用中，RF开关装置在高功率下操作，同时降低其他装置性能参数的退化是期望的。在一些实施例中，RF开关装置在高功率下操作，并且具有改进的互调失真、插入损耗和/或绝缘性能是期望的。
在一些实施例中，可在开关装置的开关臂部分中实现数目增加的晶体管，以使得能够改进开关装置的功率处理能力。例如，开关臂部分可包括数目增加的串联连接的FET，增加的FET堆栈高度，以使得能够改进在高功率下的装置性能。然而，在一些实施例中，增加的FET堆栈高度可使开关装置插入损耗性能退化。
FET结构和制造工艺技术的示例：
开关装置可被实现为裸芯上(on-die)、裸芯下(off-die)或其某种组合。开关装置也可使用各种技术制造。在一些实施例中，RF开关装置可使用硅或绝缘体上的硅(SOI)技术制造。
如这里描述的，RF开关装置可使用绝缘体上的硅(SOI)技术实现。在一些实施例中，SOI技术可包括具有电绝缘材料的嵌入层的半导体基底，如在硅器件层下的埋入氧化层(buried oxide layer)。例如，SOI基底可包括嵌入在硅层下的氧化层。也可使用本领域已知的其他绝缘材料。
使用SOI技术的RF应用，如RF开关装置的实现方式可改进开关装置性能。在一些实施例中，SOI技术能够使功率消耗降低。降低的功率消耗在包括与无线通信装置相关联的RF应用的RF应用中是期望的。由于晶体管的寄生电容减少以及硅基底的互连金属化(interconnect metallization)，SOI技术可使得装置电路的功率消耗降低。埋入氧化层的存在也可降低结电容或高电阻系数基底的使用，使得能够降低与基底有关的RF损耗。电绝缘SOI晶体管可有助于堆栈，促成芯片尺寸减小。
在一些SOI FET配置中，每一个晶体管可被配置为基于梳指的(finger-based)器件，其中源极和漏极为矩形形状(在俯视图中)并且栅极结构在源极和漏极之间像矩形形状的梳指一样延伸。图23A和23B示出在SOI上实现的示例基于梳指的FET的俯视图和侧视图。如图所示，这里描述的FET器件可包括p型FET或n型FET。因此，虽然这里将一些FET器件描述为p型器件，将理解与这种p型器件相关联的各种构思也可用于n型器件。
如图23A和23B中所示，pMOSFET可包括形成在半导体基底上的绝缘体层。绝缘体层可由如二氧化硅或蓝宝石的材料形成。n阱被示出为形成在绝缘体中，以便暴露的表面大体限定一矩形区域。源极(S)和漏极(D)被示出为其暴露的表面大体限定矩形的p掺杂区域。如图所示，S/D区域可被配置为使得源极和漏极功能相反。
图23A和23B进一步示出栅极(G)可形成在n阱上以便位于源极和漏极之间。示例栅极被描绘为具有沿着源极和漏极延伸的矩形形状。还示出n型体触点。矩形形状的阱、源极和漏极区域以及体触点的形成可通过多种已知技术实现。
图24A和24B示出在SOI上实现的多梳指FET器件的示例的俯视图和侧视图。矩形形状的n阱、矩形形状的p掺杂区域、矩形形状的栅极以及n型体触点可以与参考图23A和23B所描述的方式类似的方式来实现。
图24A和24B的示例多梳指FET装置可被配置为使得源极区域一起电连接到源极节点，并且漏极区域一起电连接到漏极节点。栅极也可一起连接到栅极节点。在这种示例配置中，共用栅极偏置信号可通过栅极节点提供以控制源极节点和漏极节点之间的电流。
在一些实现方式中，多个前述多梳指FET器件可串联连接作为开关以允许高功率RF信号的处理。每一个FET器件可在连接的FET处划分与功率耗散相关联的总电压降。可基于例如开关的功率处理要求选择多个这种多梳指FET器件。
产品实现方式的示例：
这里描述的基于FET的开关电路的各种示例可以多个不同方式和在不同产品级别实现。一些这种产品实现方式通过示例的方式描述。
半导体裸芯实现方式
图25A-25D示意性示出在一个或多个半导体裸芯上的这种实现方式的非限制性示例。图25A示出在一些实施例中，具有这里描述的一个或多个特征的开关电路120和偏置/耦接电路150可被实现在裸芯800上。图25B示出在一些实施例中，至少一些偏置/耦接电路150可在图25A的裸芯800的外部实现。
图25C示出在一些实施例中，具有这里描述的一个或多个特征的开关电路120可在第一裸芯800b上实现，并且具有这里描述的一个或多个特征的偏置/耦接电路150可在第二裸芯800a上实现。图25D示出在一些实施例中，至少一些偏置/耦接电路150可在图25C的第一裸芯800a的外部实现。
封装模块实现方式
在一些实施例中，具有这里描述的一个或多个特征的一个或多个裸芯可在封装模块上实现。这种模块的示例被示出在图26A(俯视图)和26B(侧视图)中。虽然在开关电路和偏置/耦接电路两者位于同一裸芯(例如图25A的示例配置)上的上下文中进行描述，将理解封装模块可基于其他配置。
模块810被示出为包括封装基底812。这种封装基底可被配置为容纳多个组件，并且可包括例如层压基底。安装在封装基底812上的组件可包括一个或多个裸芯。在示出的示例中，具有开关电路120及偏置/耦接电路150的裸芯800被示出为安装在封装基底812上。裸芯800可通过例如连接焊线816的连接电连接到模块的其他部分(并且在使用多于一个裸芯的情况下彼此连接)。这种连接焊线可形成在形成在裸芯800上的接触垫818和形成在封装基底812上的接触垫814之间。在一些实施例中，一个或多个表面安装器件(SMD)822可安装在封装基底812上，以实现模块810的各种功能。
在一些实施例中，封装基底812可包括电连接路径以将各种组件彼此互连和/或与外部连接的接触垫互连。例如，连接路径832被描绘为互连示例SMD 822和裸芯800。在另一示例中，连接路径832被描绘为互连SMD 822和外部连接接触垫834。在再一示例中，连接路径832被描绘为互连裸芯800和地连接接触垫836。
在一些实施例中，封装基底812上的空间以及其上安装的各种组件可被包覆成型(overmold)结构830填充。这种包覆成型结构可提供多种期望功能，包括保护组件以及来自外部元件的焊线，并且更易处理封装模块810。
图27示出可在参考图26A和26B描述的模块810中实现的示例开关配置的示意图。在该示例中，开关电路120被描绘为SP9T开关，具有可连接到天线的刀以及可连接到各种Rx和Tx路径的掷。这种配置可实现例如无线装置中的多模多频带操作。
模块810可进一步包括接收电力(例如电源电压VDD)以及控制信号以实现开关电路120和/或偏置/耦接电路150的操作的接口。在一些实现方式中，电源电压和控制信号可通过偏置/耦接电路150施加到开关电路120。
无线装置实现方式
在一些实现方式中，具有这里描述的一个或多个特征的装置和/或电路可被包括在例如无线装置的RF装置中。这种装置和/或电路可在无线装置中、在这里描述的模块形式中、或在其某些组合中直接实现。在一些实施例中，这种无线装置可包括例如蜂窝电话、智能电话、具有或不具有电话功能的手持无线装置、无线平板计算机等。
图28示意性描绘具有这里描述的一个或多个有利特征的示例无线装置900。在这里描述的各种开关和各种偏置/耦接配置的上下文中，开关120和偏置/耦接电路150可作为模块810的一部分。在一些实施例中，这种开关模块可实现例如无线装置900的多频带多模操作。
在示例无线装置900中，具有多个PA的功率放大器(PA)模块916可提供放大的RF信号给开关电路120(通过双工器920)，并且开关120可将放大的RF信号按指定路线发送给天线。PA模块916可从以已知方式配置和操作的收发器914接收未放大的RF信号。收发器也可被配置为处理接收信号。收发器914被示出为与被配置为提供适用于用户的数据和/或语音信号以及适用于收发器914的RF信号之间的转换的基带子系统910交互。收发器914也被示出为连接到被配置为管理无线装置900的操作的功率的功率管理组件906。这种功率管理组件也可控制基带子系统910和模块810的操作。
基带子系统910被示出为连接到用户接口902，以实现提供给用户和从用户接收的各种语音和/或数据的输入和输出。基带子系统910也可连接到被配置为存储数据和/或指令以实现无线装置的操作和/或向用户提供信息存储的存储器904。
在一些实施例中，双工器920可允许使用共用天线(例如924)来同时执行发送和接收操作。在图28中，接收到的信号被示出为被按指定路线发送至可包括例如低噪声放大器(LNA)的“Rx”路径(未示出)。
多个其他的无线装置配置可利用这里描述的一个或多个特征。例如，无线装置不需要是多频带装置。在另一示例中，无线装置可包括额外的天线，如分集天线，以及额外的连接性特征，如Wi-Fi、蓝牙以及GPS。
除非上下文明确要求，否则在整个说明书和权利要求书中，词语“包括”和“包含”等将被解释为包含的含义，而不是排他或穷举的含义；也就是说，为“包括但不限于”的含义。这里通常使用的词语“耦接”指代可直接连接或通过一个或多个中间元件连接的两个或多个元件。此外，词语“这里”、“以上”、“以下”以及类似含义的词语，当在本申请中使用时，应当指代作为整体的本申请而不是本申请的任何具体部分。在上下文允许的情况下，在以上具体实施方式中使用单数或复数的词语也可分别包括复数和单数。在提到两个或多个项的列表时的词语“或”，该词语覆盖对该词语的全部下列解释：列表中的任何项，列表中的全部项以及列表中的项的任何组合。
对本发明的实施例的上面的详细描述不意图是穷举性的或将本发明限制为上面公开的精确形式。如本领域技术人员将理解的，虽然为了说明的目的在上面描述了本发明的具体实施例和示例，在本发明的范围内各种等效修改是可能的。例如，虽然以给定顺序呈现处理或块，替换实施例可以执行具有不同顺序的步骤的例程，或采用具有不同顺序的块的系统，并且可以删除、移动、添加、细分、组合和/或修改一些处理或块。可以以各种不同方式实现这些处理或块中的每一个。此外，虽然处理或块有时被示出为串行执行，可替换地，这些处理或块可以并行执行，或可以在不同时间执行。
这里提供的本发明的教导可以应用于其他系统，而不一定是上面描述的系统。可以组合上面描述的各种实施例的元件和动作以提供进一步的实施例。
虽然已描述了本发明的一些实施例，但是这些实施例仅作为示例呈现，并且不意图限制本公开的范围。实际上，这里描述的新方法和系统可以以各种其他形式实施；此外，可以做出这里描述的方法和系统的形式上的各种省略、替代和改变，而不背离本公开的精神。所附权利要求及其等效物意图覆盖将落入本公开的范围和精神内的这种形式或修改。

Claims (18)

1.一种开关装置，包括：
第一端子和第二端子；以及
在第一端子和第二端子之间串联连接的多个开关元件，每一个开关元件具有被配置为在连接的开关元件之间产生期望电压降概况的参数，多个开关元件中的每一个包含具有有源区域以及形成在有源区域上的源极触点、漏极触点和栅极的场效应晶体管，多个场效应晶体管包含连接到第一端子的第一场效应晶体管和连接到第二端子的第二场效应晶体管，多个场效应晶体管具有栅极宽度值的分布，第一场效应晶体管具有比其他场效应晶体管更大的栅极宽度值，栅极宽度值的分布从第一场效应晶体管的栅极宽度值减小到对应于第一场效应晶体管和第二场效应晶体管之间的一场效应晶体管的最小栅极宽度值，最小栅极宽度值小于第二场效应晶体管的栅极宽度值。
2.如权利要求1所述的开关装置，其中场效应晶体管被实现为绝缘体上的硅器件。
3.如权利要求1所述的开关装置，其中所述参数包含栅极的宽度。
4.如权利要求3所述的开关装置，其中场效应晶体管被实现为梳指配置器件，使得栅极包含多个矩形形状的栅极梳指，每一个栅极梳指实现在源极触点的矩形形状的源极梳指和漏极触点的矩形形状的漏极梳指之间。
5.如权利要求1所述的开关装置，其中所述参数包含与栅极相关联的梳指的数目。
6.如权利要求1所述的开关装置，其中期望电压降概况在连接的开关元件之间大致一致。
7.如权利要求1所述的开关装置，其中第一端子为输入端子并且第二端子为输出端子。
8.如权利要求1所述的开关装置，其中多个开关元件被配置为提供双向功能。
9.如权利要求8所述的开关装置，其中第一端子和第二端子中的任一个为输入端子，并且另一个端子为输出端子。
10.一种射频开关模块，包括：
封装基底，被配置为容纳多个组件；以及
安装在封装基底上的裸芯，该裸芯具有开关电路，该开关电路包含在第一端子和第二端子之间多个串联连接的场效应晶体管，每一个场效应晶体管具有有源区域、形成在有源区域上的源极触点、形成在有源区域上的漏极触点以及形成在有源区域上的栅极，多个场效应晶体管包含连接到第一端子的第一场效应晶体管和连接到第二端子的第二场效应晶体管，多个场效应晶体管具有栅极宽度值的分布，第一场效应晶体管具有比其他场效应晶体管更大的栅极宽度值，栅极宽度值的分布从第一场效应晶体管的栅极宽度值减小到对应于第一场效应晶体管和第二场效应晶体管之间的一场效应晶体管的最小栅极宽度值，最小栅极宽度值小于第二场效应晶体管的栅极宽度值。
11.如权利要求10所述的射频开关模块，其中选择可变尺寸以产生相应的场效应晶体管的期望电压降概况。
12.如权利要求11所述的射频开关模块，其中期望电压降概况包含与相应的场效应晶体管相关联的电压降的大致一致分布。
13.如权利要求10所述的射频开关模块，其中可变尺寸包含相应的栅极的可变宽度。
14.如权利要求10所述的射频开关模块，其中可变尺寸包含与相应的栅极相关联的栅极梳指的可变数目。
15.一种具有堆栈配置的电子装置，该装置包括：
第一端子和第二端子；以及
在第一端子和第二端子之间串联连接的多个元件，每一个元件具有在元件之间产生电容值的期望分布的电容，多个元件中的每一个包含具有有源区域以及形成在有源区域上的源极触点、漏极触点和栅极的场效应晶体管，多个场效应晶体管包含连接到第一端子的第一场效应晶体管和连接到第二端子的第二场效应晶体管，多个场效应晶体管具有栅极宽度值的分布，第一场效应晶体管具有比其他场效应晶体管更大的栅极宽度值，栅极宽度值的分布从第一场效应晶体管的栅极宽度值减小到对应于第一场效应晶体管和第二场效应晶体管之间的一场效应晶体管的最小栅极宽度值，最小栅极宽度值小于第二场效应晶体管的栅极宽度值。
16.如权利要求15所述的电子装置，其中期望分布包含基本一致的分布。
17.如权利要求15所述的电子装置，其中多个元件中的每一个包含二极管。
18.如权利要求15所述的电子装置，其中多个元件中的每一个包含微机电系统器件。
CN201410589412.3A 2013-08-07 2014-08-07 场效应晶体管堆栈电压补偿 Active CN104426510B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361863043P 2013-08-07 2013-08-07
US61/863,043 2013-08-07
US14/451,321 2014-08-04
US14/451,321 US9721936B2 (en) 2013-08-07 2014-08-04 Field-effect transistor stack voltage compensation

Publications (2)

Publication Number Publication Date
CN104426510A CN104426510A (zh) 2015-03-18
CN104426510B true CN104426510B (zh) 2019-10-22

Family

ID=52447922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410589412.3A Active CN104426510B (zh) 2013-08-07 2014-08-07 场效应晶体管堆栈电压补偿

Country Status (6)

Country Link
US (3) US9721936B2 (zh)
JP (3) JP6482786B2 (zh)
KR (1) KR102258363B1 (zh)
CN (1) CN104426510B (zh)
HK (1) HK1202993A1 (zh)
TW (1) TWI652797B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721936B2 (en) * 2013-08-07 2017-08-01 Skyworks Solutions, Inc. Field-effect transistor stack voltage compensation
US11901243B2 (en) * 2013-11-12 2024-02-13 Skyworks Solutions, Inc. Methods related to radio-frequency switching devices having improved voltage handling capability
US9620424B2 (en) * 2013-11-12 2017-04-11 Skyworks Solutions, Inc. Linearity performance for radio-frequency switches
US9443696B2 (en) * 2014-05-25 2016-09-13 Kla-Tencor Corporation Electron beam imaging with dual Wien-filter monochromator
US9595621B2 (en) * 2015-03-30 2017-03-14 Tdk Corporation MOS capacitors flow type devices and methods of forming the same
US9590120B2 (en) * 2015-03-30 2017-03-07 Tdk Corporation MOS capacitors structures for variable capacitor arrays and methods of forming the same
US10073482B2 (en) 2015-03-30 2018-09-11 Tdk Corporation Apparatus and methods for MOS capacitor structures for variable capacitor arrays
US9590593B2 (en) * 2015-03-30 2017-03-07 Tdk Corporation MOS capacitors with head-to-head fingers and methods of forming the same
US10042376B2 (en) 2015-03-30 2018-08-07 Tdk Corporation MOS capacitors for variable capacitor arrays and methods of forming the same
US9595942B2 (en) * 2015-03-30 2017-03-14 Tdk Corporation MOS capacitors with interleaved fingers and methods of forming the same
US9780090B2 (en) * 2015-10-19 2017-10-03 Nxp Usa, Inc. Integrated circuits and devices with interleaved transistor elements, and methods of their fabrication
KR102427185B1 (ko) 2015-12-09 2022-08-01 삼성전자 주식회사 스위치 운용 방법 및 이를 지원하는 전자 장치
US10410957B2 (en) * 2016-03-31 2019-09-10 Skyworks Solutions, Inc. Body contacts for field-effect transistors
US10361697B2 (en) * 2016-12-23 2019-07-23 Skyworks Solutions, Inc. Switch linearization by compensation of a field-effect transistor
CN108736866B (zh) * 2017-04-24 2021-12-28 深圳市中兴微电子技术有限公司 一种cmos soi射频开关电路
JP6757502B2 (ja) * 2017-06-07 2020-09-23 株式会社村田製作所 双方向スイッチ回路及びスイッチ装置
CN107395174A (zh) * 2017-08-31 2017-11-24 广东工业大学 一种射频开关的堆叠电路及射频开关
JP6824134B2 (ja) * 2017-09-29 2021-02-03 日本電信電話株式会社 可変帯域増幅器
US10637411B2 (en) 2017-10-06 2020-04-28 Qualcomm Incorporated Transistor layout for improved harmonic performance
US10672885B2 (en) * 2017-10-19 2020-06-02 Newport Fab, Llc Silicide block isolation for reducing off-capacitance of a radio frequency (RF) switch
US10700063B2 (en) * 2017-12-31 2020-06-30 Skyworks Solutions, Inc. Devices and methods for layout-dependent voltage handling improvement in switch stacks
US10586870B2 (en) 2018-02-20 2020-03-10 Newport Fab, Llc Wide contact structure for small footprint radio frequency (RF) switch
US10325833B1 (en) 2018-02-20 2019-06-18 Newport Fab, Llc Bent polysilicon gate structure for small footprint radio frequency (RF) switch
US10817644B2 (en) * 2018-10-19 2020-10-27 Globalfoundries Singapore Pte. Ltd. Circuit and method for design of RF integrated circuits for process control monitoring
US11973033B2 (en) 2020-01-03 2024-04-30 Skyworks Solutions, Inc. Flip-chip semiconductor-on-insulator transistor layout
US11595008B2 (en) 2020-01-09 2023-02-28 Skyworks Solutions, Inc. Low noise amplifiers with low noise figure
US11316550B2 (en) 2020-01-15 2022-04-26 Skyworks Solutions, Inc. Biasing of cascode power amplifiers for multiple power supply domains
US20210358847A1 (en) * 2020-05-13 2021-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including buried conductive fingers and method of making the same
CN111900970B (zh) * 2020-07-14 2024-04-23 上海华虹宏力半导体制造有限公司 一种天线调谐开关及提高其峰值电压的方法
US11817829B2 (en) 2021-01-29 2023-11-14 Skyworks Solutions, Inc. Multi-mode broadband low noise amplifier
KR20220153834A (ko) * 2021-05-12 2022-11-21 주식회사 디비하이텍 알에프 스위치 소자
CN116632000B (zh) * 2023-05-25 2024-01-23 合芯科技(苏州)有限公司 一种电荷均匀分布的场效应管版图结构及其设计方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4962341A (en) * 1988-02-02 1990-10-09 Schoeff John A Low voltage non-saturating logic circuit technology
CN102714493A (zh) * 2011-01-20 2012-10-03 松下电器产业株式会社 非易失性闩锁电路及非易失性触发电路

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642578B1 (en) * 2002-07-22 2003-11-04 Anadigics, Inc. Linearity radio frequency switch with low control voltage
JP4024762B2 (ja) 2004-01-16 2007-12-19 ユーディナデバイス株式会社 高周波スイッチ
JP2006332778A (ja) * 2005-05-23 2006-12-07 Matsushita Electric Ind Co Ltd 高周波スイッチ回路およびこれを用いた半導体装置
JP2007259112A (ja) * 2006-03-23 2007-10-04 Matsushita Electric Ind Co Ltd 高周波スイッチ回路および半導体装置
JP4811155B2 (ja) * 2006-06-30 2011-11-09 ソニー株式会社 半導体スイッチ回路並びに通信機器
US20080157222A1 (en) * 2006-12-27 2008-07-03 Mediatek Inc. Rf integrated circuit device
US7960772B2 (en) * 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
JP2009117445A (ja) * 2007-11-02 2009-05-28 Toshiba Corp 半導体装置
WO2011014206A1 (en) * 2009-07-28 2011-02-03 Skyworks Solutions, Inc. Process, voltage, and temperature sensor
US8432016B1 (en) * 2009-07-29 2013-04-30 Rf Micro Devices, Inc. Stacked body-contacted field effect transistor
JP5706103B2 (ja) * 2010-05-25 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置
US8896034B1 (en) * 2010-08-11 2014-11-25 Sarda Technologies, Inc. Radio frequency and microwave devices and methods of use
TWI430125B (zh) * 2011-01-31 2014-03-11 Univ Nat Chiao Tung 半導體元件之參數萃取方法
JP5763485B2 (ja) * 2011-09-16 2015-08-12 ルネサスエレクトロニクス株式会社 アンテナスイッチ及び通信装置
KR102052307B1 (ko) * 2011-11-09 2019-12-04 스카이워크스 솔루션즈, 인코포레이티드 전계 효과 트랜지스터 구조 및 관련된 무선-주파수 스위치
US20130134018A1 (en) * 2011-11-30 2013-05-30 General Electric Company Micro-electromechanical switch and a related method thereof
US8759939B2 (en) * 2012-01-31 2014-06-24 Infineon Technologies Dresden Gmbh Semiconductor arrangement with active drift zone
US8869085B2 (en) * 2012-10-11 2014-10-21 International Business Machines Corporation Multi-finger transistor layout for reducing cross-finger electric variations and for fully utilizing available breakdown voltages
US9721936B2 (en) * 2013-08-07 2017-08-01 Skyworks Solutions, Inc. Field-effect transistor stack voltage compensation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4962341A (en) * 1988-02-02 1990-10-09 Schoeff John A Low voltage non-saturating logic circuit technology
US4962341B1 (zh) * 1988-02-02 1992-10-13 A Schoeff John
CN102714493A (zh) * 2011-01-20 2012-10-03 松下电器产业株式会社 非易失性闩锁电路及非易失性触发电路

Also Published As

Publication number Publication date
KR20150017688A (ko) 2015-02-17
HK1202993A1 (zh) 2015-10-09
US20150041917A1 (en) 2015-02-12
JP2019080080A (ja) 2019-05-23
US9721936B2 (en) 2017-08-01
US10840233B2 (en) 2020-11-17
JP6482786B2 (ja) 2019-03-13
TW201515191A (zh) 2015-04-16
KR102258363B1 (ko) 2021-05-31
US20180047715A1 (en) 2018-02-15
CN104426510A (zh) 2015-03-18
US10229902B2 (en) 2019-03-12
JP6963590B2 (ja) 2021-11-10
JP2015035603A (ja) 2015-02-19
US20190273076A1 (en) 2019-09-05
JP6559918B2 (ja) 2019-08-14
JP2020017725A (ja) 2020-01-30
TWI652797B (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
CN104426510B (zh) 场效应晶体管堆栈电压补偿
CN104604135B (zh) 与基于绝缘体上的硅的射频开关有关的电路、器件和方法及其组合
US10580705B2 (en) Devices and methods related to radio-frequency switches having improved on-resistance performance
CN105900339B (zh) 用于晶体管的堆栈中改进的品质因素的电路和方法
US20160134270A1 (en) Radio-frequency devices with gate node voltage compensation
WO2017034929A1 (en) Non-uniform spacing in transistor stacks
CN104600117A (zh) 关于具有减小的电阻的金属布局的射频开关的装置和方法
US10700063B2 (en) Devices and methods for layout-dependent voltage handling improvement in switch stacks
CN104639135B (zh) 关于具有改善性能的射频开关的器件和方法
US11901243B2 (en) Methods related to radio-frequency switching devices having improved voltage handling capability

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1202993

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant