JP2020004799A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2020004799A
JP2020004799A JP2018121074A JP2018121074A JP2020004799A JP 2020004799 A JP2020004799 A JP 2020004799A JP 2018121074 A JP2018121074 A JP 2018121074A JP 2018121074 A JP2018121074 A JP 2018121074A JP 2020004799 A JP2020004799 A JP 2020004799A
Authority
JP
Japan
Prior art keywords
wiring board
bottom portion
insulating layer
conductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018121074A
Other languages
English (en)
Other versions
JP7088757B2 (ja
Inventor
石橋 博文
Hirobumi Ishibashi
博文 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2018121074A priority Critical patent/JP7088757B2/ja
Publication of JP2020004799A publication Critical patent/JP2020004799A/ja
Application granted granted Critical
Publication of JP7088757B2 publication Critical patent/JP7088757B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】良好な信号の伝送が可能な配線基板を提供することを課題とする。【解決手段】絶縁層7および導体層8が交互に積層状態で位置しており、上面および側面を有する積層体3と、側面から上面の中央部に向けて位置する切り欠き部4と、を含んでおり、切り欠き部4は、中央部側で導体層8を底面とする第1底部13、および側面側で第1底部13よりも下層の絶縁層7を底面とする第2底部14を有しており、第2底部14は上面と反対方向に凹む凹部15を有している。【選択図】図1

Description

本開示は、配線基板に関するものである。
通信基地局向けのサーバーやルーターに代表される電子機器の高機能化に伴い、多くの情報を高速で伝送できる光信号に対応した配線基板の開発が進められている。このような配線基板は、上面に接続部を有しており、外部機器との間で光信号の伝送を行う光ファイバーと接着剤によって接続される。そして、配線基板に搭載される光素子によって、光信号から電気信号へ、あるいは電気信号から光信号への変換が行われる。また、配線基板は、下面にパッドを有しており、半田等を介して外部基板と接続される。これにより、配線基板と外部基板との間で信号の伝送が可能になる。
特許第5370883号公報
上述のように、光ファイバーを接着剤によって配線基板に接続する場合、接着剤が接続部から溢れることがある。このとき、接着剤は配線基板の側面を伝って流れ落ち、下面のパッドに付着してしまうことがある。その結果、配線基板と外部基板との接続が不完全になり、信号の伝送が困難になる虞がある。
本開示における配線基板は、絶縁層および導体層が交互に積層状態で位置しており、上面および側面を有する積層体と、側面から上面の中央部に向けて位置する切り欠き部と、を含んでおり、切り欠き部は、中央部側で導体層を底面とする第1底部、および側面側で第1底部よりも下層の絶縁層を底面とする第2底部を有しており、第2底部は上面と反対方向に凹む凹部を有していることを特徴とするものである。
本開示の配線基板によれば、信号を良好に伝送することが可能な配線基板を提供することができる。
図1は、本開示の配線基板の実施形態例を示す概略斜視図である。 図2は、本開示の配線基板に電子部品等を接続した状態を示す概略断面図である。 図3は、本開示の配線基板の要部を拡大した斜視図である。
図1〜図3を基にして、本開示の配線基板1の実施形態例を説明する。図1は、配線基板1の斜視図である。図2は、配線基板1に、半導体素子S、光素子D、光ファイバーFが接続された状態を示す断面図である。図3は、配線基板1の切り欠き部4の付近を拡大した斜視図である。
配線基板1は、半導体素子S、光素子Dおよび光ファイバーFを位置決めして固定し、
半導体素子Sと光素子Dと外部基板(マザーボード等)とを電気的に接続する機能を有している。また、光ファイバーFを介して光素子Dと外部機器(光学装置等)との間で光信号が伝送される。光素子Dは、例えば垂直共振器面発光レーザーやフォトダイオード等が挙げられ、光信号と電気信号との変換を行う。
配線基板1は、コア基板2と、積層体3と、切り欠き部4と、ソルダーレジスト5と、を備えている。
コア基板2は、例えば、配線基板1の剛性を確保して平坦性を保持する等の機能を有している。コア基板2は、例えばガラス繊維、およびエポキシ樹脂またはビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含んでいる。コア基板2の厚みは、例えば100〜1000μm程度に設定されている。
コア基板2は、その上面と下面とを貫通する複数のスルーホール6を有している。スルーホール6は、コア基板2の上面に位置する後述の導体層8と下面に位置する導体層8とを電気的に接続するための経路である。スルーホール6の直径は、例えば100〜200μmに設定されている。
コア基板2は、強化用のガラス繊維にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させたプリプレグを複数積層した状態で、加熱下でプレス加工を行うことで形成される。
スルーホール6は、コア基板2に、ドリル加工、レーザー加工またはブラスト加工等の処理を行うことで形成される。
積層体3は、コア基板2の上面および下面にそれぞれ位置している。積層体3は、交互に積層された絶縁層7および導体層8で構成されている。積層体3は、複数の導体層8を設ける領域を確保しつつ、近接する導体層8同士の絶縁性を確保する機能を有している。
絶縁層7は、例えばポリイミド樹脂、エポキシ樹脂またはビスマレイミドトリアジン樹脂等の絶縁材料を含んでいる。絶縁材料は、絶縁粒子を含有している。絶縁粒子は、例えばシリカ(SiO)、アルミナ(AlO)等が挙げられる。絶縁層7は、ガラス繊維を含んでいても構わないが、微細な配線用の導体層8の形成や、微小なビアホール9の形成に関してはガラス繊維を含まない方が有利である。
本例においては、コア基板2の上面および下面に、それぞれ5層ずつ絶縁層7が位置している。絶縁層7の厚さは、例えば30〜50μmに設定されている。
絶縁層7は、導体層8を底部とする複数のビアホール9を有している。ビアホール9は、絶縁層7を介して上下に位置する導体層8同士を電気的に接続するための経路である。ビアホール9の直径は、例えば50〜100μmに設定されている。
絶縁層7は、例えばポリイミド樹脂、エポキシ樹脂またはビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含む半硬化状態の絶縁層用のフィルムを、コア基板2の上面および下面、あるいは絶縁層7の上面または下面に真空状態で被着して、加圧下で熱硬化することで形成される。熱硬化性樹脂内には、絶縁粒子を分散させておく。
ビアホール9は、絶縁層7にレーザー加工等の処理を行うことで形成される。なお、レーザー加工後に、ビアホール9内をデスミア処理しておくことでビアホール9と導体層8との密着性を向上することができる。
導体層8は、コア基板2の上面、下面、スルーホール6内、絶縁層7の上面または下面、およびビアホール9内に位置している。導体層8は、主に配線基板1の導電経路を構成するものである。スルーホール6の内部に位置する導体層8は、コア基板2の上下表面に位置する導体層8間を導通している。ビアホール9の内部に位置する導体層8は、絶縁層7を介して上下に位置する導体層8間を導通している。
導体層8は、例えば無電解銅めっき金属および電解銅めっき金属等の良導電性金属を含んでいる。導体層8の厚みは、例えば10〜20μmに設定されている。
最上層の絶縁層7の上面に位置する導体層8の一部は、半導体素子Sと接続する第1パッド10、および光素子Dと接続する第2パッド11を含んでいる。第1パッド10は、半導体素子Sと半田を介して接続される。第2パッド11は、光素子Dと半田を介して接続される。
また、最下層の絶縁層7の下面に位置する導体層8の一部は、外部基板と接続する第3パッド12を含んでいる。第3パッド12は、外部基板と半田を介して接続される。これにより、半導体素子S、光素子Dおよび外部基板は、それぞれ導体層8を介して、互いに電気的に接続される。
導体層8は、セミアディティブ法またはサブトラクティブ法等のめっき技術により、コア基板2の上面および下面、スルーホール6の内部、絶縁層7の上面または下面、およびビアホール9の内部に銅めっき金属を析出させることで形成される。
第1パッド10、第2パッド11、および第3パッド12は、導体層8の一部で構成されており、導体層8の形成時に同時に形成される。
切り欠き部4は、コア基板2の上面側の積層体3において、積層体3の一つの側面から積層体3の上面中央部に向けて位置している。切り欠き部4は、光ファイバーFの先端部分を収容して接着剤Bを介して配線基板1に固定する機能を有している。
なお、切り欠き部4は、第2パッド11に隣接しているため、光素子Dと光ファイバーFとの距離を近くにすることが可能になり両者間の光信号の損失を抑制できる点で有利である。
なお、本例においては、3つの切り欠き部4が位置している状態を示しているが、必要に応じて切り欠き部4の個数を増減させても構わない。
切り欠き部4は、積層体3の上面中央部側で導体層8を底面とする第1底部13を有している。また、切り欠き部4は、積層体3の側面側で第1底部13よりも下層の絶縁層7を底面とする第2底部14を有している。
つまり切り欠き部4は、積層体3の上面から第1底部13までの深さよりも、積層体3の上面から第2底部14までの深さの方が大きくなっている。
切り欠き部4の壁面は、上層から下層に向けて位置する垂直壁面であっても構わないし、上層から下層に向けて縮径するように位置する傾斜壁面であっても構わない。傾斜壁面の場合には、例えば光ファイバーを切り欠き部4内の所定の深さに収容するとき等に有利に活用ができる。
第1底部13は、光ファイバーFを積層体3の上面に対して平行に収容する機能を有している。第1底部13は、積層体3の上面に対して平行な導体層8を底面とすることで、光ファイバーFを上述の状態に収容することが容易になる。
第1底部13は、積層体3の側面から上面中央部にかけての奥行が、例えば1〜5mm、幅が0.2〜2mm、積層体3の上面から第1底部13までの深さが0.1〜0.5mmに設定されている。
第2底部14は、主に接着剤Bを溜める機能を有している。つまり、切り欠き部4に光ファイバーFを接続するときに、接着剤Bが第1底部13から第2底部14にかけて流れていき、第2底部14によって溜められる。さらに、第2底部14は、上面と反対方向に凹む凹部15を有している。このため、より効果的に接着剤Bを第2底部14に溜めることが可能になる。これにより、接着剤Bが配線基板1の側面を伝って配線基板1の下面に流れ落ちることを抑制することができる。
第2底部14は、積層体3の側面から上面中央部にかけての奥行が、例えば0.1〜1mm、幅が0.2〜2mm、第1底部13から第2底部14までの深さが0.1〜0.2mmに設定されている。凹部15の深さは、例えば0.01〜0.1μmに設定されている。
なお、本例においては、第2底部14は、第1底部13から2つ下層の絶縁層7に位置している場合を示しているが、これに限定されるものではない。第2底部14が、第1底部13から下層側に位置しているほど、接着剤Bを溜めておく空間を多く確保することが可能になる。言い換えれば、第2底部14が、さらに下層側の絶縁層7に位置している場合には、さらに多くの接着剤Bを溜めておくことが可能になる。
切り欠き部4は、例えば積層体3の上方からレーザー光を照射して、ソルダーレジスト5および絶縁層7を除去することで形成される。
切り欠き部4を形成する場合は、第1底部13に対応する絶縁層7上に、導体層8を遮蔽板として形成しておく。そして、レーザー光が導体層8上のソルダーレジスト5および絶縁層7を除去して導体層8を露出するとともに、レーザー光が導体層8よりも下層に到達することを防ぐことができる。これにより、積層体3の上面に対して平行な導体層8を底面とする第1底部13を形成することができる。
また、平面視で第2底部14に対応する絶縁層7上には、導体層8を形成しない。これにより、レーザー光を遮蔽するものが無く、レーザー光が第1底部13よりも下層の絶縁層7に到達することが可能になり、第2底部14を所定の深さに形成することができる。
凹部15は、例えば第2底部14にレーザー光を照射して、絶縁層7を掘削することで形成される。凹部15は、平面視で第2底部14の中央部を深く掘削するとともに、周辺部の掘削を抑制することで、多くの接着剤Bを溜めておく空間を備えることができるとともに、周辺部(特に積層体3の側面側)から接着剤Bが溢れ出すことを抑制する構造を備えることが可能になる。
つまり、第2底部14において、周辺部(特に積層体3の側面側)と、凹部15の最下部との高低差を大きくすることで、接着剤Bを溜めておく空間を増加させて、周辺部(特に積層体3の側面側)の絶縁層7を堤防として側面側から接着剤Bが溢れ出すことを抑制することが可能になる。
ソルダーレジスト5は、コア基板2の上面に位置する積層体3の上面、およびコア基板2の下面に位置する積層体3の下面に位置している。ソルダーレジスト5は、第1パッド10、第2パッド11および第3パッド12をそれぞれ個別に露出する開口を有している。
ソルダーレジスト5は、例えば半導体素子Sや光素子Dを実装するときの熱処理により、導体層8が受けるダメージを軽減する機能を有している。それぞれの開口は、互いに異なる形状でも構わない。異なる形状の開口は、例えば半導体素子Sを実装する際のアライメントマークとして兼用することが可能である。
ソルダーレジスト5は、例えばアクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂のフィルムを、絶縁層7の表面に貼着し、露光および現像により開口を形成した後に熱硬化することで形成される。
上述のように、本開示の配線基板1は、積層体3の側面から積層体3の上面中央部に向けて位置する切り欠き部4を有している。切り欠き部4は、上面中央部側に導体層8を底面とする第1底部13、および側面側に第1底部13よりも下層の絶縁層7を底面とする第2底部14を有している。さらに、第2底部14は凹部15を有している。
このため、切り欠き部4に光ファイバーFを接続するときに接着剤Bが第1底部13から流れ出た場合でも、接着剤Bは、第2底部14によって溜められる。さらに、第2底部14は、凹部15を有している。このため、より効果的に接着剤Bを第2底部14に溜めることが可能になる。
これにより、接着剤Bが配線基板1の側面を伝って配線基板1の下面に流れ落ちることを防いで、例えば第3パッド12に付着してしまうことを抑制することができる。その結果、配線基板1と外部基板とを半田により強固に接続することが可能になり、配線基板1と外部基板との間で信号の伝送を良好に行うことが可能な配線基板1を提供することができる。
なお、本開示は、上述の実施形態の一例に限定されるものではなく、本開示の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば第1底部13よりも下層に位置する導体層8の端部は、積層体3の側面側において、第1底部13の端部よりも積層体3の中央部側に位置していても構わない。
このような場合、切り欠き部4を形成するときのレーザー光による掘削の際に、導体層8の端部が絶縁層7(つまり積層体3の端面)から露出することを抑制することができる。これにより、湿気等から導体層8を保護することが可能になり絶縁信頼性あるいは耐久性に優れた配線基板1を提供する点で有利である。
また、例えば第2底部14は、ひとつの凹部15を有していても構わないし、図3に示すように複数の凹部15を有していても構わない。第2底部14が、複数の凹部15を有している場合、それぞれの凹部15は、例えば50〜200μmの径を有しており、縦横の並びで第2底部14に位置している。
このように、第2底部14が、複数の凹部15を有している場合、第2底部14と接着剤Bとの接続面積が増えるため、第2底部14と接着剤Bとの接続強度が向上し光ファイバーFを配線基板1に強固に固定する点で有利である。
また、本例においては、切り欠き部4が、積層体3のひとつの側面側にのみ位置してい
る場合を示したが、これに限定されるものではない。切り欠き部4が、複数の側面側に位置していても構わない。
このような場合、光ファイバーFの接続位置の自由度の向上や、配線基板1と外部機器との間の光伝送容量の向上等に有利である。
1 配線基板
3 積層体
4 切り欠き部
7 絶縁層
8 導体層
13 第1底部
14 第2底部
15 凹部

Claims (4)

  1. 絶縁層および導体層が交互に積層状態で位置しており、上面および側面を有する積層体と、
    前記側面から前記上面の中央部に向けて位置する切り欠き部と、を含んでおり、
    前記切り欠き部は、前記中央部側で前記導体層を底面とする第1底部、および前記側面側で前記第1底部よりも下層の絶縁層を底面とする第2底部を有しており、
    前記第2底部は前記上面と反対方向に凹む凹部を有していることを特徴とする配線基板。
  2. 前記第1底部よりも下層に位置する前記導体層の前記側面側の端部は、前記第1底部の前記側面側の端部よりも前記中央部側に位置していることを特徴とする請求項1に記載の配線基板。
  3. 前記第2底部は、複数の前記凹部を有していることを特徴とする請求項1または2のいずれかに記載の配線基板。
  4. 前記積層体は、互いに間隔をあけて位置する複数の前記切り欠き部を有していることを特徴とする請求項1乃至3のいずれかに記載の配線基板。
JP2018121074A 2018-06-26 2018-06-26 配線基板 Active JP7088757B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018121074A JP7088757B2 (ja) 2018-06-26 2018-06-26 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018121074A JP7088757B2 (ja) 2018-06-26 2018-06-26 配線基板

Publications (2)

Publication Number Publication Date
JP2020004799A true JP2020004799A (ja) 2020-01-09
JP7088757B2 JP7088757B2 (ja) 2022-06-21

Family

ID=69100461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018121074A Active JP7088757B2 (ja) 2018-06-26 2018-06-26 配線基板

Country Status (1)

Country Link
JP (1) JP7088757B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007588A (ja) * 1999-06-21 2001-01-12 Alps Electric Co Ltd 電子回路ユニット
JP2003133503A (ja) * 2001-10-19 2003-05-09 Citizen Electronics Co Ltd 半導体装置
JP2005101026A (ja) * 2003-09-22 2005-04-14 Opnext Japan Inc フレキシブル基板の接合構造及びその製造方法並びに高速光伝送モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007588A (ja) * 1999-06-21 2001-01-12 Alps Electric Co Ltd 電子回路ユニット
JP2003133503A (ja) * 2001-10-19 2003-05-09 Citizen Electronics Co Ltd 半導体装置
JP2005101026A (ja) * 2003-09-22 2005-04-14 Opnext Japan Inc フレキシブル基板の接合構造及びその製造方法並びに高速光伝送モジュール

Also Published As

Publication number Publication date
JP7088757B2 (ja) 2022-06-21

Similar Documents

Publication Publication Date Title
JP5931547B2 (ja) 配線板及びその製造方法
US8945329B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2016149411A (ja) 半導体素子内蔵配線板及びその製造方法
KR20080076241A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2014236187A (ja) 配線板及びその製造方法
KR20100065691A (ko) 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US8847078B2 (en) Printed wiring board and method for manufacturing printed wiring board
US20150257261A1 (en) Printed wiring board
KR102703788B1 (ko) 패키지기판 및 그 제조 방법
JP2014049578A (ja) 配線板、及び、配線板の製造方法
KR20120040892A (ko) 인쇄회로기판 및 그의 제조 방법
JP7234049B2 (ja) プリント配線基板
JP2019047063A (ja) プリント配線板およびその製造方法
JP2021027167A (ja) 配線基板
JP7088757B2 (ja) 配線基板
JP2013229421A (ja) 配線基板
KR102494343B1 (ko) 인쇄회로기판
JP2016096281A (ja) キャビティ付き配線板及びその製造方法
JP2020004930A (ja) プリント配線板
JP2014165218A (ja) 配線板、及び、配線板の製造方法
JP2019029637A (ja) プリント回路基板
JP7237566B2 (ja) 配線基板
JP7292114B2 (ja) 配線基板及び配線基板の製造方法
JP2018164021A (ja) キャビティ付き配線板
JP2022070071A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210112

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220609

R150 Certificate of patent or registration of utility model

Ref document number: 7088757

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150