JP2020004791A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2020004791A
JP2020004791A JP2018120772A JP2018120772A JP2020004791A JP 2020004791 A JP2020004791 A JP 2020004791A JP 2018120772 A JP2018120772 A JP 2018120772A JP 2018120772 A JP2018120772 A JP 2018120772A JP 2020004791 A JP2020004791 A JP 2020004791A
Authority
JP
Japan
Prior art keywords
wiring
layer
wiring board
hole
mounting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018120772A
Other languages
English (en)
Other versions
JP7126878B2 (ja
Inventor
森 健一
Kenichi Mori
健一 森
義弘 北
Yoshihiro Kita
義弘 北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2018120772A priority Critical patent/JP7126878B2/ja
Priority to US16/448,205 priority patent/US11019722B2/en
Publication of JP2020004791A publication Critical patent/JP2020004791A/ja
Application granted granted Critical
Publication of JP7126878B2 publication Critical patent/JP7126878B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0055After-treatment, e.g. cleaning or desmearing of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/0278Rigid circuit boards or rigid supports of circuit boards locally made bendable, e.g. by removal or replacement of material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】屈曲性を向上した配線基板を提供する。【解決手段】本配線基板は、複数の配線層を有し、長手方向を屈曲方向とする配線基板であって、電子部品を実装可能な部品実装部と、電子部品を実装可能でない部品非実装部と、を有し、前記部品非実装部に位置する一の配線層に、複数の細長状の第1貫通孔が長手方向を前記屈曲方向と垂直な方向に向けて所定間隔で配列されている。【選択図】図2

Description

本発明は、配線基板に関する。
ウェアラブル端末等に用いる配線基板は、屈曲した状態で使用される場合がある。配線基板が屈曲した状態で使用されると、屈曲部に配置した配線パターンやビア配線が屈曲時の応力により剥離し、導通不良が発生するおそれがある。そのため、例えば、屈曲部におけるビア配線のピッチや径を調整する等の対策が盛り込まれていた。
又、配線基板の表面及び裏面に、部分的に除去部分(貫通孔)を設けた銅箔を配置し、表面の銅箔除去部分と裏面の銅箔除去部分をずらすことで配線基板の屈曲性を高める試みもなされていた。又、メッシュグランド層を屈曲部の外周側に配置することで配線基板の屈曲性を高める試みもなされていた。
特開2000−114728号公報 特開2016−4875号公報
しかしながら、配線基板の多層化に伴い、更なる屈曲性の向上が求められていた。
本発明は、上記の点に鑑みてなされたものであり、屈曲性を向上した配線基板を提供することを課題とする。
本配線基板は、複数の配線層を有し、長手方向を屈曲方向とする配線基板であって、電子部品を実装可能な部品実装部と、電子部品を実装可能でない部品非実装部と、を有し、前記部品非実装部に位置する一の配線層に、複数の細長状の第1貫通孔が長手方向を前記屈曲方向と垂直な方向に向けて所定間隔で配列されていることを要件とする。
開示の技術によれば、屈曲性を向上した配線基板を提供できる。
第1の実施の形態に係る配線基板を例示する図である。 第1の実施の形態に係る配線基板においてR部近傍を例示する図である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その1)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その2)である。 第1の実施の形態の変形例1に係る配線基板においてR部近傍を例示する図である。 シミュレーションの条件について説明する図である。 シミュレーションの結果について説明する図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第1の実施の形態〉
[第1の実施の形態に係る配線基板の構造]
まず、第1の実施の形態に係る配線基板の構造について説明する。図1は、第1の実施の形態に係る配線基板を例示する図であり、図1(a)は平面図、図1(b)は図1(a)のA−A線に沿う断面図である。図2は、第1の実施の形態に係る配線基板においてR部近傍を例示する図であり、図2(a)は部分拡大断面図、図2(b)は部分拡大平面図である。なお、図2(a)は、図2(b)のB−B線に沿う断面を示している。又、図2(b)は、図2(a)のR部の絶縁層18及び配線層19のみを図示している。
図1及び図2を参照するに、配線基板1は可撓性を有するコアレスの多層配線基板である。ここで、可撓性とは、曲げや撓みを持たせることができる性質を指す。
図2に示すように、配線基板1は複数の配線層(例えば、6層)を有し、各々の配線層が絶縁層を介して積層された構造とされている。
より詳しくは、配線基板1は、配線層11と、絶縁層12と、配線層13と、絶縁層14と、配線層15と、絶縁層16と、配線層17と、絶縁層18と、配線層19と、絶縁層20と、配線層21と、ソルダーレジスト層22とが順次積層された構造とされている。但し、配線層と絶縁層の積層数は必要に応じて適宜決定することができる。
なお、本実施の形態では、便宜上、配線基板1のソルダーレジスト層22側を上側又は一方の側、配線層11側を下側又は他方の側とする。又、各部位のソルダーレジスト層22側の面を一方の面又は上面、配線層11側の面を他方の面又は下面とする。但し、配線基板1は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を配線基板1の一方の面(ソルダーレジスト層22の上面)の法線方向から視ることを指し、平面形状とは対象物を配線基板1の一方の面(ソルダーレジスト層22の上面)の法線方向から視た形状を指すものとする。
又、本実施の形態における平行や垂直は、厳密に平行や垂直の場合のみでなく、本実施の形態における作用効果を奏する範囲内で概ね平行や垂直の場合も含まれる。
配線層11は、配線基板1の最下層に形成されている。配線層11は、例えば、金(Au)膜、パラジウム(Pd)膜、ニッケル(Ni)膜、及び銅(Cu)膜を、金(Au)膜が下側となるように、この順番で順次積層した構造とすることができる。但し、配線層11において、パラジウム(Pd)膜やニッケル(Ni)膜は形成しなくてもよい。
配線層11の下面(上記の場合、金(Au)膜の下面)は絶縁層12の下面から露出しており、上面(配線層13との接続部を除く)及び側面は絶縁層12に覆われている。配線層11の下面は、例えば、絶縁層12の下面と面一とすることができる。配線層11の厚さ(配線層11を構成する各膜の総厚)は、例えば、10〜20μm程度とすることができる。配線層11は、例えば、電子部品の端子と接続されるパッドとして用いることができる。
絶縁層12は、配線層11を覆うように形成されている。絶縁層12の材料としては、例えば、ヤング率が低く可撓性を有する絶縁性樹脂(例えば、熱硬化性)を用いることができる。ヤング率が低く可撓性を有する絶縁性樹脂としては、例えば、ポリイミド系樹脂やエポキシ系樹脂等を主成分とする絶縁性樹脂が挙げられる。絶縁層12の厚さは、例えば20〜45μm程度とすることができる。絶縁層12は、シリカ(SiO)等のフィラーを含有しても構わない。
配線層13は、絶縁層12の一方の側に形成されており、配線層11と電気的に接続されている。配線層13は、絶縁層12を貫通し配線層11の一方の面を露出するビアホール12x内に充填されたビア配線、及び絶縁層12の一方の面に形成された配線パターンを含んで構成されている。ビアホール12xは、絶縁層14側に開口されている開口部の径が配線層11の上面によって形成された開口部の底面の径よりも大きくなる逆円錐台状の凹部とされている。ビアホール12xの開口部の径は、例えば、60〜70μm程度とすることができる。
配線層13の材料としては、例えば、銅(Cu)等を用いることができる。配線層13を構成する配線パターンの厚さは、例えば、10〜20μm程度とすることができる。配線層13は、ラインアンドスペース(以降、ライン/スペースと略す)が10μm/10μm〜20μm/20μm程度の微細配線とすることができる。なお、ライン/スペースにおけるラインとは配線幅を表し、スペースとは隣り合う配線同士の間隔(配線間隔)を表す。例えば、ライン/スペースが10μm/10μmと記載されていた場合、配線幅が10μmで隣り合う配線同士の間隔が10μmであることを表す。
絶縁層14は、絶縁層12の一方の面に、配線層13を覆うように形成されている。絶縁層14の材料や厚さは、例えば、絶縁層12と同様とすることができる。絶縁層14は、シリカ(SiO)等のフィラーを含有しても構わない。
配線層15は、絶縁層14の一方の側に形成されており、配線層13と電気的に接続されている。配線層15は、絶縁層14を貫通し配線層13の一方の面を露出するビアホール14x内に充填されたビア配線、及び絶縁層14の一方の面に形成された配線パターンを含んで構成されている。ビアホール14xは、絶縁層16側に開口されている開口部の径が配線層13の上面によって形成された開口部の底面の径よりも大きくなる逆円錐台状の凹部とされている。ビアホール14xの開口部の径は、例えば60〜70μm程度とすることができる。配線層15の材料、配線層15を構成する配線パターンの厚さやライン/スペースは、例えば、配線層13と同様とすることができる。
絶縁層16は、絶縁層14の一方の面に、配線層15を覆うように形成されている。絶縁層16の材料や厚さは、例えば、絶縁層12と同様とすることができる。絶縁層16は、シリカ(SiO)等のフィラーを含有しても構わない。
配線層17は、絶縁層16の一方の側に形成されており、配線層15と電気的に接続されている。配線層17は、絶縁層16を貫通し配線層15の一方の面を露出するビアホール16x内に充填されたビア配線、及び絶縁層16の一方の面に形成された配線パターンを含んで構成されている。ビアホール16xは、絶縁層18側に開口されている開口部の径が配線層15の上面によって形成された開口部の底面の径よりも大きくなる逆円錐台状の凹部とされている。ビアホール16xの開口部の径は、例えば60〜70μm程度とすることができる。配線層17の材料、配線層17を構成する配線パターンの厚さやライン/スペースは、例えば、配線層13と同様とすることができる。
絶縁層18は、絶縁層16の一方の面に、配線層17を覆うように形成されている。絶縁層18の材料や厚さは、例えば、絶縁層12と同様とすることができる。絶縁層18は、シリカ(SiO)等のフィラーを含有しても構わない。
配線層19は、絶縁層18の一方の側に形成されており、配線層17と電気的に接続されている。配線層19は、絶縁層18を貫通し配線層17の一方の面を露出するビアホール18x内に充填されたビア配線、及び絶縁層18の一方の面に形成された配線パターンを含んで構成されている。ビアホール18xは、絶縁層20側に開口されている開口部の径が配線層17の上面によって形成された開口部の底面の径よりも大きくなる逆円錐台状の凹部とされている。ビアホール18xの開口部の径は、例えば60〜70μm程度とすることができる。配線層19の材料、配線層19を構成する配線パターンの厚さやライン/スペースは、例えば、配線層13と同様とすることができる。
絶縁層20は、絶縁層18の一方の面に、配線層19を覆うように形成されている。絶縁層20の材料や厚さは、例えば、絶縁層12と同様とすることができる。絶縁層20は、シリカ(SiO)等のフィラーを含有しても構わない。
配線層21は、絶縁層20の一方の側に形成されており、配線層19と電気的に接続されている。配線層21は、絶縁層20を貫通し配線層19の一方の面を露出するビアホール20x内に充填されたビア配線、及び絶縁層20の一方の面に形成された配線パターンを含んで構成されている。ビアホール20xは、ソルダーレジスト層22側に開口されている開口部の径が配線層19の上面によって形成された開口部の底面の径よりも大きくなる逆円錐台状の凹部とされている。ビアホール20xの開口部の径は、例えば60〜70μm程度とすることができる。配線層21の材料、配線層21を構成する配線パターンの厚さやライン/スペースは、例えば、配線層13と同様とすることができる。
ソルダーレジスト層22は、絶縁層20の一方の面に、配線層21を覆うように形成されている。ソルダーレジスト層22は、例えば、エポキシ系樹脂やアクリル系樹脂等の感光性樹脂等から形成することができる。ソルダーレジスト層22の厚さは、例えば15〜35μm程度とすることができる。
ソルダーレジスト層22は、開口部22xを有し、開口部22x内には配線層21の上面の一部が露出している。開口部22xの平面形状は、例えば、円形とすることができる。必要に応じ、開口部22x内に露出する配線層21の上面に金属層を形成したり、OSP(Organic Solderability Preservative)処理等の酸化防止処理を施したりしてもよい。金属層の例としては、Au層や、Ni/Au層(Ni層とAu層をこの順番で積層した金属層)、Ni/Pd/Au層(Ni層とPd層とAu層をこの順番で積層した金属層)等を挙げることができる。
開口部22x内に露出する配線層21は、電子部品の端子と接続されるパッドとして用いることができる。
配線基板1では、各ビア配線上に配置される各配線層の上面は平坦であり凹部が形成されないため、図2(a)に示すようにビア配線が垂直に積層されたスタックビア構造を実現することができる。これにより、配線基板1の配線層の密度を向上させることができると共に、各配線層間におけるビア配線を介した電気的接続の信頼性を向上させることができる。但し、スタックビア構造を有しない形態としてもよい。
配線基板1は、電子部品を実装可能な部品実装部と、電子部品を実装可能でない部品非実装部Rとを有している。配線基板1において、破線で示した部品非実装部R以外の領域が部品実装部であり、部品実装部の適宜な位置に電子部品を実装することができる。
配線基板1において、部品非実装部Rは、予め屈曲させることを想定して設計された屈曲可能部である。なお、図1では配線基板1に部品非実装部Rを2箇所設けているが、部品非実装部Rを1箇所設けてもよいし、3箇所以上設けてもよい。このように、部品非実装部Rを1箇所以上設けることにより、配線基板1を長手方向(図1(a)のA−A線や図2(b)のB−B線の方向)に容易に屈曲させることができる。すなわち、配線基板1は、長手方向を屈曲方向としている。
各配線層を構成する配線パターンは、部品実装部と部品非実装部Rの何れに配置されてもよいが、ビア配線は部品実装部のみに配置されている。部品非実装部Rにはビア配線を配置せず、屈曲させることが想定されていない部品実装部のみにビア配線を配置することで、部品非実装部Rを折り曲げる際にビア配線にクラックが入ることを防止できる。
部品非実装部Rに位置する配線層19にはGNDと接続されるベタパターン19Gが形成されている。ベタパターン19Gには、細長状の複数の貫通孔19yが形成されている。貫通孔19yの平面形状は、長手方向と短手方向を有する細長状であれば特に限定されないが、例えば、楕円形、長方形、長方形の少なくとも一つの角を丸くした角丸長方形(長方形の短辺が円弧状に形成された形状も含む)等が挙げられる。
各々の貫通孔19yは、長手方向を配線基板1の屈曲方向と垂直な方向に向けて所定間隔で配列されている。図2(b)では、貫通孔19yが配線基板1の屈曲方向に平行に2列に配置されているが、1列としてもよいし、3列以上としてもよい。
貫通孔19yの長手方向の長さLは、例えば、400〜700μm程度とすることができる。貫通孔19yの短手方向の長さLは、例えば、100〜400μm程度とすることができる。配線基板1の屈曲方向と垂直な方向に隣接する貫通孔19y同士の間隔Gは、例えば、20〜100μm程度とすることができる。配線基板1の屈曲方向に隣接する貫通孔19y同士の間隔Gは、例えば、20〜100μm程度とすることができる。
部品非実装部Rにおける配線パターン形成密度を低減して良好な屈曲性を確保する観点から、配線基板1の屈曲方向に隣接する貫通孔19y同士の間隔Gは貫通孔19yの短手方向の長さLよりも小さくなるように配列されることが好ましい。後述する貫通孔13y、15y、及び17yについても同様である。
部品非実装部Rに位置する配線層13、15、及び17には、ベタパターン19Gと同様に、GNDと接続されるベタパターン13G、15G、及び17Gが形成されている。そして、ベタパターン13G、15G、及び17Gには、各々の貫通孔19yと平面視で重複する位置に、貫通孔19yと同じ大きさの貫通孔13y、15y、及び17yが形成されている。
部品非実装部Rに位置する配線層11及び21にも適宜ベタパターンを形成し、各々の貫通孔19yと平面視で重複する位置に、貫通孔19yと同じ大きさの貫通孔を形成してもよい。但し、部品非実装部Rにおける配線パターン形成密度を低減して良好な屈曲性を確保する観点からは、部品実装部の配線層数(配線基板1では6層)よりも、部品非実装部Rの配線層数の方が少ないことが好ましい。配線基板1では、部品非実装部Rの配線層数は4層であるが、5層や3層以下としても構わない。
なお、部品非実装部Rに位置する各配線層において、GNDと接続されるベタパターンはノイズを遮蔽するシールドパターンとして機能するが、部品非実装部Rに位置する各配線層に、GNDと接続されるベタパターン以外の配線パターンを形成してもよい。
例えば、部品非実装部Rに位置する任意の配線層において、信号パターンの両側をGNDパターンでシールドしてもよい。この場合、貫通孔は、信号パターンをよけて配置してもよいし、信号パターンが断線しなければ、信号パターンに貫通孔を形成してもよい。又、例えば、厚さ方向の外側に位置する配線層13及び19にはベタのGNDパターンのみを形成し、厚さ方向の内側に位置する配線層15及び17には信号パターンのみを形成してもよい。
[第1の実施の形態に係る配線基板の製造方法]
次に、第1の実施の形態に係る配線基板の製造方法について説明する。図3及び図4は、第1の実施の形態に係る配線基板の製造工程を例示する図である。本実施の形態では、支持体上に1個ずつ配線基板を作製し支持体を除去する工程の例を示すが、支持体上に複数の配線基板となる部分を作製し支持体を除去後個片化して各配線基板とする工程としてもよい。
まず、図3(a)に示す工程では、上面が平坦面である支持体300を準備し、支持体300の上面に配線層11を形成する部分に開口部400xを備えたレジスト層400(例えば、ドライフィルムレジスト等)を形成する。支持体300としては、金属板や金属箔等を用いることができるが、本実施の形態では、支持体300として銅箔を用いる例を示す。支持体300の厚さは、例えば18〜100μm程度とすることができる。
次に、図3(b)に示す工程では、例えば、支持体300をめっき給電層に利用する電解めっき法等により、レジスト層400の開口部400x内に露出する支持体300の上面に配線層11を形成する。その後、レジスト層を除去する。配線層11の材料や厚さは、前述の通りである。
次に、図3(c)に示す工程では、例えば、支持体300の上面に配線層11の上面及び側面を被覆するように半硬化状態のフィルム状の樹脂をラミネートし、硬化させて絶縁層12を形成する。或いは、フィルム状の樹脂のラミネートに代えて、液状又はペースト状の樹脂を塗布後、硬化させて絶縁層12を形成してもよい。絶縁層12の材料や厚さは、前述の通りである。
次に、図3(d)に示す工程では、絶縁層12に、絶縁層12を貫通し配線層11の上面を露出させるビアホール12xを形成する。ビアホール12xは、例えば、COレーザ等を用いたレーザ加工法により形成できる。ビアホール12xを形成後、デスミア処理を行い、ビアホール12xの底部に露出する配線層11の表面に付着した樹脂残渣を除去することが好ましい。
次に、図4(a)に示す工程では、絶縁層12の一方の側に配線層13を形成する。配線層13は、ビアホール12x内に充填されたビア配線及び絶縁層12の上面に形成された配線パターンを含んで構成される。又、部品非実装部Rには、GNDと接続されるベタパターン13Gが形成され、ベタパターン13Gには貫通孔13yが形成される。配線層13を構成するビア配線、配線パターン、貫通孔13yを有するベタパターン13Gは、例えば、セミアディティブ法やサブトラクティブ法を用いて同時に形成できる。配線層13の材料、配線層13を構成する配線パターンの厚さやラインアンドスペースは前述の通りである。配線層13は、ビアホール12xの底部に露出した配線層11と電気的に接続される。
次に、図4(b)に示す工程では、図3(c)〜図4(a)に示す工程と同様の工程を繰り返し、絶縁層14、配線層15、絶縁層16、配線層17、絶縁層18、配線層19、絶縁層20、及び配線層21を順次形成する。
次に、図4(c)に示す工程では、絶縁層20の上面に、配線層21を覆うようにソルダーレジスト層22を形成する。ソルダーレジスト層22は、例えば、液状又はペースト状の感光性のエポキシ系樹脂やアクリル系樹脂を、配線層21を被覆するように絶縁層20の上面にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。或いは、例えば、フィルム状の感光性のエポキシ系樹脂やアクリル系樹脂を、配線層21を被覆するように絶縁層20の上面にラミネートすることにより形成してもよい。
次に、ソルダーレジスト層22を露光及び現像することで、ソルダーレジスト層22に配線層21の上面の一部を露出する開口部22xを形成する(フォトリソグラフィ法)。なお、開口部22xは、レーザ加工法やブラスト処理により形成してもよい。その場合には、ソルダーレジスト層22に感光性の材料を用いなくてもよい。開口部22xの平面形状は、例えば、円形状とすることができる。開口部22xの直径は、接続対象(半導体チップ等)に合わせて任意に設計できる。
なお、開口部22xの底部に露出する配線層21の上面に、例えば無電解めっき法等により前述の金属層を形成してもよい。又、金属層の形成に代えて、OSP処理等の酸化防止処理を施してもよい。又、開口部22xの底部に露出する配線層21の上面に、はんだバンプ等の外部接続端子を形成してもよい。
図4(c)に示す工程の後、図4(c)に示す支持体300を除去することで、配線基板1(図1及び図2参照)が完成する。銅箔である支持体300は、例えば、塩化第二鉄水溶液や塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去できる。なお、図4(c)に示したソルダーレジスト層22を形成する工程は、支持体300の除去後に行ってもよい。
このように、配線基板1には部品非実装部Rが画定されており、部品非実装部Rに位置する配線層には、複数の細長状の貫通孔が長手方向を配線基板1の屈曲方向と垂直な方向に向けて所定間隔で配列されている。これにより、部品非実装部Rの曲げ弾性率を低減することが可能となり、部品非実装部Rの屈曲性を向上することができる。
又、部品非実装部Rに設けられた各貫通孔がデガスホールとして機能することができる。各貫通孔がデガスホールとしての機能することにより、配線基板1の内部にボイドが発生するリスクを低減できる。ここで、デガスホールとは、配線基板の製造工程において、加熱の際に配線基板の内部で発生するガスを外部に逃がすためのガス抜き用の孔である。
なお、配線基板1において、部品非実装部Rは、ソルダーレジスト層を設けず、可撓性を有する絶縁層のみで構成されていてもよい。又、配線基板1において、部品非実装部Rは、配線やパッドが最外層から露出しないように形成されていてもよい。
〈第1の実施の形態の変形例1〉
第1の実施の形態の変形例1では、部品非実装部Rにおいて厚さ方向に隣接する配線層に設けられた貫通孔の配置が異なる例を示す。なお、第1の実施の形態の変形例1において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
図5は、第1の実施の形態の変形例1に係る配線基板においてR部近傍を例示する図であり、図5(a)は図2(a)に対応する部分拡大断面図、図5(b)は図2(b)に対応する部分拡大平面図である。なお、図5(a)は、図5(b)のC−C線に沿う断面を示している。又、図5(b)は、図5(a)のR部の配線層17、絶縁層18、及び配線層19のみを図示している。
図5を参照するに、配線基板1Aでは、部品非実装部Rにおいて厚さ方向に隣接する配線層に設けられた貫通孔が平面視で千鳥状に配置されている。
すなわち、部品非実装部Rに位置する配線層19にはGNDと接続されるベタパターン19Gが形成されている。ベタパターン19Gには、配線基板1と同様に、複数の細長状の貫通孔19yが長手方向を配線基板1Aの屈曲方向(図5(b)のC−C線の方向)と垂直な方向に向けて所定間隔で配列されている。
部品非実装部Rに位置する配線層17には、ベタパターン19Gと同様に、GNDと接続されるベタパターン17Gが形成されている。そして、ベタパターン17Gには、各々の貫通孔19yと平面視で千鳥状に配置され、各々の貫通孔19yと部分的に重複するように、貫通孔19yと同じ大きさの貫通孔17zが形成されている。
部品非実装部Rに位置する配線層15には、ベタパターン19Gと同様に、GNDと接続されるベタパターン15Gが形成されている。そして、ベタパターン15Gには、各々の貫通孔19yと平面視で重複する位置に、貫通孔19yと同じ大きさの貫通孔15yが形成されている。
部品非実装部Rに位置する配線層13には、ベタパターン19Gと同様に、GNDと接続されるベタパターン13Gが形成されている。そして、ベタパターン13Gには、各々の貫通孔17zと平面視で重複する位置に、貫通孔17zと同じ大きさの貫通孔13z(図5では図示せず)が形成されている。
このように、配線基板1Aには部品非実装部Rが画定されており、部品非実装部Rに位置する配線層には、複数の細長状の貫通孔が長手方向を配線基板1Aの屈曲方向と垂直な方向に向けて所定間隔で配列されている。そして、配線基板1Aでは、部品非実装部Rにおいて厚さ方向に隣接する配線層に設けられた貫通孔が平面視で千鳥状に配置され、厚さ方向に隣接する配線層に形成された貫通孔同士が部分的に重複している。
これにより、部品非実装部Rにおいて配線基板1と同様の良好な屈曲性を確保することができると共に、各貫通孔のデガスホールとしての機能を向上することができる(隣接する配線層に形成された貫通孔同士が部分的に重複しているため、ガスが抜けやすくなる)。各貫通孔のデガスホールとしての機能が向上することにより、配線基板1Aでは、配線基板1Aの内部にボイドが発生するリスクを配線基板1よりも更に低減できる。
〈シミュレーション〉
配線基板1と同様の層構造(全体の配線層数が6層で、部品非実装部Rの配線層数が4層)の配線基板に関し、図6(a)〜図6(e)に示す各場合の曲げ弾性率についてシミュレーションを実施した。シミュレーションは、Ansys Workbench v18を用い、1/2対称モデルで実施した。
図6(a)は、配線基板の部品非実装部Rに位置する各配線層100に貫通孔が形成されていない場合(貫通孔のないベタパターンのみが形成されている場合)である。なお、ここでいう各配線層100とは、配線基板1の配線層13、15、17、及び19に相当する内側の4層の配線層を意味している(図6(b)〜図6(e)についても同様)。又、矢印は、配線基板の屈曲方向(配線基板の長手方向)を示している(図6(b)〜図6(e)についても同様)。
図6(b)は、配線基板の部品非実装部Rに位置する各配線層100に平面形状が円形の貫通孔110が行列状に形成された場合である。部品非実装部Rに位置する各配線層100には貫通孔110と同じ大きさの貫通孔が貫通孔110と平面視で重複する位置に形成されている。貫通孔110の直径はφ250μmであり、貫通孔110の行方向及び列方向のピッチは300μmである。
図6(c)は、配線基板の部品非実装部Rに位置する各配線層100に平面形状が円形の貫通孔120が行列状に形成された場合である。部品非実装部Rに位置する各配線層100には貫通孔120と同じ大きさの貫通孔が形成されている。但し、部品非実装部Rにおいて厚さ方向に隣接する配線層に設けられた貫通孔は平面視で千鳥状に配置されている。貫通孔120の直径はφ250μmであり、貫通孔120の行方向及び列方向のピッチは300μmである。
図6(d)は、配線基板の部品非実装部Rに位置する各配線層100に平面形状が細長状(長方形の短辺が円弧状に形成された形状)の貫通孔130が行列状に形成された場合である。すなわち、平面形状が細長状の貫通孔130は、長手方向を配線基板の屈曲方向と平行な方向に向けて所定間隔で配列されている。
部品非実装部Rに位置する各配線層には貫通孔130と同じ大きさの貫通孔が形成されている。但し、部品非実装部Rにおいて厚さ方向に隣接する配線層に設けられた貫通孔は平面視で千鳥状に配置されている。貫通孔130の長方形の部分(両端の円弧状の部分を除く部分)の幅は250μm、長さは300μmである。又、貫通孔130の両端の円弧状の部分は、直径φ250μmの円の半分(半円)である。又、貫通孔130の行方向のピッチは600μmであり、列方向のピッチは300μmである。
図6(e)は、配線基板の部品非実装部Rに位置する各配線層100に平面形状が細長状(長方形の短辺が円弧状に形成された形状)の貫通孔140が行列状に形成された場合である。すなわち、平面形状が細長状の貫通孔140は、長手方向を配線基板の屈曲方向と垂直な方向に向けて所定間隔で配列されている。
部品非実装部Rに位置する各配線層には貫通孔140と同じ大きさの貫通孔が形成されている。但し、部品非実装部Rにおいて厚さ方向に隣接する配線層に設けられた貫通孔は平面視で千鳥状に配置されている。貫通孔140の長方形の部分(両端の円弧状の部分を除く部分)の幅は250μm、長さは300μmである。又、貫通孔140の両端の円弧状の部分は、直径φ250μmの円の半分(半円)である。又、貫通孔140の行方向のピッチは300μmであり、列方向のピッチは600μmである。
図6(a)〜図6(e)に示す各場合の曲げ弾性率についてシミュレーションを実施したところ、図7の結果が得られた。
図7より、図6(a)の貫通孔を形成しない場合と比べて、図6(b)及び図6(c)の円形の貫通孔を形成した場合や、図6(d)及び図6(e)の細長状の貫通孔を形成した場合には、部品非実装部Rの曲げ弾性率が低減されていることがわかる。
又、図6(b)及び図6(c)の円形の貫通孔を形成した場合よりも、図6(d)及び図6(e)の細長状の貫通孔を形成した場合の方が、部品非実装部Rの曲げ弾性率が低減する度合いが大きいことがわかる。特に、図6(e)のように細長状の貫通孔を長手方向を配線基板の屈曲方向と垂直な方向に向けて配列する場合は、図6(d)のように配線基板の屈曲方向と平行な方向に向けて配列する場合よりも、更に15%程度、部品非実装部Rの曲げ弾性率が低減している。
このように、部品非実装部Rに位置する各配線層に貫通孔を形成することで部品非実装部Rの曲げ弾性率を低減できる。中でも、細長状の貫通孔を長手方向を配線基板の屈曲方向と垂直な方向に向けて配列する場合に最も部品非実装部Rの曲げ弾性率を低減できることが確認された。すなわち、部品非実装部Rにおいて良好な屈曲性を確保する観点からは、図6(e)の形態が最も好ましいといえる。
なお、図6(b)と図6(c)のシミュレーション結果によれば、貫通孔を平面視で千鳥状に配置するか否かは、部品非実装部Rの曲げ弾性率に対して大きな影響はない。従って、図6(e)において貫通孔140を平面視で千鳥状に配置しない場合にも、部品非実装部Rの曲げ弾性率を十分に低減できると考えられる。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
1、1A 配線基板
11、13、15、17、19、21 配線層
12、14、16、18、20 絶縁層
12x、14x、16x、18x、20x ビアホール
13G、15G、17G、19G ベタパターン
13y、13z、15y、17y、17z、19y 貫通孔
22 ソルダーレジスト層
22x 開口部
R 部品非実装部

Claims (8)

  1. 複数の配線層を有し、長手方向を屈曲方向とする配線基板であって、
    電子部品を実装可能な部品実装部と、
    電子部品を実装可能でない部品非実装部と、を有し、
    前記部品非実装部に位置する一の配線層に、複数の細長状の第1貫通孔が長手方向を前記屈曲方向と垂直な方向に向けて所定間隔で配列されている配線基板。
  2. 前記部品非実装部に位置し、複数の細長状の第2貫通孔が長手方向を前記屈曲方向と垂直な方向に向けて所定間隔で配列されている他の配線層を有し、
    前記第1貫通孔と前記第2貫通孔とが平面視で重複している請求項1に記載の配線基板。
  3. 前記部品非実装部に位置し、複数の細長状の第2貫通孔が長手方向を前記屈曲方向と垂直な方向に向けて所定間隔で配列されている他の配線層を有し、
    前記第1貫通孔と前記第2貫通孔とが平面視で千鳥状に配置され、前記第1貫通孔と前記第2貫通孔とが平面視で部分的に重複している請求項1に記載の配線基板。
  4. 複数の前記第2貫通孔は、前記屈曲方向に隣接する前記第2貫通孔同士の間隔が前記第2貫通孔の短手方向の長さよりも小さくなるように配列されている請求項2又は3に記載の配線基板。
  5. 複数の前記第1貫通孔は、前記屈曲方向に隣接する前記第1貫通孔同士の間隔が前記第1貫通孔の短手方向の長さよりも小さくなるように配列されている請求項1乃至4の何れか一項に記載の配線基板。
  6. 絶縁層を介して上下に隣接する配線層同士を電気的に接続するビア配線を有し、
    前記ビア配線は、前記部品実装部のみに配置されている請求項1乃至5の何れか一項に記載の配線基板。
  7. 前記部品実装部の配線層数よりも、前記部品非実装部の配線層数の方が少ない請求項1乃至6の何れか一項に記載の配線基板。
  8. 前記部品非実装部に位置する少なくとも1つの配線層は、GNDと接続されるベタパターンである請求項1乃至7の何れか一項に記載の配線基板。
JP2018120772A 2018-06-26 2018-06-26 配線基板 Active JP7126878B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018120772A JP7126878B2 (ja) 2018-06-26 2018-06-26 配線基板
US16/448,205 US11019722B2 (en) 2018-06-26 2019-06-21 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018120772A JP7126878B2 (ja) 2018-06-26 2018-06-26 配線基板

Publications (2)

Publication Number Publication Date
JP2020004791A true JP2020004791A (ja) 2020-01-09
JP7126878B2 JP7126878B2 (ja) 2022-08-29

Family

ID=68982315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018120772A Active JP7126878B2 (ja) 2018-06-26 2018-06-26 配線基板

Country Status (2)

Country Link
US (1) US11019722B2 (ja)
JP (1) JP7126878B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024043693A1 (ko) * 2022-08-23 2024-02-29 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102457122B1 (ko) * 2020-12-03 2022-10-20 주식회사 기가레인 다중 신호 전송용 연성회로기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04290495A (ja) * 1991-03-19 1992-10-15 Fujitsu Ltd 多層フレキシブルプリント配線板及びその製造方法
JP2000114728A (ja) * 1998-09-30 2000-04-21 Matsushita Electric Ind Co Ltd フレキシブルプリント基板
JP2008270621A (ja) * 2007-04-23 2008-11-06 Nec Saitama Ltd フレキシブル・プリント配線基板
JP2012134551A (ja) * 2009-07-13 2012-07-12 Murata Mfg Co Ltd 信号線路及び回路基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429385B1 (en) * 2000-08-08 2002-08-06 Micron Technology, Inc. Non-continuous conductive layer for laminated substrates
SG102637A1 (en) * 2001-09-10 2004-03-26 Micron Technology Inc Bow control in an electronic package
JP4246615B2 (ja) 2002-12-13 2009-04-02 株式会社メイコー フレックスリジッドプリント配線板及びその製造方法
JP2007281145A (ja) 2006-04-05 2007-10-25 Kenwood Corp フレキシブル配線体
JP4954685B2 (ja) 2006-11-28 2012-06-20 新藤電子工業株式会社 フレキシブルプリント回路板、およびその製造方法
JP2010135418A (ja) * 2008-12-02 2010-06-17 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
JP6362444B2 (ja) 2014-06-16 2018-07-25 日本メクトロン株式会社 フレキシブルプリント基板およびフレキシブルプリント基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04290495A (ja) * 1991-03-19 1992-10-15 Fujitsu Ltd 多層フレキシブルプリント配線板及びその製造方法
JP2000114728A (ja) * 1998-09-30 2000-04-21 Matsushita Electric Ind Co Ltd フレキシブルプリント基板
JP2008270621A (ja) * 2007-04-23 2008-11-06 Nec Saitama Ltd フレキシブル・プリント配線基板
JP2012134551A (ja) * 2009-07-13 2012-07-12 Murata Mfg Co Ltd 信号線路及び回路基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024043693A1 (ko) * 2022-08-23 2024-02-29 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
US20190394870A1 (en) 2019-12-26
JP7126878B2 (ja) 2022-08-29
US11019722B2 (en) 2021-05-25

Similar Documents

Publication Publication Date Title
KR101596173B1 (ko) 배선기판 및 그 제조방법
KR101811923B1 (ko) 배선 기판
JP6504665B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
JP2017123459A (ja) プリント回路基板
KR20090056824A (ko) 배선 기판 및 전자 부품 장치
US9613893B2 (en) Wiring substrate and method for manufacturing the same
JP2017084997A (ja) プリント配線板及びその製造方法
US9859221B2 (en) Multilayer wiring board with built-in electronic component
TW200945987A (en) Multilayer flexible printed wiring board and the manufacturing method thereof
JP2016171119A (ja) 回路基板及びその製造方法
KR101713458B1 (ko) 배선기판 및 그 제조방법
JP7126878B2 (ja) 配線基板
JP2001230513A (ja) プリント基板及びその製造方法
JP2010109243A (ja) 配線基板
JP2008016630A (ja) プリント配線板およびその製造方法
JP7344639B2 (ja) 配線基板及び半導体装置
JP2022079292A (ja) 配線基板及び半導体装置
JP2014123592A (ja) プリント配線板の製造方法及びプリント配線板
JP2019114617A (ja) 配線基板
JP2009290044A (ja) 配線基板
JP2016039251A (ja) Pop構造体およびその製造方法
JP4505700B2 (ja) 配線基板用基材および配線基板の製造方法。
JP2021082668A (ja) 配線基板、及び、配線基板の製造方法
JP2004327633A (ja) 配線基板
JP2021039979A (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220817

R150 Certificate of patent or registration of utility model

Ref document number: 7126878

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150