JP2019508808A - ダイナミック・ランダム・アクセス・メモリ（ｄｒａｍ）及びセルフリフレッシュ方法 - Google Patents

ダイナミック・ランダム・アクセス・メモリ（ｄｒａｍ）及びセルフリフレッシュ方法 Download PDF

Info

Publication number
JP2019508808A
JP2019508808A JP2018541400A JP2018541400A JP2019508808A JP 2019508808 A JP2019508808 A JP 2019508808A JP 2018541400 A JP2018541400 A JP 2018541400A JP 2018541400 A JP2018541400 A JP 2018541400A JP 2019508808 A JP2019508808 A JP 2019508808A
Authority
JP
Japan
Prior art keywords
user
sub
code
data
refresh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018541400A
Other languages
English (en)
Other versions
JP6556957B2 (ja
Inventor
ボー リュウ
ボー リュウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Xingmem Technology Corp
Original Assignee
Shenzhen Xingmem Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Xingmem Technology Corp filed Critical Shenzhen Xingmem Technology Corp
Publication of JP2019508808A publication Critical patent/JP2019508808A/ja
Application granted granted Critical
Publication of JP6556957B2 publication Critical patent/JP6556957B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4062—Parity or ECC in refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Memory System (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本発明は、コードビットを含むとともにセルフリフレッシュ操作を有するダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）を開示した。例示する一実施例において、少なくとも１つのコードビットをＮビットのユーザデータに加えて新なコードデータを形成する。ユーザデータが複数のユーザデータサブアレイに記憶され、コードビットがコードビットサブアレイに記憶される。各サブアレイが、ユーザに指定された各行アドレス及び列アドレスに対して少なくとも１つのビットを記憶する。リフレッシュ操作又はユーザ操作において、各サブアレイに対して個別にコントロールする。リフレッシュ操作は、複数のサブアレイにおける少なくとも１つのサブアレイだけで実行される。ユーザ操作は、複数のサブアレイのその他のサブアレイで実行される。誤り検出訂正回路は、コードビットを利用して、リフレッシュを実行するサブアレイのアドレス情報に基づいて誤りを検出し、ビットの誤りを訂正する。ユーザ読取操作とインナリフレッシュとを同時に進行する。【選択図】図１

Description

本発明は、主に半導体メモリの技術分野に属す。より具体的には、本発明は、メモリアレイ構成及びダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）のリフレッシュ方法に関する。
ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）は、データを小さなキャパシタに記憶するものである。小さなキャパシタにおいて電荷は様々な異なる漏洩ルートで漏洩するため、メモリのセルキャパシタに対して周期的にリフレッシュを実行することが必要である。このため、該メモリは静的なものではない。セルフリフレッシュの操作期間内に、ユーザ操作は、ＤＲＡＭにアクセスできず、リフレッシュ操作が完了するまで待つ必要がある。よって、リフレッシュ期間は、メモリ及びシステムの性能に影響を及ぼしている。ＤＲＡＭの高密度化、その最小加工寸法（ｆｅａｔｕｒｅ ｓｉｚｅ）のコンパクト化に伴い、リフレッシュの操作時間がより長くなる恐れがある。リフレッシュによる損失を抑えるため、従来の解決方法では、比較器によってユーザアドレスとリフレッシュアドレスの衝突状況をチェックしている。ユーザ操作とリフレッシュ操作とが異なるバンク又は異なる行アドレスで行われる場合、両方を同時に進行することができる。一方、両方が完全一致するアドレスで行われ、且つアドレス衝突が発生した場合、リフレッシュ操作を中止する、又はユーザ読取操作を待機する必要がある。このような場合、メモリへのユーザ読取性能が低下し、アドレス範囲内において、ユーザ読取速度を一定に確保することができなくなる。
このため、アクセスアドレスの衝突がなく且つユーザに感知されないリフレッシュを実行するダイナミック・ランダム・アクセス・メモリが必要になる。
本発明は、Ｎビットのユーザデータを複数のサブアレイに分配することにより、ダイナミック・ランダム・アクセス・メモリのバンクにデータを記憶する方法を記載した。特定のユーザ行アドレス及び列アドレスに対して、各サブアレイに少なくとも１つのビットデータが記憶される。
該方法は、コードビット発生器回路により生成された少なくとも１つのコードビットをＮビットのユーザデータに加えて、新たなコードデータを形成するステップを有する。該新たなコードデータは、内部バンクバスを介して複数のユーザサブアレイ及び少なくとも１つのコードビットサブアレイに分配される。前記ユーザデータを記憶する複数のサブアレイがユーザサブアレイであり、前記コードビットを記憶するサブアレイがコードビットサブアレイである。ユーザ読取／書込操作又はセルフリフレッシュ操作は、サブアレイ単位で行われるので、少なくとも１つのサブアレイがセルフリフレッシュ操作を実行しているとき、その他のサブアレイが読取／書込操作を同時に実行している。
本発明の局面において、複数のサブアレイでは、ユーザが読取操作を実行している期間において、いつでもユーザサブアレイからＮビットのデータを読み取ることができ、残りのリフレッシュを実行しているサブアレイは、アクセス不可となっている。
本発明のもう１つの局面において、読取操作の１つの実施例では、リフレッシュを実行しているサブアレイに少なくとも１ビットのユーザデータが記憶され、該サブアレイがアクセス不可となり、未知のビットをインナデータバスに提供する可能性がある。その他のビットはその他のサブアレイから読み取ることができる。本発明のメモリは、さらに誤り検出訂正回路を有している。リフレッシュを実行するサブアレイがアクセス不可となっている場合、該誤り検出訂正回路が誤りビットを生成することができる。該誤りビットは、リフレッシュを実行するサブアレイからのものであり、且つこの特定のビットが変換されるので、読み出されたデータが正確なものになる。
本発明のその他の局面において、誤りが発生しなかった場合、読み出されたデータが正確なものであると判断される。
もう１つの実施例において、該コードビットサブアレイがセルフリフレッシュ操作を実行し、Ｎビットデータがユーザデータサブアレイから読み出される。このため、このＮビットデータは正確なユーザデータである。
本発明のその他の局面において、サブアレイが読取操作を実行しているとき、セルフリフレッシュ操作は、読取操作が完了するまで待つ必要がある。この場合、ユーザ読取操作のタイミングに影響を及ぼさない。
本発明の局面において、ユーザ書込操作により、バンクのＮ個のユーザサブアレイにＮビットのユーザデータが提供されるとともに、コードビット発生器回路がコードビットを生成し、コードビットサブアレイに書き込むようになる。
本発明のその他の局面において、ユーザ書込操作時間には、Ｉ／Ｏパッドによる遅延時間と、アドレス解析と、ユーザのＩ／Ｏからバンクの内部のサブアレイまでのバス転送とが含まれている。このため、ユーザ書込操作の周期が内部サブアレイリフレッシュ又は書込操作の時間より長い。
リフレッシュ操作を実行しているサブアレイに対して、サブアレイ書込操作は、リフレッシュ操作が完了するまで遅延される。
本発明において、ＤＲＡＭに用いられる、セルフリフレッシュ上の衝突がなくユーザに感知されない方法を記載した。ユーザ操作とリフレッシュ操作とは、１つのサブアレイと１つのビットを個別にコントロールすることができる。付加コードビットを利用することにより、１つのサブアレイ又は１つのビットが読取不可となる場合であっても、メモリがすぐにデータを読み取ることができる。
以下の詳細な記載をよりよく理解するために、上記のように本発明の特徴及び技術的利点を広範且つ概略に説明する。以下、本発明のより多くの特徴及び利点を説明する。当業者は、本発明を、その他の構成に変更又は設計し且つ本発明と同様の目的を実現するための基礎とすることができると理解すべきである。当業者は、これらの均等、類似の構成が、本願の特許請求の範囲において記載された本発明の示唆から逸脱していないと理解すべきである。本発明の新しい特徴、構成、操作方式及び更なる目標、利点について、図面及び以下の記載により、よりよく理解できる。なお、各図面は、説明するためのものに過ぎず、本発明を限定するものではないのは無論である。
以下の詳細説明及び図面により、本発明の本質及び利点をより良く理解できる。
本発明の一実施例によるＤＲＡＭ及びサブアレイ構成のブロック図である。 本発明のデータを複数のサブアレイに分配し且つ各サブアレイに複数のビットのうちの１つのビットを記憶させるデータ記憶方法のブロック図である。 ８ビットのユーザデータに対して偶数パリティビットを用いた幾つかの例を示す表である。 付加コードビットを使用するときのＤＲＡＭ読取操作の機能ブロック図である。 ユーザ読取操作とセルフリフレッシュ操作とが同時に進行することを例示するタイミングチャートである。
以下、詳細な記載及び図面は、本願の構想を実現できる構成だけを示すものではなく、各種構成を説明するためのものである。
本願において、複数の実施例を記載及び説明した。一局面では、本発明において、メモリ（特にＤＲＡＭ）に用いられ且つメモリの性能を向上させるユーザデータ記憶方法を記載した。
そして、データへのアクセス時間を縮減させ且つ性能を向上させるために、ユーザ読取操作とインナセルフリフレッシュとを同時に進行することができる。
図１は、本発明の一実施例によるダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）のブロック図を示している。この例において、メモリは、バンク１０１と、ユーザコントローラ１０２と、セルフリフレッシュコントローラ１０３と、デコーダ１０４と、コードビット発生器１０５と、誤り検出訂正回路１０６とを有する。バンク１０１には、ＭＵＸ１１０と、サブアレイ１２０と、インナバス１３０とを有する。
ユーザコントローラ１０２は、ユーザコマンド信号を受信してサブアレイのコントロール信号を生成し、複数のサブアレイに読取又は書込操作を実行させるように構成されている。
セルフリフレッシュコントローラ１０３は、チップ内セルフリフレッシュ信号を受信してサブアレイコントロール信号を生成し、少なくとも１つの特定のサブアレイにリフレッシュ操作を実行させるように構成されている。
ＭＵＸ１１０Ａは、コントローラ１０２、１０３からのコントロール信号を受信するとともに、デコーダ１０４からの選択信号ｓｅｌ［０］も受信するように構成されている。ＭＵＸ１１０Ａによる出力は、サブアレイ１２０Ａをコントロールする。例示する一実施例において、ｓｅｌ［０］＝０の場合、ユーザコントロール信号は、ＭＵＸ１１０Ａを介してサブアレイ１２０Ａをコントロールし、サブアレイ１２０Ａにユーザの読取又は書込操作を実行させる。ｓｅｌ［０］＝１の場合、セルフリフレッシュコントロール信号は、ＭＵＸ１１０Ａを介してサブアレイ１２０Ａをコントロールし、サブアレイ１２０Ａにセルフリフレッシュ操作を実行させる。
バンク１０１には、Ｎ＋１個のサブアレイがある。各サブアレイは、それぞれに対応するＭＵＸ回路を有し、対応するコントロール信号が入力されるように構成されている。セルフリフレッシュコントローラ１０３は、サブアレイを選択してリフレッシュ操作を実行するために、リフレッシュアドレスを生成する。
デコーダ１０４は、リフレッシュコントローラ１０３からのサブアレイのリフレッシュアドレスを受信し、サブアレイ選択信号ｓｅｌ［Ｎ：０］を生成するように構成されている。これらの選択信号は、ワンホットコード（ｏｎｅ ｈｏｔ ｃｏｄｅ）信号であり、少なくとも１つのサブアレイをリフレッシュ操作を実行するためのものとするとともに、その他のサブアレイをユーザ読取／書込操作を行うためのものとするように設けられている。例えば、ｓｅｌ［８：０］＝「００００００００１」の場合、９つのサブアレイにおいて、サブアレイ＃０だけがリフレッシュ操作を実行するためのものとして選択され、その他の８つのサブアレイがユーザ操作を行うためのものとして選択される。
従来のバンク設計において、Ｎビットのユーザデータが１つのサブアレイに書き込まれ、その他のサブアレイはアイドル状態（ｉｄｌｅ）にある。
本発明の実施例の一局面において、１つのユーザアドレスにつき、サブアレイのそれぞれに少なくとも１ビットが記憶される。ＮビットのユーザデータがＮ個のサブアレイに分配され、サブアレイごとに１ビットが記憶される。各サブアレイは、複数のワード線と複数のビット線とにより構成されている。サブアレイは、特定の行アドレス及び列アドレスを利用することによりアクセスすることができる。
本発明の実施例のもう１つの局面において、バンク１０１におけるＮ＋１個のサブアレイのうち、特定のサブアレイはコードビットを記憶するためのものであり、その以外のサブアレイはユーザデータだけを記憶するユーザサブアレイである。
本発明の一実施例において、１２０Ｄは、コードビット発生器１０５からのコードビットを記憶するコードビットサブアレイである。
コードビット発生器１０５は、ユーザ書込操作により入力されたＮビットのデータを有するとともに、付加的な（もう１つの）１つのコードビットを生成するように構成されている。該コードビットは、コードビットサブアレイ１２０Ｄに記憶される。
元のＮビットのユーザデータと新たなコードビットとにより新たなコードデータが生成され、該新たなコードデータを、サブアレイごとに１ビットだけ記憶するように、インナバス１３０を介してＮ＋１個のサブアレイにフィードする。バス１３０は、バンク１０１におけるＮ＋１ビットのバスである。バス１３０は、Ｎ＋１個のサブアレイとの間でコードビット及び元のＮ個のビットのユーザデータを送受信するためのものである。
バス１３０は、さらに誤り検出訂正回路１０６と接続している。回路１０６は、バンク１０１におけるＮ＋１個のサブアレイから入力されたＮ＋１ビットを有するとともに、ユーザが読み取るＮビットのデータを生成するように構成されている。回路１０６は、リフレッシュを実行するサブアレイからのビットを識別するためのリフレッシュアドレス情報をさらに有する。該サブアレイにおいてリフレッシュ操作が実行されているとき、リフレッシュを実行しているビットが不正確である可能性がある。回路１０６は、該読み出されたＮ＋１ビットのデータに誤りがあるか否かをチェックする。
誤りが検出された場合、リフレッシュを実行しているビットが不正確であると判断され、該ビットを変換する。誤りが検出されなかった場合、リフレッシュを実行している該ビットが正確であると判断され、不変に維持される。
セルフリフレッシュ操作とユーザ読取操作とが同時に進行することを例示する実施例において、ユーザによる読取又は書込操作或いはインナセルフリフレッシュ操作は、サブアレイ単位で行われるので、少なくとも１つのサブアレイがリフレッシュ操作を実行しているとき、ユーザコントローラのコントロールによりその他のサブアレイが読取又は書込操作を実行している。
本発明の一局面において、ユーザは、ユーザ読取操作期間において、Ｎ個のサブアレイからＮビットのデータを読み取ることができる。これらのＮ個のサブアレイは、ＭＵＸ１１０からのコントロール信号に基づいてユーザの読取操作を実行する。リフレッシュ操作を実行している残りのサブアレイは、読取不可となっている。リフレッシュを実行しているサブアレイが読取不可となっているが、インナバス１３０は、依然としてリフレッシュを実行しているサブアレイと接続し、回路１０６に１ビットを提供している。その他のサブアレイからその他のＮ個のビットが読み取られる。
本発明の一実施例において、回路１０６は、Ｎ＋１ビットの入力に基づいて誤りを検出するとともに、リフレッシュを実行するサブアレイのアドレスを受信する。この誤りのビットは、リフレッシュを実行するサブアレイからのものであり、当該特定されたビットが変換される。
本発明のその他の局面において、回路１０６が誤りを検出しなかった場合、全てのビットが正確であると判断される。
もう１つの実施例において、コードビットサブアレイ１２０Ｄがリフレッシュ操作を実行しているとともに、ユーザが複数のユーザサブアレイからＮビットのデータを読み取るようになる。該Ｎビットのデータがユーザデータである。このため、リフレッシュを実行するビットを変換する必要がない。
本発明のその他の局面において、サブアレイが読取操作を実行しているとき、セルフリフレッシュ操作は、読取操作が完了するまで待つ必要がある。この場合、ユーザ読取操作のタイミングに影響を及ぼさない。
本発明の局面において、ユーザ書込操作の時間には、Ｉ／Ｏパッドによる遅延と、アドレス解析と、Ｉ／Ｏから内部サブアレイまでのバス転送（ｂｕｓ ｒｏｕｔｉｎｇ）とが含まれている。ユーザ書込操作の周期は内部サブアレイのリフレッシュ又は書込操作の周期より長い。
本発明の局面において、ユーザ書込操作により、Ｎビットのユーザデータがバンクのユーザサブアレイに提供され、コードビット発生器回路がコードビットを生成し、コードビットサブアレイに書き込むようになる。リフレッシュ操作を実行しているサブアレイに対して、書込操作は、リフレッシュ操作が完了するまで遅延される。
図２は、複数のサブアレイ及びバンクの内部における接続状況の詳細なブロック図を示している。各サブアレイは、複数のワード線と複数のビット線により構成されている。従来の設計において、１つのユーザアドレスにつき、１つのサブアレイはＮ個のビットデータを読み取る。これに対して、本発明において、１つのユーザアドレスにつき、複数のサブアレイはＮ個のビットデータを読み取るようになっている。バンクにおいて、各サブアレイは、同一の行及び列を共用している。
図３の表は、偶数パリティ（ｅｖｅｎ ｐａｒｉｔｙ）によるコードビットの例を示している。該表には、８ビットの偶数パリティの３つの例が示されている。パリティビットと８ビットのデータとにより新たな９ビットのデータを形成する。例示した偶数パリティにおいて、新たな９ビットのデータにおいて「１」で表されるビットの数が偶数となる。該図では、例１に「１」で表されるビットが６つ存在し、例２に「１」で表されるビットが４つ存在し、例３に「１」で表されるビットが２つ存在している。これらは、いずれも偶数パリティの規定を満たしている。そのうちの１つのビットに対してリフレッシュ操作を実行する場合、読み出されたビットが不正確になる可能性があり、誤りが発生する場合がある。該実施例におけるパリティビットは、コードビットの一例にすぎず、各ユーザアドレスの誤りビット識別によって誤りビットを特定できるその他の各種機能的に同等なコードビットであってもよい。コードビットの機能は、本発明の特許請求の範囲により限定される特徴に該当する。
図４は、ユーザ読取操作を実行するときのＤＲＡＭの機能を示している。ブロック４０１において、ＤＲＡＭがユーザからの読取操作コマンドを受信する。そして、図１におけるユーザコントローラ１０２により、ユーザコントロール信号を生成するとともに、Ｎ個のサブアレイの読取操作を実行する。図２におけるユーザが入力した行アドレス及び列アドレスに基づいて、Ｎビットのデータが読み取られる。
同時に、１つのサブアレイがリフレッシュ操作を実行し、出力されたビットが不正確になる可能性がある。ブロック４０２において、コードデータの誤りがあるか否かをチェックする。誤りが検出されなかった場合、ブロック４０３に示すように、ユーザサブアレイは、Ｎビットのデータを直接出力する。誤りが検出された場合、リフレッシュを実行しているサブアレイから読み出されたビットが不正確であると表示され、ブロック４０４に示すように、それを変換し、その他のＮビットのデータが不変に維持される。変換後、新たなコードデータは正確なものになる。該Ｎビットのデータは、図１におけるユーザサブアレイと指定されたＮ個のユーザサブアレイからのものである。
図５は、読取操作とリフレッシュ操作とが同時に進行するタイミングチャートを示している。ｔ１のときに、ユーザ読取操作とインナセルフリフレッシュ操作とが同時に開始される。読取操作がＮ個のサブアレイで実行されると同時に、リフレッシュ操作が残りのサブアレイで実行される。上記の誤り検出訂正方法により、該Ｎビットのユーザデータを読み出すことができる。
もう１つの場合において、セルフリフレッシュ操作を実行したあとにユーザコマンドを受信する。ｔ２のときに、１つのサブアレイがセルフリフレッシュ操作を実行し、その他のＮ個のサブアレイがアイドル状態にある。ｔ３のときに、ユーザは、読取操作のコマンドを入力する。従来の設計において、リフレッシュ操作を停止するか、又は読取操作を待つか、又は他の内部回路を追加してリフレッシュアドレスと読取アドレスとの衝突をチェックするかをしている。これに対して、本発明においては、読取操作は、ユーザが読取コマンドを入力したあとすぐに実行され、Ｎ個のサブアレイが読取操作を実行し始める。
上記の誤り検出訂正の方法によれば、１つのサブアレイがリフレッシュ操作を実行している場合であっても、依然としてＮビットのユーザデータを読み出すことができる。
本願に記載された発明思想を、その他の数のサブアレイ構成からなるメモリ回路に適用しても良いことは無論である。
上記のような本発明に対する説明により、当業者は、本発明を実行又は使用することができる。当業者にとって、本発明に対する各種の変更が容易に想到されるものであるとともに、本願で限定された一般原理をその他の各種の変形に適用することができる。これらも本発明の主旨又は範囲から逸脱していない。このため、本発明は、本願に記載された実施例及び設計に限定されるものではなく、本発明に開示された原理及び新しい特徴で表される最大範囲に該当する。

Claims (10)

  1. セルフリフレッシュ機能を有するとともに、付加コードビットを含み、
    ａ）複数のサブアレイを備えるバンクと、
    ｂ）コードビット発生器回路と、
    ｃ）読み出されたデータに対する誤り検出訂正回路と、
    ｄ）セルフリフレッシュコントローラと、
    ｅ）ユーザコントローラと
    を有することを特徴とするダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）。
  2. 前記複数のサブアレイは、複数のユーザデータサブアレイと少なくとも１つのコードビットサブアレイとにより構成されることを特徴とする請求項１に記載のダイナミック・ランダム・アクセス・メモリ。
  3. 前記コードビット発生器回路は、少なくとも１つのコードビットを生成し、前記コードビットをＮビットのユーザデータに加えることにより、新たなコードデータを形成することを特徴とする請求項１に記載のダイナミック・ランダム・アクセス・メモリ。
  4. 前記誤り検出訂正回路は、サブアレイ選択信号に基づいてコードデータにおける誤りビットを検出訂正することを特徴とする請求項１に記載のダイナミック・ランダム・アクセス・メモリ。
  5. コードビット発生器回路を利用してコードビットを生成し、該コードビットをＮビットのユーザデータに加えて新たなコードデータを形成するａステップと、
    インナバスを介して前記コードデータを複数のサブアレイに分配し、一つのユーザアドレスにつき、サブアレイのそれぞれに少なくとも１つのビットを記憶し、セルフリフレッシュ操作又はユーザ読取／書込操作において、各サブアレイに対して個別にコントロールするｂステップと、
    を含む、ダイナミック・ランダム・アクセス・メモリにデータを記憶する方法。
  6. 前記Ｎビットのユーザデータは、複数のサブアレイに分配されることを特徴とする請求項５に記載のダイナミック・ランダム・アクセス・メモリにデータを記憶する方法。
  7. 前記コードデータは、Ｎビットのユーザデータと付加コードビットを含むことを特徴とする請求項５に記載のダイナミック・ランダム・アクセス・メモリにデータを記憶する方法。
  8. リフレッシュ操作に用いられる少なくとも１つのサブアレイを選択するとともに、読取操作に用いられる複数のサブアレイを選択するステップを含むことを特徴とするダイナミック・ランダム・アクセス・メモリに対して読取及びリフレッシュを同時に実行する方法。
  9. 全ての選択されたサブアレイが１つのユーザアドレスにつき少なくとも１つのコードビットデータを提供し、そのうち、各サブアレイが１つのユーザアドレスにつき少なくとも１ビットを提供することを特徴とする請求項８に記載のダイナミック・ランダム・アクセス・メモリに対して読取及びリフレッシュを同時に実行する方法。
  10. コードデータを、誤り検出訂正回路によって、コードデータの誤りビットの位置を表すリフレッシュを実行するサブアレイのアドレス情報に基づいて訂正することができることを特徴とする請求項８に記載のダイナミック・ランダム・アクセス・メモリに対して読取及びリフレッシュを同時に実行する方法。
JP2018541400A 2016-03-26 2016-11-30 ダイナミック・ランダム・アクセス・メモリ（ｄｒａｍ）及びセルフリフレッシュ方法 Expired - Fee Related JP6556957B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/081,849 2016-03-26
US15/081,849 US9514800B1 (en) 2016-03-26 2016-03-26 DRAM and self-refresh method
PCT/CN2016/107914 WO2017166842A1 (en) 2016-03-26 2016-11-30 Dynamic random access memory (dram) and self-refresh method

Publications (2)

Publication Number Publication Date
JP2019508808A true JP2019508808A (ja) 2019-03-28
JP6556957B2 JP6556957B2 (ja) 2019-08-07

Family

ID=57399964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018541400A Expired - Fee Related JP6556957B2 (ja) 2016-03-26 2016-11-30 ダイナミック・ランダム・アクセス・メモリ（ｄｒａｍ）及びセルフリフレッシュ方法

Country Status (7)

Country Link
US (1) US9514800B1 (ja)
JP (1) JP6556957B2 (ja)
KR (1) KR101853608B1 (ja)
CN (1) CN106782633B (ja)
DE (1) DE112016006657T5 (ja)
TW (1) TWI626650B (ja)
WO (1) WO2017166842A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10127967B1 (en) * 2017-11-09 2018-11-13 Nanya Technology Corporation DRAM and method for operating the same
CN108647161B (zh) * 2018-04-17 2020-07-14 北京控制工程研究所 一种记录访存地址历史的硬件监测电路
CN110781100B (zh) * 2019-10-23 2021-09-21 新华三信息安全技术有限公司 一种数据检测方法、逻辑芯片及网络设备
US11670356B2 (en) 2021-07-16 2023-06-06 Micron Technology, Inc. Apparatuses and methods for refresh address masking
CN117636991A (zh) * 2022-08-10 2024-03-01 长鑫存储技术有限公司 地址刷新校验方法及装置、存储介质及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62222497A (ja) * 1986-03-18 1987-09-30 Fujitsu Ltd 半導体記憶装置
JPH0440697A (ja) * 1990-06-06 1992-02-12 Matsushita Electric Ind Co Ltd 半導体記憶装置
JPH04132093A (ja) * 1990-09-21 1992-05-06 Toshiba Corp 半導体記憶装置
JP2002116953A (ja) * 2000-10-10 2002-04-19 Hitachi Electronics Eng Co Ltd Ｄｒａｍ制御装置及び制御方法
JP2003173676A (ja) * 2001-08-03 2003-06-20 Fujitsu Ltd 半導体記憶装置
US20040205433A1 (en) * 2003-04-14 2004-10-14 International Business Machines Corporation High reliability memory module with a fault tolerant address and command bus
JP2008500676A (ja) * 2004-05-26 2008-01-10 フリースケール セミコンダクター インコーポレイテッド キャッシュラインメモリ及びその方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432743A (en) * 1992-06-30 1995-07-11 Nec Corporation Semiconductor dynamic RAM for image processing
US6560725B1 (en) * 1999-06-18 2003-05-06 Madrone Solutions, Inc. Method for apparatus for tracking errors in a memory system
JP3860436B2 (ja) * 2001-07-09 2006-12-20 富士通株式会社 半導体記憶装置
US6618314B1 (en) * 2002-03-04 2003-09-09 Cypress Semiconductor Corp. Method and architecture for reducing the power consumption for memory devices in refresh operations
US6853602B2 (en) * 2003-05-09 2005-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Hiding error detecting/correcting latency in dynamic random access memory (DRAM)
JP4664208B2 (ja) * 2003-08-18 2011-04-06 富士通セミコンダクター株式会社 半導体メモリおよび半導体メモリの動作方法
KR100666928B1 (ko) * 2004-02-19 2007-01-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
JP4237109B2 (ja) * 2004-06-18 2009-03-11 エルピーダメモリ株式会社 半導体記憶装置及びリフレッシュ周期制御方法
US7653862B2 (en) * 2005-06-15 2010-01-26 Hitachi Global Storage Technologies Netherlands B.V. Error detection and correction for encoded data
US7313047B2 (en) 2006-02-23 2007-12-25 Hynix Semiconductor Inc. Dynamic semiconductor memory with improved refresh mechanism
JP2009181666A (ja) * 2008-01-31 2009-08-13 Sony Corp 半導体メモリ装置およびその動作方法
US20110093763A1 (en) * 2008-06-17 2011-04-21 Nxp B.V. Electrical circuit comprising a dynamic random access memory (dram) with concurrent refresh and read or write, and method to perform concurent
US8880970B2 (en) * 2008-12-23 2014-11-04 Conversant Intellectual Property Management Inc. Error detection method and a system including one or more memory devices
US8386867B2 (en) * 2009-07-02 2013-02-26 Silicon Image, Inc. Computer memory test structure
KR20110030779A (ko) * 2009-09-18 2011-03-24 삼성전자주식회사 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 제어 방법
CN102024490B (zh) * 2009-09-23 2012-12-05 北京兆易创新科技有限公司 伪静态存储器及其读操作与刷新操作的控制方法
US8310893B2 (en) 2009-12-16 2012-11-13 Micron Technology, Inc. Techniques for reducing impact of array disturbs in a semiconductor memory device
KR101190741B1 (ko) * 2010-08-30 2012-10-12 에스케이하이닉스 주식회사 반도체 메모리 장치의 셀프 리프레시 제어회로 및 제어 방법
US9710323B2 (en) * 2012-03-31 2017-07-18 Intel Corporation Delay-compensated error indication signal
TWI502601B (zh) * 2013-04-24 2015-10-01 Ind Tech Res Inst 混合式錯誤修復方法及其記憶體裝置
US8982654B2 (en) 2013-07-05 2015-03-17 Qualcomm Incorporated DRAM sub-array level refresh
US9524771B2 (en) * 2013-07-12 2016-12-20 Qualcomm Incorporated DRAM sub-array level autonomic refresh memory controller optimization

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62222497A (ja) * 1986-03-18 1987-09-30 Fujitsu Ltd 半導体記憶装置
JPH0440697A (ja) * 1990-06-06 1992-02-12 Matsushita Electric Ind Co Ltd 半導体記憶装置
JPH04132093A (ja) * 1990-09-21 1992-05-06 Toshiba Corp 半導体記憶装置
JP2002116953A (ja) * 2000-10-10 2002-04-19 Hitachi Electronics Eng Co Ltd Ｄｒａｍ制御装置及び制御方法
JP2003173676A (ja) * 2001-08-03 2003-06-20 Fujitsu Ltd 半導体記憶装置
US20040205433A1 (en) * 2003-04-14 2004-10-14 International Business Machines Corporation High reliability memory module with a fault tolerant address and command bus
JP2008500676A (ja) * 2004-05-26 2008-01-10 フリースケール セミコンダクター インコーポレイテッド キャッシュラインメモリ及びその方法

Also Published As

Publication number Publication date
US9514800B1 (en) 2016-12-06
KR20170113115A (ko) 2017-10-12
TWI626650B (zh) 2018-06-11
CN106782633B (zh) 2019-12-17
WO2017166842A1 (en) 2017-10-05
CN106782633A (zh) 2017-05-31
KR101853608B1 (ko) 2018-06-08
TW201802811A (zh) 2018-01-16
DE112016006657T5 (de) 2018-12-27
JP6556957B2 (ja) 2019-08-07

Similar Documents

Publication Publication Date Title
US11194657B2 (en) Semiconductor memory devices, memory systems, and methods of operating the semiconductor memory devices
US11557332B2 (en) Semiconductor memory devices, memory systems and methods of operating semiconductor memory devices
US10503589B2 (en) Semiconductor memory devices, memory systems and methods of operating semiconductor memory devices
JP6556957B2 (ja) ダイナミック・ランダム・アクセス・メモリ（ｄｒａｍ）及びセルフリフレッシュ方法
US10956260B2 (en) Semiconductor memory devices, and methods of operating semiconductor memory devices
US7675800B2 (en) Semiconductor memory, memory controller, system, and operating method of semiconductor memory
KR100735024B1 (ko) 반도체 장치의 어드레스 변환기 및 반도체 메모리 장치
JP2006190425A (ja) 半導体記憶装置
US20180019024A1 (en) Semiconductor memory device for performing a post package repair operation and operating method thereof
TW201619832A (zh) 半導體裝置及包含該半導體裝置的記憶體系統
US6859407B1 (en) Memory with auto refresh to designated banks
US20120155200A1 (en) Memory device, memory system including the same, and control method thereof
US11901025B2 (en) Semiconductor memory device and method of operating semiconductor memory device
US9141472B2 (en) Sharing a check bit memory device between groups of memory devices
US8520460B2 (en) Semiconductor memory device and access method
US20230143905A1 (en) Memory controller and memory system including the same
US7336558B2 (en) Semiconductor memory device with reduced number of pads
US6385746B1 (en) Memory test circuit
JP5363060B2 (ja) メモリモジュール、および、メモリ用補助モジュール
US7117407B2 (en) Method for testing a semiconductor memory having a plurality of memory banks
US12086423B1 (en) Memory for performing counting operation, memory system, and operation method of memory
KR20190102530A (ko) 어드레스 생성회로, 어드레스 및 커맨드 생성회로 및 반도체 시스템
US20240021260A1 (en) Memory, memory system and operation method of memory
KR20160001098A (ko) 래치 회로 이를 포함하는 입출력 장치
KR20070069879A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190710

R150 Certificate of patent or registration of utility model

Ref document number: 6556957

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees