CN117636991A - 地址刷新校验方法及装置、存储介质及电子设备 - Google Patents
地址刷新校验方法及装置、存储介质及电子设备 Download PDFInfo
- Publication number
- CN117636991A CN117636991A CN202210956408.0A CN202210956408A CN117636991A CN 117636991 A CN117636991 A CN 117636991A CN 202210956408 A CN202210956408 A CN 202210956408A CN 117636991 A CN117636991 A CN 117636991A
- Authority
- CN
- China
- Prior art keywords
- address
- refresh
- row
- redundant
- seed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 238000012795 verification Methods 0.000 title claims abstract description 27
- 238000001514 detection method Methods 0.000 claims description 13
- 238000004590 computer program Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 description 30
- 238000012544 monitoring process Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 7
- 238000003491 array Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000013507 mapping Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 102100021568 B-cell scaffold protein with ankyrin repeats Human genes 0.000 description 2
- 101000971155 Homo sapiens B-cell scaffold protein with ankyrin repeats Proteins 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000006855 networking Effects 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本公开是关于一种地址刷新校验方法、地址刷新校验装置、计算机可读存储介质及电子设备,涉及集成电路技术领域。该地址刷新校验方法包括:检测进行数据访问的行地址,将检测到的重复率最高的行地址或者重复次数超过预设阈值的行地址作为种子地址;确定检测到的种子地址的地址类型,地址类型包括随机地址和固定地址;若地址类型为随机地址,则基于种子地址和常规地址解码策略,获取行锤击刷新操作的预期刷新地址;执行行锤击刷新操作,以获取行锤击刷新操作的实际刷新地址;比较预期刷新地址和实际刷新地址,以获得校验结果。提供了一种校验行锤击刷新地址的方法。
Description
技术领域
本公开涉及集成电路技术领域,具体而言,涉及一种地址刷新校验方法、地址刷新校验装置、计算机可读存储介质及电子设备。
背景技术
在集成电路的应用领域中,部分地址可能会受到行锤攻击(Row Hammer),这类地址通常称之为行锤行,而行锤行的相邻地址则被称之为受害行(或称之为行锤击受损地址)。为了防止受害行中的数据发生错误,集成电路中新增有行锤刷新电路,用于刷新受害行,以达到保护数据的目的。而对行锤刷新电路基于使能信号实际刷新的地址进行验证是获取行锤刷新电路的执行准确性的有效手段之一。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种地址刷新校验方法、地址刷新校验装置、计算机可读存储介质及电子设备,提供一种校验行锤击刷新地址的方法。
本公开的其他特性和优点将通过下面的详细描述变得显然,或部分地通过本发明的实践而习得。
根据本公开的第一方面,提供一种地址刷新校验方法,所述方法包括:检测进行数据访问的行地址,将检测到的重复率最高的行地址或者重复次数超过预设阈值的行地址作为种子地址;确定检测到的所述种子地址的地址类型,所述地址类型包括随机地址和固定地址;若所述地址类型为所述随机地址,则基于所述种子地址和常规地址解码策略,获取行锤击刷新操作的预期刷新地址;执行所述行锤击刷新操作,以获取所述行锤击刷新操作的实际刷新地址;比较所述预期刷新地址和所述实际刷新地址,以获得校验结果。
本公开的一种示例性实施方式中,还包括:若所述地址类型为所述固定地址,则判断是否有常规地址被冗余地址替换;若是,则判断所述固定地址是否为被冗余地址替换的常规地址的逻辑地址;若不是被所述冗余地址替换的所述常规地址的逻辑地址,则基于所述种子地址和所述常规地址解码策略获取所述行锤击刷新操作的所述预期刷新地址;若是被所述冗余地址替换的所述常规地址的逻辑地址,则基于所述种子地址和冗余地址解码策略获取所述行锤击刷新操作的所述预期刷新地址。
本公开的一种示例性实施方式中,还包括:若没有所述常规地址被所述冗余地址替换,则判断用于检测行地址的检测单元或用于接收行地址的接收单元是否发生损坏。
本公开的一种示例性实施方式中,还包括:若有常规地址被冗余地址替换,则判断进行替换的所有所述冗余地址的类型是否包含冗余地址的所有类型,所述冗余地址的类型包括中心有效地址、边缘有效地址以及无效地址。
根据本公开的第二方面,提供一种地址刷新校验装置,所述装置包括:地址检测模块,用于检测进行数据访问的行地址,将检测到的重复率最高的行地址或者重复次数超过预设阈值的行地址作为种子地址;确定检测到的所述种子地址的地址类型,所述地址类型包括随机地址和固定地址;预期刷新地址确定模块,用于若所述地址类型为所述随机地址,则基于所述种子地址和常规地址解码策略,获取行锤击刷新操作的预期刷新地址;实际刷新地址确定模块,用于执行所述行锤击刷新操作,以获取所述行锤击刷新操作的实际刷新地址;比较模块,用于比较所述预期刷新地址和所述实际刷新地址,以获得校验结果。
本公开的一种示例性实施方式中,所述预期刷新地址确定模块,还用于若所述地址类型为所述固定地址,则判断是否有常规地址被冗余地址替换;若是,则判断所述固定地址是否为被冗余地址替换的常规地址的逻辑地址;若不是被所述冗余地址替换的所述常规地址的逻辑地址,则基于所述种子地址和所述常规地址解码策略获取所述行锤击刷新操作的所述预期刷新地址;若是被所述冗余地址替换的所述常规地址的逻辑地址,则基于所述种子地址和冗余地址解码策略获取所述行锤击刷新操作的所述预期刷新地址。
本公开的一种示例性实施方式中,还包括:单元检测模块,用于若没有所述常规地址被所述冗余地址替换,则判断用于检测行地址的检测单元或用于接收行地址的接收单元是否发生损坏。
本公开的一种示例性实施方式中,还包括:类型检测模块,用于若有常规地址被冗余地址替换,则判断进行替换的所有所述冗余地址的类型是否包含冗余地址的所有类型,所述冗余地址的类型包括中心有效地址、边缘有效地址以及无效地址。
根据本公开的第三方面,提供一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现上述的地址刷新校验方法。
根据本公开的第四方面,提供一种电子设备,包括:处理器;以及存储器,用于存储所述处理器的可执行指令;其中,所述处理器配置为经由执行所述可执行指令来执行上述的地址刷新校验方法。
本公开提供的技术方案可以包括以下有益效果:
本公开示例性实施方式中,通过检测进行数据访问的行地址,确定出进行数据访问过程中的种子地址,并根据检测到的行地址的地址类型,在地址类型为随机地址的情况下,基于种子地址和常规地址解码策略,获取行锤击刷新操作的预期刷新地址;并执行行锤击刷新操作,以获取行锤击刷新操作的实际刷新地址;再比较预期刷新地址和实际刷新地址,以获得校验结果,从而提供了一种地址刷新校验方法,用于对行锤击刷新过程中所实际刷新的实际刷新地址进行校验,以确定行锤击刷新过程的准确性。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。在附图中:
图1示意性示出了根据本公开的示例性实施方式的一种锤击受损地址位置示意图;
图2示意性示出了根据本公开的示例性实施方式的一个芯片的结构示意图;
图3示意性示出了根据本公开的示例性实施方式的另一种锤击受损地址位置示意图;
图4示意性示出了根据本公开的示例性实施例的一种内存刷新系统的组网示意图;
图5示意性示出了根据本公开的示例性实施例的一种地址刷新校验方法的步骤流程图;
图6示意性示出了根据本公开的示例性实施例的一种动态随机存取内存DRAM的内部阵列结构示意图;
图7示意性示出了根据本公开的示例性实施例的地址刷新校验方法的操作步骤流程图;
图8示意性示出了根据本公开的示例性实施例的地址刷新校验装置的方框图;
图9示意性示出了根据本公开的示例性实施例的一种电子设备的模块示意图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而,示例实施例能够以多种形式实施,且不应被理解为限于在此阐述的实施例;相反,提供这些实施例使得本公开将全面和完整,并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分,因而将省略对它们的重复描述。
此外,所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中,提供许多具体细节从而给出对本公开的实施例的充分理解。然而,本领域技术人员将意识到,可以实践本公开的技术方案而没有所述特定细节中的一个或更多,或者可以采用其它的方法、组元、装置、步骤等。在其它情况下,不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。
附图中所示的方框图仅仅是功能实体,不一定必须与物理上独立的实体相对应。即,可以采用软件形式来实现这些功能实体,或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分,或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
现有计算机系统普遍采用廉价的、高密度的DRAM(Dynamic Random AccessMemory,动态随机存取存储器)作为系统主存,又叫做内存。DRAM利用电容里的电荷存储数据,但这些电荷会随着漏电的存在而不断流失,使得DRAM只能将数据保持很短的时间。因此,电容里的数据必须被定期读出并重新写入,以补偿流失的电荷,这种操作就叫做刷新(Refresh)。通过刷新可以防止存储单元中的数据丢失。
DRAM通常由多个库(Bank)组成,每个Bank为二维的存储阵列,横向称为行(Row),纵向称为列(Column)。在刷新的过程中,每次DRAM会选定一个行(又称为内存行),把该行的全部数据提取到感应放大器中(又称为行缓冲区,Row Buffer),这个过程叫做激活操作(Active);接着在行缓冲区中完成对应数据的读写,行缓冲区中的数据被重新写入存储阵列,称为预充电操作(Pre-charge),通过激活操作以及预充电操作就实现了整个刷新的过程。
然而,随着DRAM制造精度的不断提高,DRAM中各部件的集成度也在不断增大。导致对DRAM中某一个内存单元的读写可能干扰到邻近的内存单元,电流会流入或流出邻近的内存单元。
如果反复执行上述的读写过程,相当于对内存单元进行行锤击攻击(RowHammer),可能会改变邻近内存单元的内容,使得0变成1,或者1变成0。这种现象被称为比特翻转。
比特翻转攻击是利用临近内存单元之间电子的互相影响,在足够多的访问次数后让某个单元的值产生数据错误的情况,也称为行锤击攻击。受到行锤击攻击的地址称为行锤击受损地址。
在实际应用中,行锤击受损地址通常是受到频繁访问的行锤击地址RH_RA的邻近地址。参照图1所示,第一地址101为被频繁访问过的行锤击地址RH_RA,第二地址102和第三地址103为与第一地址101紧挨的邻近地址,简称近场地址;第四地址104和第五地址105为与第一地址101间隔一个地址的邻近地址,简称远场地址。上述第二地址102、第三地址103、第四地址104和第五地址105均是会受到第一地址101的影响而可能发生比特翻转的行锤击受损地址。也就是说,行锤击受损地址包括与行锤击地址RH_RA紧挨的近场地址,也包括与行锤击地址RH_RA间隔一个地址的远场地址。
在一个芯片中,通常包含有多个单元。举例来说,一个典型的动态随机存取存储器芯片有多达6千4百万个存储单元,在典型的动态随机存取存储器芯片的制造过程中,可能会有主阵列中一百万甚至数百万个单元存在着缺陷,即所谓的失效地址。为了提高芯片的成品率,通常会在芯片上制作冗余线路,这些冗余线路可以替代有缺陷的失效地址所在的失效线路,从而旁路这些有缺陷的失效地址并使存储电路可以正常使用。
参照图2,示出了根据本公开的示例性实施方式的一个芯片的结构示意图,一个芯片200通常包括正常存储单元区210和冗余存储单元区220,正常存储单元区210中含有较多的存储单元,正常存储单元区210包括两种正交的线路:字线212和位线211,其中,位线211为列线路,字线212为行线路。同时,在正常存储单元区210之外,芯片200上还设置有包含冗余存储单元的冗余存储单元区220,冗余存储单元区220包括两种正交的笔直线路:冗余字线222(Redundancy Word-Line,RWL)和冗余位线221(Redundancy Bit-Line,RBL),其中,冗余字线222为行线路,用于修补字线212上的失效地址;冗余位线221为列线路,用于修补位线211上的失效地址。
在实际应用中,如图3所示,如果图1中的第一地址101被第六地址301所修复,由于第一地址101为被频繁访问过的行锤击地址RH_RA,因此,该第六地址301邻近的第七地址302、第八地址303、第九地址304和第十地址305也会成为行锤击受损地址,其中,第六地址301、第七地址302、第八地址303、第九地址304和第十地址305属于冗余存储单元对应的地址。也就是说,对行锤击地址进行修复的地址会成为新的攻击地址,该新的攻击地址邻近的地址也会成为行锤击受损地址,也有发生比特翻转的风险。
由此可见,受到行锤击攻击的行锤击受损地址不但包括正常存储单元区的存储单元地址,即常规地址,还包括冗余存储单元区的存储单元地址,即冗余地址。
因此,在使用行锤击刷新电路对行锤击受损地址进行RHR刷新保护的过程中,有可能是对正常存储单元区的存储单元地址进行刷新,也有可能是对冗余存储单元区的存储单元地址进行刷新。其中,RHR刷新通常是在一般刷新Refresh进行一定次数后执行的,也就是说,存储器在执行一定次数的一般刷新Refresh后,会自动执行一次RHR刷新。
基于此,本公开示例性实施方式中提供了一种兼容正常存储单元区及冗余存储单元区的存储单元地址刷新验证的地址刷新校验方法。
虽然以下描述集中于DRAM器件,但是本领域的技术人员将会理解,所要求保护的本公开可被实现来支持需要每隔一定时间刷新或者其他方式维护以保留其内容的多个单元的任何存储器器件类型。本领域的技术人员还会理解,虽然以下描述集中于存储单元按二维行列阵列来组织的存储器器件,但是存储单元可以用多种方式来组织,包括被组织成多个库(Bank)并且进行或不进行交织,被组织成二维以上的阵列,被组织成可内容寻址的,等等。另外,虽然以下讨论中至少有一部分集中于计算机系统内的存储器,但是本领域的技术人员将会理解,所要求保护的本公开可以结合具有存储器器件的其他电子设备或系统来实现。
参照图4,示出了本公开实施例所提供的内存刷新系统的组网示意图。如图4所示,该内存刷新系统400包括:处理器410、内存控制器420和内存芯片430。其中,处理器410通过内存控制器420实现内存芯片430中数据的读写。
在实际操作过程中,刷新指令可以是由内存控制器420直接发送给内存芯片430,并控制内存芯片430执行刷新操作,其中,刷新指令包括一般刷新Refresh指令和行锤击刷新RHR指令。而访存指令则是由处理器410发送至内存控制器420,再由内存控制器420发送给内存芯片430进行执行的。内存控制器420会控制刷新指令和访存指令执行的先后顺序,一般在执行刷新操作的时候,内存控制器420会暂停向内存芯片430发送访存指令,只有在刷新操作结束后,才会将接收到的访存指令发送给内存芯片430进行访存操作。
处理器410和内存控制器420在具体实现时,可以集成在同一个芯片中,也可以通过两个不同的芯片分别实现。通常,在内存芯片430中预设一块存储空间作为刷新数据空间431,该刷新数据空间431可以是一段连续的区域,也可以是多段分散的区域。操作系统在应用程序分配内存时,不能使用这些内存区域。
在实际应用中,内存芯片430可以采用DRAM芯片来实现,当内存芯片430采用DRAM芯片来实现时,内存控制器420即可由DRAM控制器来实现。
在实际执行行锤击刷新RHR指令的过程中,行锤击刷新RHR电路会将一段时间内受到频繁访问的行锤击地址RH_RA存储下来,例如,存储在刷新数据空间431中,或者存入某一个预设的寄存器中。所存储的上述受到频繁访问的行锤击地址RH_RA可以称为种子地址,行锤击刷新RHR电路会根据种子地址确定出需要进行刷新的行锤击刷新地址以进行行锤击刷新。
本公开示例性实施方式提供的地址刷新校验方法就是对实际刷新的地址进行校验,以确定其是否是行锤击地址RH_RA的邻近地址,从而验证行锤击刷新的准确性。
参照图5,示出了本公开实施例的一种地址刷新校验方法的步骤流程图。在一种可行的实施方式中,上述地址刷新校验方法可以包括:
步骤S510、检测进行数据访问的行地址,将检测到的重复率最高的行地址或者重复次数超过预设阈值的行地址作为种子地址;确定检测到的种子地址的地址类型,地址类型包括随机地址和固定地址;
步骤S520、若地址类型为随机地址,则基于种子地址和常规地址解码策略,获取行锤击刷新操作的预期刷新地址;
步骤S530、执行行锤击刷新操作,以获取行锤击刷新操作的实际刷新地址;
步骤S540、比较预期刷新地址和实际刷新地址,以获得校验结果。
本公开实施例提供的地址刷新校验方法,通过检测进行数据访问的行地址,确定出进行数据访问过程中的种子地址,并根据检测到的行地址的地址类型,在地址类型为随机地址的情况下,基于种子地址和常规地址解码策略,获取行锤击刷新操作的预期刷新地址;并执行行锤击刷新操作,以获取行锤击刷新操作的实际刷新地址;再比较预期刷新地址和实际刷新地址,以获得校验结果,从而提供了一种地址刷新校验方法,用于对行锤击刷新过程中所实际刷新的实际刷新地址进行校验,以确定行锤击刷新过程的准确性。
下面将结合具体实施方式对地址刷新校验方法进行详细说明:
在步骤S510中,检测进行数据访问的行地址,将检测到的重复率最高的行地址或者重复次数超过预设阈值的行地址作为种子地址;确定检测到的种子地址的地址类型,地址类型包括随机地址和固定地址。
本公开示例性实施方式中,在系统平台启动至操作系统加载完毕后,就具备了对内存进行访问的环境,此时就可以对内存中的数据地址执行访问操作了。
在实际应用中,对内存中的数据地址进行访问,指的是从内存中读取数据(Read),或者写数据(Write)到内存中。具体通过发送读命令或写命令来实现。
本公开示例性实施方式中,在向存储单元发送读命令或写命令以进行数据访问过程中,需要检测进行数据访问的行地址,以确定出访问过程中的种子地址。
本公开示例性实施方式中,种子地址指的是检测到的重复率最高的行地址或者重复次数超过预设阈值的行地址。也就是说,将一段时间内的访问次数较高的数据地址,确定为所述种子地址。
在实际应用中,预设阈值可以根据实际情况来确定。例如,在一段时间内被访问的频率较高的数据地址可以指的是在两个相邻一般刷新的刷新间隔内,被访问的次数超过几千到几万次的数据地址,相当于一整个刷新周期的几十毫秒内对同一个数据地址的访问次数超过几千到几万次所对应的数据地址,也就是说,预设阈值可以是几千到几万次。本公开示例性实施方式对于预设阈值不作特殊限定。
本公开示例性实施方式中,通过在内存中的数据地址访问过程中实时监测种子地址,该种子地址其实相当于数据地址访问过程中的行锤击地址,该行锤击地址邻近的地址会成为行锤击受损地址,有发生比特翻转的风险,因此,后续需要对行锤击受损地址执行行锤击刷新操作,通过行锤击刷新操作可以对行锤击受损地址重新进行读出和写入,从而减小行锤击受损地址发生比特翻转的风险。
在实际应用中,可以在访问内存中的数据地址的整个过程中,一直监测种子地址;也可以是在规定的一段时间内监测种子地址。本公开示例性实施方式对此不作特殊限定。
需要说明的是,在种子地址监测过程中,需要在监测的时间段内实时监测种子地址,例如,在整个内存中的数据地址访问过程中实时监测种子地址,或者在规定的一段时间内实时监测种子地址。其中,实时监测指的是对每次访问的数据地址都进行监测,最后统计出在一段时间内被访问的频率较高的数据地址作为种子地址。
如前所述,一个芯片200通常包括正常存储单元区210和冗余存储单元区220,正常存储单元区210中含有常规地址,冗余存储单元区220中含有冗余地址。本公开示例性实施方式中,对于常规地址和冗余地址的地址刷新校验的具体操作是存在差异的,上述差异首先体现在对内存中的数据地址的访问方式不同。
具体的,如果是对没有被冗余地址替换的常规地址进行地址刷新校验,那么在访问内存中的数据地址的过程中,可以是随机访问内存中的数据地址,其中,随机指的是存取时间与存储单元的物理位置无关,存取是指写入与读出操作,随机访问(亦称直接访问),代表同一时间访问一组序列中的一个随意组件。
在实际应用中,如果是对替换常规地址的冗余地址进行地址刷新校验,那么在访问内存中的数据地址的过程中,可以先选取预设数量的冗余地址AddrRED替换原常规地址AddrACT;接着,再对原常规地址AddrACT进行反复访问。需要说明的是,虽然反复访问的是原常规地址AddrACT,但在执行行锤击刷新的时候刷新的是冗余地址AddrRED对应的邻近地址。
在实际应用中,预设数量可以根据实际情况设置,例如,预设数量的冗余地址AddrRED可以是数十组冗余地址AddrRED,本公开示例性实施方式对于预设数量不作特殊限定。
本公开示例性实施方式中,上述对内存中的数据地址的访问方式的不同,可以体现在检测到的行地址的地址类型上。具体的,地址类型可以包括随机地址和固定地址,其中,随机地址指的是上述进行随机访问的行地址,固定地址指的是被反复访问的原常规地址。
在步骤S520中,若地址类型为随机地址,则基于种子地址和常规地址解码策略,获取行锤击刷新操作的预期刷新地址。
本公开示例性实施方式中,如果检测出来的种子地址的地址类型是随机地址,说明进行数据访问的过程是随机访问过程。此时可以直接基于种子地址和常规地址解码策略,来获取行锤击刷新操作的预期刷新地址。
本公开示例性实施方式中,常规地址解码策略指的是根据种子地址的逻辑地址映射到种子地址的物理地址,再基于种子地址的物理地址确定出种子地址对应的行锤击受损地址的物理地址,再将行锤击受损地址的物理地址映射到对应的行锤击受损地址的逻辑地址,以作为行锤击刷新操作的预期刷新地址。也可以直接基于种子地址的逻辑地址确定行锤击受损地址的逻辑地址。
在实际应用中,在基于种子地址的物理地址确定种子地址对应的行锤击受损地址的物理地址的过程中,由于上述种子地址的地址类型为随机地址,说明上述的种子地址为常规地址,那么可以将常规地址对应的种子地址进行±1或±2运算,所获得的地址即为行锤击受损地址的物理地址。如图1所示,对第一地址101进行±1运算可以获得第二地址102和第三地址103;对第一地址101进行±2运算可以获得第四地址104和第五地址105。上述获得的第二地址102、第三地址103、第四地址104和第五地址105均为所预测的执行行锤击刷新操作的行锤击受损地址的物理地址。
其中,物理地址指的是内存中的实际地址,也称为绝对地址;而逻辑地址指的是访问指令中的地址,属于一种相对地址。通常情况下,常规地址和冗余地址的逻辑地址可能相同,但物理地址不同。当常规地址发生损坏,采用冗余地址替换时,冗余地址的逻辑地址就等于被替换的常规地址的逻辑地址。
本公开示例性实施方式中,若确定出的种子地址的地址类型为固定地址,则需要先判断是否有常规地址被冗余地址替换,即确定该固定地址是否是上述的原常规地址AddrACT。当然,在实际应用中,也可能存在访存指令发错的情况,就是存储单元中并没有常规地址被冗余地址替换的情况,而访存指令发送的是对某一常规地址进行反复访问。
若出现地址类型为固定地址,但并没有常规地址被冗余地址替换的情况,则可以判断用于检测行地址的检测单元或用于接收行地址的接收单元是否发生损坏,如果是检测单元或接收单元发生损坏,也会存在把随机地址确定为固定地址的情况,此时需要对发生损坏的检测单元或接收单元进行更换或检修。
然而,如果检测单元和接收单元都没有发生损坏,此时有可能是访存指令发错的,可以对访存指令进行检查,如果访存指令错误,可以重新发送访存指令进行地址刷新校验。
本公开示例性实施方式中,若判断出是由常规地址被冗余地址替换,则需要进一步判断固定地址是否为被冗余地址替换的常规地址的逻辑地址,也就是判断固定地址是否是上述的被冗余地址AddrRED替换原常规地址AddrACT。
若固定地址不是被冗余地址替换的常规地址的逻辑地址,则说明固定地址是常规地址,则可以基于上述的种子地址和常规地址解码策略获取行锤击刷新操作的预期刷新地址,此处不再赘述。
若固定地址是被冗余地址替换的常规地址的逻辑地址,则可以基于种子地址和冗余地址解码策略获取行锤击刷新操作的预期刷新地址。其中,冗余地址解码策略指的是根据冗余地址的逻辑地址映射到冗余地址的物理地址,再基于冗余地址的物理地址确定出冗余地址对应的行锤击受损地址的物理地址,再将行锤击受损地址的物理地址映射到对应的行锤击受损地址的逻辑地址,以作为行锤击刷新操作的预期刷新地址。
在实际应用中,在基于冗余地址的物理地址确定冗余地址对应的行锤击受损地址的物理地址的过程中,可以将冗余地址进行±1或±2所获得的地址确定为所述预期刷新地址。如图3所示,如果图1中的第一地址101被第六地址301所修复,那么第一地址101属于原常规地址AddrACT,第六地址301属于冗余地址AddrRED,对第六地址301进行±1运算可以获得邻近的第七地址302、第八地址303;对第六地址301进行±2运算可以获得邻近的第九地址304和第十地址305。上述获得的第六地址301、第七地址302、第八地址303、第九地址304和第十地址305均为所预测的执行行锤击刷新操作的行锤击受损地址的物理地址。
还需要说明的是,本公开示例性实施方式中,如果确定有常规地址被冗余地址替换,则可以判断一下进行替换的所有冗余地址的类型是否包含了冗余地址的所有类型,如果是,则说明进行地址刷新校验的冗余地址的覆盖面是比较全的,可以用于对所有类型的冗余地址的校验。
在实际应用中,冗余地址的类型可以包括中心有效地址、边缘有效地址以及无效地址。此处需要说明的是,即便冗余地址是无效地址,也能用于替换常规地址,只是起不到实际作用而已,但本公开只是检测是否替换成功,与实际起不起作用无关。
在步骤S530中,执行行锤击刷新操作,以获取行锤击刷新操作的实际刷新地址。
在实际应用中,行锤击刷新操作RHR通常是在一般刷新操作Refresh中穿插执行的,也就是说,在执行预设时间的一般刷新操作Refresh后执行行锤击刷新操作RHR。其中,一般刷新操作Refresh是对内存中的所有数据地址中的数据定期读出并重新写入,以补偿流失的电荷,防止存储单元中的数据丢失;而行锤击刷新操作RHR则是对行锤击受损地址执行刷新操作,以防止行锤击受损地址中的数据发生比特翻转。
在实际应用中,具体在执行行锤击刷新操作RHR的过程中,可以使用RHR命令来替代接收到的刷新命令,对刷新命令进行窃取(steal)而执行行锤击刷新操作RHR,并且,在执行完行锤击刷新操作RHR后,执行刷新命令。其中,此处的刷新命令是执行一般刷新操作Refresh的命令。
在实际应用中,由于一些电路错误等原因,在实际执行行锤击刷新操作过程中,所刷新的行锤击刷新地址不一定是行锤击受损地址,也就是说,不一定是上述的预期刷新地址。
因此,本公开示例性实施方式中,在执行完行锤击刷新操作后,可以通过图6所示的锤击监测模块620来获取实际执行行锤击刷新操作的实际刷新地址。具体,可以通过锤击监测模块620实时监测并记录阵列中执行刷新操作的数据地址,从而可以将实际执行行锤击刷新操作的实际刷新地址确定出来。
参照图6,示出了本公开示例性实施方式提供的一种动态随机存取内存DRAM的内部阵列结构示意图。在图6中,该DRAM的内部总共有16个阵列,分别用BANK0-BANK15表示。其中,BANK0-BANK3这四个阵列组成第一阵列组(即Bank Group 0);BANK4-BANK7这四个阵列组成第二阵列组(即Bank Group 1);BANK8-BANK11这四个阵列组成第三阵列组(即BankGroup 2);BANK12-BANK15这四个阵列组成第四阵列组(即Bank Group 3)。
上述第一阵列组、第二阵列组、第三阵列组和第四阵列组这四个阵列组的外部电路上设置有16个阵列控制单元610,每个阵列控制单元610相应设置有一个锤击监测模块620,其中,图中的BankCtrl0-BankCtrl15代表16个阵列控制单元610,且BankCtrl0与BANK0连接,用于控制BANK0;BankCtrl1与BANK1连接,用于控制BANK1;以此类推,BankCtrl15与BANK15连接,用于控制BANK15。图6中的锤击监测模块620总共有16个,锤击监测模块620用于为阵列控制单元610提供锤击保护使能信号,锤击保护使能信号用于控制阵列控制单元刷新行锤击受损地址或者停止访问种子地址以及行锤击受损地址,这16个锤击监测模块620设置在阵列外部的总线上,用于对每个内存阵列中的实际刷新地址进行监测。
在步骤S540中,比较预期刷新地址和实际刷新地址,以获得校验结果。
本公开示例性实施方式中,在确定出实际刷新地址和预期刷新地址后,可以对实际刷新地址和预期刷新地址进行比较,如果实际刷新地址和预期刷新地址一致,则确定地址刷新校验通过;如果实际刷新地址和预期刷新地址不一致,则确定地址刷新校验不通过。
参照图7,示出了本公开示例性实施方式提供的地址刷新校验方法的操作步骤流程图。如图7所示,首先进入步骤S701,发送数据访问指令进行数据访问;接着,进入步骤S702,检测进行数据访问的行地址,以确定出种子地址及地址类型;接着,进入步骤S703,即判断条件1,判断地址类型;若地址类型为随机地址,则进入步骤S704,基于种子地址和常规地址解码策略获取预期刷新地址;若地址类型为固定地址,则进入步骤S705,即判断条件2,判断是否有常规地址被冗余地址替换;若是,则进入步骤S706,即进入判断条件3,判断固定地址是否为被冗余地址替换的常规地址的逻辑地址;若不是,则进入步骤S704;若是,则进入步骤S707,基于种子地址和冗余地址解码策略获取预期刷新地址。再如图7所示,接着判断条件2,若没有常规地址被冗余地址替换,则进入步骤S708,判断检测单元或接收单元是否损坏;若有常规地址被冗余地址替换,不仅进入步骤S706,还进入步骤S709,判断进行替换的所有冗余地址的类型是否包含冗余地址的所有类型。
再如图7所示,接着步骤S704和步骤S707,在获取到预期刷新地址后,可以进入步骤S710,执行行锤击刷新操作,以获取实际刷新地址;接着,进入步骤S711,比较预期刷新地址和实际刷新地址,以获得校验结果。
需要说明的是,获取预期刷新地址和执行行锤击刷新操作可以同时进行,也可以先后执行,并且本公开示例性实施方式对于两者执行的先后顺序不作特殊限定。
综上所述,本公开示例性实施方式提供的地址刷新校验方法,针对常规地址进行行锤击刷新地址RHR校验的情况,以及针对冗余地址进行行锤击刷新地址RHR校验的情况进行了不同的校验过程,提供了一种兼容常规地址和冗余地址的地址刷新校验方法,实现了行锤击刷新地址RHR校验过程中的全地址自动化校验,减少了复杂的人工检查工作,提高了验证的准确性和效率。
需要说明的是,上述的地址刷新校验方法可以在仿真平台上实现,例如verilog仿真平台等,具体的实现过程此处不再赘述。
需要说明的是,尽管在附图中以特定顺序描述了本发明中方法的各个步骤,但是,这并非要求或者暗示必须按照该特定顺序来执行这些步骤,或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的,可以省略某些步骤,将多个步骤合并为一个步骤执行,以及/或者将一个步骤分解为多个步骤执行等。
此外,在本示例实施例中,还提供了一种地址刷新校验装置。参照图8,该地址刷新校验装置800可以包括:地址检测模块810、预期刷新地址确定模块820、实际刷新地址确定模块830、比较模块840、单元检测模块850和类型检测模块860,其中:
地址检测模块810,可以用于检测进行数据访问的行地址,将检测到的重复率最高的行地址或者重复次数超过预设阈值的行地址作为种子地址;确定检测到的所述种子地址的地址类型,所述地址类型包括随机地址和固定地址;
预期刷新地址确定模块820,可以用于若所述地址类型为所述随机地址,则基于所述种子地址和常规地址解码策略,获取行锤击刷新操作的预期刷新地址;
实际刷新地址确定模块830,可以用于执行所述行锤击刷新操作,以获取所述行锤击刷新操作的实际刷新地址;
比较模块840,可以用于比较所述预期刷新地址和所述实际刷新地址,以获得校验结果。
在本公开的一种示例性实施方式中,所述预期刷新地址确定模块820,还可以用于若所述地址类型为所述固定地址,则判断是否有常规地址被冗余地址替换;若是,则判断所述固定地址是否为被冗余地址替换的常规地址的逻辑地址;若不是被所述冗余地址替换的所述常规地址的逻辑地址,则基于所述种子地址和所述常规地址解码策略获取所述行锤击刷新操作的所述预期刷新地址;若是被所述冗余地址替换的所述常规地址的逻辑地址,则基于所述种子地址和冗余地址解码策略获取所述行锤击刷新操作的所述预期刷新地址。
在本公开的一种示例性实施方式中,还包括:单元检测模块850,可以用于若没有所述常规地址被所述冗余地址替换,则判断用于检测行地址的检测单元或用于接收行地址的接收单元是否发生损坏。
在本公开的一种示例性实施方式中还包括:类型检测模块860,可以用于若有常规地址被冗余地址替换,则判断进行替换的所有所述冗余地址的类型是否包含冗余地址的所有类型,所述冗余地址的类型包括中心有效地址、边缘有效地址以及无效地址。
上述中各装置侧的虚拟模块的具体细节已经在对应的方法侧中进行了详细的描述,因此,此处不再赘述。
应当注意,尽管在上文详细描述中提及了装置侧的若干模块或者单元,但是这种划分并非强制性的。实际上,根据本公开的实施方式,上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之,上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
在本公开的示例性实施例中,还提供了一种能够实现上述方法的电子设备。
所属技术领域的技术人员能够理解,本发明的各个方面可以实现为系统、方法或程序产品。因此,本发明的各个方面可以具体实现为以下形式,即:完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等),或硬件和软件方面结合的实施方式,这里可以统称为“电路”、“模块”或“系统”。
下面参照图9来描述根据本发明的这种实施方式的电子设备900。图9显示的电子设备900仅仅是一个示例,不应对本发明实施例的功能和使用范围带来任何限制。
如图9所示,电子设备900以通用计算设备的形式表现。电子设备900的组件可以包括但不限于:上述至少一个处理单元910、上述至少一个存储单元920、连接不同系统组件(包括存储单元920和处理单元910)的总线930、显示单元940。
其中,所述存储单元920存储有程序代码,所述程序代码可以被所述处理单元910执行,使得所述处理单元910执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。例如,所述处理单元910可以执行如图5中所示的步骤S510、检测进行数据访问的行地址,将检测到的重复率最高的行地址或者重复次数超过预设阈值的行地址作为种子地址;确定检测到的种子地址的地址类型,地址类型包括随机地址和固定地址;步骤S520、若地址类型为随机地址,则基于种子地址和常规地址解码策略,获取行锤击刷新操作的预期刷新地址;步骤S530、执行行锤击刷新操作,以获取行锤击刷新操作的实际刷新地址;步骤S540、比较预期刷新地址和实际刷新地址,以获得校验结果。
存储单元920可以包括易失性存储单元形式的可读介质,例如随机存取存储单元(RAM)9201和/或高速缓存存储单元9202,还可以进一步包括只读存储单元(ROM)9203。
存储单元920还可以包括具有一组(至少一个)程序模块9205的程序/实用工具9204,这样的程序模块9205包括但不限于:操作系统、一个或者多个应用程序、其它程序模块以及程序数据,这些示例中的每一个或某种组合中可能包括网络环境的实现。
总线930可以为表示几类总线结构中的一种或多种,包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。
电子设备900也可以与一个或多个外部设备970(例如键盘、指向设备、蓝牙设备等)通信,还可与一个或者多个使得用户能与该电子设备900交互的设备通信,和/或与使得该电子设备900能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口950进行。并且,电子设备900还可以通过网络适配器960与一个或者多个网络(例如局域网(LAN),广域网(WAN)和/或公共网络,例如因特网)通信。如图所示,网络适配器960通过总线930与电子设备900的其它模块通信。应当明白,尽管图中未示出,可以结合电子设备900使用其它硬件和/或软件模块,包括但不限于:微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
通过以上的实施方式的描述,本领域的技术人员易于理解,这里描述的示例实施方式可以通过软件实现,也可以通过软件结合必要的硬件的方式来实现。因此,根据本公开实施方式的技术方案可以以软件产品的形式体现出来,该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM,U盘,移动硬盘等)中或网络上,包括若干指令以使得一台计算设备(可以是个人计算机、服务器、终端装置、或者网络设备等)执行根据本公开实施方式的方法。
在本公开的示例性实施例中,还提供了一种计算机可读存储介质,其上存储有能够实现本说明书上述方法的程序产品。在一些可能的实施方式中,本发明的各个方面还可以实现为一种程序产品的形式,其包括程序代码,当所述程序产品在终端设备上运行时,所述程序代码用于使所述终端设备执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。
根据本发明的实施方式的用于实现上述方法的程序产品,其可以采用便携式紧凑盘只读存储器(CD-ROM)并包括程序代码,并可以在终端设备,例如个人电脑上运行。然而,本发明的程序产品不限于此,在本文件中,可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
所述程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。
计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号,其中承载了可读程序代码。这种传播的数据信号可以采用多种形式,包括但不限于电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质,该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
可读介质上包含的程序代码可以用任何适当的介质传输,包括但不限于无线、有线、光缆、RF等等,或者上述的任意合适的组合。
可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的程序代码,所述程序设计语言包括面向对象的程序设计语言—诸如Java、C++等,还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中,远程计算设备可以通过任意种类的网络,包括局域网(LAN)或广域网(WAN),连接到用户计算设备,或者,可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。
此外,上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明,而不是限制目的。易于理解,上述附图所示的处理并不表明或限制这些处理的时间顺序。另外,也易于理解,这些处理可以是例如在多个模块中同步或异步执行的。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由权利要求指出。
应当理解的是,本公开并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。
Claims (10)
1.一种地址刷新校验方法,其特征在于,所述方法包括:
检测进行数据访问的行地址,将检测到的重复率最高的行地址或者重复次数超过预设阈值的行地址作为种子地址;确定检测到的所述种子地址的地址类型,所述地址类型包括随机地址和固定地址;
若所述地址类型为所述随机地址,则基于所述种子地址和常规地址解码策略,获取行锤击刷新操作的预期刷新地址;
执行所述行锤击刷新操作,以获取所述行锤击刷新操作的实际刷新地址;
比较所述预期刷新地址和所述实际刷新地址,以获得校验结果。
2.根据权利要求1所述的方法,其特征在于,还包括:
若所述地址类型为所述固定地址,则判断是否有常规地址被冗余地址替换;
若是,则判断所述固定地址是否为被冗余地址替换的常规地址的逻辑地址;
若不是被所述冗余地址替换的所述常规地址的逻辑地址,则基于所述种子地址和所述常规地址解码策略获取所述行锤击刷新操作的所述预期刷新地址;若是被所述冗余地址替换的所述常规地址的逻辑地址,则基于所述种子地址和冗余地址解码策略获取所述行锤击刷新操作的所述预期刷新地址。
3.根据权利要求2所述的方法,其特征在于,还包括:
若没有所述常规地址被所述冗余地址替换,则判断用于检测行地址的检测单元或用于接收行地址的接收单元是否发生损坏。
4.根据权利要求2所述的方法,其特征在于,还包括:
若有常规地址被冗余地址替换,则判断进行替换的所有所述冗余地址的类型是否包含冗余地址的所有类型,所述冗余地址的类型包括中心有效地址、边缘有效地址以及无效地址。
5.一种地址刷新校验装置,其特征在于,所述装置包括:
地址检测模块,用于检测进行数据访问的行地址,将检测到的重复率最高的行地址或者重复次数超过预设阈值的行地址作为种子地址;确定检测到的所述种子地址的地址类型,所述地址类型包括随机地址和固定地址;
预期刷新地址确定模块,用于若所述地址类型为所述随机地址,则基于所述种子地址和常规地址解码策略,获取行锤击刷新操作的预期刷新地址;
实际刷新地址确定模块,用于执行所述行锤击刷新操作,以获取所述行锤击刷新操作的实际刷新地址;
比较模块,用于比较所述预期刷新地址和所述实际刷新地址,以获得校验结果。
6.根据权利要求5所述的装置,其特征在于,所述预期刷新地址确定模块,还用于若所述地址类型为所述固定地址,则判断是否有常规地址被冗余地址替换;若是,则判断所述固定地址是否为被冗余地址替换的常规地址的逻辑地址;若不是被所述冗余地址替换的所述常规地址的逻辑地址,则基于所述种子地址和所述常规地址解码策略获取所述行锤击刷新操作的所述预期刷新地址;若是被所述冗余地址替换的所述常规地址的逻辑地址,则基于所述种子地址和冗余地址解码策略获取所述行锤击刷新操作的所述预期刷新地址。
7.根据权利要求6所述的装置,其特征在于,还包括:
单元检测模块,用于若没有所述常规地址被所述冗余地址替换,则判断用于检测行地址的检测单元或用于接收行地址的接收单元是否发生损坏。
8.根据权利要求6所述的装置,其特征在于,还包括:
类型检测模块,用于若有常规地址被冗余地址替换,则判断进行替换的所有所述冗余地址的类型是否包含冗余地址的所有类型,所述冗余地址的类型包括中心有效地址、边缘有效地址以及无效地址。
9.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1-4中任意一项所述的地址刷新校验方法。
10.一种电子设备,其特征在于,包括:
处理器;以及
存储器,用于存储所述处理器的可执行指令;
其中,所述处理器配置为经由执行所述可执行指令来执行权利要求1-4中任意一项所述的地址刷新校验方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210956408.0A CN117636991A (zh) | 2022-08-10 | 2022-08-10 | 地址刷新校验方法及装置、存储介质及电子设备 |
PCT/CN2023/095137 WO2024032076A1 (zh) | 2022-08-10 | 2023-05-18 | 地址刷新校验方法及装置、存储介质及电子设备 |
US18/232,309 US20240055038A1 (en) | 2022-08-10 | 2023-08-09 | Address refresh check method and apparatus, storage medium, and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210956408.0A CN117636991A (zh) | 2022-08-10 | 2022-08-10 | 地址刷新校验方法及装置、存储介质及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117636991A true CN117636991A (zh) | 2024-03-01 |
Family
ID=89850643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210956408.0A Pending CN117636991A (zh) | 2022-08-10 | 2022-08-10 | 地址刷新校验方法及装置、存储介质及电子设备 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN117636991A (zh) |
WO (1) | WO2024032076A1 (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9514800B1 (en) * | 2016-03-26 | 2016-12-06 | Bo Liu | DRAM and self-refresh method |
US9799391B1 (en) * | 2016-11-21 | 2017-10-24 | Nanya Technology Corporation | Dram circuit, redundant refresh circuit and refresh method |
US10410710B2 (en) * | 2017-12-27 | 2019-09-10 | Micron Technology, Inc. | Systems and methods for performing row hammer refresh operations in redundant memory |
US11222682B1 (en) * | 2020-08-31 | 2022-01-11 | Micron Technology, Inc. | Apparatuses and methods for providing refresh addresses |
CN114388025B (zh) * | 2021-12-30 | 2022-09-13 | 中科声龙科技发展(北京)有限公司 | 动态随机存储器刷新电路和刷新方法、工作量证明芯片 |
-
2022
- 2022-08-10 CN CN202210956408.0A patent/CN117636991A/zh active Pending
-
2023
- 2023-05-18 WO PCT/CN2023/095137 patent/WO2024032076A1/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2024032076A1 (zh) | 2024-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11276450B2 (en) | Refresh circuitry | |
KR102487553B1 (ko) | 리페어 가능한 휘발성 메모리를 포함하는 스토리지 장치 및 상기 스토리지 장치의 동작 방법 | |
CN109285583B (zh) | Nand闪存固态硬盘空间环境效应测试系统及试验方法 | |
US7478285B2 (en) | Generation and use of system level defect tables for main memory | |
US10552063B2 (en) | Background mitigation reads in a non-volatile memory system | |
CN112667445B (zh) | 封装后的内存修复方法及装置、存储介质、电子设备 | |
US7523364B2 (en) | Double DRAM bit steering for multiple error corrections | |
EP2951831A1 (en) | Apparatuses and methods for targeted refreshing of memory | |
US9111643B2 (en) | Method and apparatus for repairing defective memory cells | |
EP2266116A2 (en) | Systems, methods, and apparatuses to save memory self-refresh power | |
US20220137859A1 (en) | Computing system and operating method thereof | |
KR101028901B1 (ko) | 메모리 장치, 메모리 관리 장치 및 메모리 관리 방법 | |
US20190056874A1 (en) | System and method for preserving data in volatile memory | |
US10656847B2 (en) | Mitigating asymmetric transient errors in non-volatile memory by proactive data relocation | |
CN104035886B (zh) | 磁盘重映射方法、装置及电子设备 | |
WO2014070160A1 (en) | Repairing a memory device | |
CN114550791A (zh) | 备用电路修补位置确定方法及装置、集成电路修补方法 | |
CN116991326A (zh) | 一种块数据保护方法、装置、设备及存储介质 | |
CN117636991A (zh) | 地址刷新校验方法及装置、存储介质及电子设备 | |
US20230162776A1 (en) | Memory | |
US11908531B2 (en) | Detecting and managing under-program failures in non-volatile memory | |
US20240055038A1 (en) | Address refresh check method and apparatus, storage medium, and electronic device | |
CN115312111A (zh) | 一种动态随机存储器测试方法及装置 | |
CN112599178A (zh) | Dram测试方法、装置、可读存储介质及电子设备 | |
US11869609B2 (en) | Method and apparatus for testing memory, medium and device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |