JP2019505846A - クロック信号の負荷を低減させるcmos goa回路 - Google Patents
クロック信号の負荷を低減させるcmos goa回路 Download PDFInfo
- Publication number
- JP2019505846A JP2019505846A JP2018539885A JP2018539885A JP2019505846A JP 2019505846 A JP2019505846 A JP 2019505846A JP 2018539885 A JP2018539885 A JP 2018539885A JP 2018539885 A JP2018539885 A JP 2018539885A JP 2019505846 A JP2019505846 A JP 2019505846A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- type thin
- signal
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 claims abstract description 434
- 230000005540 biological transmission Effects 0.000 claims abstract description 151
- 238000012545 processing Methods 0.000 claims abstract description 46
- 230000010355 oscillation Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/287—Organisation of a multiplicity of shift registers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
- G09G2310/062—Waveforms for resetting a plurality of scan lines at a time
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal (AREA)
Abstract
【解決手段】入力制御モジュール、ラッチモジュール、リセットモジュール、信号処理モジュール、出力バッファモジュールからなる。入力制御モジュールで、クロック信号は、第2N型と第5N型の薄膜トランジスタの駆動のみを制御するため、クロック信号が駆動する薄膜トランジスタの数が減り、クロック信号の負荷が小さくなり、その抵抗遅延と消費電力が低減する。ラッチモジュールは、2つ前のステージ第N−2ステージGOAユニットの反転スキャン駆動信号を採用し発信信号の入力制御信号とし、発信信号の入力時に生じる競合問題を解決し、2つ後ろのステージ第N+2ステージGOAユニットのスキャン駆動信号または反転スキャン駆動信号を採用し発信信号のプルダウン制御信号とし、発信信号のプルダウン過程で生じる競合問題を解決する。
【選択図】図2
Description
200 リセットモジュール
300 ラッチモジュール
400 信号処理モジュール
500 出力バッファモジュール
Q(N−1) 1つ前のGOAユニットの発信信号
Q(N−1) 1つ前のGOAユニットの発信信号
CK(1) 第1クロック信号、第1条クロック信号
CK(2) 第2クロック信号、第2条クロック信号
CK(3) 第3条クロック信号
CK(4) 第4条クロック信号
XCK(1) 第1反転クロック信号
VGH 定電圧高電位信号
VGL 定電圧低電位信号
P(N) 信号
T1 第1P型薄膜トランジスタ
T2 第2N型薄膜トランジスタ
T3 第3N型薄膜トランジスタ
T4 第4N型薄膜トランジスタ、第4P型薄膜トランジスタ
T5 第5N型薄膜トランジスタ
T6 第6P型薄膜トランジスタ、第6N型薄膜トランジスタ
T7 第7P型薄膜トランジスタ
T8 第8N型薄膜トランジスタ
T9 第9N型薄膜トランジスタ、第9P型薄膜トランジスタ
T10 第10P型薄膜トランジスタ
T11 第11N型薄膜トランジスタ
T12 第12N型薄膜トランジスタ
T13 第13P型薄膜トランジスタ
T14 第14P型薄膜トランジスタ
T15 第15P型薄膜トランジスタ
T16 第16N型薄膜トランジスタ
T17 第17N型薄膜トランジスタT
T18 第18P型薄膜トランジスタ
T19 第19N型薄膜トランジスタ
F インバータ
Q(N) 発信信号
Gate(N) スキャン駆動信号
1 入力制御モジュール
2 ラッチモジュール
3 リセットモジュール
4 信号処理モジュール
5 出力バッファモジュール
Q(N−2) 第N−2ステージGOAユニットの発信信号
CK(M) 第M条クロック信号
P(N) ノード
Reset リセット信号
NAND NANDゲート
CK(M+2) 第M+2条クロック信号
XGate(N−2) 第N−2ステージGOAユニットの反転スキャン駆動信号
Gate(N+2) 第N+2ステージGOAユニットのスキャン駆動信号
Claims (18)
- 複数ステージのGOAユニットからなるクロック信号の負荷を低減させるCMOS GOA回路であって、そのうち、奇数ステージのGOAユニットは縦続接続され、偶数ステージのGOAユニットは縦続接続され、
Nは正整数とし、第1ステージ、第2ステージ、後ろから2つ目のステージ、最後のステージのGOAユニットを除く、第NステージGOAユニットは、入力制御モジュールと、入力制御モジュールに電気的に接続されたラッチモジュールと、ラッチモジュールに電気的に接続されたリセットモジュールと、ラッチモジュールに電気的に接続された信号処理モジュールと、信号処理モジュールに電気的に接続された出力バッファモジュールを備え、
前記入力制御モジュールには、2つ前のステージである第N−2ステージGOAユニットの発信信号及び第M条クロック信号が印加され、第N−2ステージGOAユニットの発信信号を2回反転させて、発信信号を取得するとともに、発信信号をラッチモジュールに入力するのに用いられ、
前記ラッチモジュールには、2つ前のステージである第N−2ステージGOAユニットの反転スキャン駆動信号が印加され、発信信号の入力制御信号とし、発信信号をラッチするのに用いられると同時に、前記ラッチモジュールには、さらに、2つ後ろのステージである第N+2ステージGOAユニットのスキャン駆動信号または2つ後ろのステージである第N+2ステージGOAユニットの反転スキャン駆動信号が印加され、発信信号のプルダウン制御信号とし、
前記リセットモジュールは、発信信号にリセット処理を行うのに用いられ、
前記信号処理モジュールは、第M+2条クロック信号と発信信号に対してNAND論理処理をすることで前記第NステージGOAユニットのスキャン駆動信号を生成するのに用いられ、
前記出力バッファモジュールは、スキャン駆動信号を出力するとともに、スキャン駆動信号の駆動能力を向上させるのに用いられる
ことを特徴とする、クロック信号の負荷を低減させるCMOS GOA回路。 - 前記入力制御モジュールは、直列連結された第1P型薄膜トランジスタと、第2N型薄膜トランジスタと、第3N型薄膜トランジスタ、及び直列連結された第4P型薄膜トランジスタと、第5N型薄膜トランジスタと、第6N型薄膜トランジスタを備え、
第1P型薄膜トランジスタのゲート電極には、2つ前のステージである第N−2ステージGOAユニットの発信信号が印加され、ソース電極には定電圧高電位信号が印加され、ドレイン電極は、第2N型薄膜トランジスタのソース電極に電気的に接続され、
第2N型薄膜トランジスタのゲート電極には、第M条クロック信号が印加され、ドレイン電極は、第3N型薄膜トランジスタのソース電極に電気的に接続され、
第3N型薄膜トランジスタのゲート電極には、2つ前のステージである第N−2ステージGOAユニットの発信信号が印加され、ドレイン電極には、定電圧低電位信号が印加され、
第4P型薄膜トランジスタのゲート電極は、第1P型薄膜トランジスタのドレイン電極及び第2N型薄膜トランジスタのソース電極に電気的に接続され、ソース電極には、定電圧高電位信号が印加され、ドレイン電極は、第5N型薄膜トランジスタのソース電極に電気的に接続され、
第5N型薄膜トランジスタのゲート電極には、第M条クロック信号が印加され、ドレイン電極は、第6N型薄膜トランジスタのソース電極に電気的に接続され、
第6N型薄膜トランジスタのゲート電極は、第1P型薄膜トランジスタのドレイン電極及び第2N型薄膜トランジスタのソース電極に電気的に接続され、ドレイン電極には、定電圧低電位信号が印加され、
前記第4P型薄膜トランジスタのドレイン電極及び第5N型薄膜トランジスタのソース電極は、発信信号を出力する
ことを特徴とする、請求項1に記載のクロック信号の負荷を低減させるCMOS GOA回路。 - 前記ラッチモジュールに、2つ後ろのステージである第N+2ステージGOAユニットのスキャン駆動信号が印加され、発信信号のプルダウン制御信号とする場合、前記ラッチモジュールは、第7P型薄膜トランジスタと、第8N型薄膜トランジスタと、第9P型薄膜トランジスタと、第10P型薄膜トランジスタと、第11N型薄膜トランジスタと、第12N型薄膜トランジスタを備え、
第7P型薄膜トランジスタのゲート電極には、発信信号が印加され、ソース電極には、定電圧高電位信号が印加され、ドレイン電極は、第8N型薄膜トランジスタのソース電極及びノードに電気的に接続され、
第8N型薄膜トランジスタのゲート電極には、発信信号が印加され、ドレイン電極には、定電圧低電位信号が印加され、
第9P型薄膜トランジスタのゲート電極は、ノードに電気的に接続され、ソース電極には、定電圧高電位信号が印加され、ドレイン電極は、第10P型薄膜トランジスタのソース電極に電気的に接続され、
第10P型薄膜トランジスタのゲート電極には、2つ後ろのステージである第N+2ステージGOAユニットのスキャン駆動信号が印加され、ドレイン電極は、第11N型薄膜トランジスタのソース電極及び発信信号に電気的に接続され、
第11N型薄膜トランジスタのゲート電極には、2つ前のステージである第N−2ステージGOAユニットの反転スキャン駆動信号が印加され、ドレイン電極は、第12N型薄膜トランジスタのソース電極に電気的に接続され、
第12N型薄膜トランジスタのゲート電極は、ノードに電気的に接続され、ドレイン電極には、定電圧低電位信号が印加される
ことを特徴とする、請求項1に記載のクロック信号の負荷を低減させるCMOS GOA回路。 - 前記ラッチモジュールに、2つ後ろのステージである第N+2ステージGOAユニットの反転スキャン駆動信号が印加され、発信信号のプルダウン制御信号とする場合、前記ラッチモジュールは、第7P型薄膜トランジスタと、第8N型薄膜トランジスタと、第9P型薄膜トランジスタと、第10N型薄膜トランジスタと、第11N型薄膜トランジスタと、第12N型薄膜トランジスタを備え、
第7P型薄膜トランジスタのゲート電極には、発信信号が印加され、ソース電極には、定電圧高電位信号が印加され、ドレイン電極は、第10N型薄膜トランジスタのソース電極及びノードに電気的に接続され、
第10N型薄膜トランジスタのゲート電極には、2つ後ろのステージである第N+2ステージGOAユニットの反転スキャン駆動信号が印加され、ドレイン電極は、第8N型薄膜トランジスタのソース電極に電気的に接続され、
第8N型薄膜トランジスタのゲート電極には、発信信号が印加され、ドレイン電極には、定電圧低電位信号が印加され、
第9P型薄膜トランジスタのゲート電極は、ノードに電気的に接続され、ソース電極には、定電圧高電位信号が印加され、ドレイン電極は、第11N型薄膜トランジスタのソース電極及び発信信号に電気的に接続され、
第11N型薄膜トランジスタのゲート電極には、2つ前のステージである第N−2ステージGOAユニットの反転スキャン駆動信号が印加され、ドレイン電極は、第12N型薄膜トランジスタのソース電極に電気的に接続され、
第12N型薄膜トランジスタのゲート電極は、ノードに電気的に接続され、ドレイン電極には、定電圧低電位信号が印加される
ことを特徴とする、請求項1に記載のクロック信号の負荷を低減させるCMOS GOA回路。 - 前記リセットモジュールは、第13P型薄膜トランジスタを備え、
第13P型薄膜トランジスタのゲート電極には、リセット信号が印加され、ソース電極には、定電圧高電位信号が印加され、ドレイン電極は、ノードを経由してラッチモジュールに電気的に接続される
ことを特徴とする、請求項1に記載のクロック信号の負荷を低減させるCMOS GOA回路。 - 前記信号処理モジュールは、NANDゲートを備え、
前記NANDゲートの第1入力端子には、発信信号が印加され、第2入力端子には、第M+2条クロック信号が印加され、出力端子は、出力バッファモジュールに電気的に接続される
ことを特徴とする、請求項1に記載のクロック信号の負荷を低減させるCMOS GOA回路。 - 前記出力バッファモジュールは、順に直列連結された3つのインバータを備え、
信号処理モジュールに最も近い1つ目のインバータの入力端子は、NANDゲートの出力端子に電気的に接続され、
信号処理モジュールから最も離れた3つ目のインバータの出力端子は、スキャン駆動信号を出力し、2つ目のインバータの出力端子は、第Nステージ反転スキャン駆動信号を出力する
ことを特徴とする、請求項6に記載のクロック信号の負荷を低減させるCMOS GOA回路。 - 前記クロック信号は、第1条クロック信号と、第2条クロック信号と、第3条クロック信号と、第4条クロック信号と、からなる4つのクロック信号を備え、第M条クロック信号が第3条クロック信号である場合、第M+2条クロック信号は、第1条クロック信号であり、第M条クロック信号が第4条クロック信号である場合、第M+2条クロック信号は、第2条クロック信号であり、
縦続接続の奇数ステージGOAユニットには、第1条クロック信号と第3条クロック信号が印加され、縦続接続の偶数ステージGOAユニットには、第2条クロック信号と第4条クロック信号が印加される
ことを特徴とする、請求項1に記載のクロック信号の負荷を低減させるCMOS GOA回路。 - 前記NANDゲートは、相対して設置された第14P型薄膜トランジスタと第15P型薄膜トランジスタ、及び直列連結された第16N型薄膜トランジスタと第17N型薄膜トランジスタを備え、
第14P型薄膜トランジスタのゲート電極と第16N型薄膜トランジスタのゲート電極は、電気的に接続され、前記NANDゲートの第1入力端子とし、
第15P型薄膜トランジスタのゲート電極と第17N型薄膜トランジスタのゲート電極は、電気的に接続され、前記NANDゲートの第2入力端子とし、
第14P型薄膜トランジスタと第15P型薄膜トランジスタのソース電極には、いずれにも、定電圧高電位信号が印加され、第14P型薄膜トランジスタと第15P型薄膜トランジスタのドレイン電極は、いずれも、第16N型薄膜トランジスタのソース電極に電気的に接続され、前記NANDゲートの出力端子とし、
第16N型薄膜トランジスタのドレイン電極と第17N型薄膜トランジスタのソース電極は、電気的に接続され、第17N型薄膜トランジスタのドレイン電極には、定電圧低電位信号が印加される
ことを特徴とする、請求項6に記載のクロック信号の負荷を低減させるCMOS GOA回路。 - 各インバータは、直列連結された第18P型薄膜トランジスタと第19N型薄膜トランジスタを備え、
前記第18P型薄膜トランジスタと第19N型薄膜トランジスタのゲート電極は、互いに電気的に接続され、前記インバータの入力端子を構成し、
前記第18P型薄膜トランジスタのソース電極には、定電圧高電位信号が印加され、前記第19N型薄膜トランジスタのドレイン電極には、定電圧低電位信号が印加され、前記第18P型薄膜トランジスタのドレイン電極と第19N型薄膜トランジスタのソース電極は、互いに電気的に接続され、前記インバータの出力端子を構成し、
1つ前のインバータの出力端子は、1つ後ろのインバータの入力端子に電気的に接続される
ことを特徴とする、請求項7に記載のクロック信号の負荷を低減させるCMOS GOA回路。 - 複数ステージのGOAユニットからなるクロック信号の負荷を低減させるCMOS GOA回路であって、そのうち、奇数ステージのGOAユニットは縦続接続され、偶数ステージのGOAユニットは縦続接続され、
Nは正整数とし、第1ステージ、第2ステージ、後ろから2つ目のステージ、最後のステージのGOAユニットを除く、第NステージGOAユニットは、入力制御モジュールと、入力制御モジュールに電気的に接続されたラッチモジュールと、ラッチモジュールに電気的に接続されたリセットモジュールと、ラッチモジュールに電気的に接続された信号処理モジュールと、信号処理モジュールに電気的に接続された出力バッファモジュールを備え、
前記入力制御モジュールには、2つ前のステージである第N−2ステージGOAユニットの発信信号及び第M条クロック信号が印加され、第N−2ステージGOAユニットの発信信号を2回反転させて、発信信号を取得するとともに、発信信号をラッチモジュールに入力するのに用いられ、
前記ラッチモジュールには、2つ前のステージである第N−2ステージGOAユニットの反転スキャン駆動信号が印加され、発信信号の入力制御信号とし、発信信号をラッチするのに用いられると同時に、前記ラッチモジュールには、さらに、2つ後ろのステージである第N+2ステージGOAユニットのスキャン駆動信号または2つ後ろのステージである第N+2ステージGOAユニットの反転スキャン駆動信号が印加され、発信信号のプルダウン制御信号とし、
前記リセットモジュールは、発信信号にリセット処理を行うのに用いられ、
前記信号処理モジュールは、第M+2条クロック信号と発信信号に対してNAND論理処理をすることで前記第NステージGOAユニットのスキャン駆動信号を生成するのに用いられ、
前記出力バッファモジュールは、スキャン駆動信号を出力するとともに、スキャン駆動信号の駆動能力を向上させるのに用いられ、
そのうち、前記入力制御モジュールは、直列連結された第1P型薄膜トランジスタと、第2N型薄膜トランジスタと、第3N型薄膜トランジスタ、及び直列連結された第4P型薄膜トランジスタと、第5N型薄膜トランジスタと、第6N型薄膜トランジスタを備え、第1P型薄膜トランジスタのゲート電極には、2つ前のステージである第N−2ステージGOAユニットの発信信号が印加され、ソース電極には、定電圧高電位信号が印加され、ドレイン電極は、第2N型薄膜トランジスタのソース電極に電気的に接続され、第2N型薄膜トランジスタのゲート電極には、第M条クロック信号が印加され、ドレイン電極は、第3N型薄膜トランジスタのソース電極に電気的に接続され、第3N型薄膜トランジスタのゲート電極には、2つ前のステージである第N−2ステージGOAユニットの発信信号が印加され、ドレイン電極には、定電圧低電位信号が印加され、第4P型薄膜トランジスタのゲート電極は、第1P型薄膜トランジスタのドレイン電極及び第2N型薄膜トランジスタのソース電極に電気的に接続され、ソース電極には、定電圧高電位信号が印加され、ドレイン電極は、第5N型薄膜トランジスタのソース電極に電気的に接続され、第5N型薄膜トランジスタのゲート電極には、第M条クロック信号が印加され、ドレイン電極は、第6N型薄膜トランジスタのソース電極に電気的に接続され、第6N型薄膜トランジスタのゲート電極は、第1P型薄膜トランジスタのドレイン電極及び第2N型薄膜トランジスタのソース電極に電気的に接続され、ドレイン電極には、定電圧低電位信号が印加され、前記第4P型薄膜トランジスタのドレイン電極及び第5N型薄膜トランジスタのソース電極は、発信信号を出力し、
そのうち、前記リセットモジュールは、第13P型薄膜トランジスタを備え、第13P型薄膜トランジスタのゲート電極には、リセット信号が印加され、ソース電極には、定電圧高電位信号が印加され、ドレイン電極は、ノードを経由してラッチモジュールに電気的に接続される
ことを特徴とする、クロック信号の負荷を低減させるCMOS GOA回路。 - 前記ラッチモジュールに、2つ後ろのステージである第N+2ステージGOAユニットのスキャン駆動信号が印加され、
発信信号のプルダウン制御信号とする場合、前記ラッチモジュールは、第7P型薄膜トランジスタと、第8N型薄膜トランジスタと、第9P型薄膜トランジスタと、第10P型薄膜トランジスタと、第11N型薄膜トランジスタと、第12N型薄膜トランジスタを備え、
第7P型薄膜トランジスタのゲート電極には、発信信号が印加され、ソース電極には、定電圧高電位信号が印加され、ドレイン電極は、第8N型薄膜トランジスタのソース電極及びノードに電気的に接続され、
第8N型薄膜トランジスタのゲート電極には、発信信号が印加され、ドレイン電極には、定電圧低電位信号が印加され、
第9P型薄膜トランジスタのゲート電極は、ノードに電気的に接続され、ソース電極には、定電圧高電位信号が印加され、ドレイン電極は、第10P型薄膜トランジスタのソース電極に電気的に接続され、
第10P型薄膜トランジスタのゲート電極には、2つ後ろのステージである第N+2ステージGOAユニットのスキャン駆動信号が印加され、ドレイン電極は、第11N型薄膜トランジスタのソース電極及び発信信号に電気的に接続され、
第11N型薄膜トランジスタのゲート電極には、2つ前のステージである第N−2ステージGOAユニットの反転スキャン駆動信号が印加され、ドレイン電極は、第12N型薄膜トランジスタのソース電極に電気的に接続され、
第12N型薄膜トランジスタのゲート電極は、ノードに電気的に接続され、ドレイン電極には、定電圧低電位信号が印加される
ことを特徴とする、請求項11に記載のクロック信号の負荷を低減させるCMOS GOA回路。 - 前記ラッチモジュールに、2つ後ろのステージである第N+2ステージGOAユニットの反転スキャン駆動信号が印加され、発信信号のプルダウン制御信号とする場合、前記ラッチモジュールは、第7P型薄膜トランジスタと、第8N型薄膜トランジスタと、第9P型薄膜トランジスタと、第10N型薄膜トランジスタと、第11N型薄膜トランジスタと、第12N型薄膜トランジスタを備え、
第7P型薄膜トランジスタのゲート電極には、発信信号が印加され、ソース電極には、定電圧高電位信号が印加され、ドレイン電極は、第10N型薄膜トランジスタのソース電極及びノードに電気的に接続され、
第10N型薄膜トランジスタのゲート電極には、2つ後ろのステージである第N+2ステージGOAユニットの反転スキャン駆動信号が印加され、ドレイン電極は、第8N型薄膜トランジスタのソース電極に電気的に接続され、
第8N型薄膜トランジスタのゲート電極には、発信信号が印加され、ドレイン電極には、定電圧低電位信号が印加され、
第9P型薄膜トランジスタのゲート電極は、ノードに電気的に接続され、ソース電極には、定電圧高電位信号が印加され、ドレイン電極は、第11N型薄膜トランジスタのソース電極及び発信信号に電気的に接続され、
第11N型薄膜トランジスタのゲート電極には、2つ前のステージである第N−2ステージGOAユニットの反転スキャン駆動信号が印加され、ドレイン電極は、第12N型薄膜トランジスタのソース電極に電気的に接続され、
第12N型薄膜トランジスタのゲート電極は、ノードに電気的に接続され、ドレイン電極には、定電圧低電位信号が印加される
ことを特徴とする、請求項11に記載のクロック信号の負荷を低減させるCMOS GOA回路。 - 前記信号処理モジュールは、NANDゲートを備え、前記NANDゲートの第1入力端子には、発信信号が印加され、第2入力端子には、第M+2条クロック信号が印加され、出力端子は、出力バッファモジュールに電気的に接続される
ことを特徴とする、請求項11に記載のクロック信号の負荷を低減させるCMOS GOA回路。 - 前記出力バッファモジュールは、順に直列連結された3つのインバータを備え、
信号処理モジュールに最も近い1つ目のインバータの入力端子は、NANDゲートの出力端子に電気的に接続され、
信号処理モジュールから最も離れた3つ目のインバータの出力端子は、スキャン駆動信号を出力し、2つ目のインバータの出力端子は、第Nステージ反転スキャン駆動信号を出力する
ことを特徴とする、請求項14に記載のクロック信号の負荷を低減させるCMOS GOA回路。 - 前記クロック信号は、第1条クロック信号と、第2条クロック信号と、第3条クロック信号と、第4条クロック信号と、からなる4つのクロック信号を備え、
第M条クロック信号が第3条クロック信号である場合、第M+2条クロック信号は、第1条クロック信号であり、第M条クロック信号が第4条クロック信号である場合、第M+2条クロック信号は、第2条クロック信号であり、
縦続接続の奇数ステージGOAユニットには、第1条クロック信号と第3条クロック信号が印加され、縦続接続の偶数ステージGOAユニットには、第2条クロック信号と第4条クロック信号が印加される
ことを特徴とする、請求項11に記載のクロック信号の負荷を低減させるCMOS GOA回路。 - 前記NANDゲートは、相対して設置された第14P型薄膜トランジスタと第15P型薄膜トランジスタ、及び直列連結された第16N型薄膜トランジスタと第17N型薄膜トランジスタを備え、
第14P型薄膜トランジスタのゲート電極と第16N型薄膜トランジスタのゲート電極は、電気的に接続され、前記NANDゲートの第1入力端子とし、
第15P型薄膜トランジスタのゲート電極と第17N型薄膜トランジスタのゲート電極は、電気的に接続され、前記NANDゲートの第2入力端子とし、
第14P型薄膜トランジスタと第15P型薄膜トランジスタのソース電極には、いずれにも、定電圧高電位信号が印加され、
第14P型薄膜トランジスタと第15P型薄膜トランジスタのドレイン電極は、いずれも、第16N型薄膜トランジスタのソース電極に電気的に接続され、前記NANDゲートの出力端子とし、
第16N型薄膜トランジスタのドレイン電極と第17N型薄膜トランジスタのソース電極は、電気的に接続され、第17N型薄膜トランジスタのドレイン電極には、定電圧低電位信号が印加される
ことを特徴とする、請求項14に記載のクロック信号の負荷を低減させるCMOS GOA回路。 - 各インバータは、直列連結された第18P型薄膜トランジスタと第19N型薄膜トランジスタを備え、前記第18P型薄膜トランジスタと第19N型薄膜トランジスタのゲート電極は、互いに電気的に接続され、前記インバータの入力端子を構成し、前記第18P型薄膜トランジスタのソース電極には、定電圧高電位信号が印加され、前記第19N型薄膜トランジスタのドレイン電極には、定電圧低電位信号が印加され、前記第18P型薄膜トランジスタのドレイン電極と第19N型薄膜トランジスタのソース電極は、互いに電気的に接続され、前記インバータの出力端子を構成し、1つ前のインバータの出力端子は、1つ後ろのインバータの入力端子に電気的に接続される
ことを特徴とする、請求項15に記載のクロック信号の負荷を低減させるCMOS GOA回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610252411.9 | 2016-04-21 | ||
CN201610252411.9A CN105702223B (zh) | 2016-04-21 | 2016-04-21 | 减小时钟信号负载的cmos goa电路 |
PCT/CN2016/083384 WO2017181481A1 (zh) | 2016-04-21 | 2016-05-25 | 减小时钟信号负载的cmos goa电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019505846A true JP2019505846A (ja) | 2019-02-28 |
JP6691310B2 JP6691310B2 (ja) | 2020-04-28 |
Family
ID=56216354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018539885A Active JP6691310B2 (ja) | 2016-04-21 | 2016-05-25 | クロック信号の負荷を低減させるcmos goa回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10032425B2 (ja) |
JP (1) | JP6691310B2 (ja) |
KR (1) | KR102007615B1 (ja) |
CN (1) | CN105702223B (ja) |
GB (1) | GB2561134B (ja) |
WO (1) | WO2017181481A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111312190A (zh) * | 2020-04-01 | 2020-06-19 | 深圳市华星光电半导体显示技术有限公司 | Goa驱动电路及其正负极性充电补偿方法、显示面板 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI563488B (en) * | 2016-02-01 | 2016-12-21 | Sitronix Technology Corp | Gate driving circuit |
CN106098015B (zh) * | 2016-08-23 | 2018-11-23 | 武汉华星光电技术有限公司 | 栅极驱动电路 |
WO2018094817A1 (zh) * | 2016-11-28 | 2018-05-31 | 武汉华星光电技术有限公司 | 一种goa驱动电路 |
CN106782358B (zh) * | 2016-11-29 | 2020-01-17 | 武汉华星光电技术有限公司 | 一种goa驱动电路 |
CN106710548B (zh) * | 2016-12-28 | 2018-06-01 | 武汉华星光电技术有限公司 | Cmos goa电路 |
CN106548758B (zh) * | 2017-01-10 | 2019-02-19 | 武汉华星光电技术有限公司 | Cmos goa电路 |
CN106952605B (zh) * | 2017-05-16 | 2020-08-11 | 厦门天马微电子有限公司 | 一种移位寄存器和显示面板 |
CN107564449B (zh) * | 2017-09-13 | 2020-12-01 | 昆山龙腾光电股份有限公司 | 栅极驱动电路和显示装置 |
CN107424582B (zh) * | 2017-09-27 | 2019-08-30 | 武汉华星光电技术有限公司 | 扫描驱动电路及显示装置 |
CN111627404B (zh) | 2020-06-09 | 2021-11-23 | 武汉华星光电技术有限公司 | 一种goa电路、显示面板和显示装置 |
CN113506534B (zh) * | 2021-07-26 | 2022-09-09 | 武汉华星光电技术有限公司 | 显示面板 |
CN113643640B (zh) * | 2021-08-03 | 2023-06-02 | 武汉华星光电技术有限公司 | 栅极驱动电路及显示面板 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4393812B2 (ja) * | 2003-07-18 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
JP3958322B2 (ja) * | 2004-01-28 | 2007-08-15 | シャープ株式会社 | シフトレジスタ、およびアクティブマトリクス型表示装置 |
CN101359511B (zh) * | 2007-08-03 | 2011-04-27 | 群康科技(深圳)有限公司 | 移位寄存器和采用该移位寄存器的液晶显示装置 |
US8686990B2 (en) * | 2011-04-08 | 2014-04-01 | Sharp Kabushiki Kaisha | Scanning signal line drive circuit and display device equipped with same |
CN103927960B (zh) * | 2013-12-30 | 2016-04-20 | 上海中航光电子有限公司 | 一种栅极驱动装置和显示装置 |
CN104077995B (zh) * | 2014-06-30 | 2017-01-04 | 上海天马微电子有限公司 | Tft阵列基板、显示面板及显示装置 |
CN104485082B (zh) * | 2014-12-31 | 2017-02-22 | 厦门天马微电子有限公司 | 一种阵列基板和触控显示装置及其驱动方法 |
CN104681000B (zh) * | 2015-03-20 | 2018-07-13 | 厦门天马微电子有限公司 | 移位寄存器、栅极控制电路、阵列基板和显示面板 |
CN104966501B (zh) * | 2015-07-21 | 2017-07-28 | 深圳市华星光电技术有限公司 | 用于窄边框lcd的goa电路结构 |
CN105070263B (zh) * | 2015-09-02 | 2017-06-27 | 深圳市华星光电技术有限公司 | Cmos goa电路 |
CN105096891B (zh) * | 2015-09-02 | 2017-03-29 | 深圳市华星光电技术有限公司 | Cmos goa电路 |
CN105118466B (zh) * | 2015-09-23 | 2018-02-09 | 深圳市华星光电技术有限公司 | 扫描驱动电路及具有该电路的液晶显示装置 |
CN105244003B (zh) * | 2015-11-12 | 2018-01-09 | 深圳市华星光电技术有限公司 | 栅极驱动电路以及移位寄存电路 |
CN105321492B (zh) * | 2015-11-18 | 2017-06-27 | 武汉华星光电技术有限公司 | 栅极驱动基板和使用栅极驱动基板的液晶显示器 |
CN105355179B (zh) * | 2015-12-03 | 2018-03-02 | 武汉华星光电技术有限公司 | 一种扫描驱动电路及其显示装置 |
CN105469761B (zh) * | 2015-12-22 | 2017-12-29 | 武汉华星光电技术有限公司 | 用于窄边框液晶显示面板的goa电路 |
CN105448267B (zh) * | 2016-01-07 | 2018-03-13 | 武汉华星光电技术有限公司 | 阵列基板上栅极驱动电路及使用所述电路的液晶显示器 |
-
2016
- 2016-04-21 CN CN201610252411.9A patent/CN105702223B/zh active Active
- 2016-05-25 JP JP2018539885A patent/JP6691310B2/ja active Active
- 2016-05-25 US US15/119,385 patent/US10032425B2/en active Active
- 2016-05-25 KR KR1020187022320A patent/KR102007615B1/ko active IP Right Grant
- 2016-05-25 GB GB1811327.4A patent/GB2561134B/en active Active
- 2016-05-25 WO PCT/CN2016/083384 patent/WO2017181481A1/zh active Application Filing
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111312190A (zh) * | 2020-04-01 | 2020-06-19 | 深圳市华星光电半导体显示技术有限公司 | Goa驱动电路及其正负极性充电补偿方法、显示面板 |
CN111312190B (zh) * | 2020-04-01 | 2021-09-24 | 深圳市华星光电半导体显示技术有限公司 | Goa驱动电路及其正负极性充电补偿方法、显示面板 |
Also Published As
Publication number | Publication date |
---|---|
CN105702223B (zh) | 2018-01-30 |
KR102007615B1 (ko) | 2019-10-01 |
US20180151139A1 (en) | 2018-05-31 |
US10032425B2 (en) | 2018-07-24 |
JP6691310B2 (ja) | 2020-04-28 |
CN105702223A (zh) | 2016-06-22 |
GB201811327D0 (en) | 2018-08-29 |
KR20180100385A (ko) | 2018-09-10 |
GB2561134B (en) | 2021-10-13 |
WO2017181481A1 (zh) | 2017-10-26 |
GB2561134A (en) | 2018-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6691310B2 (ja) | クロック信号の負荷を低減させるcmos goa回路 | |
EP3254277B1 (en) | Shift register unit, related gate driver and display apparatus, and method for driving the same | |
KR102178652B1 (ko) | Goa 회로 | |
US9799296B2 (en) | CMOS GOA circuit | |
WO2017107285A1 (zh) | 用于窄边框液晶显示面板的goa电路 | |
TWI491175B (zh) | 移位暫存器 | |
WO2017035906A1 (zh) | Cmos goa 电路 | |
US11282470B2 (en) | Shift register element, method for driving the same, gate driver circuit, and display device | |
WO2016145691A1 (zh) | 栅极驱动电路及显示装置 | |
WO2017035907A1 (zh) | Cmos goa电路 | |
US10657879B1 (en) | Gate driving circuit, method for driving the same, and display apparatus | |
US20160343338A1 (en) | Shift register and method for driving the same, gate driving circuit and display device | |
JP2018507433A (ja) | 液晶表示装置に用いられるgoa回路 | |
JP6488388B2 (ja) | ゲート駆動回路及びシフトレジスタ | |
JP2019532321A (ja) | Goa回路 | |
US10559242B2 (en) | Shift register, driving method thereof, gate line integrated driving circuit and display device | |
CN107871468B (zh) | 输出复位电路、栅极集成驱动电路、驱动方法及显示装置 | |
US11227562B2 (en) | Shift register, driving method thereof, gate driver circuit and display device | |
WO2020220480A1 (zh) | Goa 电路 | |
JP2018510446A (ja) | Nandラッチの駆動回路及びnandラッチのシフトレジスタ | |
JP2019512715A (ja) | Ltps半導体薄膜トランジスタによるgoa回路 | |
CN106782396B (zh) | 阵列基板栅极驱动电路 | |
CN107516492B (zh) | 一种移位寄存器、栅极驱动电路及显示装置 | |
CN110956915B (zh) | 栅极驱动单元电路、栅极驱动电路、显示装置和驱动方法 | |
US10872580B2 (en) | Shift register unit and driving method thereof, scan drive circuit and display apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200317 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200323 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6691310 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |