CN111627404B - 一种goa电路、显示面板和显示装置 - Google Patents
一种goa电路、显示面板和显示装置 Download PDFInfo
- Publication number
- CN111627404B CN111627404B CN202010515879.9A CN202010515879A CN111627404B CN 111627404 B CN111627404 B CN 111627404B CN 202010515879 A CN202010515879 A CN 202010515879A CN 111627404 B CN111627404 B CN 111627404B
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- goa unit
- nth
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
Abstract
本发明公开了一种GOA电路、显示面板和显示装置,GOA电路包括m个级联的GOA单元,第n级GOA单元包括:输入模块、输出上拉模块、下拉控制模块、输出下拉模块、第一反馈模块、第二反馈模块和FM功能模块,第二反馈模块用于根据第n‑1级GOA电路的第一节点信号、第n+1级GOA电路的时钟信号和第n级GOA电路的栅极驱动信号下拉第n级GOA单元的第二节点的电平。显示面板包括上述的GOA电路。显示装置包括上述的显示面板。本发明引入上一级Q点以及本级Gout对本级P点控制,实现由P点到Q点的单向反馈,减少电路内部节点的反馈复杂度,降低电路设计复杂度,提高电路稳定性,更有利于面内集成,更易于实现GOA in AA的设计。
Description
技术领域
本发明涉及显示技术领域,更为具体来说,本发明为一种GOA电路、显示面板和显示装置。
背景技术
目前,液晶显示装置已经广泛地应用于各种电子产品中,如:液晶电视、移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等,而GOA(Gate Driver OnArray)电路是液晶显示装置中的一个重要组成部分。
Gate Driver On Array,简称GOA,即阵列基板行驱动技术,是利用现有薄膜晶体管液晶显示器Array制程将Gate行扫描驱动信号电路制作在Array基板上,实现对Gate逐行扫描的驱动方式的一项技术。
GOA电路具有两项基本功能:第一是输出栅极扫描驱动信号,驱动面板内的栅极线,打开显示区内的薄膜晶体管(Thin Film Transistor,简称TFT),以对像素进行充电;第二是移位寄存功能,当一个栅极扫描驱动信号输出完成后,通过时钟控制进行下一个栅极扫描驱动信号的输出,并依次传递下去。GOA技术能减少外接集成电路(IC)的焊接(bonding)工序,有机会提升产能并降低产品成本,而且可以使液晶显示面板更适合制作窄边框的显示产品。
目前,GOA电路主要设计在Panel的两侧位置。但是,随着现在全面屏手机的不断发展,对显示面板的边框要求越来越高;同时面对车载等应用,外形更加多样、更加复杂。当前的GOA设计方式已无法满足越来越高的需求,设计出现了瓶颈:GOA宽度无法压缩,Panel边框就无法再减小。
为减小产品Panel的边框,有的面内GOA采用特殊的设计方式,将GOA电路设计于AA区(Active Area区,即可操作区)内,以实现接近于无边框的Panel设计,提高产品竞争力。同时,这种将GOA电路设计于AA区内的方式对GOA电路提出了更高的要求,现有的GOA电路内部节点反馈复杂、不利于面内集成。
因此需要一种新型GOA电路,既能保证电路的稳定性,又能易于设计于AA区内。
发明内容
为解决现有GOA电路内部节点反馈复杂、不利于面内集成等问题,本发明提供了一种GOA电路、显示面板和显示装置,GOA电路在原有电路结构上引入第二反馈模块,引入上一级Q点以及本级Gout对本级P点进行控制,实现由P点到Q点的单向反馈,避免了电路内部节点P/Q点竞争,提高电路稳定性;降低电路设计复杂度,单向反馈更易实现线性设计,更有利于面内集成,以实现接近于无边框的Panel设计。
为实现上述技术目的,本发明提供了一种GOA电路,该GOA电路包括m个级联的GOA单元,第n级GOA单元包括:输入模块、输出上拉模块、下拉控制模块、输出下拉模块、第一反馈模块、第二反馈模块和FM功能模块;其中m和n为正整数,m≥n≥1;
所述输入模块与第n+1级GOA单元的时钟信号、第n-1级GOA单元的栅极驱动信号和第n级GOA单元的第一节点电连接,用于根据第n+1级GOA单元的时钟信号和第n-1级GOA单元的栅极驱动信号输入信号;
所述输出上拉模块与第n级GOA单元的第一节点、恒压高电位信号和第n级GOA单元的时钟信号电连接,用于根据第n级GOA单元的时钟信号上拉第n级GOA单元的栅极驱动信号;
所述下拉控制模块与恒压高电位信号、第n+1级GOA单元的时钟信号和第n级GOA单元的第二节点电连接,用于根据第n+1级GOA单元的时钟信号控制第n级GOA单元在非工作状态输出低电位的栅极驱动信号;
所述输出下拉模块与第n级GOA单元的第二节点和恒压低电位信号电连接,用于下拉第n级GOA单元的栅极驱动信号;
所述第一反馈模块与第n级GOA单元的第一节点、第n级GOA单元的第二节点、第n级GOA电路的时钟信号和恒压低电位信号电连接,用于根据第n级GOA单元的第二节点信号、第n级GOA电路的时钟信号下拉第n级GOA单元的第一节点的电平;
所述第二反馈模块与第n级GOA单元的第二节点、第n-1级GOA电路的第一节点、第n+1级GOA电路的时钟信号、第n级GOA电路的栅极驱动信号和恒压低电位信号电连接,用于根据第n-1级GOA电路的第一节点信号、第n级GOA电路的栅极驱动信号和第n+1级GOA电路的时钟信号下拉第n级GOA单元的第二节点的电平;
所述FM功能模块与恒压低电位信号和全局信号电连接,用于根据全局信号控制输出的第n级GOA单元的栅极驱动信号。
进一步地,所述输入模块包括第一薄膜晶体管,所述第一薄膜晶体管的栅极接入第n+1级GOA单元的时钟信号,所述第一薄膜晶体管的源极接入第n-1级GOA单元的栅极驱动信号,所述第一薄膜晶体管的漏极与第n级GOA单元的第一节点连接。
进一步地,所述第二反馈模块包括第二薄膜晶体管和第三薄膜晶体管,
所述第二薄膜晶体管的栅极接入第n-1级GOA单元的第一节点,所述第二薄膜晶体管的源极接入第n+1级GOA单元的时钟信号,所述第二薄膜晶体管的漏极与第n级GOA单元的第二节点连接,
所述第三薄膜晶体管的栅极接入第n级GOA单元的栅极驱动信号,所述第三薄膜晶体管的源极接入恒压低电位信号,所述第三薄膜晶体管的漏极与第n级GOA单元的第二节点连接。
进一步地,所述第一反馈模块包括第四薄膜晶体管和第五薄膜晶体管,
所述第四薄膜晶体管的栅极接入第n级GOA单元的时钟信号,所述第四薄膜晶体管的源极与所述第五薄膜晶体管的漏极连接,所述第四薄膜晶体管的漏极与所述第n极GOA单元的第一节点连接,
所述第五薄膜晶体管的栅极与第n级GOA单元的第二节点连接,所述第五薄膜晶体管的源极接入恒压低电位信号。
进一步地,所述输出上拉模块包括第六薄膜晶体管和第八薄膜晶体管,
所述第六薄膜晶体管的栅极接入恒压高电位信号,所述第六薄膜晶体管的源极与第n级GOA单元的第一节点连接,所述第六薄膜晶体管的漏极与所述第八薄膜晶体管的栅极连接,所述第八薄膜晶体管的源极接入第n级GOA单元的时钟信号。
进一步地,所述下拉控制模块包括第七薄膜晶体管,所述第七薄膜晶体管的栅极接入第n+1级GOA单元的时钟信号,所述第七薄膜晶体管的源极接入恒压高电位信号,所述第七薄膜晶体管的漏极与第n级GOA单元的第二节点连接。
进一步地,所述输出下拉模块包括第九薄膜晶体管,所述第九薄膜晶体管的栅极与第n级GOA单元的第二节点连接,所述第九薄膜晶体管的源极接入恒压低电位信号。
进一步地,所述FM功能模块包括第十薄膜晶体管,所述第十薄膜晶体管的栅极接入全局信号,所述第十薄膜晶体管的源极接入恒压低电位信号。
为实现上述的技术目的,本发明还提供了显示面板,该显示面板包括上述任一种所述的GOA电路。
为实现上述的技术目的,本发明还提供了显示装置,该显示装置包括上述的显示面板。
本发明的有益效果为:
与现有技术相比,本发明提供的GOA电路引入第二反馈模块,引入上一级Q点以及本级Gout对本级P点的控制,避免电路内部节点P/Q点竞争,保证P点的稳定性;本发明将现有技术GOA电路中Feedback模块的P、Q点双向反馈修改为由P点向Q点的单向反馈,减少电路内部P点与Q点的反馈复杂度,降低电路设计复杂度,单向反馈更易实现线性设计,提高电路稳定性,更有利于面内集成,更易于实现GOA in AA的设计。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对各个实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据本发明下面具体描述中的这些附图获得其他的附图。
图1为现有GOA电路的架构框图。
图2为现有GOA电路的结构示意图。
图3为现有GOA电路的最小重复单元的其中一个基本单元的结构示意图。
图4为现有GOA电路的最小重复单元的另一个基本单元的结构示意图。
图5为本发明GOA电路的架构框图。
图6为本发明GOA电路的结构示意图。
图7为本发明GOA电路的最小重复单元的其中一个基本单元的结构示意图。
图8为本发明GOA电路的最小重复单元的另一个基本单元的结构示意图。
图9为本发明GOA电路的驱动时序图。
具体实施方式
下面结合说明书附图对本发明提供的GOA电路、显示面板和显示装置的技术方案进行清楚、完整地描述,显然地,所描述的实施例仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,所以不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”等仅用于描述目的,而不能将其理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”、“第三”的特征可以明示或隐含地包括一个或者更多个特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中,“示例性”一词用来表示“用作例子、例证或说明”。本发明中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本发明,给出了以下描述。在以下描述中,本发明为了解释的目的而列出了细节。应当明白的是,本领域普通技术人员可以认识到,即使在不使用这些特定细节的情况下也可以实现本发明。在其它的实例中,不会对公知的结构和过程进行详细阐述,以避免不必要的细节使本发明的描述变得晦涩。因此,本发明并非旨在限于所示的实施例,而是应与符合本发明所公开的原理和特征的最广范围相一致。
图1为现有GOA电路的架构框图,图2为现有GOA电路的结构示意图。如图1和2所示,现有GOA电路包括m个级联的GOA单元,第n级GOA单元包括:输入模块(Input)11、输出上拉模块(PullUp)12、下拉控制模块(PullDown Control)13、输出下拉模块(PullDown)14、反馈模块(Feedback)15、FM功能模块16以及第一电容C1和第二电容C2,其中,m≥n≥1,m和n为正整数,反馈模块(Feedback)为P、Q点双向反馈。
输入模块(Input)11用于根据正向扫描控制信号U2D或反向扫描控制信号D2U控制GOA电路进行正向扫描或反向扫描。输入模块(Input)11包括第一薄膜晶体管NT1和第二薄膜晶体管NT2,第一薄膜晶体管NT1的栅极连接第n-2级GOA单元的栅极驱动信号G(n-2),源极接入正向扫描控制信号U2D,漏极分别与第二薄膜晶体管NT2的漏极、反馈模块(Feedback)15以及第一节点Q连接;第二薄膜晶体管NT2的源极接入反向直流扫描控制信号D2U,栅极连接第n+2级GOA单元的栅极驱动信号G(n+2)。
下拉控制模块(PullDown Control)13用于根据第n+1级时钟信号CK(n+1)和第n-1级时钟信号CK(n-1)控制本级GOA单元在非工作阶段输出低电位的栅极驱动信号。下拉控制模块(PullDown Control)13包括第三薄膜晶体管NT3、第四薄膜晶体管NT4和第八薄膜晶体管NT8;第三薄膜晶体管NT3的栅极与第一薄膜晶体管NT1的源极连接,源极接入第n+1级时钟信号CK(n+1),漏极与第四薄膜晶体管NT4的漏极以及第八薄膜晶体管NT8的栅极连接;第四薄膜晶体管NT4的栅极与第二薄膜晶体管NT2的源极连接,源极接入第n-1级时钟信号CK(n-1);第八薄膜晶体管NT8的源极接入恒压高电位信号VGH,漏极与第二节点P连接。
输出上拉模块(PullUp)12用于根据本级时钟信号CK(n)上拉第一节点Q的电平并输出本级栅极驱动信号。输出上拉模块(PullUp)12包括第七薄膜晶体管NT7和第九薄膜晶体管NT9;第七薄膜晶体管NT7的栅极接入恒压高电位信号VGH,源极与第一节点Q连接,漏极与第九薄膜晶体管NT9的栅极连接;第九薄膜晶体管NT9的源极接入本级时钟信号CK(n)。
输出下拉模块(PullDown)14用于下拉本级栅极驱动信号G(n)的电平。输出下拉模块(PullDown)14包括第十薄膜晶体管NT10,第十薄膜晶体管NT10的栅极与第二节点P连接,源极接入恒压低电位信号VGL,漏极与第九薄膜晶体管NT9的漏极连接。
反馈模块(Feedback)15用于实现P点和Q点的双向反馈,用于下拉第一节点Q和第二节点P的电平。反馈模块(Feedback)15包括第五薄膜晶体管NT5和第六薄膜晶体管NT6;第五薄膜晶体管NT5的栅极与第二节点P连接,漏极与第一节点Q连接,源极接入恒压低电位信号VGL;第六薄膜晶体管NT6的栅极与第二薄膜晶体管NT2的漏极连接,源极接入恒压低电位信号VGL,漏极与第二节点P连接。
FM功能模块16用于根据全局信号在显示面板处于不同的工作状态时控制输出的栅极驱动信号的电平。FM功能模块16包括第十一薄膜晶体管NT11、第十二薄膜晶体管NT12和第十三薄膜晶体管NT13;第十一薄膜晶体管NT11的栅极和源极连接,第十二薄膜晶体管NT12和第十一薄膜晶体管NT11的栅极均接入第一全局信号GAS1,第十二薄膜晶体管NT12的源极接入恒压低电位信号VGL,漏极接入第二节点;第十一薄膜晶体管NT11的漏极分别与第九薄膜晶体管NT9的漏极、第十薄膜晶体管NT10的漏极以及第十三薄膜晶体管NT13的漏极连接;第十三薄膜晶体管NT13的栅极接入第二全局信号GAS2,源极接入恒压低电位信号VGL。FM功能模块16根据第二全局信号GAS2在显示面板处于第二工作状态时下拉本级栅极驱动信号G(n)的电平;根据第一全局信号GAS1在显示面板处于第一工作状态时控制本级GOA单元输出高电平的栅极驱动信号;第一工作状态为黑屏触控工作期间或者异常断电时;可以理解的,当显示面板处于第一工作状态时,第一全局信号GAS1为高电平,所有GOA单元都输出高电平的栅极驱动信号。第二工作状态为显示触控工作期间,此时第二全局信号GAS2为高电平。
第一电容C1的一端与第一节点Q连接,第一电容C1的另一端接入恒压低电位信号VGL。第二电容C2的一端与第二节点P连接,另一端接入恒压低电位信号VGL。
当显示面板处于正向扫描状态时,U2D为高电平,D2U为低电平,此时GOA电路则由上向下逐行扫描,反之,当显示面板处于反向扫描状态时,U2D为低电平,D2U为高电平,此时GOA电路则由下向上逐行扫描。
如图2所示,在正常情况下VGL与D2U的电压相同,在重载画面下(比如Pixel点反转等画面),显示区域通过NT10与VGL信号相连,VGL受显示区域的Couple的影响最大。VGL相对于D2U信号,有更大的波动,所以虽然VGL与D2U电压相同,但是存在VGL受Couple影响瞬间电压高于D2U,那么对于G(n+2)信号不被拉低,由于下一级GOA单元的NT2的栅极接入G(n+2),导致NT2存在被瞬间打开的风险。如果NT2打开,且此时Q点为高电位,则Q点电位存在被释放(拉低)的风险,因此无法继续保持高电位,无法实现正常的级传功能,引起GOA电路的失效。
在显示面板的两侧分别设置左侧GOA电路和右侧GOA电路,在一实施方式中,左侧GOA电路驱动奇数行的扫描线,右侧GOA电路驱动偶数行的扫描线。当显示面板为4CK架构时,GOA电路以2个基本单元为最小重复单元进行循环。图3为现有GOA电路的最小重复单元中一个基本单元的结构示意图,即第n级GOA单元的结构示意图;图4为现有GOA电路的最小重复单元的另一个基本单元的结构示意图,即第n+2级GOA单元的结构示意图。如图3和4所示,第n级GOA单元和第n+2级GOA单元可以共同构成一个GOA重复单元。GOA电路中共有4个时钟信号CK:第1时钟信号CK1至第4条时钟信号CK4,当第n级GOA单元的第n级时钟信号为第1时钟信号CK1时,第n级GOA单元的第n+1级时钟信号为第2时钟信号CK2,第n级GOA单元的第n-1级时钟信号为第4时钟信号CK4;当第n+2级GOA单元的第n级时钟信号为第3时钟信号CK3时,第n+2级GOA单元的第n+1级时钟信号为第4时钟信号,第n+2级GOA单元的第n-1级时钟信号为第2时钟信号。可以理解的,如果第n级GOA单元的下拉控制模块13对应接入的是第2和第4时钟信号,输出上拉模块12接入的是第1时钟信号,那么第n+1级GOA单元的下拉控制模块13接入的就是第1条和第3条时钟信号,输出上拉模块12接入的是第2时钟信号。当然显示面板也可使用8CK架构,GOA电路以4个基本单元为最小重复单元进行循环。
图5为本发明GOA电路的架构框图,图6为本发明GOA电路的结构示意图。如图5和6所示,本实施例的一种GOA电路包括m个级联的GOA单元,第n级GOA单元包括:输入模块(Input)11’、输出上拉模块(PullUp)12’、下拉控制模块(PullDown Control)13’、输出下拉模块(PullDown)14’、第一反馈模块(Feedback)15’、第二反馈模块(Feedback2)15”和FM功能模块16’,其中m和n为正整数,m≥n≥1;
输入模块11’与第n+1级GOA单元的时钟信号CK(n+1)、第n-1级GOA单元的栅极驱动信号G(n-1)和第n级GOA单元的第一节点Q(n)电连接,用于根据第n+1级GOA单元的时钟信号CK(n+1)和第n-1级GOA单元的栅极驱动信号G(n-1)输入信号;输入模块11’包括第一薄膜晶体管NT1,第一薄膜晶体管NT1的栅极接入第n+1级GOA单元的时钟信号CK(n+1),第一薄膜晶体管NT1的源极接入第n-1级GOA单元的栅极驱动信号G(n-1),第一薄膜晶体管NT1的漏极与第n级GOA单元的第一节点Q(n)连接。
输出上拉模块12’与第n级GOA单元的第一节点Q(n)、恒压高电位信号VGH和第n级GOA单元的时钟信号CK(n)电连接,用于根据第n级GOA单元的时钟信号CK(n)上拉第n级GOA单元的栅极驱动信号G(n)即根据本级时钟信号上拉本级栅极驱动信号;输出上拉模块12’包括第六薄膜晶体管NT6和第八薄膜晶体管NT8,第六薄膜晶体管NT6的栅极接入恒压高电位信号VGH,第六薄膜晶体管NT6的源极与第n级GOA单元的第一节点Q(n)连接,第六薄膜晶体管NT6的漏极与第八薄膜晶体管NT8的栅极连接,第八薄膜晶体管NT8的源极接入第n级GOA单元的时钟信号CK(n)。
下拉控制模块13’与恒压高电位信号VGH、第n+1级GOA单元的时钟信号CK(n+1)和第n级GOA单元的第二节点P(n)电连接,用于根据第n+1级GOA单元的时钟信号CK(n+1)控制第n级GOA单元在非工作状态输出低电位的栅极驱动信号G(n);下拉控制模块13’包括第七薄膜晶体管NT7,第七薄膜晶体管NT7的栅极接入第n+1级GOA单元的时钟信号CK(n+1),第七薄膜晶体管NT7的源极接入恒压高电位信号VGH,第七薄膜晶体管NT7的漏极与第n级GOA单元的第二节点P(n)连接。
输出下拉模块14’与第n级GOA单元的第二节点P(n)和恒压低电位信号VGL电连接,用于下拉第n级GOA单元的栅极驱动信号G(n);输出下拉模块14’包括第九薄膜晶体管NT9,第九薄膜晶体管NT9的栅极与第n级GOA单元的第二节点P(n)连接,第九薄膜晶体管NT9的源极接入恒压低电位信号VGL。
第一反馈模块15’与第n级GOA单元第一节点Q(n)、第n级GOA单元的第二节点P(n)、第n级GOA电路的时钟信号CK(n)和恒压低电位信号VGL电连接,用于根据第n级GOA单元的第二节点信号P(n)、第n级GOA电路的时钟信号CK(n)下拉第n级GOA单元第一节点Q(n)的电平;第一反馈模块15’包括第四薄膜晶体管NT4和第五薄膜晶体管NT5,第四薄膜晶体管NT4的栅极接入第n级GOA单元的时钟信号CK(n),第四薄膜晶体管NT4的源极与第五薄膜晶体管的漏极NT5连接,第四薄膜晶体管NT4的漏极与第n极GOA单元的第一节点Q(n)连接;第五薄膜晶体管NT5的栅极与第n级GOA单元的第二节点P(n)连接,第五薄膜晶体管NT5的源极接入恒压低电位信号VGL。
第二反馈模块15”与第n级GOA单元的第二节点P(n)、第n-1级GOA电路的第一节点Q(n-1)、第n+1级GOA电路的时钟信号CK(n+1)、第n级GOA电路的栅极驱动信号G(n)和恒压低电位信号VGL电连接,用于根据第n-1级GOA电路的第一节点Q(n-1)信号、第n级GOA电路的栅极驱动信号G(n)和第n+1级GOA电路的时钟信号CK(n+1)下拉第n级GOA单元的第二节点P(n)的电平;第二反馈模块15”包括第二薄膜晶体管NT2和第三薄膜晶体管NT3,第二薄膜晶体管NT2的栅极接入第n-1级GOA单元的第一节点Q(n-1),第二薄膜晶体管NT2的源极接入第n+1级GOA单元的时钟信号CK(n+1),第二薄膜晶体管NT2的漏极与第n级GOA单元的第二节点P(n)连接,第三薄膜晶体管NT3的栅极接入第n级GOA单元的栅极驱动信号G(n),即本级驱动信号,第三薄膜晶体管NT3的源极接入恒压低电位信号VGL,第三薄膜晶体管NT3的漏极与第n级GOA单元的第二节点P(n)连接。
第二反馈模块15”引入上一级Q点以及本级Gout对本级P点的控制,避免电路内部节点P/Q点竞争,保证P点的稳定性;第二反馈模块15”和第一反馈模块15’实现了由P点向Q点的单向反馈,减少电路内部P点与Q点的反馈复杂度。
FM功能模块16’与恒压低电位信号VGL和全局信号GAS2电连接,用于根据全局信号GAS2控制工作状态时输出的第n级GOA单元的栅极驱动信号G(n),此时,显示面板处于显示触控工作状态;FM功能模块16’包括第十薄膜晶体管NT10,第十薄膜晶体管NT10的栅极接入全局信号GAS2,第十薄膜晶体管NT10的源极接入恒压低电位信号VGL。
本实施例的GOA电路以2个基本单元为最小重复单元进行循环。图7为本发明GOA电路的最小重复单元的其中一个基本单元的结构示意图,即第n级GOA单元的结构示意图;图8为本发明GOA电路的最小重复单元的另一个基本单元的结构示意图,即第n+1级GOA单元的结构示意图。如图7和8所示,第n级GOA单元和第n+1级GOA单元可以共同构成一个GOA重复单元。图9为本发明GOA电路的驱动时序图,结合图9,GOA电路中共有2个时钟信号CK:第1时钟信号CK(1)至第2时钟信号CK(2),当第n级GOA单元的第n级时钟信号为第2时钟信号CK(2)时,第n级GOA单元的第n+1时钟信号为第1时钟信号CK(1);当第n+1级GOA单元的第n级时钟信号为第1时钟信号CK(1)时,第n+1级GOA单元的第n+1级时钟信号为第2时钟信号CK(2)。
本发明还提供了一种显示面板,其包括上述任意一种GOA电路。该显示面板比如为液晶显示面板。
本发明还提供了一种显示装置,其包括上述显示面板。
本发明的GOA电路可应用于手机、显示器、电视的栅极驱动领域,可涵盖LCD和OLED的行业先进技术。
本发明提供的GOA电路引入第二反馈模块,引入上一级Q点以及本级Gout(本级栅极驱动信号)对本级P点的控制,避免电路内部节点P/Q点竞争,保证P点的稳定性;本发明将现有技术GOA电路中Feedback模块的P、Q点双向反馈修改为由P点向Q点的单向反馈,减少电路内部P点与Q点的反馈复杂度,降低电路设计复杂度,单向反馈更易实现线性设计,提高电路稳定性,更有利于面内集成,更易于实现GOAinAA的设计。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明实质内容上所作的任何修改、等同替换和简单改进等,均应包含在本发明的保护范围之内。
Claims (9)
1.一种GOA电路,其特征在于,该GOA电路包括m个级联的GOA单元,第n级GOA单元包括:输入模块、输出上拉模块、下拉控制模块、输出下拉模块、第一反馈模块、第二反馈模块和FM功能模块;其中m和n为正整数,m≥n≥1;
所述输入模块与第n+1级GOA单元的时钟信号、第n-1级GOA单元的栅极驱动信号和第n级GOA单元的第一节点电连接;
所述输出上拉模块与第n级GOA单元的第一节点、恒压高电位信号和第n级GOA单元的时钟信号电连接;
所述下拉控制模块与恒压高电位信号、第n+1级GOA单元的时钟信号和第n级GOA单元的第二节点电连接;
所述输出下拉模块与第n级GOA单元的第二节点和恒压低电位信号电连接;
所述第一反馈模块与第n级GOA单元的第一节点、第n级GOA单元的第二节点、第n级GOA单元的时钟信号和恒压低电位信号电连接;
所述第二反馈模块与第n级GOA单元的第二节点、第n-1级GOA单元的第一节点、第n+1级GOA单元的时钟信号、第n级GOA单元的栅极驱动信号和恒压低电位信号电连接,用于根据第n-1级GOA单元的第一节点信号、第n级GOA单元的栅极驱动信号和第n+1级GOA单元的时钟信号下拉第n级GOA单元的第二节点的电平;
所述FM功能模块与恒压低电位信号和全局信号电连接;
其中,所述第二反馈模块包括第二薄膜晶体管和第三薄膜晶体管,
所述第二薄膜晶体管的栅极接入第n-1级GOA单元的第一节点,所述第二薄膜晶体管的源极接入第n+1级GOA单元的时钟信号,所述第二薄膜晶体管的漏极与第n级GOA单元的第二节点连接,
所述第三薄膜晶体管的栅极接入第n级GOA单元的栅极驱动信号,所述第三薄膜晶体管的源极接入恒压低电位信号,所述第三薄膜晶体管的漏极与第n级GOA单元的第二节点连接。
2.根据权利要求1所述的GOA电路,其特征在于,所述输入模块包括第一薄膜晶体管,所述第一薄膜晶体管的栅极接入第n+1级GOA单元的时钟信号,所述第一薄膜晶体管的源极接入第n-1级GOA单元的栅极驱动信号,所述第一薄膜晶体管的漏极与第n级GOA单元的第一节点连接。
3.根据权利要求1所述的GOA电路,其特征在于,所述第一反馈模块包括第四薄膜晶体管和第五薄膜晶体管,
所述第四薄膜晶体管的栅极接入第n级GOA单元的时钟信号,所述第四薄膜晶体管的源极与所述第五薄膜晶体管的漏极连接,所述第四薄膜晶体管的漏极与所述第n级GOA单元的第一节点连接,
所述第五薄膜晶体管的栅极与第n级GOA单元的第二节点连接,所述第五薄膜晶体管的源极接入恒压低电位信号。
4.根据权利要求1所述的GOA电路,其特征在于,所述输出上拉模块包括第六薄膜晶体管和第八薄膜晶体管,
所述第六薄膜晶体管的栅极接入恒压高电位信号,所述第六薄膜晶体管的源极与第n级GOA单元的第一节点连接,所述第六薄膜晶体管的漏极与所述第八薄膜晶体管的栅极连接,所述第八薄膜晶体管的源极接入第n级GOA单元的时钟信号。
5.根据权利要求1所述的GOA电路,其特征在于,所述下拉控制模块包括第七薄膜晶体管,所述第七薄膜晶体管的栅极接入第n+1级GOA单元的时钟信号,所述第七薄膜晶体管的源极接入恒压高电位信号,所述第七薄膜晶体管的漏极与第n级GOA单元的第二节点连接。
6.根据权利要求1所述的GOA电路,其特征在于,所述输出下拉模块包括第九薄膜晶体管,所述第九薄膜晶体管的栅极与第n级GOA单元的第二节点连接,所述第九薄膜晶体管的源极接入恒压低电位信号。
7.根据权利要求1所述的GOA电路,其特征在于,所述FM功能模块包括第十薄膜晶体管,所述第十薄膜晶体管的栅极接入全局信号,所述第十薄膜晶体管的源极接入恒压低电位信号。
8.显示面板,其特征在于,包括如权利要求1~7中任一项权利要求所述的GOA电路。
9.显示装置,其特征在于,包括权利要求8所述的显示面板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010515879.9A CN111627404B (zh) | 2020-06-09 | 2020-06-09 | 一种goa电路、显示面板和显示装置 |
US17/261,014 US11355081B1 (en) | 2020-06-09 | 2020-06-30 | GOA circuit, display panel and display device |
PCT/CN2020/099147 WO2021248584A1 (zh) | 2020-06-09 | 2020-06-30 | 一种 goa 电路、显示面板和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010515879.9A CN111627404B (zh) | 2020-06-09 | 2020-06-09 | 一种goa电路、显示面板和显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111627404A CN111627404A (zh) | 2020-09-04 |
CN111627404B true CN111627404B (zh) | 2021-11-23 |
Family
ID=72271440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010515879.9A Active CN111627404B (zh) | 2020-06-09 | 2020-06-09 | 一种goa电路、显示面板和显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11355081B1 (zh) |
CN (1) | CN111627404B (zh) |
WO (1) | WO2021248584A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114255701B (zh) * | 2020-09-25 | 2022-12-20 | 京东方科技集团股份有限公司 | 移位寄存器单元及驱动方法、驱动电路和显示装置 |
CN112785987B (zh) * | 2021-01-19 | 2022-06-10 | 武汉华星光电技术有限公司 | Goa电路 |
CN114299842B (zh) | 2021-12-30 | 2023-08-22 | 上海中航光电子有限公司 | 一种驱动电路及显示装置 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7289594B2 (en) * | 2004-03-31 | 2007-10-30 | Lg.Philips Lcd Co., Ltd. | Shift registrer and driving method thereof |
CN101364446B (zh) | 2008-09-24 | 2010-08-18 | 友达光电股份有限公司 | 移位缓存器 |
TWI400686B (zh) * | 2009-04-08 | 2013-07-01 | Au Optronics Corp | 液晶顯示器之移位暫存器 |
KR101354365B1 (ko) | 2011-12-30 | 2014-01-23 | 하이디스 테크놀로지 주식회사 | 쉬프트 레지스터 및 이를 이용한 게이트 구동회로 |
CN103366662B (zh) * | 2012-04-06 | 2016-03-23 | 群康科技(深圳)有限公司 | 影像显示系统与双向移位寄存器电路 |
CN103295511B (zh) * | 2012-09-19 | 2015-12-02 | 上海中航光电子有限公司 | 一种移位寄存器及薄膜晶体管液晶显示器 |
KR101463031B1 (ko) * | 2012-09-27 | 2014-11-18 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
US9343031B2 (en) * | 2012-11-28 | 2016-05-17 | Apple Inc. | Electronic device with compact gate driver circuitry |
CN103208263B (zh) | 2013-03-14 | 2015-03-04 | 京东方科技集团股份有限公司 | 移位寄存器、显示装置、栅极驱动电路及驱动方法 |
TWI463460B (zh) * | 2013-05-10 | 2014-12-01 | Au Optronics Corp | 電壓拉升電路、移位暫存器和閘極驅動模組 |
CN103366704B (zh) * | 2013-07-10 | 2015-08-19 | 京东方科技集团股份有限公司 | 一种移位寄存器单元及栅极驱动电路、显示装置 |
TWI544461B (zh) * | 2015-05-08 | 2016-08-01 | 友達光電股份有限公司 | 閘極驅動電路 |
KR102360845B1 (ko) * | 2015-06-15 | 2022-02-10 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 포함하는 표시 장치 |
CN105118465B (zh) * | 2015-09-23 | 2018-01-30 | 深圳市华星光电技术有限公司 | 一种goa电路及其驱动方法、液晶显示器 |
CN105206244B (zh) * | 2015-10-29 | 2017-10-17 | 武汉华星光电技术有限公司 | 一种goa电路及液晶显示器 |
TWI568184B (zh) * | 2015-12-24 | 2017-01-21 | 友達光電股份有限公司 | 移位暫存電路及其驅動方法 |
CN105513550B (zh) * | 2016-01-04 | 2019-02-01 | 武汉华星光电技术有限公司 | Goa驱动电路 |
CN105609138A (zh) * | 2016-01-04 | 2016-05-25 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路、显示面板及显示装置 |
CN105528983B (zh) * | 2016-01-25 | 2018-07-17 | 武汉华星光电技术有限公司 | 扫描驱动电路及具有该电路的平面显示装置 |
CN105679229A (zh) * | 2016-04-20 | 2016-06-15 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 |
CN105702223B (zh) | 2016-04-21 | 2018-01-30 | 武汉华星光电技术有限公司 | 减小时钟信号负载的cmos goa电路 |
CN105976751A (zh) * | 2016-07-28 | 2016-09-28 | 武汉华星光电技术有限公司 | 扫描驱动电路及具有该电路的平面显示装置 |
CN107403602B (zh) | 2017-09-25 | 2020-05-19 | 京东方科技集团股份有限公司 | 移位寄存器单元、移位寄存器电路和显示装置 |
CN108962168A (zh) * | 2018-07-24 | 2018-12-07 | 武汉华星光电技术有限公司 | 单型goa电路 |
CN109036304B (zh) | 2018-07-26 | 2020-09-08 | 武汉华星光电技术有限公司 | 一种goa电路、显示面板及显示装置 |
CN109326261B (zh) | 2018-11-30 | 2020-10-27 | 武汉华星光电技术有限公司 | Goa电路和显示面板 |
CN109712552A (zh) * | 2019-02-12 | 2019-05-03 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
-
2020
- 2020-06-09 CN CN202010515879.9A patent/CN111627404B/zh active Active
- 2020-06-30 US US17/261,014 patent/US11355081B1/en active Active
- 2020-06-30 WO PCT/CN2020/099147 patent/WO2021248584A1/zh active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2021248584A1 (zh) | 2021-12-16 |
CN111627404A (zh) | 2020-09-04 |
US20220189429A1 (en) | 2022-06-16 |
US11355081B1 (en) | 2022-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111627404B (zh) | 一种goa电路、显示面板和显示装置 | |
EP3254277B1 (en) | Shift register unit, related gate driver and display apparatus, and method for driving the same | |
US10741139B2 (en) | Goa circuit | |
US9990897B2 (en) | Shift register unit, gate driving circuit and driving method thereof, and array substrate | |
US10204582B2 (en) | Shift register and driving method thereof, gate electrode driving circuit, and display device | |
CN110299112B (zh) | Goa电路 | |
US7310402B2 (en) | Gate line drivers for active matrix displays | |
CN109509459B (zh) | Goa电路及显示装置 | |
CN107358931B (zh) | Goa电路 | |
US20180082652A1 (en) | Shift register, driving method thereof, gate driver circuit and display device | |
US10978016B2 (en) | Gate driver on array circuit and liquid crystal display device having the gate driver on array circuit | |
EP1300826A2 (en) | Display device and semiconductor device | |
WO2016155052A1 (zh) | Cmos栅极驱动电路 | |
WO2018120380A1 (zh) | Cmos goa电路 | |
WO2021174607A1 (zh) | Goa 驱动电路、显示面板及显示装置 | |
EP3816984A1 (en) | Shift register and driving method, gate driving circuit and display device | |
CN110047438B (zh) | Goa电路 | |
EP1360695A2 (en) | Shift register and liquid crystal display using the same | |
WO2019200820A1 (zh) | 液晶显示装置及其驱动方法 | |
CN108154856B (zh) | 栅极扫描驱动电路 | |
WO2020107610A1 (zh) | 一种goa电路、显示面板及显示装置 | |
CN111681625A (zh) | 驱动电路、显示面板及显示装置 | |
WO2018129786A1 (zh) | Cmos goa电路 | |
US10360866B2 (en) | GOA circuit and liquid crystal display device | |
CN101521043B (zh) | 移位缓存器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |