JP2019214127A - 電子部品モジュールの外装樹脂成形方法 - Google Patents
電子部品モジュールの外装樹脂成形方法 Download PDFInfo
- Publication number
- JP2019214127A JP2019214127A JP2018110772A JP2018110772A JP2019214127A JP 2019214127 A JP2019214127 A JP 2019214127A JP 2018110772 A JP2018110772 A JP 2018110772A JP 2018110772 A JP2018110772 A JP 2018110772A JP 2019214127 A JP2019214127 A JP 2019214127A
- Authority
- JP
- Japan
- Prior art keywords
- mold
- metal plate
- exterior
- molding method
- holding portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
凹部と突起部との双方の寸法精度および組み合い状態によって、成形の精度が変化する。
第1面と前記第1面と反対面の第2面とを有する金属板と、
前記第1面に配置された実装部品と、
前記金属板の一部と前記実装部品をと封止する外装樹脂と、
を有する電子部品モジュールの、外装樹脂成形方法で、
前記第1面の外周を保持する保持部と、
前記保持部の外周に位置して前記保持部に連結される第1結合部と、
前記保持部の内側で前記保持部に連結されて前記実装部品を覆う外装形状に相当する外装対応部と、
前記外装対応部に圧力を加える可動の加圧部と、
を有する第1金型と、
前記保持部に前記金属板を介在して対向する位置で前記第2面を押圧する壁状の突起部が設けられて前記第2面に対面する押圧部と、前記押圧部の外周に位置して前記押圧部に連結される第2結合部と、を有する第2金型と、
が第1設定温度に設定されて前記第1金型と前記第2金型とが対向配置される第1工程と、
前記第1工程の後に、前記加圧部に樹脂材料を配置する第2工程と、
前記第2工程の後に、前記保持部へ前記実装部品が実装された前記金属板を配置する第3工程と、
前記第3工程の後に、前記第1結合部と前記第2結合部とを互いに押圧させて前記第1金型と前記第2金型とを組み合わせる第4工程と、
前記第4工程の後に、前記加圧部により前記樹脂材料を押圧して圧力を加え、前記樹脂材料を前記外装対応部と前記金属板との間に充填する第5工程と、
前記第5工程の後に、所定時間の経過後に前記第1金型と前記第2金型との組み合わせを解除する第6工程と、
前記第6工程の後に、前記電子部品モジュールを前記第1金型および第2金型から取り出す第7工程と、
を有する、ことを特徴としたものである。
図1は本発明の実施の形態における外装樹脂成形方法を示すフローチャート、図2は本発明の実施の形態における外装樹脂成形方法の第1工程概略断面図、図3は本発明の実施の形態における外装樹脂成形方法の第2工程概略断面図、図4は本発明の実施の形態における外装樹脂成形方法の第3工程概略断面図、図5は本発明の実施の形態における外装樹脂成形方法の第4工程概略断面図、図6は本発明の実施の形態における外装樹脂成形方法
の第5工程概略断面図、図7は本発明の実施の形態における外装樹脂成形方法の第6工程と第7工程概略断面図である。
置で局部的に押圧する。そして、第2金型16の押圧部16A、特に突起部16Cによって金属板12が押圧された状態で、樹脂材料17が充填される。この結果、突起部16Cは金属板12の第2面12Bを大きな圧力で確実に押圧することができるので、樹脂材料17が充填されるときに樹脂材料17が金属板12を覆う厚みや領域と、金属板12が樹脂材料17から露出する領域との面積の変動が抑制されさらに、金属板12の特に第2面12Bに発生する樹脂成形バリが抑制される。
型15、もしくは第2金型16から取り出される。
12 金属板
12A 第1面
12B 第2面
12C 切欠部
13 実装部品
14 外装樹脂
15 第1金型
15A 保持部
15B 第1結合部
15C 外装対応部
15D 加圧部
15E ゲート連結部
16 第2金型
16A 押圧部
16B 第2結合部
16C 突起部
17 樹脂材料
18 接触部
Claims (3)
- 第1面と前記第1面と反対面の第2面とを有する金属板と、
前記第1面に配置された実装部品と、
前記金属板の一部と前記実装部品をと封止する外装樹脂と、
を有する電子部品モジュールの外装樹脂成形方法で、
前記第1面の外周を保持する保持部と、
前記保持部の外周に位置して前記保持部に連結される第1結合部と、
前記保持部の内側で前記保持部に連結されて前記実装部品を覆う外装形状に相当する外装対応部と、
前記外装対応部に圧力を加える可動の加圧部と、
を有する第1金型と、
前記保持部に前記金属板を介在して対向する位置で前記第2面を押圧する壁状の突起部が設けられて前記第2面に対面する押圧部と、前記押圧部の外周に位置して前記押圧部に連結される第2結合部と、を有する第2金型と、
が第1設定温度に設定されて前記第1金型と前記第2金型とが対向配置される第1工程と、
前記第1工程の後に、前記加圧部に樹脂材料を配置する第2工程と、
前記第2工程の後に、前記保持部へ前記実装部品が実装された前記金属板を配置する第3工程と、
前記第3工程の後に、前記第1結合部と前記第2結合部とを互いに押圧させて前記第1金型と前記第2金型とを組み合わせる第4工程と、
前記第4工程の後に、前記加圧部により前記樹脂材料を押圧して圧力を加え、前記樹脂材料を前記外装対応部と前記金属板との間に充填する第5工程と、
前記第5工程の後に、所定時間の経過後に前記第1金型と前記第2金型との組み合わせを解除する第6工程と、
前記第6工程の後に、前記電子部品モジュールを前記第1金型および第2金型から取り出す第7工程と、
を有する、
電子部品モジュールの外装樹脂成形方法。 - 前記突起部は前記保持部に前記金属板を介在して対向する位置で前記第2面を前記第2面の外周に沿って押圧する、
請求項1に記載の電子部品モジュールの外装樹脂成形方法。 - 前記突起部は閉じた壁状で、前記保持部に前記金属板を介在して対向する位置で前記第2面を前記第2面の外周に沿って押圧する、
請求項2に記載の電子部品モジュールの外装樹脂成形方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018110772A JP7113291B2 (ja) | 2018-06-11 | 2018-06-11 | 電子部品モジュールの外装樹脂成形方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018110772A JP7113291B2 (ja) | 2018-06-11 | 2018-06-11 | 電子部品モジュールの外装樹脂成形方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019214127A true JP2019214127A (ja) | 2019-12-19 |
JP7113291B2 JP7113291B2 (ja) | 2022-08-05 |
Family
ID=68919264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018110772A Active JP7113291B2 (ja) | 2018-06-11 | 2018-06-11 | 電子部品モジュールの外装樹脂成形方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7113291B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112848013A (zh) * | 2021-03-02 | 2021-05-28 | 南丰县致诚科技有限公司 | 一种ps板材生产用挤出成型设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54154375U (ja) * | 1978-04-17 | 1979-10-26 | ||
JP2021061728A (ja) * | 2019-10-09 | 2021-04-15 | 国立大学法人 東京大学 | 無線受電システム、移動体、及び車輪 |
-
2018
- 2018-06-11 JP JP2018110772A patent/JP7113291B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54154375U (ja) * | 1978-04-17 | 1979-10-26 | ||
JP2021061728A (ja) * | 2019-10-09 | 2021-04-15 | 国立大学法人 東京大学 | 無線受電システム、移動体、及び車輪 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112848013A (zh) * | 2021-03-02 | 2021-05-28 | 南丰县致诚科技有限公司 | 一种ps板材生产用挤出成型设备 |
CN112848013B (zh) * | 2021-03-02 | 2022-12-13 | 南丰县致诚科技有限公司 | 一种ps板材生产用挤压成型设备 |
Also Published As
Publication number | Publication date |
---|---|
JP7113291B2 (ja) | 2022-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5004601B2 (ja) | パッケージ部品の製造方法および半導体装置の製造方法 | |
US7895747B2 (en) | Method for manufacturing a heat pipe with a planished end surface | |
US20200200484A1 (en) | Vapor chamber and manufacturing method thereof | |
JP2009088351A (ja) | 電子回路装置の製造方法および電子回路装置 | |
KR20150114709A (ko) | 베이퍼 챔버모듈 | |
JP2019214127A (ja) | 電子部品モジュールの外装樹脂成形方法 | |
JP2008160062A (ja) | 表面実装型電解コンデンサおよびその製造方法 | |
JP6098467B2 (ja) | 電子装置の製造方法 | |
JP2016146457A (ja) | 半導体装置およびその製造方法 | |
JP2015043380A (ja) | 半導体装置 | |
JPH11307658A (ja) | 半導体装置のパッケージ | |
JP2009289892A (ja) | かしめ結合リードフレームの製造方法 | |
JP2011238963A (ja) | パッケージ部品の製造方法 | |
JP2016131197A (ja) | 半導体装置の製造方法 | |
JP2020167217A (ja) | 配線基板および、その製造方法 | |
JP2006159862A (ja) | 複合成形品及びその製造方法 | |
JP5233973B2 (ja) | モールドパッケージの製造方法 | |
WO2017088341A1 (zh) | 屏幕的安装方法、终端的组装方法及终端 | |
JP5178387B2 (ja) | 金属ベース及びこれを用いた電気電子モジュール | |
JP6888114B2 (ja) | 蓋体および電子装置 | |
US20240027138A1 (en) | Chamber Sealing Process for Temperature Equalizing Plate and Temperature Equalizing Plate Manufactured by Same | |
JP5167543B2 (ja) | 放熱板付きリードフレームおよびその製造方法 | |
JP2006303413A (ja) | 光センサパッケージおよび半導体基板の製造方法 | |
JP6321891B1 (ja) | 電子装置及び電子装置の製造方法 | |
JP2020191381A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20190123 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210401 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20211018 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20211025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220520 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7113291 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |