JP2019166170A - 半導体モジュール - Google Patents

Abstract

【課題】効果的に小型化を図ることができる半導体モジュールを提供する。【解決手段】半導体モジュール２は、受光部２４が配置された受光面２６を有する固体撮像素子４と、固体撮像素子４の受光面２６と反対側の第２の主面３２に配置された裏面電極８と、固体撮像素子４の第２の主面３２に対向して配置され、且つ、裏面電極８と電気的に接続された硬質基板１０と、硬質基板１０第１の主面４０側に形成された段差部４２と、段差部４２に収容された電子部品１４と、硬質基板１０の第２の主面４８に形成された凹部５８と、凹部５８に一端を挿入するように配置したリード線を電気的に接続するための引き出し用電極１８とを備える。【選択図】図２

Description

本開示は、半導体モジュールに関する。

医療分野において、患者の体内に挿入して、患者の体内を観察するための内視鏡が用いられている。近年では、内視鏡を患者の体内に挿入する際の患者の身体的な負担を軽減するために、内視鏡の先端部の小型化が要望されている。

そのため、例えば特許文献１には、内視鏡の先端部に搭載された半導体モジュールの細径化を図る技術が提案されている。この半導体モジュールは、固体撮像素子と、フレキシブル基板とを備えている。固体撮像素子は、受光部が配置された受光面を有している。固体撮像素子の受光面と反対側の面には、電極が配置されている。フレキシブル基板は、長尺状に形成され、折り曲げ部において９０°以下の角度で折り曲げられている。フレキシブル基板の折り曲げ部よりも一端部側は、上述した電極に電気的に接続されている。フレキシブル基板の折り曲げ部よりも他端部側は、固体撮像素子から離れる方向に延びている。フレキシブル基板の折り曲げ部よりも他端部側には、複数の電子部品が実装され、且つ、リード線が電気的に接続されている。

特開２０１３−２２５８１２号公報

しかしながら、上述した従来の半導体モジュールでは、フレキシブル基板の折り曲げ部よりも他端部側が固体撮像素子から離れる方向に延びているため、複数の電子部品及びリード線を配置するためのスペースが固体撮像素子から離れる方向に広がってしまう。そのため、半導体モジュールを内視鏡の先端部に搭載した場合に、内視鏡の先端部の曲げられない部分の長さ（以下、「硬質長」という）が長くなる。その結果、内視鏡により患者の体内を観察する際に、内視鏡の先端部を患者の体内の所望の観察部位にアプローチすることが難しくなり、観察精度が低下するという課題が生じる。

そこで、本開示は、上記の課題に鑑みて、効果的に小型化を図ることができる半導体モジュールを提供することを目的とする。

上記課題を解決するために、本開示の一態様に係る半導体モジュールは、受光部が配置された受光面を有する固体撮像素子と、前記固体撮像素子の前記受光面と反対側の面に配置された第１の電極と、前記固体撮像素子の前記面に対向して配置され、且つ、前記第１の電極と電気的に接続された基板と、前記基板の前記固体撮像素子に対向する面と反対側の面に形成された凹部と、前記凹部に一端を挿入するように配置されたリード線を前記基板と電気的に接続するための第２の電極と、を備える。

本開示の一態様に係る半導体モジュールによれば、効果的に小型化を図ることができる。

実施の形態に係る半導体モジュールを示す斜視図である。 図１のＩＩ−ＩＩ線による、実施の形態に係る半導体モジュールの断面図である。 実施の形態に係る固体撮像素子のセンサ素子を示す平面図である。 実施の形態に係る固体撮像素子の信号処理素子を示す平面図である。 実施の形態に係る基板１０を示す平面図である。 実施の形態に係る基板１０を示す裏面図である。 実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、段差部を封止樹脂で埋込んだモジュールの別の形態を説明する図である。 実施の形態に係る半導体モジュールの製造方法（工法）を説明する図である。 実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、段差部側壁に部品搭載用表面電極を備えるモジュールの別の形態を説明する図である。 実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、素子の側面端子と接続したモジュールの別の形態を説明する図である。 実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、片側に段差部を備えるモジュール及び素子側に部品搭載したモジュールの別の形態を説明する図である。 実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、基板側面で素子と接続したモジュールの別の形態を説明する図である。 実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、基板の裏面側に部品搭載用段差部を備えたモジュールの別の形態を説明する図である。 実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、基板の段差部が無いモジュールの別の形態を説明する図である。 実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、基板の段差部が無いモジュールの別の形態を説明する図である。 実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、基板の段差部が無いモジュールの別の形態を説明する図である。 発明の実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、基板（外形）の別の形態を説明する図である。 実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、基板（外形）の別の形態を説明する図である。 実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、凹部（配置）の別の形態を説明する図である。 実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、引き出し用電極（配置）の別の形態を説明する図である。 実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、引き出し用電極（パターン）の別の形態を説明する図である。 実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、引き出し用電極（パターン）の別の形態を説明する図である。 実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、撮像モジュールを内視鏡の先端部に搭載した場合の効果を説明する図である。 実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、検査（コンタクト）の説明する図である。 実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、リード線接続の説明する図である。 実施の形態に係る半導体モジュール（撮像モジュール）の構成（構成ツリー）を説明する図である。 実施の形態に係る半導体モジュール（撮像モジュール）の構成（構成ツリー）を説明する図である。 実施の形態に係る半導体モジュール（撮像モジュール）の構成（構成ツリー）を説明する図である。 実施の形態に係る半導体モジュール（撮像モジュール）の構成（構成ツリー）を説明する図である。

本開示の一態様に係る半導体モジュールは、半導体素子と、前記半導体素子と電気的に接続された基板であって、前記半導体素子に対向して配置された第１の主面と、前記第１の主面の反対側に配置された第２の主面と、を有する基板と、前記基板の前記第２の主面に形成された凹部と、前記凹部に一端を挿入するように配置されたリード線を電気的に接続するための第２の電極と、を備える。

本態様によれば、基板に形成された凹部にリード線の一端を挿入することで、リード線を半導体素子の配置面に対し法線方向に伸長するように配置できる。これにより、リード線を配置するためのスペースを基板の第２の主面に形成された凹部に集約してコンパクトに抑えることができ、効果的に半導体モジュールの小型化を図ることができる。その結果、例えば半導体モジュールを搭載したケーブルの先端部の硬質長を短くすることができ、微小な空間での可動性を高めることができる。又、半導体素子の配置面に対し法線方向に、複数本のリード線を密に配置することができ、限られたスペースで効率良く高性能化を図ることができる。さらに、基板に形成された凹部にリード線の一端を挿入することでリード線の位置決めと保持が容易となり、リード線を第２の電極に電気的に接続する際の作業性を高めることができる。又、リード線接続前の半導体装置の特性検査においても、検査用治具の位置決めピンの一端を基板に形成された凹部に部分的に挿入することで、検査用治具の半導体装置に対する位置決めが容易となり、検査効率を高めることができる。

例えば、前記半導体素子は、前記基板の前記第１の主面と対向する面に配置され、且つ、前記基板と電気的に接続された第１の電極を有するように構成してもよい。

本態様によれば、半導体素子と基板との接続部を配置するスペースを、半導体素子の基板と対向する面内に集約してコンパクトに抑えることができるので、半導体モジュールの細径化を図ることができる。その結果、例えば半導体モジュールを搭載したケーブルの先端径を小さくすることができ、微小な空間への挿入性を高めることができる。

例えば、前記半導体素子は、複数の素子の組み合わせで構成してもよい。

本態様によれば、半導体素子を構成する各回路要素を複数の素子に分離して構成することができるので、小型化や高性能化の実現、並びに各素子の生産性を高めることができる。

例えば、前記半導体素子は、前記基板の前記第１の主面と対向する面と反対側の面に配置された第１の素子と、前記第１の素子を制御するための回路部と、前記第１の素子と電気的に接続された第２の接続部と、を含む第２の素子とが積層された積層構造を含むように構成してもよい。

本態様によれば、半導体素子を積層構造で構成することができる。第１の素子を小型化できるので、半導体モジュールの細径化を図ることができる。

例えば、前記半導体素子は、前記基板の前記第１の主面と対向する面と反対側に受光部が配置された受光面を有する固体撮像素子で形成されているように構成してもよい。

本態様によれば、効果的に半導体モジュールの小型化を図ることができる。その結果、例えば半導体モジュールを内視鏡の先端部に搭載した場合には、内視鏡による観察精度を高めることができる。

例えば、前記基板は、前記基板の前記第１の主面と平行な面内において、前記半導体素子にほぼ外接する円内に配置されているように構成してもよい。

本態様によれば、基板が半導体素子の外接円より内にほぼ収容されているので、半導体モジュールの細径化を図ることができる。

例えば、前記基板は、セラミックで形成されているように構成してもよい。

本態様によれば、基板がセラミックで形成されているので、基板の強度を高めることができ、リード線を第２の電極に電気的に接続する際の作業性を高めることができる。

例えば、前記第２の電極は、前記基板に形成された前記凹部の内壁に形成するように構成してもよい。

本態様によれば、凹部の内壁に導電材を充填して、リード線と凹部内壁の第２の電極を接合することができる。このため、より広い実装面でリード線と接合することができ、接合強度を高めることができる。又、リード線接続前の半導体装置の特性検査においても、検査用治具のコンタクトピンの一端を凹部に部分的に挿入して位置決めすることで、精度よくコンタクトできる。このため、より小さいコンタクトエリアで検査できるので第２の電極をより密に配置することができる。

例えば、前記第２の電極は、前記基板の前記第２の主面に配置され、前記凹部の周縁に形成するように構成してもよい。

本態様によれば、リード線を接合する導電材で凹部の周縁に形成した第２の電極に拡がるようなフィレットを形成するように接合することにより、リード線の接合強度を良くすることができる。又、リード線接続前の半導体装置の特性検査においても、平面的に配置された第２の電極に対してコンタクトする検査用治具の構成とすることができ、特性検査を容易に実施できる。

例えば、前記基板は、さらに、前記基板の前記第１の主面に形成され、電子部品類を搭載するための段差部を備えるように構成してもよい。

本態様によれば、電子部品類は、基板の第１の主面に形成された段差部に少なくとも一部を収容するように搭載されているので、電子部品類を配置するためのスペースをコンパクトに抑えることができ、効果的に半導体モジュールの小型化を図ることができる。その結果、限られたスペースで効率良く部品を搭載することができ、高速駆動又は低ノイズ化等の高性能化を実現することができる。

例えば、前記段差部は、さらに、前記基板の前記第１の主面と法線方向をなす端面の少なくとも一部が開口されるように構成してもよい。

本態様によれば、基板に対する段差部の比率を大きくできる。このため、限られたスペースで効率良く電子部品類を搭載することができ、例えば、搭載する部品の点数を増やすことや、より大きい部品を搭載することができる。

例えば、前記電子部品類は、前記基板の前記第１の主面と平行な面内において、前記半導体素子にほぼ外接する円内に配置されているように構成してもよい。

本態様によれば、搭載部品が半導体素子の外接円より内にほぼ収容されているので、半導体モジュールの細径化を図ることができる。

例えば、前記半導体モジュールは、さらに、前記基板の前記段差部の少なくとも一部に充填材を備えるように構成してもよい。

本態様によれば、半導体素子の段差部に対向する面や段差部に搭載した電子部品類を充填材で保護することができるので、半導体モジュールの信頼性を良くすることができる。

例えば、前記充填材は、前記基板の前記第１の主面とほぼ面一に形成されたほぼ平坦な面を有するように構成してもよい。

本態様によれば、基板の段差部の素子搭載側の面が充填材で平坦化されているため、素子と基板の対向する面を平行に制御しやすく、搭載性を良くすることができる。

例えば、前記充填材は、さらに、前記段差部の前記基板の前記第１の主面に対し法線方向に開口された面において、端面を有するように構成してもよい。

本態様によれば、基板の段差部を有する端面を充填材で平坦化するため、基板の保持、固定を容易にすることができ、搬送性や作業性を高めることができる。

以下、各実施の形態について、図面を参照しながら具体的に説明する。但し、説明が不必要に冗長になるのを避け且つ当業者の理解を容易にするため、例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明等については、詳細な説明を省略する場合がある。

なお、添付図面及び以下の説明は、当業者が本開示を十分に理解するための一例を提示するものであって、これらによって特許請求の範囲に記載の主題を限定するものではない。

（実施の形態）
［１−１．半導体モジュールの構成］
まず、図１〜図２９を参照しながら、実施の形態に係る半導体モジュール（撮像モジュール）の構成について説明する。図１は、実施の形態に係る半導体モジュール２を示す斜視図である。

図２は、図１のＩＩ−ＩＩ線による、実施の形態に係る半導体モジュール２の断面図である。また、図３は、実施の形態に係る固体撮像素子４のセンサ素子２８を示す平面図である。また、図４は、実施の形態に係る固体撮像素子４の信号処理素子３０を示す平面図である。また、図５は、実施の形態に係る硬質基板１０を示す平面図である。また、図６は、実施の形態に係る硬質基板１０を示す裏面図である。

実施の形態に係る半導体モジュール２（半導体モジュールの一例）は、例えば、医療用の内視鏡の先端部に搭載される。図１及び図２に示すように、半導体モジュール２は、固体撮像素子４（半導体素子の一例）と、透光板６と、複数の裏面電極８（第１の電極の一例）と、硬質基板１０（基板の一例）と、複数の基板電極１２と、複数の電子部品１４Ａ及び１４Ｂ（電子部品類の一例）と、複数の引き出し用電極１８（第２の電極の一例）とを備えている。半導体モジュール２のＺ軸方向における長さＬ（すなわち、透光板６の表面から硬質基板１０の第２の主面４８までの長さ）は、例えば０．７〜３ｍｍ程度である。なお、半導体モジュール２を内視鏡の先端部に搭載する場合には、レンズやリード線等の部品（図示せず）を実装し、Ｚ軸方向に伸長される円筒状のケーブル内に収容される。半導体モジュール２の収容部の内径は、例えば１〜５ｍｍ程度である。

固体撮像素子４は、例えば、対象物を撮像するためのＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサである。固体撮像素子４は、平面視で矩形状の板状に形成されている。固体撮像素子４の第１の主面２２は、受光部２４が配置された受光面２６で構成されている。受光面２６は、第１の主面２２のほぼ全域に形成されている。固体撮像素子４のＺ軸方向における長さは、例えば０．０５〜０．５ｍｍ程度である。なお、本明細書では、少なくとも受光部２４が形成されているものを固体撮像素子４と定義する。

また、固体撮像素子４は、センサ素子２８（第１の素子の一例）と信号処理素子３０（第２の素子の一例）とが積層された積層構造で構成されている。

センサ素子２８は、固体撮像素子４の第１の主面２２側に配置され、信号処理素子３０は、固体撮像素子４の第１の主面２２と反対側の第２の主面３２側に配置されている。ここで、図３及び図４を参照しながら、センサ素子２８及び信号処理素子３０の各構成について説明する。

図３に示すように、センサ素子２８は、受光部２４と、複数の第１の接続部３４とを有している。受光部２４は、複数の画素が行列状に配置された画素アレイである。複数の第１の接続部３４はそれぞれ、受光部２４よりも外側の領域において、センサ素子２８の４辺に沿って配置されている。複数の第１の接続部３４の各々は、受光部２４と電気的に接続された複数の第１の接続電極（図示せず）を有している。複数の第１の接続電極の各々は、例えば、表面照射型センサ素子の場合はＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）で構成されている。又、例えば、裏面照射型センサ素子の場合は受光面２６と反対側の主面に形成された表面電極で構成されている。

図４に示すように、信号処理素子３０は、回路部３６と、複数の第２の接続部３８とを有している。回路部３６は、受光部２４を駆動するためのものである。回路部３６は、例えば、垂直走査部と、ＡＤ変換部と、メモリ部と、周辺回路部と、パッド部とを有している。垂直走査部は、受光部２４の画素列毎に、受光部２４の画素のデータを示すアナログ信号を出力する。ＡＤ変換部は、画素列毎に出力されたアナログ信号をデジタル信号に変換する。メモリ部は、ＡＤ変換部で変換されたデジタル信号をデータとして格納する。周辺回路部は、メモリ部に格納されたデータを最適なデータに変換し、最適なタイミングで外部へ出力する。パッド部は、外部と電気的に接続するための複数のパッド電極を有している。複数の第２の接続部３８はそれぞれ、回路部３６よりも外側の領域において、信号処理素子３０の４辺に沿って配置されている。複数の第２の接続部３８の各々は、回路部３６と電気的に接続された複数の第２の接続電極（図示せず）を有している。センサ素子２８と信号処理素子３０とが積層されることにより、複数の第１の接続部３４はそれぞれ、複数の第２の接続部３８と電気的に接続される。

複数の裏面電極８の各々は、固体撮像素子４の第２の主面３２の第１の幅方向（Ｘ軸方向）における中央部において、第１の幅方向に直交する第２の幅方向（Ｙ軸方向）に長尺状に延びるように千鳥配置されている。複数の裏面電極８の各々は、信号処理素子３０の回路部３６と電気的に接続されている。複数の裏面電極８の各々と回路部３６との接続配線は、例えばＴＳＶおよび再配線で形成されている。なお、図４においては、複数の裏面電極８の平面視での配置を破線で示している。

図１及び図２に示すように、透光板６は、固体撮像素子４の受光面２６を覆うように配置されている。透光板６は、例えば、所望の光学特性を有するガラス板で構成されており、固体撮像素子４の受光面２６を保護し、光学機能を実現する。

硬質基板１０は、固体撮像素子４を実装するための配線基板である。硬質基板１０は、例えばセラミック等の無機材料で形成されており、平面視で矩形状の板状に形成されている。具体的には、硬質基板１０は、例えばセラミックで形成された厚み０．０２〜０．２ｍｍ程度の薄板を多数枚積層することにより構成されている。硬質基板１０の厚みＤ（Ｚ軸方向における大きさ）は、例えば０．４〜２．５ｍｍ程度である。

硬質基板１０の第１の主面４０は、固体撮像素子４の第２の主面３２、すなわち、信号処理素子３０に対向して配置されている。硬質基板１０の第１の主面４０には、複数の基板電極１２が配置されている。複数の基板電極１２はそれぞれ、複数の裏面電極８と、例えば複数のバンプ１３等により電気的に接続されている。複数のバンプ１３は例えばＡｕ、Ｃｕやはんだ等の金属材料で形成されている。複数の基板電極１２の各々は、硬質基板１０に形成された配線パターンによって、複数の引き出し用電極１８および複数の表面電極４６（詳細は後述する）に電気的に接続されている。

固体撮像素子４と硬質基板１０の第１の主面４０との間には、複数のバンプ１３を保護し電気的接続の信頼性を確保するための補強樹脂７６が充填されている。補強樹脂７６は、例えばエポキシ系樹脂やアクリル系樹脂等で形成されている。なお、補強樹脂７６は、必要に応じて設ければよく、電気的接続性を十分に確保できる場合には省略してもよい。

図１、図２及び図５に示すように、硬質基板１０の第１の主面４０には、硬質基板１０の厚み方向（Ｚ軸方向）に陥没する段差部４２Ａ、４２Ｂが形成されている。段差部４２Ａ、４２Ｂはそれぞれ、硬質基板１０の第１の主面４０と接する側壁７０と、側壁７０と硬質基板１０の側面５６とに接する底面４４とで形成されている。段差部４２Ａ、４２Ｂは、例えば、硬質基板を構成するセラミックの一部の層を平面視で矩形状に打ち抜いて積層することで矩形状の凹部を形成した後、凹部の内壁の一部で側壁７０を形成するように側面５６を成形することにより形成されている。段差部４２Ａ、４２Ｂの底面４４には、それぞれ電子部品１４Ａ、１４Ｂを実装するための複数の表面電極４６が形成されている。

図１、図２及び図６に示すように、硬質基板１０の第２の主面４８には、硬質基板１０の厚み方向に陥没する複数の凹部５８が形成されている。複数の凹部５８は、例えば、硬質基板を構成するセラミックの一部の層を平面視で円形状に打ち抜くことにより形成されている。複数の凹部５８の深さ（Ｚ軸方向における大きさ）は、例えば０．１〜１ｍｍ程度である。複数の凹部５８の各々の内壁および周縁部には、引き出し用電極１８が形成されている。

図２に示すように、電子部品１４Ａ、１４Ｂはそれぞれ、段差部４２Ａ、４２Ｂに収容された状態で、表面電極４６と例えばはんだ付け等により電気的に接続されている。このとき、電子部品１４Ａ、１４Ｂと固体撮像素子４との接触を避けるために、電子部品１４Ａ、１４Ｂは、硬質基板１０の第１の主面４０を含む平面より固体撮像素子４側にはみ出さないことが好ましい。なお、複数の電子部品１４Ａ、１４Ｂの各々は、例えばインピーダンスの調整用回路を構成するためのものであり、コンデンサ及び抵抗等の複数の受動素子を含んでいる。複数の電子部品１４Ａ、１４Ｂの各々のＺ軸方向における高さは、例えば０．２〜０．４ｍｍである。

固体撮像素子４と電子部品１４Ａ、１４Ｂとの間隙にはそれぞれ、段差部４２Ａ、４２Ｂにおいて固体撮像素子４の支持構造を補強するための補強樹脂８２が充填されている。補強樹脂８２は、例えばエポキシ系樹脂やアクリル系樹脂等で形成されている。また、補強樹脂８２は、補強樹脂７６と同じ材料および工程で形成してもよい。なお、補強樹脂８２は、必要に応じて設ければよく、上記構造の強度を十分に確保できる場合には省略してもよい。

また、図７は本発明の実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、段差部を封止樹脂で埋込んだモジュールの別の形態を説明する図である。

また、図８は、図７で説明された本発明の実施の形態に係る半導体モジュールの製造方法（工法）を説明する図である。

また、図９は本発明の実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、段差部側壁に部品搭載用表面電極を備えるモジュールの別の形態を説明する図である。

また、図１０は本発明の実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、素子の側面端子と接続したモジュールの別の形態を説明する図である。

また、図１１は、は本発明の実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、片側に段差部を備えるモジュール、及び素子側に部品搭載したモジュールの別の形態を説明する図である。

また、図１２は、本発明の実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、基板側面で素子と接続したモジュールの別の形態を説明する図である。

また、図１３は、本発明の実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、基板の裏面側に部品搭載用段差部を備えたモジュールの別の形態を説明する図である。

また、図１４は、本発明の実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、基板の段差部が無いモジュールの別の形態を説明する図である。

また、図１５は、本発明の実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、基板の段差部が無いモジュールの別の形態を説明する図である。

また、図１６は、本発明の実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、基板の段差部が無いモジュールの別の形態を説明する図である。

また、図１７は、本発明の実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、基板（外形）の別の形態を説明する図である。

また、図１８は、本発明の実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、基板（外形）の別の形態を説明する図である。

また、図１９は、本発明の実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、凹部（配置）の別の形態を説明する図である。

また、図２０は、本発明の実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、引き出し用電極（配置）の別の形態を説明する図である。

また、図２１は、本発明の実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、引き出し用電極（パターン）の別の形態を説明する図である。

また、図２２は、本発明の実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、引き出し用電極（パターン）の別の形態を説明する図である。

また、図２３は、本発明の実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、撮像モジュールを内視鏡の先端部に搭載した場合の効果を説明するための図である。

また、図２４は、本発明の実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、検査（コンタクト）の説明する図である。

また、図２５は、本発明の実施の形態に係る半導体モジュール（撮像モジュール）であり、特に、リード線接続の説明する図である。

また、図２６〜図２９は、本発明の実施の形態に係る半導体モジュール（撮像モジュール）の構成（構成ツリー）を説明する図である。

（その他の実施の形態、変形例等）
以上、本開示の半導体モジュールについて、上記各実施の形態に係る半導体モジュールに基づいて説明してきたが、本開示に係る半導体モジュールは、上記各実施の形態に限定されるものではない。上記各実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、上記各実施の形態に対して本開示の主旨を逸脱しない範囲で当業者が思い付く各種変形を施して得られる変形例や、本開示に係る半導体モジュールを内蔵した各種機器も本開示に含まれる。

上記各実施の形態では、半導体素子を、積層方向の端面がほぼ面一に形成される、センサ素子２８と信号処理素子３０の積層構造を有する固体撮像素子４で構成したが、これに限定されず、同一もしくは異なる形状を有する複数の素子を積層および並列に配置するように構成してもよい。半導体素子を構成する各回路要素を複数の素子に分離して構成することができるので、小型化や高性能化の実現、並びに各素子の生産性を良くすることができる。なお、複数の素子を組み合わせた場合、各素子の主面および反対面に形成する電極を、平面視でなるべく重ならないように配置するように構成してもよい。半導体素子を構成する各回路要素と各電極間の配線効率を良くすることで、限られたスペースで効率良く高性能化を図ることができる。

上記各実施の形態では、固体撮像素子４を構成するセンサ素子２８を、受光部２４の周囲に形成された第１の接続部３４で信号処理素子３０と接続するように構成したが、これに限定されず、受光部２４と平面視で重なるように信号処理素子３０との接続電極を形成してもよい。例えば、光電変換膜と備えるセンサ（一例として、有機膜センサ）のように光電変換部と配線回路部が独立したセンサ素子で構成した場合は、接続電極を含む配線回路部を、受光部２４と平面視で重なる領域に形成することで、さらなる素子の小型化や高性能化を実現できる。

上記各実施の形態では、固体撮像素子４を構成する信号処理素子３０を、裏面電極８が形成された面と反対側の面に回路部３６を備えるように構成したが、これに限定されず、裏面電極が形成された面に回路部を備えるように構成してもよい。例えば、センサ素子３０との接続電極と回路部との接続配線を、ＴＳＶおよび再配線で形成することで、回路部と裏面電極の配置自由度を高めることができる。又、回路部を形成した面に電子部品類を配置するように構成した場合には、回路部と電子部品類との配線経路を短くすることができ、さらなる高性能化を実現できる。

上記各実施の形態では、固体撮像素子４を、２つの素子を積層した積層構造で構成したが、これに限定されず、１つの素子のみを有する単層構造で構成してもよい。この場合、固体撮像素子４の受光部２４の周囲には、受光部２４を駆動するための回路部が配置される。

上記各実施の形態では、固体撮像素子４をＣＭＯＳイメージセンサで構成したが、これに限定されず、例えばＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅｓ）イメージセンサで構成してもよい。

上記各実施の形態では、半導体モジュール２に搭載する基板としてセラミック製の硬質基板１０を用いたが、これに限定されず、例えば樹脂基板又はフレキシブル基板等を用いてもよい。

上記各実施の形態では、硬質基板１０の第１の主面４０にそれぞれ段差部４２Ａ、４２Ｂを形成したが、これに限定されず、第１の主面４０に段差部を形成しない構成としてもよい。この場合、電子部品類は、硬質基板１０の第２の主面に設けた段差部に収容する構成としてもよい。あるいは、硬質基板１０の第２の主面に直接搭載する構成としてもよい。また、回路構成上不要な場合には、電子部品類を備えない構成としてもよい。

上記各実施の形態では、半導体モジュール２に搭載する電子部品１４Ａ、１４Ｂとして受動素子を用いたが、これに限定されず、例えば能動素子や配線部品、弾性樹脂等を備えるように構成してもよい。

上記各実施の形態では、半導体モジュール２を医療用の内視鏡に搭載する場合について説明したが、これに限定されず、例えば工業用の内視鏡に搭載してもよい。又、内視鏡はさらに、ライトやノズル等の所望の付属機構を備えるように構成してもよい。

上記各実施の形態では、固体撮像素子で構成される半導体モジュールの場合について説明したが、これに限定されず、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｓｓｉｏｎ Ｄｉｏｄｅ）やＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）等の各種半導体デバイスで構成される半導体モジュールとしてもよい。本発明に開示の半導体モジュールによれば、効果的に小型化を図ることができ、微小な空間での照明やセンシング、アクチュエーション等の各種制御を可能とするツールとして用いることができる。

本開示は、例えば医療用の内視鏡に搭載される半導体モジュール等として有用である。又、微小空間での各種制御に用いられる機器等に搭載される半導体モジュールとして有用である。

２，１００ 撮像モジュール（半導体モジュール）
４ 固体撮像素子（半導体素子）
６ 透光板
８ 裏面電極 （第１の電極）
９ 側面電極
１０ 硬質基板 （基板）
１２ 基板電極
１３ バンプ
１４，１４Ａ，１４Ｂ，１６ 電子部品 （電子部品類）
７２，９８ 電子部品（第３の素子） （電子部品類）
１８，１８Ｃ，１８ａ，１８ｂ 引き出し用電極 （第２の電極）
２０ リード線
２２ 固体撮像素子の第１の主面
２４ 受光部
２６ 受光面
２８ センサ素子 （第1の素子）
３０ 信号処理素子 （第2の素子）
３２ 固体撮像素子の第２の主面
３４ 第１の接続部
３６ 回路部
３８ 第２の接続部
４０ 硬質基板の第１の主面
４２，４２ Ａ，４２Ｂ 段差部
４４ 底面
４６ 表面電極
４８ 硬質基板の第２の主面
５６，５６ａ 側面
５８ 凹部
６０ 芯線
６２ 被覆部
１０２ 内視鏡
６６ 臓器
６６ａ 観察部位
７０ 側壁
７６，８２，８３ 補強樹脂
７７ 接着樹脂
８４ 封止樹脂 （充填材）
２０１ マーク
２０２ 側面キャスタ
２０３，２０３ａ，２０３ｂ 導電材
２０４ コンタクトピン
２０５ 柱状電極
２０６ 導電材
２０７ コーナー欠け部

Claims (10)

1. 半導体素子と、
   前記半導体素子と電気的に接続され、前記半導体素子に対向して配置された第１の主面と、前記第１の主面の反対側に配置された第２の主面と、を有する基板と、
   前記基板の前記第２の主面に形成された凹部と、
   前記凹部に一端を挿入するように配置されたリード線を電気的に接続するための第２の電極と、を備える
   半導体モジュール。
2. 前記半導体素子は、前記基板の前記第１の主面と対向する面に配置され、且つ、前記基板と電気的に接続された第１の電極を有する
   請求項１に記載の半導体モジュール。
3. 前記半導体素子は、
   前記基板の前記第１の主面と対向する面と反対側の面に配置された第１の素子と、
   前記第１の素子を制御するための回路部と、前記第１の素子と電気的に接続された第２の接続部と、を含む第２の素子と、を有し、
   前記第１の素子と前記第２の素子とが積層された積層構造で構成されている
   請求項１に記載の半導体モジュール。
4. 前記半導体素子は、前記基板の前記第１の主面と対向する面と反対側に受光部が配置された受光面を有する固体撮像素子で形成されている
   請求項１〜３のいずれか１項に記載の半導体モジュール。
5. 前記基板は、前記基板の前記第１の主面と平行な面内において、前記半導体素子の外接円内に配置されている
   請求項１〜３のいずれか１項に記載の半導体モジュール。
6. 前記基板は、セラミックで形成されている
   請求項１〜３のいずれか１項に記載の半導体モジュール。
7. 前記第２の電極は、前記基板の前記第２の主面に配置され、前記凹部の周縁に形成されている
   請求項１〜３のいずれか１項に記載の半導体モジュール。
8. 前記基板は、さらに、
   前記基板の前記第１の主面に形成され、電子部品類を搭載するための段差部を備える
   請求項１〜３のいずれか１項に記載の半導体モジュール。
9. 前記段差部は、さらに、前記基板の前記第１の主面と法線方向をなす端面の少なくとも一部を開口するように形成されている
   請求項８に記載の半導体モジュール。
10. 前記段差部の少なくとも一部に充填され、前記基板の前記第１の主面に対し法線方向の端面を形成する充填材をさらに備える
    請求項９に記載の半導体モジュール。

Images