JP2019158988A - 電気光学装置、電気光学装置の駆動方法、および電子機器 - Google Patents

Abstract

【課題】微細画素に適用可能で、画素回路に含まれる駆動トランジスターの閾値電圧の補償動作を行う補償期間を十分に長くとれるようにする技術を提供する。【解決手段】第１データ線１４−１と、第２データ線１４−２と、第１データ線１４−１に接続された第１画素回路１１０−１と、第２データ線１４−２に接続された第２画素回路１１０−２と、第１データ線１４−１に設けられた容量５０−１と、第２データ線１４−２に設けられた容量５０−２と、第１画素回路１１０−１の表示階調または第２画素回路１１０−２の表示階調に応じた階調電圧を保持する容量４１が設けられた第１配線１８と、容量５０−１と第１配線１８との間に設けられ、接続状態または切断状態に制御されるスイッチ４２−１と、容量５０−２と第１配線１８との間に設けられ、接続状態または切断状態に制御されるスイッチ４２−２と、を有する電気光学装置、提供する。【選択図】図５

Description

本発明は、電気光学装置、そのような電気光学装置の駆動方法、および、そのような電気光学装置を備える電子機器等に関する。

近年、有機発光ダイオード（以下、ＯＬＥＤ（Organic Light Emitting Diode）という）素子などの発光素子を用いた電気光学装置が各種提案されている。従来の電気光学装置では、走査線とデータ線との交差に対応して、発光素子および駆動トランジスターを含む画素回路が設けられる。表示階調に応じた階調電圧が駆動トランジスターのゲートに印加されると、駆動トランジスターは、ゲートとソースとの間の電圧に応じた電流を発光素子に供給する。この電流により、当該発光素子は、表示階調に応じた輝度で発光する。

駆動トランジスターの閾値電圧にばらつきがあると、発光素子に流れる電流がばらつくため、表示画像の画質が低下する。そこで、駆動トランジスターの閾値電圧のばらつきを補償する。特許文献１には、補償動作を実行する補償期間において、駆動トランジスターのドレインおよびゲートを短絡し、駆動トランジスターのゲートの電位を駆動トランジスターの閾値電圧に応じた値に設定する技術が開示されている。この補償方法によれば補償期間が長いほどばらつきの補償効果は高くなる。

特開２０１３−８８６１１号公報

しかし、特許文献１に開示の技術では、補償動作と階調電圧の書き込み動作とを１つの水平走査期間で行っている。このため、補償期間を長くとりすぎると、階調電圧の正確な書き込みができなくなるので、十分な長さの補償期間を確保できるとは限らない。

以上の課題を解決するために本発明に係る電気光学装置は、上下に分割されたデータ線である第１データ線および第２データ線と、前記第１データ線に接続された第１画素回路と、前記第２データ線に接続された第２画素回路と、前記第１データ線に接続された一方の電極と、他方の電極とを有する第１容量と、前記第２データ線に接続された一方の電極と、他方の電極とを有する第２容量と、前記第１画素回路の表示階調または前記第２画素回路の表示階調に応じた階調電圧をデータ信号供給回路から供給される保持容量が設けられる第１配線と、前記第１容量の他方の電極と前記第１配線との間に設けられ、接続状態または切断状態に制御される第１スイッチと、前記第２容量の他方の電極と前記第１配線との間に設けられ、接続状態または切断状態に制御される第２スイッチと、を有し、前記第１画素回路は、第１発光素子と、前記第１発光素子に流れる電流を前記第１データ線から与えられる階調電圧に応じて制御する第１駆動トランジスターと、第１補償回路と、を有し、前記第２画素回路は、第２発光素子と、前記第２発光素子に流れる電流を前記第２データ線から与えられる階調電圧に応じて制御する第２駆動トランジスターと、第２補償回路と、を有する。

本態様によれば、第１画素回路が接続されている第１データ線と第２画素回路が接続されている第２データ線とが別箇であるから、第１画素回路と第２画素回路とを独立に駆動できる。例えば、第１スイッチを接続状態にすると第１画素回路の表示階調に応じた電圧が第１配線を介して第１容量に書き込まれる。この間、第２スイッチを切断状態としておけば、第１容量に対する階調電圧の書き込みに影響を与えることなく第２補償回路を用いて第２駆動トランジスターについての補償動作を行うことができる。つまり、本態様によれば、第１画素回路と第２画素回路の一方についての階調電圧の書き込みと、他方についての補償動作とを並列に行うことができる。従って、１つの水平走査期間内で補償動作と階調電圧書き込み動作とを完了させる必要はなく、複数の水平走査期間に亘って補償期間を設定することが可能になる。

上述の電気光学装置は、前記第１駆動トランジスターの閾値電圧を補償するための補償動作において用いられる参照電位を発生させる参照電源と前記第１容量の他方の電極との間に設けられ、接続状態または切断状態に制御される第３スイッチと、前記参照電源と前記第２容量の他方の電極との間に設けられ、接続状態または切断状態に制御される第４スイッチと、前記第１駆動トランジスターまたは前記第２駆動トランジスターを初期化するための初期化電位を発生させる初期化電源と前記第１データ線との間に設けられ、接続状態または切断状態に制御される第５スイッチと、前記第２データ線と前記初期化電源との間に設けられ、接続状態または切断状態に制御される第６スイッチと、を有することを特徴としてもよい。

本態様によれば、第１水平走査期間においては、前記第１スイッチを切断状態に固定する一方、前記第３スイッチを接続状態に固定し、前記第５スイッチを接続状態にして前記第１駆動トランジスターの初期化を行った後に前記第５スイッチを切断状態に戻して前記第１駆動トランジスターの閾値電圧の補償動作を開始することができる。そして、前記第１水平走査期間に後続する第２水平走査期間においては、前記第２スイッチを切断状態に固定し、前記第６スイッチを接続状態にして第２駆動トランジスターの初期化を行った後に前記第６スイッチを切断状態に戻し、前記第４スイッチを接続状態に固定して前記第２駆動トランジスターの補償動作を開始することができる。また、第２水平走査期間においては、前記第２駆動トランジスターの補償動作開始後に前記第１画素回路の表示階調に応じた階調電圧を前記保持容量に保持させ、その後の前記第３スイッチを切断状態、前記第１スイッチを接続状態にして前記第１容量に当該階調電圧に応じた電圧を書き込むことができる。

上述の電気光学装置は、前記第１配線は、前記第１データ線および前記第２データ線に並べて配置され、前記第１スイッチおよび前記第３スイッチに接続され、前記第１データ線と並べて配置される第２配線と、前記第２スイッチおよび前記第４スイッチに接続され、前記第２データ線と並べて配置される第３配線と、前記第１配線と並べて配置され、固定電位を与えられる第４配線と、を有し、前記第１データ線と前記第２配線とにより前記第１容量が形成され、前記第２データ線と前記第３配線とにより前記第２容量が形成され、前記第１配線と前記第４配線とにより前記保持容量が形成される、ことを特徴としてもよい。

第１容量は、第１画素回路をカップリング駆動するための転送容量の役割を果たし、第２容量は、第２画素回路をカップリング駆動するための転送容量の役割を果たす。本態様によれば、保持容量の役割を果たす容量を第１配線に接続する態様に比較して、電気光学装置における表示領域以外の回路面積を小さくすることができる。

以上の課題を解決するために上記電気光学装置の駆動方法は、第１水平走査期間においては、前記第１スイッチを切断状態に固定する一方、前記第３スイッチを接続状態に固定し、前記第５スイッチを接続状態にして前記第１駆動トランジスターの初期化を行った後に前記第５スイッチを切断状態に戻して前記第１駆動トランジスターの補償動作を開始し、前記第１水平走査期間に後続する第２水平走査期間においては、前記第２スイッチを切断状態に固定し、前記第６スイッチを接続状態にして前記第２駆動トランジスターの初期化を行った後に前記第６スイッチを切断状態に戻し、前記第４スイッチを接続状態に固定して前記第２駆動トランジスターの補償動作を開始する一方、前記第２駆動トランジスターの補償動作開始後に前記第１画素回路の表示階調に応じた階調電圧を前記保持容量に保持させ、その後、前記第３スイッチを切断状態、前記第１スイッチを接続状態にして前記第１容量に当該階調電圧に応じた電圧を書き込む。

本態様によっても、第１駆動トランジスターの補償期間を１水平走査期間を超えて確保することができ、十分な長さの補償期間を確保することができる。

また、本発明は、電気光学装置のほか、当該電気光学装置を備える電子機器として概念することも可能である。電子機器としては、典型的にはヘッドマウントディスプレイ（ＨＭＤ）や電子ビューファイダーのなどの表示装置が挙げられる。

本発明の実施形態に係る電気光学装の構成を示す斜視図である。 電気光学装置の電気的な構成を示す図である。 同電気光学装置の走査線駆動回路による行走査の順序を示す図である。 同電気光学装置のデマルチプレクサーの構成を説明するための回路図である。 同電気光学装置の画素回路およびスイッチ部の構成を示す回路図である。 同電気光学装置の動作を示すタイミングチャートである。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 本発明に係るヘッドマウントディスプレイ３００の斜視図である。 本発明に係るパーソナルコンピューター４００の斜視図である。

以下、本発明を実施するための形態について図面を参照して説明する。ただし、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。

＜Ａ．実施形態＞
図１は、本発明の実施形態に係る電気光学装置１の構成を示す斜視図である。電気光学装置１は、例えばヘッドマウントディスプレイにおいて画像を表示するマイクロディスプレイである。

図１に示すように、電気光学装置１は、表示パネル２と、表示パネル２の動作を制御する制御回路３とを備える。表示パネル２は、複数の画素回路と、当該画素回路を駆動する駆動回路とを備える。本実施形態において、表示パネル２が備える複数の画素回路および駆動回路は、シリコン基板に形成され、画素回路には、電気光学素子の一例であるＯＬＥＤが用いられる。また、表示パネル２は、例えば、表示部で開口する枠状のケース８２に収納されるとともに、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔｓ）基板８４の一端が接続される。ＦＰＣ基板８４には、半導体チップの制御回路３が、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）技術によって実装されるとともに、複数の端子８６が設けられて、図示省略された上位回路に接続される。

図２は、実施形態に係る電気光学装置１の構成を示すブロック図である。上述のとおり、電気光学装置１は、表示パネル２と、制御回路３とを備える。
制御回路３には、図示省略された上位回路よりデジタルの画像データＶideoが同期信号に同期して供給される。ここで、画像データＶideoとは、表示パネル２（厳密には、後述する表示部１００）で表示すべき画像の画素の表階調を例えば８ビットで規定するデータである。また、同期信号とは、垂直同期信号、水平同期信号、および、ドットクロック信号を含む信号である。

制御回路３は、同期信号に基づいて、各種制御信号を生成し、これを表示パネル２に対して供給する。具体的には、制御回路３は、表示パネル２に対して、制御信号Ｃtrと、正論理の制御信号ＧrefUおよびＧrefDと、負論理の制御信号／ＧiniUおよびＧiniDと、とを供給する。さらに、制御回路３は、表示パネル２に対して、正論理の制御信号ＧcplUと、これと論理反転の関係にある負論理の制御信号／ＧcplUと、正論理の制御信号ＧcplDと、これと論理反転の関係にある負論理の制御信号／ＧcplDと、制御信号Ｓel（１）、Ｓel（２）、Ｓel（３）と、これらの信号に対して論理反転の関係にある制御信号／Ｓel（１）、／Ｓel（２）、／Ｓel（３）と、を供給する。
ここで、制御信号Ｃtrとは、パルス信号や、クロック信号、イネーブル信号など、複数の信号を含む信号である。
なお、制御信号Ｓel（１）、Ｓel（２）、Ｓel（３）を、制御信号Ｓelと総称し、制御信号／Ｓel（１）、／Ｓel（２）、／Ｓel（３）を、制御信号／Ｓelと総称する場合がある。同様に、制御信号ＧrefUおよびＧrefDを制御信号Ｇrefと総称し、制御信号／ＧiniUおよび／ＧiniDを制御信号／Ｇiniと総称し、制御信号ＧcplUおよびＧcplDを制御信号Ｇcplと総称し、制御信号／ＧcplUおよび／Ｇcpldを制御信号／Ｇcplと総称する場合がある。また、制御回路３は電圧生成回路３１を含む。電圧生成回路３１は、表示パネル２に対して、各種電位を供給する。具体的には、制御回路３は、表示パネル２に対してリセット電位Ｖorst、参照電位Ｖrefおよび初期化電位Ｖiniを供給する。

さらに、制御回路３は、画像データＶideoに基づいて、アナログの画像信号Ｖidを生成する。具体的には、制御回路３には、画像信号Ｖidの示す電位、および、表示パネル２が備える発光素子（後述するＯＬＥＤ１３０）の輝度を対応付けて記憶したルックアップテーブルが設けられる。そして、制御回路３は、当該ルックアップテーブルを参照することで、画像データＶideoに規定される発光素子の輝度に対応した電位を示す画像信号Ｖidを生成し、これを表示パネル２に対して供給する。

図２に示すように、表示パネル２は、表示部１００と、これを駆動する駆動回路（データ線駆動回路１０および走査線駆動回路１１）とを備える。
表示部１００には、表示すべき画像の画素に対応した画素回路１１０がマトリクス状に配列されている。詳細には、表示部１００において、Ｍ行の走査線１２が図において横方向（Ｘ方向）に延在して設けられる。また、３列毎にグループ化された（３Ｎ）列のデータ線１４が各走査線１２と互いに電気的な絶縁を保って設けられている。図２に示すように、（３Ｎ）列のデータ線１４の各々は、第１データ線１４−１と第２データ線１４−２とに上下に２分割されている。第１データ線１４−１は表示部１００におけるＹ方向の上から１番目の走査線１２からｍ番目（１＜ｍ＜Ｍ）の走査線１２に亘って縦方向（Ｙ方向）に延在している。第２データ線１４−２は表示部１００における上からｍ＋１番目の走査線１２からＭ番目の走査線１２に亘って縦方向（Ｙ方向）延在している。ここで、Ｍ、Ｎは、いずれも自然数である。例えば、Ｍ＝１０８０である場合、ｍ＝５４０である。
上から１番目の走査線１２からｍ番目の走査線１２の各々と（３Ｎ）列の第１データ線１４−１の各々とに対応して画素回路１１０が設けられており、ｍ＋１番目の走査線１２からＭ番目の走査線１２の各々と（３Ｎ）列の第２データ線１４−２の各々とに対応して画素回路１１０が設けられている。このため、本実施形態において画素回路１１０は、縦Ｍ行×横（３Ｎ）列でマトリクス状に配列されている。

走査線１２および画素回路１１０のマトリクスのうち、行（ロウ）を区別するために、図において上から順に１、２、３、…、（Ｍ−１）、Ｍ行と呼ぶ場合がある。同様に第１データ線１４−１、第２データ線１４−２、および画素回路１１０のマトリクスの列（カラム）を区別するために、図において左から順に１、２、３、…、（３Ｎ−１）、（３Ｎ）列と呼ぶ場合がある。
ここで、データ線１４のグループを一般化して説明するために、１以上の任意の整数をｎと表すと、左から数えてｎ番目のグループには、（３ｎ−２）列目、（３ｎ−１）列目および（３ｎ）列目のデータ線１４、すなわち、（３ｎ−２）列目、（３ｎ−１）列目および（３ｎ）列目の第１データ線１４−１と、（３ｎ−２）列目、（３ｎ−１）列目および（３ｎ）列目の第２データ線１４−２と、が属している、ということになる。
また、以下では、１行目からｍ行目の走査線１２の各々と（３Ｎ）列の第１データ線１４−１の各々とに対応して設けられている３Ｎ×ｍ個の画素回路１１０の集合を「上側画素ブロック」と呼び、ｍ＋１行目からＭ行目の走査線１２の各々と（３Ｎ）列の第２データ線１４−２の各々とに対応して設けられている３Ｎ×ｍ個の画素回路１１０の集合を「下側画素ブロック」と呼ぶ場合がある。

同一行の走査線１２と、同一グループに属する３列の第１データ線１４−１とに対応した３つの画素回路１１０は、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）の画素に対応して、これらの３画素が表示すべきカラー画像の１ドットを表現する。同様に、同一行の走査線１２と、同一グループに属する３列の第２データ線１４−２とに対応した３つの画素回路１１０は、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）の画素に対応して、これらの３画素が表示すべきカラー画像の１ドットを表現する。すなわち、本実施形態では、ＲＧＢに対応したＯＬＥＤの発光によって１ドットのカラーを加法混色で表現する構成となっている。

また、図２に示すように、表示部１００において、（３Ｎ）列の給電線（リセット電位供給線）１６が、縦方向に延在し、かつ、各走査線１２と互いに電気的な絶縁を保って設けられる。各給電線１６には、所定のリセット電位Ｖorstが共通に給電されている。ここで、給電線１６の列を区別するために、図において左から順に１、２、３、…、（３Ｎ）列目の給電線１６と呼ぶ場合がある。１列目〜（３Ｎ）列目の給電線１６の各々は、１列目〜（３Ｎ）列目のデータ線１４の各々に対応して設けられる。

走査線駆動回路１１は、１個のフレームの期間内にＭ本の走査線１２を１行ずつ選択するための負論理の走査信号／Ｇwrを、制御信号Ｃtrに従って生成する。ここで、１、２、３、…、Ｍ行目の走査線１２に供給される走査信号／Ｇwrを、それぞれ／Ｇwr（１）、／Ｇwr（２）、／Ｇwr（３）、…、／Ｇwr（Ｍ−１）、／Ｇwr（Ｍ）と表記している。なお、走査線駆動回路１１は、走査信号／Ｇwr（１）〜／Ｇwr（Ｍ）のほかにも、当該走査信号／Ｇwrに同期した各種制御信号を行毎に生成して表示部１００に供給するが、図２においては図示を省略している。また、フレームの期間とは、電気光学装置１が１カット（コマ）分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が１２０Ｈｚであれば、その１周期分の８．３ミリ秒の期間である。図３は、１個のフレーム期間における行選択の順番を示す図である。１個のフレーム期間において、走査線駆動回路１１は、図３に示すように、１行目の走査線１２、ｍ＋１行目の走査線１２、２行目の走査線１２、ｍ＋２行目の走査線１２、…ｍ−１行目の走査線１２、Ｍ−１行目の走査線１２、ｍ行目の走査線１２、Ｍ行目の走査線１２、といった順にＭ本の走査線１２を１本ずつ選択する。

データ線駆動回路１０は、（３Ｎ）列のデータ線１４の各々に対して上下に１つずつ設けられるスイッチ部ＳＷ（すなわち、第１データ線１４−１に対して設けられるスイッチ部ＳＷと第２データ線１４−２に対して設けられるスイッチ部ＳＷ）、各グループを構成する３列のデータ線１４毎に設けられるＮ個のデマルチプレクサーＤＭ、および、データ信号供給回路７０を備える。図２では、省略しているが、上側に設けられるスイッチ部ＳＷには、下側のスイッチ部ＳＷと同様に制御回路３から、各種の制御信号、参照電位Ｖrefおよび初期化電位Ｖiniが供給される。
以下では、第１データ線１４−１に対して設けられるスイッチ部ＳＷを、ＳＷ−１と表記し、第２データ線１４−２に対して設けられるスイッチ部ＳＷを、ＳＷ−２と表記する場合がある。また、以下では、（３ｎ−２）列目の第１データ線１４−１に対して設けられるスイッチ部ＳＷを、ＳＷ−１（３ｎ−２）と表記し、（３ｎ−２）列目の第２データ線１４−２に対して設けられるスイッチ部ＳＷを、ＳＷ−２（３ｎ−２）と表記する場合がある。同様に、（３ｎ−１）列目の第１データ線１４−１に対して設けられるスイッチ部ＳＷを、ＳＷ−１（３ｎ−１）と表記し、（３ｎ−１）列目の第２データ線１４−２に対して設けられるスイッチ部ＳＷを、ＳＷ−２（３ｎ−１）と表記する場合がある。同様に、（３ｎ）列目の第１データ線１４−１に対して設けられるスイッチ部ＳＷを、ＳＷ−１（３ｎ）と表記し、（３ｎ）列目の第２データ線１４−２に対して設けられるスイッチ部ＳＷを、ＳＷ−２（３ｎ）と表記する場合がある。

データ信号供給回路７０は、制御回路３より供給される画像信号Ｖidと制御信号Ｃtrとに基づいて、データ信号Ｖd（１）、Ｖd（２）、…、Ｖd（Ｎ）を列毎に生成するアンプを有する。データ信号供給回路７０は、データ信号Ｖd（１）、Ｖd（２）、…、Ｖd（Ｎ）を時分割多重した画像信号Ｖidに基づいて、データ信号Ｖd（１）、Ｖd（２）、…、Ｖd（Ｎ）を生成する。そして、データ信号供給回路７０は、データ信号Ｖd（１）、Ｖd（２）、…、Ｖd（Ｎ）を、１、２、…、Ｎ番目のグループに対応するデマルチプレクサーＤＭに対して、それぞれ供給する。

以下、図４および図５を参照しながら、デマルチプレクサーＤＭ、スイッチ部ＳＷおよび画素回路１１０の構成について説明する。図４は、デマルチプレクサーＤＭの構成を説明するための回路図である。なお、図４は、ｎ番目のグループに属するデマルチプレクサーＤＭを、代表的に表している。以下では、ｎ番目のグループに属するデマルチプレクサーＤＭを、ＤＭ（ｎ）と表記する場合がある。

図４に示すように、デマルチプレクサーＤＭは、列毎に設けられたトランスミッションゲート３４と同じく列毎に設けられた容量４１とを有し、各グループを構成する３列にデータ信号を順番に供給するものである。ここで、ｎ番目のグループに属する（３ｎ−２）、（３ｎ−１）、（３ｎ）列に対応したトランスミッションゲート３４の入力端は互いに共通接続されて、その共通端子にそれぞれデータ信号Ｖd（ｎ）が供給される。ｎ番目のグループにおいて左端列である（３ｎ−２）列に設けられたトランスミッションゲート３４は、制御信号Ｓel（１）がＨレベルであるとき（制御信号／Ｓel（１）がＬレベルであるとき）にオン（導通）する。同様に、ｎ番目のグループにおいて中央列である（３ｎ−１）列に設けられたトランスミッションゲート３４は、制御信号Ｓel（２）がＨレベルであるとき（制御信号／Ｓel（２）がＬレベルであるとき）にオンし、ｎ番目のグループにおいて右端列である（３ｎ）列に設けられたトランスミッションゲート３４は、制御信号Ｓel（３）がＨレベルであるとき（制御信号／Ｓel（３））がＬレベルであるとき）にオンする。

図４に示すように、（３ｎ−２）列に設けられたトランスミッションゲート３４の出力端は、スイッチ部ＳＷ−１（３ｎ−２）とスイッチ部ＳＷ−２（３ｎ−２）とを接続する信号線１８（３ｎ−２）に接続されている。同様に、（３ｎ−１）列に設けられたトランスミッションゲート３４の出力端は、スイッチ部ＳＷ−１（３ｎ−１）とスイッチ部ＳＷ−２（３ｎ−１）とを接続する信号線１８（３ｎ−１）に接続されており、（３ｎ）列に設けられたトランスミッションゲート３４の出力端は、スイッチ部ＳＷ−１（３ｎ）とスイッチ部ＳＷ−２（３ｎ）とを接続する信号線１８（３ｎ）に接続されている。なお、以下では、信号線１８（３ｎ）、信号線１８（３ｎ−１）および信号線１８（３ｎ−２）の各々を区別する必要が無い場合には、「信号線１８」と表記する場合がある。信号線１８（３ｎ）には、（３ｎ）列に設けられた容量４１の一方の電極が接続される。同様に、信号線１８（３ｎ−１）には、（３ｎ−１）列に設けられた容量４１の一方の電極が接続されており、信号線１８（３ｎ−２）には、（３ｎ−２）列に設けられた容量４１の一方の電極が接続されている。

（３ｎ）列のトランスミッションゲート３４がオンすると、信号線１８（３ｎ）には、（３ｎ）列のトランスミッションゲート３４の出力端を介してデータ信号Ｖd（ｎ）が供給される。同様に、（３ｎ−１）列のトランスミッションゲート３４がオンすると、信号線１８（３ｎ−１）には、（３ｎ−１）列のトランスミッションゲート３４の出力端を介してデータ信号Ｖd（ｎ）が供給され、（３ｎ−２）列のトランスミッションゲート３４がオンすると、信号線１８（３ｎ−２）には、（３ｎ−２）列のトランスミッションゲート３４の出力端を介してデータ信号Ｖd（ｎ）が供給される。すなわち、各列の容量４１には、一方の電極にデータ信号Ｖd（ｎ）が供給される。また、各列の容量４１の他方の電極は、固定電位である電位Ｖssが供給される給電線６３に共通に接続される。ここで、電位Ｖssは、論理信号である走査信号や制御信号のＬレベルに相当するものであってもよい。

次いで、図５を参照しつつスイッチ部ＳＷ−１およびスイッチ部ＳＷ−２の構成を説明する。図５には、ｎ番目のグループのうち左端列の（３ｎ−２）列目に属するスイッチ部ＳＷ−１およびスイッチ部ＳＷ−２の構成例が示されている。また、図５には、（３ｎ−２）列目に属する給電線１６、第１データ線１４−１、第２データ線１４−２、信号線１８、信号線２０−１、信号線２０−２、容量５０−１および容量５０−２と、上記信号線１８にデータ信号Ｖd（ｎ）を出力するトランスミッションゲート３４と当該信号線１８に接続された容量４１とが示されている。図５に示すように、スイッチ部ＳＷ−１は、ＮチャネルＭＯＳ型のトランジスター４５−１と、ＰチャネルＭＯＳ型のトランジスター１２６−１と、トランスミッションゲート４２−１とを有する。同様に、スイッチ部ＳＷ−２は、ＮチャネルＭＯＳ型のトランジスター４５−２と、ＰチャネルＭＯＳ型のトランジスター１２６−２と、トランスミッションゲート４２−２とを有する。

トランスミッションゲート４２−１の出力端には信号線２０−１が接続さており、トランスミッションゲート４２−２の出力端には信号線２０−２が接続されている。トランスミッションゲート４２−１の入力端とトランスミッションゲート４２−２の入力端は信号線１８を介して互いに接続されており、信号線１８は、対応する列のトランスミッションゲート３４の出力端に接続されている。また、図５に示すように、信号線２０−１は、容量５０−１（第１容量）の一方の電極に接続されており、容量５０−１の他方の電極は第１データ線１４−１に接続されている。同様に、信号線２０−２は、容量５０−２（第２容量）の一方の電極に接続されており、容量５０−２の他方の電極は第２データ線１４−２に接続されている。

以下では、信号線１８を「第１配線」と、信号線２０−１を「第２配線」と、信号線２０−２を「第３配線」と、給電線１６を「第４配線」と、それぞれ呼ぶ場合がある。トランスミッションゲート４２−１のゲートには、制御回路３から制御信号／ＧcplUが与えられる。トランスミッションゲート４２−１は、信号線２０−１と信号線１８とを、制御信号／ＧcplUがＬレベルのときに電気的に接続状態とし、制御信号／ＧcplUがＨレベルのときに電気的に非接続状態（切断状態）とする第１スイッチである。トランスミッションゲート４２−２のゲートには、制御回路３から制御信号／ＧcplDが与えられる。トランスミッションゲート４２−２は、信号線２０−２と信号線１８とを、制御信号／ＧcplDがＬレベルのときに電気的に接続状態とし、制御信号／ＧcplDがＨレベルのときに電気的に非接続状態とする第２スイッチである。

トランジスター４５−１のソースまたはドレインの一方は信号線２０−１に接続されており、他方は給電線６１に接続されている。同様に、トランジスター４５−２のソースまたはドレインの一方は信号線２０−２に接続されており、他方は給電線６１に接続されている。給電線６１は、画素回路１１０に含まれる駆動トランジスターの閾値電圧の補償動作において使用される参照電位Ｖrefを発生させる参照電源（本実施形態では、図２における電圧生成回路３１）に接続されており、給電線６１には参照電位Ｖrefが印加されている。制御回路３は、各列のトランジスター４５−１に対して制御信号ＧrefUを供給し、各列のトランジスター４５−２に対して制御信号ＧrefDを供給する。トランジスター４５−１は、信号線２０−１と給電線６１とを、制御信号ＧrefUがＨレベルのときに電気的に接続状態とし、制御信号ＧrefUがＬレベルのときに電気的に非接続状態とする第３スイッチである。トランジスター４５−２は、信号線２０−２と給電線６１とを、制御信号ＧrefDがＨレベルのときに電気的に接続状態とし、制御信号ＧrefDがＬレベルのときに電気的に非接続状態とする第４スイッチである。

トランジスター１２６−１のソースまたはドレインの一方は第１データ線１４−１に接続されており、トランジスター１２６−１のソースまたはドレインの他方は、初期化電位Ｖiniを供給する初期化電源（本実施形態では、図２における電圧生成回路３１）に接続されている。トランジスター１２６−１のゲートには、制御回路３から制御信号／ＧiniUが与えられる。トランジスター１２６−１は、第１データ線１４−１と初期化電源とを、制御信号／ＧiniUがＬレベルのときに電気的に接続状態とし、制御信号／ＧiniUがＨレベルのときに電気的に非接続状態とする第５スイッチである。トランジスター１２６−２のソースまたはドレインの一方は第２データ線１４−２に接続されており、トランジスター１２６−２のソースまたはドレインの他方は、上記初期化電源に接続されている。トランジスター１２６−２のゲートには、制御回路３から制御信号／ＧiniDが与えられる。トランジスター１２６−２は、第２データ線１４−２と初期化電源とを、制御信号／ＧiniDがＬレベルのときに電気的に接続状態とし、制御信号／ＧiniDがＨレベルのときに電気的に非接続状態とする第６スイッチである。

図５に示すように、スイッチ部ＳＷ−１は、表示部１００の上側（表示部１００から見てデータ信号供給回路７０が配置されている方向とは反対側）に配置されている。信号線１８は表示部１００の表示領域において列方向に延在するように設けられており、給電線１６は信号線１８に沿って設けられている。このため、信号線１８と給電線１６の間に配線間容量４３が発生する（図５参照）。この配線間容量４３は、容量４１とともに、データ信号Ｖd（ｎ）に応じた電荷を保持する保持容量の役割を果たす。また、本実施形態では、信号線２０−１は、図５に示すように、表示部１００の表示領域において第１データ線１４−１に沿って設けられており、信号線２０−１と第１データ線１４−１の間にも配線間容量が発生する。このため、信号線２０−１と第１データ線１４−１の間の配線間容量に容量５０−１の役割を担わせてもよい。同様に、信号線２０−２も、図５に示すように、表示部１００の表示領域において第２データ線１４−２に沿って設けられている。信号線２０−２と第２データ線１４−２の間にも配線間容量が発生するので、信号線２０−２と第２データ線１４−２の間の配線間容量に容量５０−２の役割を担わせてもよい。

図５を参照して、画素回路１１０について説明する。
図５には、ｋ行目（ｋ＝１〜ｍ）に位置し、且つ、ｎ番目のグループのうち左端列の（３ｎ−２）列目に位置する、ｋ行（３ｎ−２）列目の画素回路１１０との（ｍ＋ｋ）行（３ｎ−２）列目の画素回路１１０の構成例が示されている。以下では、ｋ行（３ｎ−２）列目の画素回路１１０を「第１画素回路１１０−１」と呼び、（ｍ＋ｋ）行（３ｎ−２）列目の画素回路１１０を「第２画素回路１１０−２」と呼ぶ場合がある。第１画素回路１１０−１は上側画素ブロックに属する画素回路１１０の一例であり、第２画素回路１１０−２は、下側画素ブロックに属し、かつ第１画素回路１１０−１と同じ列に属する画素回路１１０の一例である。図５に示すように、第１画素回路１１０−１と第２画素回路１１０−２とは電気的に見れば互いに同一構成であるため、以下では第１画素回路１１０−１を例にとって説明する。

図５に示されるように、第１画素回路１１０−１は、第１データ線１４−１に接続されている。第１画素回路１１０−１には、信号線２０−１、容量５０−１および第１データ線１４−１を介して指定階調に応じた階調電圧が供給される。

第１画素回路１１０−１は、ＰチャネルＭＯＳ型のトランジスター１２１〜１２５と、ＯＬＥＤ１３０と、画素容量１３２と、を含む。ｋ行目の第１画素回路１１０−１には、走査信号／Ｇwr（ｋ）、制御信号／Ｇcmp（ｋ）、／Ｇel（ｋ）が走査線駆動回路１１から供給される。

トランジスター１２２は、ゲートがｋ行目の走査線１２に電気的に接続され、ソースまたはドレインの一方が、第１データ線１４−１に電気的に接続されている。また、トランジスター１２２は、ソースまたはドレインの他方が、トランジスター１２１のゲートと、画素容量１３２の一方の電極とに、それぞれ電気的に接続されている。すなわち、トランジスター１２２は、トランジスター１２１のゲートと第１データ線１４−１との間に電気的に接続されている。そして、トランジスター１２２は、トランジスター１２１のゲートと、（３ｎ−２）列目の第１データ線１４−１との間の電気的な接続を制御するスイッチとして機能する。

トランジスター１２１は、そのソースが給電線１１６に電気的に接続され、そのドレインは、トランジスター１２３のソースまたはドレインの一方と、トランジスター１２４のソースとに電気的に接続されている。ここで、給電線１１６には、第１画素回路１１０−１において電源の高位側となる電位Ｖelが給電される。トランジスター１２１は、トランジスター１２１のゲートおよびソース間の電圧に応じた電流をＯＬＥＤ１３０に流す駆動トランジスターとして機能する。以下では、第１画素回路１１０−１のトランジスター１２１を「第１駆動トランジスター」と呼び、第１画素回路１１０−１のトランジスター１２１を「第２駆動トランジスター」と呼ぶ場合がある。

トランジスター１２３のソースまたはドレインの他方は、第１データ線１４−１に接続されている。トランジスター１２３のゲートには制御信号／Ｇcmp（ｋ）が与えられる。トランジスター１２３のソースおよびドレインの一方とトランジスター１２１のゲートとの間にはトランジスター１２２が接続されているが、トランジスター１２３のソースおよびドレインの一方は、トランジスター１２１のゲートに電気的に接続されているとも解釈され得る。トランジスター１２３は、トランジスター１２２を介してトランジスター１２１のゲートおよびドレインの間を導通させるためのトランジスターである。第１画素回路１１０−１におけるトランジスター１２３は、第１駆動トランジスターの閾値電圧を補償する補償動作の際に当該第１駆動トランジスターのゲートとドレインとの間の電気的な接続を制御する第１補償回路として機能する。同様に、第２画素回路１１０−２におけるトランジスター１２３は、第２駆動トランジスターの閾値電圧を補償する補償動作の際に当該第２駆動トランジスターのゲートとドレインとの間の電気的な接続を制御する第２補償回路として機能する。

トランジスター１２４のゲートには制御信号／Ｇel（ｋ）が与えられる。また、トランジスター１２４は、ドレインがトランジスター１２５のソースとＯＬＥＤ１３０のアノード１３０ａとにそれぞれ電気的に接続されている。トランジスター１２４は、トランジスター１２１のドレインと、ＯＬＥＤ１３０のアノード１３０ａとの間の電気的な接続を制御する、スイッチングトランジスターとして機能する。さらに、トランジスター１２１のドレインとＯＬＥＤ１３０のアノード１３０ａとの間にはトランジスター１２４が接続されているが、トランジスター１２１のドレインは、ＯＬＥＤ１３０のアノード１３０ａに電気的に接続されているとも解釈され得る。

トランジスター１２５のゲートには制御信号／Ｇcmp（ｋ）が与えられる。また、トランジスター１２５のドレインは（３ｎ−２）列目の給電線１６に電気的に接続されてリセット電位Ｖorstに保たれている。トランジスター１２５は、給電線１６と、ＯＬＥＤ１３０のアノード１３０ａとの間の電気的な接続を制御するスイッチングトランジスターとして機能する。

なお、本実施形態において表示パネル２はシリコン基板に形成されるので、トランジスター１２１〜１２６の基板電位については電位Ｖelとしている。また、上記におけるトランジスター１２１〜１２５、１２６−１および１２６−２のソース、ドレインは、トランジスター１２１〜１２５、１２６−１および１２６−２のチャネル型、電位の関係に応じて入れ替わってもよい。また、トランジスターは薄膜トランジスターであっても電界効果トランジスターであってもよい。

画素容量１３２は、一方の電極がトランジスター１２１のゲートに電気的に接続され、他方の電極が給電線１１６に電気的に接続される。このため、画素容量１３２は、トランジスター１２１のゲートとソースとの間の電圧を保持する。ｋ行目の第１画素回路１１０−１の画素容量１３２には、ｋ行目についての書き込みの際に、トランジスター１２２、第１データ線１４−１、容量５０−１、および信号線２０−１を介して、保持容量に保持されている階調電圧が書き込まれる。なお、画素容量１３２としては、トランジスター１２１のゲートに寄生する容量を用いてもよいし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いてもよい。

ＯＬＥＤ１３０のアノード１３０ａは、画素回路１１０毎に個別に設けられる画素電極である。これに対して、ＯＬＥＤ１３０のカソードは、画素回路１１０のすべてにわたって共通に設けられる共通電極１１８であり、画素回路１１０において電源の低位側となる電位Ｖctに保たれている。ＯＬＥＤ１３０は、上記シリコン基板において、アノード１３０ａと光透過性を有するカソードとで白色有機ＥＬ層を挟持した素子である。そして、ＯＬＥＤ１３０の出射側（カソード側）にはＲＧＢのいずれかに対応したカラーフィルターが重ねられる。なお、白色有機ＥＬ層を挟んで配置される２つの反射層間の光学距離を調整してキャビティ構造を形成し、ＯＬＥＤ１３０から発せられる光の波長を設定してもよい。この場合、カラーフィルターを有していてもよいし、有さなくてもよい。

このようなＯＬＥＤ１３０において、アノード１３０ａからカソードに電流が流れると、アノード１３０ａから注入された正孔とカソードから注入された電子とが有機ＥＬ層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板（アノード１３０ａ）とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構成となっている。以下では、第１画素回路１１０−１のＯＬＥＤ１３０を「第１発光素子」と呼び、第２画素回路１１０−２のＯＬＥＤ１３０を「第２発光素子」と呼ぶ場合がある。
以上が電気光学装置１の構成である。

次いで、第１画素回路１１０−１、および第２画素回路１１０−２を例にとって、図６〜図１０を参照しつつ電気光学装置１の動作を説明する。
図６は、電気光学装置１における各部の動作を説明するためのタイミングチャートである。電気光学装置１では、水平同期信号ＨＳＹＮＣが立ち下がる毎、すなわち１水平走査期間（図６では、１Ｈと表記）毎に走査線１２の走査が開始され、その走査線１２に対応して設けられた画素回路１１０についての初期化が開始される。図６には、ｋ（１≦ｋ＜ｍ）行目の走査線１２、ｋ＋ｍ行目の走査線１２、ｋ＋１行目の走査線１２、およびｍ＋ｋ＋１行目の走査線１２の各々についての水平走査期間における電気光学装置１の各部の動作の様子が示されている。前掲図３に示したように、本実施形態においてｋ行目の走査線１２の次に走査されるのはｍ＋ｋ行目の走査線１２であり、ｍ＋ｋ行目の走査線１２の次に操作されるのはｋ＋１行目の走査線１２であり、ｋ＋１行目の走査線１２の次に走査されるのはｍ＋ｋ＋１行目の走査線１２だからである。以下では、ｋ行目の走査線１２についての水平走査期間のことを「第１水平走査期間」と呼び、第１水平走査期間に後続する水平走査期間、すなわち、ｍ＋ｋ行目の走査線１２についての水平走査期間のことを「第２水平走査期間」と呼ぶ。

図６に示すように、第１水平走査期間が開始すると、制御回路３は、制御信号／ＧcplU、／Ｇel（k）およびＧrefUをＨレベルに固定する。また、制御回路３は、第１水平走査期間の開始を契機として、制御信号／ＧiniUをＬレベルに遷移させて一定時間その状態を維持した後に、Ｈレベルに戻す（図６参照）。そして、制御回路３は、上記一定時間経過後、走査信号／Ｇwr（k）および制御信号／Ｇcmp（ｋ）をＬレベルに遷移させ、第１水走査期間に亘ってこの状態を維持する。

第１水平走査期間では、制御信号／Ｇel（k）がＨレベルとなっているため、ｋ行目に属する３Ｎ個の画素回路１１０の各々におけるトランジスター１２４はオフとなって当該画素回路１１０に含まれるＯＬＥＤ１３０（第１発光素子）は非発光状態となる。また、第１水平走査期間の間、制御信号／ＧcplUおよび制御信号ＧrefUがＨレベルに固定されるため、トランスミッションゲート４２−１（第１スイッチ）は切断状態に固定され、トランジスター４５−１（第３スイッチ）は接続状態に固定される。このため、第１水平走査期間の間、信号線２０−１は信号線１８から電気的に切り離され、信号線２０−１の電位は参照電位Ｖrefに固定される（図７および図８：Ｕ１１）。

制御信号／ＧiniUがＬレベルである間、第５スイッチ（トランジスター１２６−１）は接続状態となり、第１データ線１４−１の電位は初期化電位Ｖiniに初期化される（図７：Ｕ１２）。走査信号／Ｇwr（k）および制御信号／Ｇcmp（ｋ）がＬレベルに遷移すると、第１画素回路１１０−１におけるトランジスター１２２、１２３、および１２５はオンとなり、図７に示す状態から図８に示す状態に遷移する。すなわち、トランジスター１２４がオフであり、トランジスター１２３および１２５がオンとなるため、第１画素回路１１０−１におけるトランジスター１２１のゲートおよびドレインは、第１データ線１４−１に電気的に接続され、当該トランジスター１２１（第１駆動トランジスター）についての補償動作が開始される（図８：Ｕ２１）。また、第１画素回路１１０−１におけるトランジスター１２４はオフであり、トランジスター１２５はオンであるため、第１画素回路１１０−１のＯＬＥＤ１３０（第１発光素子）のアノード１３０ａは給電線１６に電気的に接続され、アノード１３０ａの電位はリセット電位Ｖorstに初期化される（図８：Ｕ２２）。

また、第１水平走査期間では、当該第１水平走査期間の１つ前の水平走査期間において初期化および補償動作が行われた画素回路１１０（より具体的には、（ｍ＋ｋ−１）行に属する画素回路１１０）について、以下の処理が行われる。第１に、制御信号Ｓel（１）の立ち上がりに同期して表示階調に応じた階調電圧の保持容量（容量４１および配線間容量４３）へ書き込む処理（図７：Ｄ１１）である。第２に、第２スイッチ（トランスミッションゲート４２−２）を接続状態にして信号線１８と信号線２０−２とを接続し容量５０−２へ当該階調電圧を転送する転送処理（図８：Ｄ２１）、および第２データ線１４−２を介した画素容量１３２へ当該階調電圧を書き込む処理である。図７には、３ｎ−２列についての保持容量への（ｍ＋ｋ−１）行（３ｎ−２）列目の画素回路１１０の階調電圧の書き込み例が示されており、図８には、３ｎ−２列目の容量５０−２への当該階調電圧の転送例が示されている。図７に示すように、保持容量への階調電圧の書き込みが行われている間、信号線２０−２の電位は参照電位Ｖrefに固定される（図７：Ｄ１２）。

第１画素回路１１０−１のトランジスター１２１の閾値電圧の補償動作の実行中は第１データ線１４−１の電位が変動する。本実施形態の電気光学装置１では、第１データ線１４−１は第２データ線１４−２から電気的に切り離されており、また、第１水平走査期間においては、第１データ線１４−１との間に容量５０−１を有する信号線２０−１も信号線１８から電気的に切り離されている。このため、（ｍ＋ｋ−１）行（３ｎ−２）列目の画素回路１１０の画素容量１３２への階調電圧の書き込みを行っている間に、同じ列の第１画素回路１１０−１の駆動トランジスターについての補償動作が実行されても、第２データ線１４−２の電位に変動が生じることはなく、階調電圧を正確に書き込むことができる。

第１水平走査期間に後続する第２水平走査期間が開始すると、制御回路３は、制御信号／ＧcplD、／Ｇel（ｍ＋ｋ）およびＧrefDをＨレベルに固定する。また、制御回路３は、第２水平走査期間の開始を契機として、制御信号／ＧiniDをＬレベルに遷移させて一定時間その状態を維持した後に、Ｈレベルに戻す（図９参照）。そして、制御回路３は、上記一定時間経過後、走査信号／Ｇwr（ｍ＋ｋ）および制御信号／Ｇcmp（ｍ＋ｋ）をＬレベルに遷移させ、第１水走査期間に亘ってこの状態を維持する。

第２水平走査期間では、制御信号／Ｇel（ｍ＋ｋ）がＨレベルとなっているため、ｍ＋ｋ行目に属する３Ｎ個の画素回路１１０の各々におけるトランジスター１２４はオフとなって当該画素回路１１０に含まれるＯＬＥＤ１３０（第２発光素子）は非発光状態となる。また、第２水平走査期間の間、制御信号／ＧcplDおよび制御信号ＧrefDがＨレベルに固定されるため、トランスミッションゲート４２−２（第２スイッチ）は切断状態に固定され、トランジスター４５−２（第４スイッチ）は接続状態に固定される。このため、第２水平走査期間の間、信号線２０−２は信号線１８から電気的に切り離され、信号線２０−２の電位は参照電位Ｖrefに固定される（図９および図１０：Ｄ３１）。

制御信号／ＧiniDがＬレベルである間、第６スイッチ（トランジスター１２６−２）は接続状態となり、第２データ線１４−２の電位は初期化電位Ｖiniに初期化される（図９：Ｄ３２）。走査信号／Ｇwr（ｍ＋ｋ）および制御信号／Ｇcmp（ｍ＋ｋ）がＬレベルに遷移すると、第２画素回路１１０−２におけるトランジスター１２２、１２３、および１２５はオンとなり、図９に示す状態から図１０に示す状態に遷移する。すなわち、トランジスター１２４がオフであり、トランジスター１２３および１２５がオンとなるため、第２画素回路１１０−２におけるトランジスター１２１のゲートおよびドレインは、第２データ線１４−２に電気的に接続され、当該トランジスター１２１（第２駆動トランジスター）についての補償動作が開始される（図１０：Ｄ４１）。また、第２画素回路１１０−２におけるトランジスター１２４はオフであり、トランジスター１２５はオンであるため、第２画素回路１１０−２のＯＬＥＤ１３０（第２発光素子）のアノード１３０ａは給電線１６に電気的に接続され、アノード１３０ａの電位はリセット電位Ｖorstに初期化される（図１０：Ｄ４２）。

また、制御回路３は、第２水平走査期間において第１画素回路１１０−１についての前述の第１の処理（制御信号Ｓel（１）の立ち上がりに同期して表示階調に応じた階調電圧の（３ｎ−２）列の保持容量へ書き込む処理：前掲図９のＵ３１参照）を実行する。そして、制御回路３は、第２画素回路１１０−２についての補償動作開始後、図６に示すように、制御信号／Ｇcmp（ｋ）をＨレベルに遷移（トランジスター１２３をオフに遷移）させて第１画素回路１１０−１の駆動トランジスターについての補償動作を終了させる。その後、制御回路３は、図６に示すように、制御信号ＧcplUおよびＧrefUをＬレベルに遷移（第１スイッチを接続状態に、第３スイッチを切断状態に遷移）させる。さらにその後、制御回路３は、図６に示すように、走査信号／Ｇwr（ｋ）をＨレベルに遷移（トランジスター１２２をオフに遷移）させて、前述の第２の処理（信号線１８と信号線２０−１とを接続し容量５０−１へ階調電圧を書き込む処理：図１０のＵ４１参照）を実行する。第１スイッチの切断状態への遷移から遅らせてトランジスター１２２をオフにするのはフィードスルーノイズの影響を避けるためである。その後、制御回路３は、図６に示すように、一定時間経過後に制御信号ＧcplUをＬレベルに戻して第１スイッチを切断状態に遷移させるとともに、走査信号／Gwr（ｋ）をＬレベルに戻してトランジスター１２２を接続状態に遷移させ、容量５０−１に書き込まれた階調電圧を第１画素回路１１０−１の画素容量１３２に書き込み、その後、走査信号／Gwr（ｋ）を再度Ｈレベルに遷移させる。第１画素回路１１０−１の画素容量１３２への階調電圧の書き込みを行っている間に、同じ列に属する第２画素回路１１０−２の駆動トランジスターについての補償動作が実行されても、第１データ線１４−１の電位に変動が生じず、階調電圧を正確に書き込むことができることは前述した通りである。

以上説明したように本実施形態によれば、上側画素ブロックに属する画素回路１１０についての階調電圧の書き込み中に下側画素ブロックに属する画素回路１１０についての補償動作を行うことができ、下側画素ブロックに属する画素回路１１０についての階調電圧の書き込み中に上側画素ブロックに属する画素回路１１０についての補償動作を行うことができる。このため、本実施形態の電気光学装置１では、上側画素ブロックと下側画素ブロックの一方の画素ブロックに属する画素回路１１０についての階調電圧の書き込みを行っている間に、他方の画素ブロックに属しかつ同じ列に属する画素回路１１０についての補償動作を前倒しで開始することができ、補償期間を十分に長くとることが可能になる。
本態様によれば、画素回路内に保持容量を設ける必要はないので微細画素へ適用可能であり、また、画素回路に含まれる駆動トランジスターの補償動作の際に駆動トランジスターのソースをフローティングにする必要はないので、閾値電圧補償を正確に行うことが可能になる。

本実施形態の電気光学装置１の画素回路１１０は、画素容量１３２とは別箇にトランジスター１２１の閾値電圧を保持する容量を有していない。このため、本実施形態の電気光学装置１およびその駆動方法は微細画素への対応も可能である。なお、本実施形態の電気光学装置１では、ｎ列目の第１データ線１４−１に供給する階調電圧とｎ列目の第２データ線１４−２に供給する階調電圧とを１つのアンプで発生させた。その理由は次の通りである。第１データ線１４−１に供給する階調電圧を発生させるアンプ（以下、上側アンプ）とｎ列目の第２データ線１４−２に供給する階調電圧を発生させるアンプ（以下、下側アンプ）とが別箇であるとすると、両アンプの特性の差および配置位置の相違等に起因して上側画素ブロックと下側画素ブロックの境界が明瞭に視認される、といった不具合が発生する。このような不具合を回避するため、本実施形態の電気光学装置１では、ｎ列目の第１データ線１４−１に供給する階調電圧とｎ列目の第２データ線１４−２に供給する階調電圧とを１つのアンプで発生させる構成としたのである。

＜Ｂ．変形例＞
以上本発明の一実施形態について説明したが、この実施形態に以下の変形を加えても良い。
（１）上記実施形態では、容量４１と配線間容量４３とに、データ信号Ｖd（ｎ）に応じた電荷を保持する保持容量の役割を担わせた。しかし、容量４１を省略し、配線間容量４３のみに保持容量の役割を担わせてもよい。このような態様によれば、容量４１を省略した分だけ、表示部１００の表示領域以外の部分の回路面積を小さくすることができる。

（２）上記実施形態では、上側画素ブロックに属する画素回路１１０と下側画素ブロックに属する画素回路１１０とを、交互に１行ずつ上から順に選択する態様（図３参照）について説明したが、交互に１行ずつ下から順に選択する態様であってもよい。また、上側画素ブロックについては下から順に１行ずつ選択し、下側画素ブロックについては上から順に１行ずつ選択する態様、または上側画素ブロックについては上から順に１行ずつ選択し、下側画素ブロックについては下から順に１行ずつ選択する態様であってもよい。

＜Ｃ．応用例＞
上述した実施形態に係る電気光学装置は、各種の電子機器に適用することができ、特に２Ｋ２Ｋ以上の高精細な画像の表示を要求され、かつ小型であることを要求される電子機器に好適である。以下、本発明に係る電子機器について説明する。

図１１は本発明の電気光学装置を採用した電子機器としてのヘッドマウントディスプレイ３００の外観を示す斜視図である。図１１に示されるように、ヘッドマウントディスプレイ３００は、テンプル３１０、ブリッジ３２０、投射光学系３０１Ｌ、および、投射光学系３０１Ｒを備える。そして、図１１において、投射光学系３０１Ｌの奥には左眼用の電気光学装置（図示省略）が設けられ、投射光学系３０１Ｒの奥には右眼用の電気光学装置（図示省略）が設けられる。

図１２は、本発明に係る電気光学装置１を採用した可搬型のパーソナルコンピューター４００の斜視図である。パーソナルコンピューター４００は、各種の画像を表示する電気光学装置１と、電源スイッチ４０１およびキーボード４０２が設けられた本体部４０３と、を備える。なお、本発明に係る電気光学装置１が適用される電子機器としては、図１１および図１２に例示した機器のほか、デジタルスコープ、デジタル双眼鏡、デジタルスチルカメラ、ビデオカメラなど眼に近接して配置する電子機器が挙げられる。さらに、携帯電話機、スマートフォン、携帯情報端末（ＰＤＡ：Personal Digital Assistants）、カーナビゲーション装置、および車載用の表示器（インパネ）等の電子機器に設けられる表示部として適用することができる。

１…電気光学装置、２…表示パネル、３…制御回路、１０…データ線駆動回路、１１…走査線駆動回路、１２…走査線、１４…データ線、１４−１…第１データ線、１４−２…第２データ線、１６，６１，６３，１１６…給電線、１１８…共通電極、１８，２０−１，２０−２…信号線、３１…電圧生成回路、４１，５０−１，５０−２…容量、３４，４２−１，４２−２…トランスミッションゲート、４３…配線間容量、４５−１，４５−２，１２１，１２２，１２３，１２４，１２５，１２６−１，１２６−２…トランジスター、７０…データ信号供給回路、８２…ケース、８４…ＦＰＣ基板、８６…端子、１００…表示部、１１０…画素回路、１１０−１…第１画素回路、１１０−２…第２画素回路、１３０…ＯＬＥＤ、１３０ａ…アノード、１３２…画素容量、ＳＷ、ＳＷ−１、ＳＷ−２…スイッチ部、ＤＭ…デマルチプレクサー。

Claims (5)

1. 上下に分割されたデータ線である第１データ線および第２データ線と、
   前記第１データ線に接続された第１画素回路と、
   前記第２データ線に接続された第２画素回路と、
   前記第１データ線に接続された一方の電極と、他方の電極とを有する第１容量と、
   前記第２データ線に接続された一方の電極と、他方の電極とを有する第２容量と、
   前記第１画素回路の表示階調または前記第２画素回路の表示階調に応じた階調電圧をデータ信号供給回路から供給される保持容量が設けられる第１配線と、
   前記第１容量の他方の電極と前記第１配線との間に設けられ、接続状態または切断状態に制御される第１スイッチと、
   前記第２容量の他方の電極と前記第１配線との間に設けられ、接続状態または切断状態に制御される第２スイッチと、を有し、
   前記第１画素回路は、第１発光素子と、前記第１発光素子に流れる電流を前記第１データ線から与えられる階調電圧に応じて制御する第１駆動トランジスターと、第１補償回路と、を有し、
   前記第２画素回路は、第２発光素子と、前記第２発光素子に流れる電流を前記第２データ線から与えられる階調電圧に応じて制御する第２駆動トランジスターと、第２補償回路と、を有する電気光学装置。
2. 前記第１駆動トランジスターの閾値電圧を補償するための補償動作において用いられる参照電位を発生させる参照電源と前記第１容量の他方の電極との間に設けられ、接続状態または切断状態に制御される第３スイッチと、
   前記参照電源と前記第２容量の他方の電極との間に設けられ、接続状態または切断状態に制御される第４スイッチと、
   前記第１駆動トランジスターまたは前記第２駆動トランジスターを初期化するための初期化電位を発生させる初期化電源と前記第１データ線との間に設けられ、接続状態または切断状態に制御される第５スイッチと、
   前記第２データ線と前記初期化電源との間に設けられ、接続状態または切断状態に制御される第６スイッチと、
   を有することを特徴とする請求項１に記載の電気光学装置。
3. 前記第１配線は、前記第１データ線および前記第２データ線に並べて配置され、
   前記第１スイッチおよび前記第３スイッチに接続され、前記第１データ線と並べて配置される第２配線と、
   前記第２スイッチおよび前記第４スイッチに接続され、前記第２データ線と並べて配置される第３配線と、
   前記第１配線と並べて配置され、固定電位を与えられる第４配線と、を有し、
   前記第１データ線と前記第２配線とにより前記第１容量が形成され、
   前記第２データ線と前記第３配線とにより前記第２容量が形成され、
   前記第１配線と前記第４配線とにより前記保持容量が形成される
   ことを特徴とする請求項２に記載の電気光学装置。
4. 請求項２に記載の電気光学装置を駆動する方法であって、
   第１水平走査期間においては、前記第１スイッチを切断状態に固定する一方、前記第３スイッチを接続状態に固定し、前記第５スイッチを接続状態にして前記第１駆動トランジスターの初期化を行った後に前記第５スイッチを切断状態に戻して前記第１駆動トランジスターの補償動作を開始し、
   前記第１水平走査期間に後続する第２水平走査期間においては、前記第２スイッチを切断状態に固定し、前記第６スイッチを接続状態にして前記第２駆動トランジスターの初期化を行った後に前記第６スイッチを切断状態に戻し、前記第４スイッチを接続状態に固定して前記第２駆動トランジスターの補償動作を開始する一方、前記第２駆動トランジスターの補償動作開始後に前記第１画素回路の表示階調に応じた階調電圧を前記保持容量に保持させ、その後、前記第３スイッチを切断状態、前記第１スイッチを接続状態にして前記第１容量に当該階調電圧に応じた電圧を書き込む
   ことを特徴とする電気光学装置の駆動方法。
5. 請求項１〜請求項３の何れか１項に記載の電気光学装置、を有する電子機器。
   

Images