JP2020177177A - 表示装置、oledの劣化補償方法および電子機器 - Google Patents
表示装置、oledの劣化補償方法および電子機器 Download PDFInfo
- Publication number
- JP2020177177A JP2020177177A JP2019080739A JP2019080739A JP2020177177A JP 2020177177 A JP2020177177 A JP 2020177177A JP 2019080739 A JP2019080739 A JP 2019080739A JP 2019080739 A JP2019080739 A JP 2019080739A JP 2020177177 A JP2020177177 A JP 2020177177A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- oled
- display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 14
- 230000006866 deterioration Effects 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims description 41
- 239000004065 semiconductor Substances 0.000 claims description 30
- 230000010354 integration Effects 0.000 claims description 16
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 230000001186 cumulative effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 14
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 10
- 230000007423 decrease Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 101100062780 Mus musculus Dclk1 gene Proteins 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000032683 aging Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 230000036962 time dependent Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000009189 diving Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
この表示装置1は、例えばヘッドマウントディスプレイなどにおいてカラー画像を表示するマイクロ・ディスプレイである。
表示装置1の詳細については後述するが、表示モジュール100を含む。表示モジュール100は、複数のサブ画素回路や当該サブ画素回路を駆動する駆動回路などが半導体基板に形成された有機EL装置である。半導体基板としては、例えばシリコン基板であるが、他の半導体基板であってもよい。なお、この図では、タイミングコントローラーは省略されている。
なお、表示モジュール100には、表示モジュール100のほか、表示電源回路等が含まれるが、ケース72に収納されるので、図1では現れていない。
なお、本実施形態において、電圧VddおよびVssが表示装置1のロジック電源として供給され、電圧Vddは例えば+1.8Vであり、電圧Vssは0Vである。
タイミングコントローラー5は、ホスト装置から受信したクロック信号Clkおよび映像データDnに基づいて、表示モジュール100を駆動するためのタイミング信号を生成するとともに、受信した映像データDnを映像データDtとして再出力する。なお、タイミング信号とは、表示モジュール100を垂直走査および水平走査するための信号であり、同期信号Vsync、Hsyncおよびクロック信号Dclkなどがある。このうち、同期信号Vsyncは、表示モジュール100に対して垂直走査の開始を指定し、同期信号Hsyncは、表示モジュール100に対して水平走査の開始を指定する。また、クロック信号Dclkは、映像データDtを表示モジュールに転送する際の同期信号として用いられる。
なお、表示電源回路12は、例えば電圧VddおよびVssを用いたチャージポンプなどにより、電圧Vel、Vmを生成する。また、本実施形態において、例えば電圧Velは+6.0であり、電圧Vmは−1.0Vである。
表示モジュール100における表示領域102では、m行の走査線112が図において左右方向に沿って設けられ、n列のデータ線114が、上下方向に沿って、かつ、各走査線112と互いに電気的に絶縁を保つように設けられている。サブ画素回路110は、表示領域102において、m行の走査線112とn列のデータ線114との各交差に対応してm行n列のマトリクス状に配列している。
同様にデータ線114の列、および、サブ画素回路110のマトリクスの列を便宜的に区別するために、図3において左から順に1、2、3、…、n列と呼ぶ場合がある。また、列を特定せずに一般的に説明する場合には、1≦j≦nを満たすnを用いてj列と呼ぶことにする。
このうち、走査制御回路130は、タイミングコントローラー5から供給される同期信号Vsync、Hsync、映像データDtおよびクロック信号Dclkに基づいて、走査線駆動回路140の動作を制御するための制御信号Ctr_Y、および、データ線駆動回路150の動作を制御するための制御信号Ctr_Xをそれぞれ生成する。なお、映像データDtは、m行n列のサブ画素回路110で表現すべき階調値を指定する。
データ線114には、容量素子Cbの一端が接続され、容量素子Cbの他端は一定の電圧、例えば電源の電圧Vddの給電線に接続される。
なお、容量素子Cbは、特別に設けた容量ではなく、例えばデータ線114に寄生する容量を用いてもよい。
また、容量素子Caは、後述するように、データ線114の電圧振幅を圧縮するために設けられるので、圧縮する必要がなければ省略することが可能である。
なお、容量素子Caの一端および他端には、それぞれを所定の電圧をセットするための回路が設けられるが、複雑化を避けるために図3では省略されている。
また、i行目のサブ画素回路110には、走査信号Gwr(i)のほか、制御信号Gel(i)、Gcmp(i)が、図3に示した走査線駆動回路140によって供給される。
詳細には、トランジスター161にあっては、ゲートノードに制御信号Xginiが供給され、ソースノードが電圧Vddの給電線に接続され、ドレインノードがデータ線114、すなわち容量素子Caの他端に接続される。
また、トランジスター162にあっては、ゲートノードに制御信号Xgrefが供給され、ソースノードが電圧Vrefの給電線に接続され、ドレインノードが容量素子Caの一端に接続される。
(Vss<)Vref(<Vdd<Vel)
である。
表示装置1では、1フレーム(F)の期間にわたって1、2、3、…、m行目という順番で水平走査される。詳細には、図に示されるように、走査信号Gwr(1)、Gwr(2)、Gwr(3)、…、Gwr(m)が、走査線駆動回路140によって水平走査期間(H)毎に、順次排他的にLレベルとなる。本説明において、1フレームとは、1カット(コマ)分の画像を表示モジュール100に表示させるのに要する期間をいい、同期信号Vsyncで規定される垂直走査周波数が60Hzであれば、その1周期分の16.7ミリ秒の期間をいう。
なお、図5において、電圧を示す縦スケールは、各部または各信号にわたって必ずしも揃っていない。
そこで以下については、i行j列のサブ画素回路110について着目して説明する。
水平走査期間(H)の動作については、初期化期間(a)、補償期間(b)、書込期間(c)および発光期間に分けて説明する。
なお、補償期間(b)では、制御信号Gcmp(i)がLレベルになるので、OLED120のアノードには、電圧Vorstがセットされる。
また、書込期間(c)の直前である補償期間(b)では、j列目のデータ線114の電圧Vd(j)、および、i行j列のサブ画素回路110におけるトランジスター121のゲート電圧は、当該トランジスター121のゲート・ソース間の電圧をしきい値にさせる電圧となっている。また、補償期間(b)では電圧Vv(j)が電圧Vrefとなっている。
この状態から、書込期間(c)において、j列目の階調信号生成回路152の出力端に設けられたスイッチがオンして、当該出力端からi行j列のサブ画素の階調値に応じた電圧が出力される。
このため、容量素子Caの一端は、電圧Vrefから階調値に応じた電圧に変化し、容量素子Caを介して、j列目のデータ線114等に伝達する。このため、電圧Vd(j)は、電圧Vv(j)の変化分が容量素子Ca、CbおよびCsの容量比に応じて圧縮されて、上昇することになる。
この上昇後の電圧Vd(j)が、i行j列のサブ画素回路110におけるトランジスター122のゲートノードに印加され、容量素子Csに保持される。
なお、図5は、i行目の走査線112が選択される水平走査期間(H)を除く期間の全域を発光期間としている例であるが、水平走査期間(H)を除く期間の一部について発光期間としても良い。
このため、本実施形態では、m行n列のすべてのサブ画素回路110にわたってトランジスター121のしきい値電圧が補償された状態で、OLED120に階調値に応じた電流が流れるので、輝度のばらつきが小さくなる結果、高品位な表示が可能となる。
そこで、OLED120のカソードの電圧Vctを、半導体基板電位の電圧Vssよりもさらに低い電圧Vm(=−1.0V)として、OLED120の特性が劣化しても、十分な輝度でOLED120を発光させることができる、と考えられた。
この状態では、経時変化がある程度進行しているので、OLED120のしきい値電圧が初期状態よりも上昇している。このため、OLED120を非点灯とする場合に、リセットによってアノードに1.0V程度の電圧が残留していても、OLED120に電流が流れて発光することはない。また、図7に示されるように、電圧Vctが−1.0V付近である場合の輝度変化は、電圧Vctが0V付近である場合の輝度変化よりも急激に低下しないので、OLED120をより安定した状態で、短寿命化してしまうことを抑えた状態で用いることができる。
そこで、このような負担を低減させるための第2実施形態について説明する。
判定回路9は、積算回路7による積算時間が800時間を超えているか否かを判定し、当該積算時間が800時間を超えていなければ、信号Selを例えばLレベルで出力し、当該積算時間が800時間を超えれば、信号SelをHレベルで出力する。
トランジスター22、24は例えばPチャネル型である。このうち、トランジスター22にあっては、ソースノードが表示モジュール100における電圧Vctの給電線に接続され、ドレインノードには表示電源回路12による電圧Vmが印加される。トランジスター24にあっては、ソースノードには電圧Vssが印加され、ドレインノードが表示モジュール100における電圧Vctの給電線に接続される。トランジスター22、24は、電圧Vctを電圧Vssから電圧Vmに切り替えるためのスイッチとして機能する。
なお、トランジスター24が第1トランジスターの一例であり、トランジスター22が第2トランジスターの一例である。
第3実施形態に係る表示装置1は、電気的な構成でみれば、第2実施形態と同様である。このため、第3実施形態によれば、第2実施形態と同様にユーザーおよびメーカーに対する負担を軽減することができる。
そこで、半導体基板がP型であれば、図10に示されるようなトリプルウェル構造を採用すればよい。この構造により、半導体基板において、基板電位から電圧Vmに向かう方向を順方向とするダイオードが形成されず、かつ、オン抵抗が低いNチャネル型のトランジスター22、24を形成することができる。
一方で、図7を示されるように、電圧Vctとして−1.0Vは必ずしもが必要ではなく、例えば−0.4V程度でも、OLED120において十分な高コントラストが得られるとともに、長寿命化を図ることができると考えられる。
また、この構造において、トランジスター22のゲートノードに−1.0Vを印加することによってオンさせて、電圧Vmを電圧Vctとして選択させた場合に、当該トランジスターのチャネル幅を、すなわちチャネルにおいてキャリアの移動方向と直交する方向のサイズを、十分に広くすることで、電圧Vctとして−0.4V以下の電圧を得ることができる。具体的には、トランジスター22のチャネル幅を25000μm以上とすることにより、電圧Vctとして−0.4V以下の電圧を得ることができる。
表示モジュール100には、半導体基板において表示領域102の観察側に封止を兼ねる保護用のガラスが貼り付けられる。また、半導体基板においてガラスが貼り付けられた領域の周縁には、FPC基板74と接続するための端子が複数設けられる。半導体基板は、ウェハーから個片としてダイシングされるが、このダイシングの際の切断ラインDLは、FPC基板74と接続するための端子から十分に離れた位置にある。このため、表示モジュール100において、端子周辺ではスペースに余裕がある。このスペースに、トランジスター22として複数個のトランジスターが並列接続されて設けられ、同様に、トランジスター24として複数個のトランジスターが並列接続されて設けられる。
また、トランジスター22、24については、走査線駆動回路140と、表示モジュール100の左辺との間の領域に形成されてもよい。さらに、トランジスター22、24については、走査線駆動回路140と表示モジュール100の左辺との間の領域、および、データ線駆動回路150と表示モジュール100の下辺との間の領域にまたがって形成されてもよい。すなわち、トランジスター22、24については、走査制御回路130、走査線駆動回路140およびデータ線駆動回路150の周辺回路と、表示モジュール100における端辺との間の領域に形成することが好ましい。
一方、判定回路9は、積算回路7による積算時間が800時間を超えたと判定すれば(ステップS14の「Yes」であれば)、信号SelをHレベルにセットする。これによりトランジスター22がオンし、トランジスター24がオフするので、電圧Vctとして電圧Vm(=−1.0v)が選択される。したがって、このような方法によっても、OLED120について、初期状態から高コントラスト化を維持しつつ、長寿命化を図ることができる。
まず、図14に示されるように、ヘッドマウントディスプレイ300は、外観的には、一般的な眼鏡と同様にテンプル310や、ブリッジ320、レンズ301L、301Rを有する。また、ヘッドマウントディスプレイ300は、図15に示されるように、ブリッジ320近傍であってレンズ301L、301Rの奥側(図において下側)には、左眼用の表示パネル10Lと右眼用の表示パネル10Rとが設けられる。
表示パネル30Lの画像表示面は、図15において左側となるように配置している。これによって表示パネル10Lによる表示画像は、光学レンズ302Lを介して図において9時の方向に出射する。ハーフミラー303Lは、表示パネル10Lによる表示画像を6時の方向に反射させる一方で、12時の方向から入射した光を透過させる。表示パネル10Rの画像表示面は、表示パネル10Lとは反対の右側となるように配置している。これによって表示パネル10Rによる表示画像は、光学レンズ302Rを介して図において3時の方向に出射する。ハーフミラー303Rは、表示パネル10Rによる表示画像を6時方向に反射させる一方で、12時の方向から入射した光を透過させる。
また、このヘッドマウントディスプレイ300において、視差を伴う両眼画像のうち、左眼用画像を表示パネル10Lに表示させ、右眼用画像を表示パネル10Rに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる。
Claims (10)
- アノードからカソードに流れる電流に応じて発光し、表示画像の最小単位となるOLEDと、
前記OLEDによる表示の積算時間が所定値を超えた場合に、前記カソードを、第1電圧から、前記第1電圧よりも低い第2電圧に切り替えるためのスイッチと、
を有する表示装置。 - 前記OLEDを含む単位回路が半導体基板に形成され、
前記スイッチは、前記半導体基板とは別体である、
請求項1に記載の表示装置。 - 前記積算時間が所定値を超えた場合に、所定の表示がなされる
請求項1または2に記載の表示装置。 - 前記OLEDによる表示時間を積算する積算回路と、
前記積算回路による表示時間の積算時間が前記所定値を超えたか否かを判定する判定回路と、
を有し、
前記スイッチは、
前記判定回路によって前記積算時間が前記所定値を超えていないと判定された場合に、前記カソードに前記第1電圧を印加する第1トランジスターと、
前記判定回路によって前記積算時間が前記所定値を超えた判定された場合に、前記カソードに前記第2電圧を印加する第2トランジスターと、
を備える請求項1に記載の表示装置。 - 前記OLEDを含む単位回路と、前記第1トランジスターと、前記第2トランジスターとが、同一の半導体基板に形成された
請求項4に記載の表示装置。 - 前記半導体基板は、トリプルウェル構造である
請求項5に記載の表示装置。 - 前記半導体基板は、ツインウェル構造であり、
前記第2トランジスターのチャネル幅は、25000μm以上である、
請求項5に記載の表示装置。 - 前記第1トランジスターおよび前記第2トランジスターは、平面視で、
前記半導体基板の端辺と前記単位回路を駆動する周辺回路との間に設けられる
請求項7に記載の表示装置。 - アノードからカソードに流れる電流に応じて発光し、表示画像の最小単位となるOLEDの劣化補償方法であって、
前記OLEDによる表示時間を積算し、
当該積算時間が所定値を超えたか否かを判定し、
当該積算時間が所定値を超えたと判定した場合に、前記カソードを、第1電圧から前記第1電圧よりも低い第2電圧に切り替える
OLEDの劣化補償方法。 - 請求項1乃至8のいずれかに記載の表示装置を備える電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019080739A JP2020177177A (ja) | 2019-04-22 | 2019-04-22 | 表示装置、oledの劣化補償方法および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019080739A JP2020177177A (ja) | 2019-04-22 | 2019-04-22 | 表示装置、oledの劣化補償方法および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020177177A true JP2020177177A (ja) | 2020-10-29 |
JP2020177177A5 JP2020177177A5 (ja) | 2022-04-19 |
Family
ID=72936356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019080739A Pending JP2020177177A (ja) | 2019-04-22 | 2019-04-22 | 表示装置、oledの劣化補償方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020177177A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006130824A (ja) * | 2004-11-08 | 2006-05-25 | Seiko Epson Corp | 発光装置、画像形成装置及び発光素子の駆動方法 |
JP2007316431A (ja) * | 2006-05-26 | 2007-12-06 | Seiko Epson Corp | 表示ドライバ、電気光学装置及び電子機器 |
JP2008249745A (ja) * | 2007-03-29 | 2008-10-16 | Sanyo Electric Co Ltd | 平面表示装置 |
US20140118426A1 (en) * | 2012-10-31 | 2014-05-01 | Samsung Display Co., Ltd. | Display device, apparatus for compensating degradation and method thereof |
-
2019
- 2019-04-22 JP JP2019080739A patent/JP2020177177A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006130824A (ja) * | 2004-11-08 | 2006-05-25 | Seiko Epson Corp | 発光装置、画像形成装置及び発光素子の駆動方法 |
JP2007316431A (ja) * | 2006-05-26 | 2007-12-06 | Seiko Epson Corp | 表示ドライバ、電気光学装置及び電子機器 |
JP2008249745A (ja) * | 2007-03-29 | 2008-10-16 | Sanyo Electric Co Ltd | 平面表示装置 |
US20140118426A1 (en) * | 2012-10-31 | 2014-05-01 | Samsung Display Co., Ltd. | Display device, apparatus for compensating degradation and method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10002563B2 (en) | Electro-optical device having pixel circuit and driving circuit, driving method of electro-optical device and electronic apparatus | |
JP6064313B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
CN110827767B (zh) | 电光学装置 | |
JP5958055B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP5970758B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP5887973B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP2018151506A (ja) | 画素回路、電気光学装置および電子機器 | |
JP5929121B2 (ja) | 電気光学装置および電子機器 | |
JP6492447B2 (ja) | 電気光学装置、電子機器、及び電気光学装置の駆動方法 | |
JP2019158988A (ja) | 電気光学装置、電気光学装置の駆動方法、および電子機器 | |
JP2018155832A (ja) | 電気光学装置、電子機器及び電気光学装置の駆動方法 | |
JP6593480B2 (ja) | 電気光学装置、および電子機器 | |
JP7124341B2 (ja) | 電気光学装置、および電子機器 | |
JP6179644B2 (ja) | 電気光学装置および電子機器 | |
JP5929087B2 (ja) | 電気光学装置および電子機器 | |
JP5845963B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP2020177177A (ja) | 表示装置、oledの劣化補償方法および電子機器 | |
JP6581951B2 (ja) | 電気光学装置の駆動方法 | |
JP2021015211A (ja) | 電気光学装置および電子機器 | |
US20230069464A1 (en) | Electro-optical device and electronic device | |
JP6702352B2 (ja) | 電気光学装置及び電子機器 | |
JP6673406B2 (ja) | 電気光学装置および電子機器 | |
JP6626802B2 (ja) | 電気光学装置および電子機器 | |
JP6299090B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP2013088640A (ja) | 電気光学装置の駆動方法、電気光学装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220411 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220411 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230209 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230328 |