JP2020177177A5 - 表示装置、素子の劣化補償方法および電子機器 - Google Patents

Description

本発明は、表示装置、素子の劣化補償方法および電子機器に関する。

Claims (10)

1. アノードからカソードに流れる電流に応じて発光する素子と、
   前記素子による表示の積算時間が所定値を超えた場合に、前記カソードに印加する電圧を、第１電圧から、前記第１電圧よりも低い第２電圧に切り替えるためのスイッチと、
   を有する表示装置。
   
2. 前記素子を含む単位回路が半導体基板に形成され、
   前記スイッチは、前記半導体基板とは別体である、
   請求項１に記載の表示装置。
   
3. 前記積算時間が所定値を超えた場合に、所定の表示がなされる
   請求項１または２に記載の表示装置。
   
4. 前記素子による表示時間を積算する積算回路と、
   前記積算回路による表示時間の積算時間が前記所定値を超えたか否かを判定する判定回路と、
   を有し、
   前記スイッチは、
   前記判定回路によって前記積算時間が前記所定値を超えていないと判定された場合に、
   前記カソードに前記第１電圧を印加する第１トランジスターと、
   前記判定回路によって前記積算時間が前記所定値を超えた判定された場合に、前記カソードに前記第２電圧を印加する第２トランジスターと、
   を備える請求項１に記載の表示装置。
   
5. 前記素子を含む単位回路と、前記第１トランジスターと、前記第２トランジスター
   とが、同一の半導体基板に形成された
   請求項４に記載の表示装置。
   
6. 前記半導体基板は、トリプルウェル構造である
   請求項５に記載の表示装置。
   
7. 前記半導体基板は、ツインウェル構造であり、
   前記第２トランジスターのチャネル幅は、２５０００μｍ以上である、
   請求項５に記載の表示装置。
   
8. 前記第１トランジスターおよび前記第２トランジスターは、平面視で、
   前記半導体基板の端辺と前記単位回路を駆動する周辺回路との間に設けられる
   請求項７に記載の表示装置。
   
9. アノードからカソードに流れる電流に応じて発光する素子の劣化補償方法であって、
   前記素子による表示時間を積算し、
   当該積算時間が所定値を超えたか否かを判定し、
   当該積算時間が所定値を超えたと判定した場合に、前記カソードに印加する電圧を、第１電圧から前記第１電圧よりも低い第２電圧に切り替える
   素子の劣化補償方法。
   
10. 請求項１乃至８のいずれかに記載の表示装置を備える電子機器。