JP2017083798A - 電気光学装置、電子機器、及び電気光学装置の駆動方法 - Google Patents
電気光学装置、電子機器、及び電気光学装置の駆動方法 Download PDFInfo
- Publication number
- JP2017083798A JP2017083798A JP2015215229A JP2015215229A JP2017083798A JP 2017083798 A JP2017083798 A JP 2017083798A JP 2015215229 A JP2015215229 A JP 2015215229A JP 2015215229 A JP2015215229 A JP 2015215229A JP 2017083798 A JP2017083798 A JP 2017083798A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- data transfer
- layer
- line
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title description 8
- 239000003990 capacitor Substances 0.000 claims description 173
- 238000012546 transfer Methods 0.000 abstract description 322
- 239000010410 layer Substances 0.000 description 366
- 239000010408 film Substances 0.000 description 57
- 230000000149 penetrating effect Effects 0.000 description 46
- 230000005540 biological transmission Effects 0.000 description 44
- 239000000758 substrate Substances 0.000 description 37
- 229910052751 metal Inorganic materials 0.000 description 29
- 239000002184 metal Substances 0.000 description 29
- 238000010586 diagram Methods 0.000 description 23
- 241000750042 Vini Species 0.000 description 21
- 230000003287 optical effect Effects 0.000 description 16
- 230000004048 modification Effects 0.000 description 13
- 238000012986 modification Methods 0.000 description 13
- 239000004020 conductor Substances 0.000 description 8
- 238000007789 sealing Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000013144 data compression Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000007906 compression Methods 0.000 description 6
- 230000006835 compression Effects 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000003086 colorant Substances 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 150000003377 silicon compounds Chemical class 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 102100021943 C-C motif chemokine 2 Human genes 0.000 description 2
- 102100034871 C-C motif chemokine 8 Human genes 0.000 description 2
- 101000897480 Homo sapiens C-C motif chemokine 2 Proteins 0.000 description 2
- 101000946794 Homo sapiens C-C motif chemokine 8 Proteins 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 102100035793 CD83 antigen Human genes 0.000 description 1
- 102100023033 Cyclic AMP-dependent transcription factor ATF-2 Human genes 0.000 description 1
- 101000946856 Homo sapiens CD83 antigen Proteins 0.000 description 1
- 101000974934 Homo sapiens Cyclic AMP-dependent transcription factor ATF-2 Proteins 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
このような構成において、画素の階調レベルに応じた電位のデータ信号が駆動トランジスターのゲートに印加されると、駆動トランジスターは、ゲート・ソース間の電圧に応じた電流を発光素子に供給する。これにより、当該発光素子は、階調レベルに応じた輝度で発光する。
本発明は上述した事情に鑑みてなされたものであり、その目的は、振幅の大きいデータ信号がデータ線に供給される場合でも、データ信号の変動に伴うノイズによる表示品位の低下を防止することである。
図1は、本発明の第1実施形態に係る電気光学装置1の構成を示す斜視図である。電気光学装置1は、例えばヘッドマウント・ディスプレイにおいて画像を表示するマイクロ・ディスプレイである。
図1に示すように、電気光学装置1は、表示パネル2と、表示パネル2の動作を制御する制御回路3とを備える。表示パネル2は、複数の画素回路と、当該画素回路を駆動する駆動回路とを備える。本実施形態において、表示パネル2が備える複数の画素回路及び駆動回路は、シリコン基板に形成され、画素回路には、発光素子の一例であるOLEDが用いられる。また、表示パネル2は、例えば、表示部で開口する枠状のケース82に収納されるとともに、FPC(Flexible Printed Circuits)基板84の一端が接続される。
FPC基板84には、半導体チップの制御回路3が、COF(Chip On Film)技術によって実装されるとともに、複数の端子86が設けられて、図示省略された上位回路に接続される。
制御回路3には、図示省略された上位回路よりデジタルの画像データVdataが同期信号に同期して供給される。ここで、画像データVdataとは、表示パネル2(厳密には、後述する表示部100)で表示すべき画像の画素の階調レベルを例えば8ビットで規定するデータである。また、同期信号とは、垂直同期信号、水平同期信号、及び、ドットクロック信号を含む信号である。
ここで、制御信号Ctrとは、パルス信号や、クロック信号、イネーブル信号など、複数の信号を含む信号である。
なお、制御信号Sel(1)、Sel(2)、Sel(3)を、制御信号Selと総称し、制御信号/Sel(1)、/Sel(2)、/Sel(3)を、制御信号/Selと総称する場合がある。
また、制御回路3は電圧生成回路31を含む。電圧生成回路31は、表示パネル2に対して、各種電位を供給する。具体的には、制御回路3は、表示パネル2に対してリセット電位Vorst及び初期電位Vini等を供給する。
表示部100には、表示すべき画像の画素に対応した画素回路110がマトリクス状に配列されている。詳細には、表示部100において、M行の走査線12が図において横方向(X方向)に延在して設けられ、また、3列毎にグループ化された(3N)列の第1データ転送線14−1が図において縦方向(Y方向)に延在し、かつ、各走査線12と互いに電気的な絶縁を保って設けられている。
なお、図面の煩雑化を避けるために図2においては図示していないが、各々の第1データ転送線14−1に対しては、第2データ転送線14−2が電気的に接続可能に且つ縦方向(Y方向)に延在して設けられている(例えば図4参照)。そして、M行の走査線12と、(3N)列の第2データ転送線14−2とに対応して画素回路110が設けられている。このため、本実施形態において画素回路110は、縦M行×横(3N)列でマトリクス状に配列されている。
ここで、第1データ転送線14−1のグループを一般化して説明するために、1以上の任意の整数をnと表すと、左から数えてn番目のグループには、(3n−2)列目、(3n−1)列目及び(3n)列目の第1データ転送線14−1が属している、ということになる。
なお、走査線駆動回路6は、走査信号Gwr(1)〜Gwr(M)のほかにも、当該走査信号Gwrに同期した各種制御信号を行毎に生成して表示部100に供給するが、図2においては図示を省略している。また、フレームの期間とは、電気光学装置1が1カット(コマ)分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が120Hzであれば、その1周期分の8.3ミリ秒の期間である。
図3に示すように、デマルチプレクサDMは、列毎に設けられたトランスミッションゲート34の集合体であり、各グループを構成する3列に、データ信号を順番に供給するものである。ここで、n番目のグループに属する(3n−2)、(3n−1)、(3n)列に対応したトランスミッションゲート34の入力端は互いに共通接続されて、その共通端子にそれぞれデータ信号Vd(n)が供給される。n番目のグループにおいて左端列である(3n−2)列に設けられたトランスミッションゲート34は、制御信号Sel(1)がHレベルであるとき(制御信号/Sel(1)がLレベルであるとき)にオン(導通)する。同様に、n番目のグループにおいて中央列である(3n−1)列に設けられたトランスミッションゲート34は、制御信号Sel(2)がHレベルであるとき(制御信号/Sel(2)がLレベルであるとき)にオンし、n番目のグループにおいて右端列である(3n)列に設けられたトランスミッションゲート34は、制御信号Sel(3)がHレベルであるとき(制御信号/Sel(3)がLレベルであるとき)にオンする。
制御回路3は、各列のトランスミッションゲート42に対して、制御信号Gcpl及び制御信号/Gcplを共通に供給する。このため、各列のトランスミッションゲート42は、制御信号GcplがHレベルであるとき(制御信号/GcplがLレベルであるとき)に一斉にオンする。
また、各列の保持容量41の他方の電極は、固定電位である電位Vssが供給される給電線63に共通に接続される。ここで、電位Vssは、論理信号である走査信号や制御信号のLレベルに相当するものであってもよい。なお、保持容量41の容量値をCrfとする。
各画素回路110については電気的にみれば互いに同一構成なので、ここでは、m行目に位置し、且つ、n番目のグループのうち左端列の(3n−2)列目に位置する、m行(3n−2)列の画素回路110を例にとって説明する。
つまり、第1データ転送線14−1と第2データ転送線14−2との間には、転送容量133と第1トランジスター126とが並列に接続される。
また、画素回路110は、第2データ転送線14−2に対して接続される。すなわち、画素回路110には、第1データ転送線14−1及び第2データ転送線14−2を介して、指定階調に応じた階調電位が供給される。
但し、本発明はこのような構成に限定されるものではなく、一本の第2データ転送線14−2に対してNb個の画素回路110を電気的に接続してもよい。つまり、複数個の画素回路110が、一本の第2データ転送線14−2と、一つの転送容量133と、第1トランジスター126とを共用するようにしてもよい。
ここで、第2データ転送線14−2と転送容量133とを介して、同一の第1データ転送線14−1に接続された画素回路110の集合を「画素列」と称する(図5における画素列P)。また、所定数の画素回路110の集合を「ブロック」と称する(図5におけるブロックB)。
図5に示すように、画素列Pは複数のブロックBを含み、各ブロックBは複数の画素回路110を含む。つまり、本実施形態においては、第2データ転送線14−2は、画素列Pに含まれる画素回路110の個数と等しい個数の画素回路110に対して設けられている。
これに対して、従来の構成は図6に示すものである。図6は、比較例として示す従来の構成を説明する図である。同図に示すように、従来の構成では、第2データ転送線14−2が画素列Pに対して設けられ、その端部に転送容量133と第1データ転送線14−1とが設けられている。つまり、従来の構成では、一の画素列P(に含まれる全ての画素回路110)に対して、一本の第1データ転送線14−1と一本の第2データ転送線14−2とが設けられている。この点が、図5を参照して説明した本実施形態に特有の構成、すなわち第2データ転送線14−2が画素列Pを構成するブロックB単位で分割されて複数設けられている点と明確に相違する。
本実施形態では、Nbの値は1である。なお、1以上K以下の任意の整数として、kを用いる。
以降、1行目から数えてm番目の行における各画素回路110に対応する第1トランジスター126は、1行目から数えてm番目の第1トランジスター126であるとし、制御信号Gfix(m)が供給されるとする。
すなわち、走査線駆動回路6は、m行目に位置する画素回路に対して、走査信号Gwr(m)、制御信号Gel(m)、Gcmp(m)、Gorst(m)を、それぞれ、m行目の走査線12、制御線143、144、145を介して供給する。また、m行目に位置する第1トランジスター126に対して制御信号Gfix(m)を、m行目の制御線146を介して供給する。
以下では、走査線12、制御線143、制御線144、制御線145、及び制御線146を、「制御線」と総称する場合がある。すなわち、本実施形態に係る表示パネル2には、各行に走査線12を含む4本の制御線が設けられると共に、1行ごとに1本の制御線146が設けられる。
第2トランジスター122は、ゲートがm行目の走査線12に電気的に接続され、ソース又はドレインの一方が、第2データ転送線14−2に電気的に接続されている。また、第2トランジスター122は、ソースまたはドレインの他方が、駆動トランジスター121のゲートと、画素容量132の一方の電極とに、それぞれ電気的に接続されている。すなわち、第2トランジスター122は、駆動トランジスター121のゲートと転送容量133の第2電極133−2との間に電気的に接続されている。そして、第2トランジスター122は、駆動トランジスター121のゲートと、(3n−2)列目の第2データ転送線14−2に接続された転送容量133の第2電極133−2との間の電気的な接続を制御するトランジスターとして機能する。
ここで、給電線116には、画素回路110において電源の高位側となる電位Velが給電される。この駆動トランジスター121は、駆動トランジスター121のゲート及びソース間の電圧に応じた電流を流す駆動トランジスターとして機能する。
第3トランジスター123は、ゲートが制御線143に電気的に接続され、制御信号Gcmp(m)が供給される。この第3トランジスター123は、駆動トランジスター121のゲートとドレインとの間の電気的な接続を制御するスイッチングトランジスターとして機能する。よって、第3トランジスター123は、第2トランジスター122を介して駆動トランジスター121のゲート及びドレインの間を導通させるためのトランジスターである。なお、第3トランジスター123のソース及びドレインの一方と駆動トランジスター121のゲートとの間には第2トランジスター122が接続されているが、第3トランジスター123のソース及びドレインの一方は、駆動トランジスター121のゲートに電気的に接続されているとも解釈され得る。
第5トランジスター125は、ゲートが制御線145に電気的に接続され、制御信号Gorst(m)が供給される。また、第5トランジスター125のドレインは(3n−2)列目の給電線16に電気的に接続されてリセット電位Vorstに保たれている。この第5トランジスター125は、給電線16と、OLED130のアノード130aとの間の電気的な接続を制御するスイッチングトランジスターとして機能する。
この第1トランジスター126は、主として、第1データ転送線14−1と第2データ転送線14−2との間の電気的な接続を制御するスイッチングトランジスターとして機能する。
ここで、第1トランジスター126及び転送容量133は、同一の第2データ転送線14−2に接続されているNb個の画素回路110によって共用される。本実施形態では、図4に示すように、1本の同一の第2データ転送線14−2には各行目の画素回路110が接続される。
なお、画素容量132としては、駆動トランジスター121のゲートgに寄生する容量を用いても良いし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いても良い。
1水平走査期間(H)での動作は、各行の画素回路110にわたって共通である。そこで以下については、m1行目が水平走査される水平走査期間において、特にm1行(3n−2)列の画素回路110について着目して動作を説明する。
図7に示されるように、m1行目の初期化期間では、走査信号Gwr(m1)はHレベルであり、制御信号Gel(m1)はHレベルであり、制御信号Gcmp(m1)はHレベルであり、制御信号Gfix(m)はLレベルである。制御信号Gorst(m1)はLレベルである。
このため、図8に示されるように、m1行(3n−2)列の画素回路110においては第5トランジスター125,第1トランジスター126がオンする一方、駆動トランジスター121、第2トランジスター122、第3トランジスター123、第4トランジスター124がオフする。これにより、OLED130に供給される電流の経路が遮断されるので、OLED130は、オフ(非発光)状態となる。
初期化期間を終えると補償期間が開始する。m1行目の補償期間では、走査信号Gwr(m1)はLレベルであり、制御信号Gel(m1)はHレベルであり、制御信号Gcmp(m1)はLレベルであり、制御信号Gfix(m1)はHレベルである。制御信号Gorst(m1)はLレベルである。
このため、図10に示されるように、m1行(3n−2)列の画素回路110においては第2トランジスター122、第3トランジスター123、第5トランジスター125がオンする一方、第4トランジスター124、第1トランジスター126がオフする。このとき、駆動トランジスター121のゲートgは、第2トランジスター122と第3トランジスター123とを介して自身のドレインに接続(ダイオード接続)され、駆動トランジスター121にはドレイン電流が流れてゲートgを充電する。
すなわち、駆動トランジスター121のドレインとゲートgとは、第2データ転送線14−2に接続され、駆動トランジスター121の閾値電圧をVthとすると、駆動トランジスター121のゲートgの電位Vgは、(Vel−Vth)に漸近していく。
補償期間を終えると、書込期間が開始する。m1行目の書込期間では、走査信号Gwr(m1)がLレベルであり、制御信号Gel(m1)はHレベルであり、制御信号Gcmp(m1)はHレベルであり、制御信号Gfix(m1)はHレベルである。制御信号Gorst(m1)はLレベルである。
このため、図11に示されるように、m1行(3n−2)列の画素回路110においてはトランジスター122、125がオンする一方、トランジスター123、124、126がオフする。
なお、書込期間におけるデマルチプレクサDM(n)では、制御信号Sel(1)がLレベルになるので、図11に示されるようにトランスミッションゲート34がオフする。
一方、制御回路3は、データ信号の電位の切り替えに合わせて制御信号Sel(1)、Sel(2)、Sel(3)を順番に排他的にHレベルとする。制御回路3は、図示は省略しているが、制御信号Sel(1)、Sel(2)、Sel(3)とは論理反転の関係にある制御信号/Sel(1)、/Sel(2)、/Sel(3)についても出力している。これによって、デマルチプレクサDMでは、各グループにおいてトランスミッションゲート34がそれぞれ左端列、中央列、右端列の順番でオンする。
ここでΔVとΔVgとの比を、下記の(式3)で示すように圧縮率Rとする。
つまり、書込期間における駆動トランジスター121のゲートgの電位Vgは、補償期間における電位Vgから、第1データ転送線14−1及び第1電極133−1の電位の変化量ΔVに対して、Rを乗じた値だけレベルシフトした(データ圧縮された)値となる。この書込期間を終えると、後述する発光期間が開始する。
ここで、第2データ転送線14−2に接続する画素回路110の個数Nb(1ブロック内に含まれる画素回路110の個数Nb)は、補償動作の完了に要する時間と、データ圧縮の圧縮率と、を鑑みて決定することが好ましい。以下、具体的に説明する。
まず、補償動作の完了に要する時間について説明する。補償期間を終えた時点の駆動トランジスター121のゲートgの電位Vg(補償点)が、階調電圧の中間階調に設定されていることが好ましいところ、Nbの値が小さいほど、駆動トランジスター121のゲートgに付随する寄生容量が小さくなるため、補償期間が極端に短くなってしまい、結果として走査信号Gwr(m)の立上がり(立下り)におけるなまりの影響を受けて、走査信号Gwr(m)を供給する側と供給される側とで補償期間が異なってしまう虞がある。この場合、当該虞をなくす程度に駆動能力の高い走査線駆動回路6が必要となってしまう。
また、データ圧縮の圧縮率については、(式2)に示されるように、Nbの値が小さいほど圧縮率が大きくなり、逆にNbの値が大きいほど圧縮率は小さくなる。
従って、補償動作の完了に要する時間と、データ圧縮の圧縮率とを鑑みて、Nbの値を適切な値に決定することが好ましい。例えば全行数Mが720行の場合、Nbを90個とし、総ブロック数Kを8個としてもよい。
図7のタイミングチャートに示されるように、走査信号Gwr(m1)がLレベルからHレベルに立ち上がり、書込期間を終えると、1水平走査期間(H)の残りの期間及び次の1水平走査期間(H)は、非発光期間となる。非発光期間においては、全てのトランジスターがオフとなり、制御信号Gorst(m1)はLレベルである。
非発光期間を終えると、発光期間が開始する。図7のタイミングチャートに示されるように、m1行目の発光期間では、走査信号Gwr(m1)がHレベルであり、制御信号Gel(m1)はLレベルであり、制御信号Gcmp(m1)はHレベルであり、制御信号Gfix(k)はHレベルである。制御信号Gorst(m1)はHレベルである。
このため、図12に示されるようにm1行(3n−2)列の画素回路110においては、第4トランジスター124がオンする一方、第2トランジスター122、第3トランジスター123,第5トランジスター125,第1トランジスター126がオフする。これにより、駆動トランジスター121は、画素容量132によって保持された電圧、すなわちゲート・ソース間の電圧Vgsに応じた駆動電流Idsを、OLED130に供給する。つまり、OLED130は、駆動トランジスター121によって各画素の指定階調に応じた階調電位に応じた電流が供給され、当該電流に応じた輝度で発光する。
m1行目やm2行目等の画素回路110が属するブロックをブロックB(m)とすると、ブロックB(m)の次のブロックであるブロックB(n)における初期化期間は、ブロックB(m)においては発光期間である。本実施形態では、例えば、前記ブロックB(m)の次のブロック(n)を一のブロックとし、前記ブロックB(m)を他のブロックとすると、一のブロックであるブロックB(n)における初期化期間であって、他のブロックであるブロックB(m)における発光期間に、第1トランジスター126をオンさせて第1データ転送線14−1と第2データ転送線14−2とを導通状態にして、第2データ転送線14−2に初期電位Viniを供給する。
時刻t5から時刻t6では、ブロックB(m)の次のブロックであるブロックB(n)において初期化期間の処理が実行されるが、この期間はブロックB(m)においては発光期間である。しかし、本実施形態においては、ブロックB(n)において初期化期間の処理が実行される際に、ブロックB(m)を始めとして他のブロックBにおいて、制御信号GfixをLレベルにする。その結果、図14に示すように、第1トランジスター126がオンし、ブロックB(m)を始めとして他のブロックBにおいて、第1データ転送線14−1と第2データ転送線14−2とが導通状態となって、第2データ転送線14−2に初期電位Viniが供給されることになる。
次に、本実施形態における電気光学装置1の具体的な構造を以下に詳述する。なお、以下の説明で参照する各図面では、説明の便宜のために、各要素の寸法や縮尺を実際の電気光学装置1とは相違させている。図15及び図16は、電気光学装置1の各要素を形成する各段階での基板10の表面の様子を画素回路110の1個分に着目して図示した平面図である。図17は、電気光学装置1の断面図である。図15及び図16のI−I’線を含む断面に対応した断面図が図17に相当する。なお、図15及び図16の平面図であるが、各要素の視覚的な把握を容易化する観点から、図17と共通する各要素に図17と同態様のハッチングが便宜的に付加されている。
図15のゲート層を示す部分及び図17から理解される通り、能動領域10Aが形成された基板10の表面は絶縁膜L0(ゲート絶縁膜)で被覆され、各トランジスター121,122,123,124,125,126のゲート層GT(GTdr,GTwr,GTcmp,GTel,GTorst,GTfix)が絶縁膜L0の面上に形成される。各トランジスター121,122,123,124,125,126のゲート層GTは、絶縁膜L0を挟んでアクティブ層に対向する。
図15の金属層Bを示す部分及び図17から理解される通り、第1の導電線の一例としての走査線12は、絶縁層LBを貫通する導通孔HC9を介して第2トランジスター122のゲート層GTwrに導通する。走査線12は、複数の画素回路110にわたり第2トランジスター122のチャネル長の方向(X方向)に沿って延在する。
制御線143は、図15の金属層Bを示す部分及び図17から理解される通り、絶縁層LBを貫通する導通孔HC7と、中継電極QA9と、絶縁層LAを貫通するHB4とを介して第3トランジスター123のゲート層GTcmpに導通する。また、制御線143は、第3トランジスター123のチャネル長の方向(X方向)に沿って延在する。
制御線145は、絶縁層LBを貫通する導通孔HC3と、中継電極QA5と、絶縁層LAを貫通するHB2とを介して第5トランジスター125のゲート層GTorstに導通する。また、制御線145は、第5トランジスター125のチャネル長の方向(X方向)に沿って延在する。
制御線146は、絶縁層LBを貫通する導通孔HC2と、中継電極QA2と、絶縁層LAを貫通するHB1とを介して第1トランジスター126のゲート層GTfixに導通する。また、制御線146は、第1トランジスター126のチャネル長の方向(X方向)に沿って延在する。
第3の導電層の一例としての第2データ転送線14−2は、複数の画素回路110にわたりY方向に沿って延在する。第2データ転送線14−2は、絶縁層LCを貫通する導通孔HD4と、中継電極QB4と、絶縁層LBを貫通する導通孔HC8と、中継電極QA3とを介して、第2トランジスター122のドレイン領域またはソース領域を形成する能動領域10Aに導通される。また、第2データ転送線14−2は、第3トランジスター123のドレイン領域またはソース領域を形成する能動領域10Aと、第1トランジスター126のドレイン領域またはソース領域を形成する能動領域10Aとに導通される。
転送容量(第1容量)133の第5の導電層の一例としての第2電極133−2は、画素回路110において、走査線12、制御線143、及び制御線144を覆う矩形の電極であり、第2データ転送線14−2と一体に形成される。
転送容量(第1容量)133の第4の導電層の一例としての第1電極133−1は、絶縁層LDを介して第2電極133−2と対向する矩形の容量電極である。第1電極133−1は、絶縁層LDを介して第2電極133−2と対向する。このように、転送容量133は、金属である第1電極133−1と、絶縁層LDと、金属である第2電極133−2とから構成され、MIM(Metal-Insulator-Metal)構造を有している。したがって、転送容量133は、大容量化が容易である。また、転送容量133は、画素回路110の表示領域内に形成されるので、電気光学装置の小型化を図ることができる。
第2の導電層の一例としての第1データ転送線14−1は、複数の画素回路110にわたりY方向に沿って延在する。第1データ転送線14−1は、絶縁層LEを貫通する導通孔HF1,HF2,HF3を介して、転送容量133の第1電極133−1に導通される。また、第1データ転送線14−1は、絶縁層LE及び絶縁層LDを貫通する導通孔HE1と、中継電極QC1と、絶縁層LCを貫通する導通孔HD1と、中継電極QB1と、絶縁層LBを貫通する導通孔HC1と、中継電極QA1と、絶縁層LA及び絶縁膜L0を貫通する導通孔HA2とを介して、第1トランジスター126のドレイン領域またはソース領域を形成する能動領域10Aとに導通される。
また、給電線16は、第1データ転送線14−1と同層に形成され、絶縁層LFを介して、第1データ転送線14−1との間に所定の間隙を有して配置される。このようにしてシールド容量(第2容量)134が形成され、第1データ転送線14−1はシールド線としての給電線16によってシールドされることになる。
また、シールド容量(第2容量)134については、絶縁層LFを介して、第1データ転送線14−1とシールド線としての給電線16とを所定の間隙で配置することによって形成する。したがって、シールド容量134は、2本の平行な配線によって形成されるので、Y方向において所定の長さを有することになり、所定の容量を確保することができる。また、シールド容量134についても画素回路110の表示領域内に形成されるので、チップ面積の増大を防ぐことができる。
さらに、図15及び図17から理解されるように、駆動トランジスター121の第2電流端に接続される電源線としての給電線116は、第2データ転送線14−2よりも下層に形成されるので、給電線116がシールドとして機能し、駆動トランジスター121のゲートの電位の変動をより一層効果的に抑制して、表示品位を向上させることができる。
また、図15から理解されるように、駆動トランジスター121は電源線としての給電線116に覆われているので、給電線116がシールドとして機能し、駆動トランジスター121のゲートの電位の変動をより一層効果的に抑制して、表示品位を向上させることができる。
次に、本発明の第2実施形態について添付図面の図18ないし図20を参照しつつ説明する。なお、第1実施形態との共通箇所については、同一符号を付して説明を省略する。
本実施形態の回路は、図4に示す第1実施形態の回路と同様である。本実施形態は、図18ないし図20に示すように、各トランジスターの平面視上の配置が第1実施形態と異なっている。但し、各配線の層上の位置関係は第1実施形態と同様である。
図18に示す中継電極QA3はソース電極であり、第1トランジスター126のドレイン領域またはソース領域を形成する能動領域10A、第3トランジスター123のドレイン領域またはソース領域を形成する能動領域10A、及び第2トランジスター122のドレイン領域またはソース領域を形成する能動領域10Aに直接接して形成される電極である。
また、図18に示す中継電極QA8もソース電極であり、第4トランジスター124のドレイン領域またはソース領域を形成する能動領域10A、第3トランジスター123のドレイン領域またはソース領域を形成する能動領域10A、及び駆動トランジスター121のドレイン領域またはソース領域を形成する能動領域10Aに直接接して形成される電極である。
さらに、図18に示す中継電極QA11もソース電極であり、第2トランジスター122のドレイン領域またはソース領域を形成する能動領域10Aに直接接して形成される電極である。 さらに、図18及び図20から理解されるように、駆動トランジスター121の第2電流端に接続される電源線としての給電線116は、第2データ転送線14−2よりも下層に形成されるので、給電線116がシールドとして機能し、駆動トランジスター121のゲートの電位の変動をより一層効果的に抑制して、表示品位を向上させることができる。
また、図18から理解されるように、駆動トランジスター121は電源線としての給電線116に覆われているので、給電線116がシールドとして機能し、駆動トランジスター121のゲートの電位の変動をより一層効果的に抑制して、表示品位を向上させることができる。
次に、本発明の第3実施形態について添付図面の図23ないし図26を参照しつつ説明する。上述した各実施形態においては、6個のトランジスターを用いたが、本実施形態では、5個のトランジスターを用いる。
図23に示すように、本実施形態においては、第5トランジスター125が設けられていない構成が、上述した各実施形態と異なっている。また、第1トランジスター126のドレインまたはソースには、初期電位Viniが供給される給電線17が接続されている。また、第1データ転送線14−1には、トランスミッションゲート45を介して、第1データ転送線14−1を初期化する電圧Vrefが供給される。電圧Vrefは、初期電位Viniと同じであってもよい。
本実施形態における動作は、上述した各実施形態と同様であり、発光期間中にフローティングノードになる第2トランジスター122の転送容量133側の第2データ転送線14−2を、他のブロックで初期化期間の処理が行われる期間において固定電位の初期電位Viniに設定するので、第2データ転送線14−2の電位が電源電圧に近づくことを抑えることができる。その結果、第2トランジスター122がオンすることがなく、画素容量132において電圧が保持され、表示の不具合を発生させることがない。
次に、第3実施形態の電気光学装置1の具体的な構造を以下に詳述する。なお、以下の説明で参照する各図面では、説明の便宜のために、各要素の寸法や縮尺を実際の電気光学装置1とは相違させている。図24及び図25は、電気光学装置1の各要素を形成する各段階での基板10の表面の様子を画素回路110の1個分に着目して図示した平面図である。図26は、電気光学装置1の断面図である。図24及び図25のI−I’線を含む断面に対応した断面図が図26に相当する。なお、図24及び図25は平面図であるが、各要素の視覚的な把握を容易化する観点から、図26と共通する各要素に図26と同態様のハッチングが便宜的に付加されている。
また、図24のゲート層の部分に例示される通り、駆動トランジスター121のゲート層GTdrは、容量素子を構成する領域に形成された能動領域10Aまで延びて形成され、画素容量132を構成している。
また、図24から理解されるように、本実施形態においては、第2データ転送線14−2は、駆動トランジスター121、第1トランジスター126、第2トランジスター122、及び第3トランジスター123のソース電極が形成される層よりも上層に形成される。したがって、チップ面積の増大を防ぐことができる。
図24に示す中継電極QA13はソース電極であり、第2トランジスター122のドレイン領域またはソース領域を形成する能動領域10Aに直接接して形成される電極である。
また、図24に示す中継電極QA15もソース電極であり、第3トランジスター123のドレイン領域またはソース領域を形成する能動領域10A、第4トランジスター124のドレイン領域またはソース領域を形成する能動領域10A、及び駆動トランジスター121のドレイン領域またはソース領域を形成する能動領域10Aに直接接して形成される電極である。
さらに、図24に示す中継電極QA17もソース電極であり、第3トランジスター123のドレイン領域またはソース領域を形成する能動領域10A、第2トランジスター122のドレイン領域またはソース領域を形成する能動領域10A、及び第1トランジスター126のドレイン領域またはソース領域を形成する能動領域10Aに直接接して形成される電極である。
図24の金属層Aの部分及び図26から理解される通り、給電線116は、絶縁層LAと絶縁膜L0とを貫通する導通孔HA16を介して駆動トランジスター121のソース領域またはドレイン領域を形成する能動領域10Aに導通する。また、給電線116は、絶縁層LAと絶縁膜L0とを貫通する導通孔HA15を介して画素容量132を形成する能動領域10Aに導通する。給電線116は、複数の画素回路110にわたり駆動トランジスター121のチャネル幅の方向(X方向)に沿って延在する。給電線116は、多層配線層内の配線(図示略)を介して、高位側の電源電位Velが供給される実装端子に導通する。なお、図示を省略するが、画素回路110の周辺領域内にも別の電源線層が形成される。この電源線層は、多層配線層内の配線(図示略)を介して、低位側の電源電位Vctが供給される実装端子に導通する。給電線116及び低位側の電源電位Vctが供給される電源線層は、例えば銀やアルミニウムを含有する導電材料で例えば100nm程度の膜厚に形成される。
転送容量133(第1容量)の第5の導電層の一例としての第2電極133−2は、画素回路110において、走査線12、制御線143、及び制御線146を覆う矩形の電極であり、第2データ転送線14−2と一体に形成される。
転送容量133(第1容量)の第4の導電層の一例としての第1電極133−1は、絶縁層LDを介して第2電極133−2と対向する矩形の容量電極である。第1電極133−1は、絶縁層LDを介して第2電極133−2と対向する。このように、転送容量133は、MIM(Metal-Insulator-Metal)構造により形成されるので、大容量化が可能となっている。
第2の導電層の一例としての第1データ転送線14−1は、複数の画素回路110にわたりY方向に沿って延在する。第1データ転送線14−1は、絶縁層LEを貫通する導通孔HF4,HF5,HF6を介して、転送容量133の第1電極133−1に導通される。
また、シールド容量(第2容量)134については、絶縁層LFを介して、第1データ転送線14−1とシールド線としての給電線16とを所定の間隙で配置することによって形成する。したがって、シールド容量134は、2本の平行な配線によって形成されるので、Y方向において所定の長さを有することになり、所定の容量を確保することができる。また、シールド容量134についても画素回路110の表示領域内に形成されるので、チップ面積の増大を防ぐことができる。
さらに、図24及び図26から理解されるように、駆動トランジスター121の第2電流端に接続される電源線としての給電線116は、第2データ転送線14−2よりも下層に形成されるので、給電線116がシールドとして機能し、駆動トランジスター121のゲートの電位の変動をより一層効果的に抑制して、表示品位を向上させることができる。
また、図24から理解されるように、駆動トランジスター121は電源線としての給電線116に覆われているので、給電線116がシールドとして機能し、駆動トランジスター121のゲートの電位の変動をより一層効果的に抑制して、表示品位を向上させることができる。
次に、本発明の第4実施形態について添付図面の図27ないし図30を参照しつつ説明する。なお、第3実施形態との共通箇所については、同一符号を付して説明を省略する。
本実施形態の回路は、図27に示すように、第3実施形態と同様に5個のトランジスターで構成されるが、給電線17は設けられていない。その代わりに、第1トランジスター126のドレインまたはソースは、第1データ転送線14−1に接続され、第1データ転送線14−1には、トランスミッションゲート45を介して、初期電位Viniが供給される。その他の構成は、第3実施形態と同様である。
本実施形態における動作は、上述した各実施形態と同様であり、発光期間中にフローティングノードになる第2トランジスター122の転送容量133側の第2データ転送線14−2を、他のブロックで初期化期間の処理が行われる期間において固定電位の初期電位Viniに設定するので、第2データ転送線14−2の電位が電源電位に近づくことを抑えることができる。その結果、第2トランジスター122がオンすることがなく、画素容量132において電圧が保持され、表示の不具合を発生させることがない。
本実施形態においては、図28に示すように、第2データ転送線14−2の配置と形状が第3実施形態と異なっている。また、第1トランジスター126のドレインまたはソースを構成するノード領域10Aは、導通孔HA22、中継電極QA22、導通孔HD7、中継電極QB8を介して、第1データ転送線14−1と接続される。その他の構造は、第3実施形態と同様である。
図28に示す中継電極QA13はソース電極であり、第2トランジスター122のドレイン領域またはソース領域を形成する能動領域10Aに直接接して形成される電極である。
また、図28に示す中継電極QA15もソース電極であり、第3トランジスター123のドレイン領域またはソース領域を形成する能動領域10A、第4トランジスター124のドレイン領域またはソース領域を形成する能動領域10A、及び駆動トランジスター121のドレイン領域またはソース領域を形成する能動領域10Aに直接接して形成される電極である。
さらに、図28に示す中継電極QA17もソース電極であり、第3トランジスター123のドレイン領域またはソース領域を形成する能動領域10A、第2トランジスター122のドレイン領域またはソース領域を形成する能動領域10A、及び第1トランジスター126のドレイン領域またはソース領域を形成する能動領域10Aに直接接して形成される電極である。
また、シールド容量(第2容量)134については、絶縁層LFを介して、第1データ転送線14−1とシールド線としての給電線16とを所定の間隙で配置することによって形成する。したがって、シールド容量134は、2本の平行な配線によって形成されるので、Y方向において所定の長さを有することになり、所定の容量を確保することができる。また、シールド容量134についても画素回路110の表示領域内に形成されるので、チップ面積の増大を防ぐことができる。
さらに、図28及び図30から理解されるように、駆動トランジスター121の第2電流端に接続される電源線としての給電線116は、第2データ転送線14−2よりも下層に形成されるので、給電線116がシールドとして機能し、駆動トランジスター121のゲートの電位の変動をより一層効果的に抑制して、表示品位を向上させることができる。
また、図28から理解されるように、駆動トランジスター121は電源線としての給電線116に覆われているので、給電線116がシールドとして機能し、駆動トランジスター121のゲートの電位の変動をより一層効果的に抑制して、表示品位を向上させることができる。
したがって、第1データ転送線14−1には振幅の高い信号が供給され、第1トランジスター126と第1データ転送線14−1の接続位置(楕円A)にノイズが発生したとしても、駆動トランジスター121に対するノイズの影響を抑えることができ、表示品位を向上させることができる。
本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を、適宜に組み合わせることもできる。
<変形例1>
上述した実施形態では、各画素回路110において第3トランジスター123は、駆動トランジスター121のドレインと第2データ転送線14−2との間に接続されているが、図31に示すように駆動トランジスター121のドレインとゲートgとの間に接続されていてもよい。
第1実施形態においては、第1データ転送線14−1に対して、トランスミッションゲート45を介して初期電位Viniを供給し、第1トランジスター126をオンすることにより、第2データ転送線14−2に初期電位Viniを供給した。しかし、図32に示すように、初期電位Viniを供給する給電線17を設け、第1トランジスター126のドレインまたはソースと、給電線17を接続するようにしてもよい。この場合には、第1トランジスター126をオンすることにより、給電線17から第2データ転送線14−2に初期電位Viniが供給されることになる。
上述した実施形態の回路図では、第1トランジスター126と転送容量133とを画素回路110ごとに一対一対応で設けているが、図33に示すように、第1トランジスター126と転送容量133とをNb個の画素回路110に対して各一個の割合で設けてもよい。
上述した実施形態では、第1データ転送線14−1を3列毎にグループ化するとともに、各グループにおいて第1データ転送線14−1を順番に選択して、データ信号を供給する構成としたが、グループを構成するデータ線数は、「2」以上「3n」以下の所定数であればよい。例えば、グループを構成するデータ線数は、「2」であっても良いし、「4」以上であっても良い。
また、グループ化せずに、すなわちデマルチプレクサDMを用いないで各列の第1データ転送線14−1にデータ信号を一斉に線順次で供給する構成でも良い。
上述した実施形態では、トランジスター121〜126をPチャネル型で統一したが、Nチャネル型で統一しても良い。また、Pチャネル型及びNチャネル型を適宜組み合わせても良い。
例えば、トランジスター121〜126をNチャネル型で統一する場合、上述した実施形態における、データ信号Vd(n)とは、正負が逆転した電位を、各画素回路110に供給すればよい。また、この場合、トランジスター121〜126のソース及びドレインは、上述した実施形態及び変形例とは逆転した関係となる。
<変形例6>
上述した実施形態及び変形例では、電気光学素子として発光素子であるOLEDを例示したが、例えば無機発光ダイオードやLED(Light Emitting Diode)など、電流に応じた輝度で発光するものであれば良い。
次に、実施形態等や応用例に係る電気光学装置1を適用した電子機器について説明する。電気光学装置1は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイを例に挙げて説明する。
まず、図34に示されるように、ヘッドマウント・ディスプレイ300は、外観的には、一般的な眼鏡と同様にテンプル310や、ブリッジ320、レンズ301L、301Rを有する。また、ヘッドマウント・ディスプレイ300は、図35に示されるように、ブリッジ320近傍であってレンズ301L、301Rの奥側(図において下側)には、左眼用の電気光学装置1Lと右眼用の電気光学装置1Rとが設けられる。
電気光学装置1Lの画像表示面は、図35において左側となるように配置している。これによって電気光学装置1Lによる表示画像は、光学レンズ302Lを介して図において9時の方向に出射する。ハーフミラー303Lは、電気光学装置1Lによる表示画像を6時の方向に反射させる一方で、12時の方向から入射した光を透過させる。
電気光学装置1Rの画像表示面は、電気光学装置1Lとは反対の右側となるように配置している。これによって電気光学装置1Rによる表示画像は、光学レンズ302Rを介して図において3時の方向に出射する。ハーフミラー303Rは、電気光学装置1Rによる表示画像を6時方向に反射させる一方で、12時の方向から入射した光を透過させる。
また、このヘッドマウント・ディスプレイ300において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置1Lに表示させ、右眼用画像を電気光学装置1Rに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる(3D表示)。
Claims (9)
- 第1の導電層と、
第2の導電層と、
第3の導電層と、
前記第2の導電層に接続された第4の導電層と、前記第3の導電層と前記第4の導電層との間の誘電体膜とを有する第1容量と、
前記第3の導電層と前記第1の導電層とに対応して設けられた画素回路と、を有し、
前記第2の導電層は、前記第3の導電層が形成される層よりも上層に形成される、
ことを特徴とする電気光学装置。 - 前記第3の導電層は、前記トランジスターのソース電極が形成される層よりも上層に形成される、
ことを特徴とする請求項1に記載の電気光学装置。 - 前記第2の導電層には、二以上の前記第3の導電層が、それぞれ前記第1容量を介して接続され、前記第3の導電層を介して同一の前記第2の導電層に接続された前記画素回路の集合を画素列とし、前記画素列に含まれる前記画素回路の個数よりも少ない個数の前記画素回路を一つのブロックとすると、前記第3の導電層は、各ブロックに対して設けられてなる、
ことを特徴とする請求項1または請求項2に記載の電気光学装置。 - 前記第1容量の前記第4の導電層は、前記第2の導電層と異なる層に形成され、前記第1容量の前記第5の導電層は、前記第4の導電層と異なる層に形成される、
ことを特徴とする請求項1乃至請求項3のいずれか一項に記載の電気光学装置。 - 前記画素回路は、
駆動トランジスターを含む複数のトランジスターと、
発光素子と、を備える、
ことを特徴とする請求項1乃至請求項4のいずれか一項に記載の電気光学装置。 - 前記複数のトランジスターのうち、前記駆動トランジスターの電流端に接続される電源線は、前記第3の導電層よりも下層に形成される、
ことを特徴とする請求項5に記載の電気光学装置。 - 前記駆動トランジスターのゲート電極は、前記電源線に覆われてなる、
ことを特徴とする請求項6に記載の電気光学装置。 - 前記第1容量は、前記第3の導電層ごとに設けられている、
ことを特徴とする請求項1乃至請求項7のいずれか一項に記載の電気光学装置。 - 請求項1乃至請求項8のいずれかに記載の電気光学装置を備える、
ことを特徴とする電子機器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015215229A JP6597192B2 (ja) | 2015-10-30 | 2015-10-30 | 電気光学装置、電子機器、及び電気光学装置の駆動方法 |
CN201610806125.2A CN106652900B (zh) | 2015-10-30 | 2016-09-06 | 电光学装置、电子设备以及电光学装置的驱动方法 |
US15/331,641 US9935164B2 (en) | 2015-10-30 | 2016-10-21 | Electro-optical device, electronic apparatus, and method of driving electro-optical device |
TW105134835A TW201715503A (zh) | 2015-10-30 | 2016-10-27 | 光電裝置、電子機器及光電裝置之驅動方法 |
US15/897,538 US10096665B2 (en) | 2015-10-30 | 2018-02-15 | Electro-optical device, electronic apparatus, and method of driving electro-optical device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015215229A JP6597192B2 (ja) | 2015-10-30 | 2015-10-30 | 電気光学装置、電子機器、及び電気光学装置の駆動方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017083798A true JP2017083798A (ja) | 2017-05-18 |
JP2017083798A5 JP2017083798A5 (ja) | 2018-11-15 |
JP6597192B2 JP6597192B2 (ja) | 2019-10-30 |
Family
ID=58637440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015215229A Active JP6597192B2 (ja) | 2015-10-30 | 2015-10-30 | 電気光学装置、電子機器、及び電気光学装置の駆動方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US9935164B2 (ja) |
JP (1) | JP6597192B2 (ja) |
CN (1) | CN106652900B (ja) |
TW (1) | TW201715503A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019158988A (ja) * | 2018-03-09 | 2019-09-19 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法、および電子機器 |
WO2020040090A1 (ja) * | 2018-08-20 | 2020-02-27 | ソニーセミコンダクタソリューションズ株式会社 | 電気光学装置、電子機器及び駆動方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6657800B2 (ja) * | 2015-10-30 | 2020-03-04 | セイコーエプソン株式会社 | 電気光学装置、電子機器、及び電気光学装置の駆動方法 |
CN105467604B (zh) * | 2016-02-16 | 2018-01-12 | 京东方科技集团股份有限公司 | 一种3d显示装置及其驱动方法 |
CN112136173A (zh) | 2018-05-25 | 2020-12-25 | 株式会社半导体能源研究所 | 显示装置及电子设备 |
CN108550342A (zh) * | 2018-07-02 | 2018-09-18 | 京东方科技集团股份有限公司 | 数据驱动电路及其驱动方法、阵列基板和显示面板 |
JP6923015B2 (ja) * | 2020-01-17 | 2021-08-18 | セイコーエプソン株式会社 | 表示装置および電子機器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005518557A (ja) * | 2002-02-22 | 2005-06-23 | サムスン エレクトロニクス カンパニー リミテッド | アクティブマトリックス型有機電界発光表示装置及びその製造方法 |
US20120313100A1 (en) * | 2011-06-10 | 2012-12-13 | Au Optronics Corporation | Pixel structure |
JP2013104890A (ja) * | 2011-11-10 | 2013-05-30 | Seiko Epson Corp | 電気光学装置および電子機器 |
JP2014056212A (ja) * | 2012-09-14 | 2014-03-27 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法、及び電子機器 |
JP2014522506A (ja) * | 2011-05-28 | 2014-09-04 | イグニス・イノベイション・インコーポレーテッド | ディスプレイのピクセルの速い補償プログラミングためのシステムと方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5528076A (en) * | 1995-02-01 | 1996-06-18 | Motorola, Inc. | Leadframe having metal impregnated silicon carbide mounting area |
US6850292B1 (en) * | 1998-12-28 | 2005-02-01 | Seiko Epson Corporation | Electric-optic device, method of fabricating the same, and electronic apparatus |
CN1185534C (zh) * | 2002-05-28 | 2005-01-19 | 友达光电股份有限公司 | 液晶显示装置的有源阵列基板及其制造方法 |
US7183582B2 (en) * | 2002-05-29 | 2007-02-27 | Seiko Epson Coporation | Electro-optical device and method of manufacturing the same, element driving device and method of manufacturing the same, element substrate, and electronic apparatus |
KR100581913B1 (ko) * | 2004-05-22 | 2006-05-23 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시장치 |
KR101086477B1 (ko) * | 2004-05-27 | 2011-11-25 | 엘지디스플레이 주식회사 | 표시 소자용 박막 트랜지스터 기판 제조 방법 |
CN100465747C (zh) * | 2005-09-30 | 2009-03-04 | 乐金显示有限公司 | 液晶显示器件及其制造方法 |
JP2008107785A (ja) | 2006-09-29 | 2008-05-08 | Seiko Epson Corp | 電気光学装置および電子機器 |
JP2010048899A (ja) | 2008-08-19 | 2010-03-04 | Sony Corp | 表示パネルモジュール及び電子機器 |
TWI587734B (zh) * | 2009-03-26 | 2017-06-11 | 精工愛普生股份有限公司 | 有機el裝置、有機el裝置之製造方法、及電子機器 |
JP5782676B2 (ja) * | 2010-03-10 | 2015-09-24 | セイコーエプソン株式会社 | 電気光学装置及び電子機器、並びに電気光学装置の製造方法 |
JP6064313B2 (ja) | 2011-10-18 | 2017-01-25 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
KR102261610B1 (ko) * | 2014-07-30 | 2021-06-08 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
JP6535441B2 (ja) | 2014-08-06 | 2019-06-26 | セイコーエプソン株式会社 | 電気光学装置、電子機器、及び電気光学装置の駆動方法 |
-
2015
- 2015-10-30 JP JP2015215229A patent/JP6597192B2/ja active Active
-
2016
- 2016-09-06 CN CN201610806125.2A patent/CN106652900B/zh active Active
- 2016-10-21 US US15/331,641 patent/US9935164B2/en active Active
- 2016-10-27 TW TW105134835A patent/TW201715503A/zh unknown
-
2018
- 2018-02-15 US US15/897,538 patent/US10096665B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005518557A (ja) * | 2002-02-22 | 2005-06-23 | サムスン エレクトロニクス カンパニー リミテッド | アクティブマトリックス型有機電界発光表示装置及びその製造方法 |
JP2014522506A (ja) * | 2011-05-28 | 2014-09-04 | イグニス・イノベイション・インコーポレーテッド | ディスプレイのピクセルの速い補償プログラミングためのシステムと方法 |
US20120313100A1 (en) * | 2011-06-10 | 2012-12-13 | Au Optronics Corporation | Pixel structure |
JP2013104890A (ja) * | 2011-11-10 | 2013-05-30 | Seiko Epson Corp | 電気光学装置および電子機器 |
JP2014056212A (ja) * | 2012-09-14 | 2014-03-27 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法、及び電子機器 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019158988A (ja) * | 2018-03-09 | 2019-09-19 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法、および電子機器 |
US10964260B2 (en) | 2018-03-09 | 2021-03-30 | Seiko Epson Corporation | Electro-optical device, driving method for electro-optical device, and electronic apparatus |
WO2020040090A1 (ja) * | 2018-08-20 | 2020-02-27 | ソニーセミコンダクタソリューションズ株式会社 | 電気光学装置、電子機器及び駆動方法 |
KR20210042315A (ko) * | 2018-08-20 | 2021-04-19 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 전기 광학 장치, 전자 기기 및 구동 방법 |
JPWO2020040090A1 (ja) * | 2018-08-20 | 2021-08-26 | ソニーセミコンダクタソリューションズ株式会社 | 電気光学装置、電子機器及び駆動方法 |
JP7389039B2 (ja) | 2018-08-20 | 2023-11-29 | ソニーセミコンダクタソリューションズ株式会社 | 電気光学装置、電子機器及び駆動方法 |
KR102632645B1 (ko) | 2018-08-20 | 2024-02-02 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 전기 광학 장치, 전자 기기 및 구동 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20170125503A1 (en) | 2017-05-04 |
US9935164B2 (en) | 2018-04-03 |
CN106652900B (zh) | 2021-12-21 |
TW201715503A (zh) | 2017-05-01 |
US10096665B2 (en) | 2018-10-09 |
JP6597192B2 (ja) | 2019-10-30 |
US20180175129A1 (en) | 2018-06-21 |
CN106652900A (zh) | 2017-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6657800B2 (ja) | 電気光学装置、電子機器、及び電気光学装置の駆動方法 | |
JP6597192B2 (ja) | 電気光学装置、電子機器、及び電気光学装置の駆動方法 | |
TWI629678B (zh) | 光電裝置及包含光電裝置之電子機器 | |
TWI701827B (zh) | 光電裝置、電子機器及光電裝置之驅動方法 | |
KR102051357B1 (ko) | 전기 광학 장치 및 전자 기기 | |
JP6015095B2 (ja) | 電気光学装置および電子機器 | |
JP5879944B2 (ja) | 電気光学装置、および電子機器 | |
JP6572738B2 (ja) | 電気光学装置、電子機器、及び電気光学装置の駆動方法 | |
TW201312759A (zh) | 光電裝置、光電裝置之驅動方法及電子機器 | |
JP5929121B2 (ja) | 電気光学装置および電子機器 | |
JP6492447B2 (ja) | 電気光学装置、電子機器、及び電気光学装置の駆動方法 | |
US11074867B2 (en) | Light-emitting device and electronic apparatus | |
JP6152902B2 (ja) | 電気光学装置、および電子機器 | |
JP2013238723A (ja) | 電気光学装置および電子機器 | |
JP6583464B2 (ja) | 電気光学装置及び電子機器 | |
JP5929087B2 (ja) | 電気光学装置および電子機器 | |
JP6801175B2 (ja) | 電気光学装置、電子機器、及び電気光学装置の駆動方法 | |
JP6315072B2 (ja) | 電気光学装置及び電子機器 | |
JP2018159928A (ja) | 電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181003 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181003 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190916 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6597192 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |