CN100465747C - 液晶显示器件及其制造方法 - Google Patents

Abstract

一种具有增加的孔径比以及简化的制造工序的LCD器件的水平电场施加型薄膜晶体管基板。该器件包括具有双层结构的栅线，所述双层结构包括透明第一导电层和不透明第二导电层；与栅线交叉以限定像素区域的数据线；连接到栅线和数据线的薄膜晶体管；具有包括透明第一导电层和不透明第二导电层并基本上平行于栅线的公共线；在像素区域中从公共线的透明第一导电层延伸出的公共电极；以及连接到薄膜晶体管的像素电极，以与公共电极一起在像素区域中形成水平电场。

Description

液晶显示器件及其制造方法

在此引用2004年6月24日提交的韩国专利申请号P2004-47574申请的全部内容作为参考视为在此正式提出。

技术领域

本发明涉及一种利用水平电场的液晶显示器件。更具体地，本发明涉及一种具有简化工序的水平电场施加型薄膜晶体管基板及其制造方法。

背景技术

液晶显示器件利用电场控制液晶的光透射率，由此显示图像。根据驱动液晶的电场的方向，液晶显示器件被分为两种主要类型：垂直电场施加型和水平电场施加型。

垂直电场施加型液晶显示器件利用在像素电极和公共电极之间形成的垂直电场驱动TN(扭曲向列)模式液晶，其中像素电极和公共电极相对设置在上和下基板中。垂直电场施加型液晶显示器件具有的优点在于其孔径比高，但是缺点在于其视角窄，只有90°。

水平电场施加型液晶显示器件利用在像素电极和公共电极之间形成的水平电场驱动IPS(面内开关)模式液晶，其中像素电极和公共电极平行设置在下基板中。水平电场施加型液晶显示器件具有的优点在于其视角宽至160°。以下，将详细描述水平电场施加型液晶显示器件。

水平电场施加型液晶显示器件包括薄膜晶体管基板(下板)和滤色片基板(上板)，其彼此相对并粘结在一起；保持两基板之间盒间隙的衬垫料；以及填充在盒间隙中的液晶。

薄膜晶体管基板包括薄膜晶体管；逐像素形成水平电场的多根信号金属线；和涂敷在其上用于液晶取向的定向膜。滤色片基板包括实现颜色的滤色片；防止漏光的黑矩阵；和形成在其上用于液晶取向的定向膜。

在液晶显示器件中，薄膜晶体管基板包括半导体工序并需要多个掩模工序。从而，其制造方法复杂已经成为液晶显示板制造成本增加的主要原因。为了解决这个问题，薄膜晶体管基板已经朝减少掩模工序数量的方向发展。这是因为一个掩模工序包括多个工序如薄膜沉积工序，清洁工序，光刻工序，刻蚀工序，光刻胶剥离工序，检验工序等。因此，四轮掩模工序最近开始兴起，其中四轮掩模工序是从五轮掩模工序中减少了一轮掩模工序，所述五轮掩模工序已经为薄膜晶体管基板的标准掩模工序。

图1为说明现有技术的利用四轮掩模工序的水平电场施加型薄膜晶体管基板的平面图，图2为说明沿I-I’、II-II’线得到的图1所示的薄膜晶体管基板的截面图。

图1和2中所示的薄膜晶体管基板包括形成在下基板45上、彼此相交的栅线2和数据线4，其间具有栅绝缘膜46；形成在每个相交部分处的薄膜晶体管6；在像素区域中形成水平电场的像素电极14和公共电极18；和连接到公共电极18的公共线16。此外，薄膜晶体管基板包括形成在像素电极14和公共线16的重叠部分处的存储电容器20；连接到栅线2的栅焊盘24；连接到数据线4的数据焊盘30；和连接到公共线16的公共焊盘36。

提供栅信号的栅线2和提供数据信号的数据线4以相交结构形成以限定像素区域。

提供驱动液晶的参考电压的公共线16基本上平行于栅线2形成，其间具有像素区域。

薄膜晶体管6响应栅线2的栅信号接收数据线4的像素信号并将其充入并保持在像素电极14中。薄膜晶体管6包括连接到栅线2的栅极8；连接到数据线4的源极10；连接到像素电极14的漏极12；有源层48，其与栅极8重叠并且其间具有栅绝缘膜46以在源极10和漏极12之间形成沟道；和欧姆接触层50，用于与源极10和漏极12以及有源层48形成欧姆接触。

有源层48和欧姆接触层50形成以重叠数据线4、数据焊盘下电极32和存储上电极22。

像素电极14通过穿过钝化膜52的第一接触孔13连接到薄膜晶体管6的漏极12。像素电极14连接到漏极12，并包括平行于相邻栅线2形成的第一水平部分14A；重叠公共线16形成的第二水平部分14B；和在第一和第二水平部分14A，14B之间垂直形成的指状部分14C。

公共电极18连接到公共线16并形成在像素区域处。公共电极18在像素区域中平行于像素电极14的指状部分14C形成。

因此，水平电场形成在像素电极14和公共电极18之间，其中像素信号通过薄膜晶体管6施加到像素电极14，参考电压(以下，称为“公共电压”)通过公共线16施加到公共电极18。具体地说，水平电场形成在公共电极18和像素电极14的指状部分14C之间。通过这种水平电场在薄膜晶体管基板和滤色片基板之间沿水平方向排列的液晶分子通过介电各向异性旋转。此外，透过像素区域的光的透射率根据液晶分子的旋转程度改变，由此实现灰度级。

存储电容器20包括公共线16和与公共线16重叠的存储上电极22，其间具有栅绝缘膜46、有源层48和欧姆接触层50，并且存储上电极22通过在钝化膜50中形成的第二接触孔21连接到像素电极14。存储电容器20能够稳定地保持在像素电极中充入的像素信号，直到充入下一个像素信号。

栅线2通过栅焊盘24连接到栅驱动器(未示出)。栅焊盘24包括从栅线2延伸出的栅焊盘下电极26；和通过贯穿栅绝缘膜46和钝化膜52的第三接触孔27连接到栅焊盘下电极26的栅焊盘上电极28。

数据线4通过数据焊盘30连接到数据驱动器(未示出)。数据焊盘30包括从数据线4延伸出的数据焊盘下电极32；和通过贯穿钝化膜52的第四接触孔33连接到数据焊盘下电极32的数据焊盘上电极34。

公共线16通过公共焊盘36从外部公共电压源(未示出)接收公共电压。公共焊盘36包括从公共线16延伸出的公共焊盘下电极38；和通过贯穿栅绝缘膜和钝化膜52的第五接触孔39连接到公共焊盘下电极38的公共焊盘上电极40。

通过利用图3A至3D所示的四轮掩模工序详细描述具有这种结构的薄膜晶体管基板的制造方法。

参考图3A，通过利用第一掩模工序在下基板45上形成包括栅线、栅极8、栅焊盘下电极26、公共线16、公共电极18和公共焊盘下电极38的栅金属图案。

更详细地，通过沉积方法如溅射在下基板45上形成栅金属层。随后，通过利用第一掩模的光刻工序和刻蚀工序对栅金属层进行构图，由此形成包括栅线、栅极8、栅焊盘下电极26、公共线16、公共电极18和公共焊盘下电极38的栅金属图案。栅金属层由金属Al、Mo、Cr以单层或双层结构构成。

参考图3B，在形成有栅金属图案的下基板45上涂敷栅绝缘膜46。并且形成包括有源层48和欧姆接触层50的半导体图案；和包括数据线4、源极10、漏极12、数据焊盘下电极32和存储上电极22的源/漏金属图案。

更详细地，通过如PECVD、溅射的沉积方法在栅金属图案形成的下基板45上顺序形成栅绝缘膜46、非晶硅层、n⁺非晶硅层和源/漏金属层。这里，栅绝缘膜46的材料主要为无机绝缘材料如SiO_x、SiN_x等。源/漏金属层由金属Al、Mo、Cr系(system)以单层或双层结构构成。然后，通过利用第二掩模的光刻工序在源/漏金属层上形成具有阶梯差的光刻胶图案。通过利用具有阶梯差的光刻胶图案对源/漏金属层进行构图，由此形成包括数据线4、源极10、与源极10一体的漏极、数据焊盘下电极32和存储上电极22的源/漏金属图案。然后，通过利用相同光刻胶图案的干刻工序对n⁺非晶硅层和非晶硅层同时进行构图，由此形成欧姆接触层50和有源层48。随后，通过灰化光刻胶图案而暴露出的源/漏金属图案与欧姆接触层50一起进行刻蚀，由此分离源极10和漏极12。

然后，通过剥离工序去除留在源/漏金属图案上的光刻胶图案。

参考图3C，通过第三掩模工序在形成有源/漏金属图案的栅绝缘膜46上形成包括第一到第五接触孔13，21，27，33，39的钝化膜52。

更详细地，通过沉积方法如PECVD在形成有源/漏金属图案的栅绝缘膜46的整个表面上形成钝化膜52。随后，通过利用第三掩模的光刻工序和刻蚀工序对钝化膜52进行构图，由此形成第一到第五接触孔13，21，27，33，39。第一接触孔13通过贯穿钝化膜52而暴露出漏极12，第二接触孔21通过贯穿钝化膜52而暴露出存储上电极22。第三接触孔27通过贯穿钝化膜52和栅绝缘膜46而暴露出栅焊盘下电极26，第四接触孔33通过贯穿钝化膜52而暴露出数据焊盘下电极32。第五接触孔39通过贯穿钝化膜52和栅绝缘膜46而暴露出公共焊盘下电极38。

这里，钝化膜52的材料为与栅绝缘膜46类似的无机绝缘材料，或为有机绝缘材料如BCB(苯并环丁烯)、PFCB(全氟环丁烷)或具有小介电常数的丙烯酸有机化合物。

参考图3D，通过利用第四掩模工序在钝化膜54上形成包括像素电极14、栅焊盘上电极28、数据焊盘上电极34和公共焊盘上电极40的透明导电图案。

更详细地，在钝化膜52上涂敷透明导电膜。随后，通过利用第四掩模的光刻工序和刻蚀工序对透明导电膜进行构图，由此形成包括像素电极14、栅焊盘上电极28、数据焊盘上电极34和公共焊盘上电极40的透明导电图案。像素电极14连接到通过第一接触孔13而暴露出的漏极12，同时连接到通过第二接触孔21而暴露出的存储上电极22。栅焊盘上电极28连接到通过第三接触孔27而暴露出的栅焊盘下电极26。数据焊盘上电极34连接到通过第四接触孔33而暴露出的数据焊盘下电极32。公共焊盘上电极40连接到通过第五接触孔39而暴露出的公共焊盘下电极38。

这里，透明导电膜的材料为ITO(氧化铟锡)。

这样，现有技术的水平电场施加型薄膜晶体管基板及其制造方法将工序数量减少到了四轮掩模工序，由此相应地减少了制造成本。

然而，在像素区域中形成的公共电极18由不透明栅金属构成。从而，存在孔径比低的问题。

此外，由于孔径比问题，在增加由存储上电极22和不透明金属构成的公共线16的重叠区域方面存在限制。从而，存在存储电容器20的电容低的问题。

发明内容

因此，本发明涉及一种液晶显示器件及其制造方法，其基本上避免了由于现有技术的限制和缺点引起的一个或多个问题。

本发明的优点为提供一种增加孔径比以及简化其工序的水平电场施加型薄膜晶体管基板，以及其制造方法。

本发明的另一个优点为提供一种增加存储电容器的电容而不需要减小孔径比的水平电场施加型薄膜晶体管基板，以及其制造方法。

为了实现本发明的这些和其他优点，根据本发明一方面的液晶显示器件包括：具有双层结构的栅线，所述双层结构包括透明第一导电层和不透明第二导电层；与栅线交叉以限定像素区域的数据线；连接到栅线和数据线的薄膜晶体管；具有包括透明第一导电层和不透明第二导电层的双层结构并基本上平行于栅线的公共线；在像素区域中从公共线的透明第一导电层延伸出的公共电极；和连接到薄膜晶体管的像素电极，该像素电极和公共电极在像素区域中形成水平电场。

在另一实施例中，一种液晶显示器件的制造方法包括：利用第一掩模形成具有双层结构的栅图案和具有由双层结构的公共线和由透明第一导电层构成的公共电极的公共图案，所述双层结构包括沉积在基板上的透明第一导电层和不透明第二导电层；在栅图案和公共图案上形成栅绝缘膜；利用第二掩模在栅绝缘膜上形成半导体图案，以及在半导体图案上形成具有数据线、源极和漏极的源/漏图案；利用第三掩模在源/漏图案上形成钝化膜和暴露出漏极的接触孔；和利用第四掩模形成通过接触孔连接到漏极的像素电极，其中该像素电极和公共电极一起形成水平电场。

应当理解，之前的概述和下面的详述都是例证性和解释性的，并意欲对请求保护的本发明提供进一步的解释。

附图说明

所附附图用于提供本发明的进一步理解，并结合在本说明书中，构成本说明书的一部分，这些附图说明了本发明的实施例，并与说明书一起用于解释本发明的原理。

在附图中：

图1所示为现有技术的水平电场施加型薄膜晶体管基板的平面图；

图2所示为沿I-I’、II-II’线提取的图1所示的薄膜晶体管基板的截面图；

图3A至3D所示为图2所示的薄膜晶体管基板的制造方法的截面图；

图4所示为根据本发明实施方式的水平电场施加型薄膜晶体管基板的平面图；

图5所示为沿III-III’、IV-IV’、V-V’、VI-VI’线提取的图4所示的薄膜晶体管基板的截面图；

图6A和6B所示为在根据本发明实施例的薄膜晶体管基板的制造方法中第一掩模工序的平面图和截面图；

图7A至7E所示为详细说明本发明的第一掩模工序的截面图；

图8A和8B所示为在根据本发明实施例的薄膜晶体管基板的制造方法中第二掩模工序的平面图和截面图；

图9A至9E所示为详细说明本发明的第二掩模工序的截面图；

图10A和10B所示为在根据本发明实施例的薄膜晶体管基板的制造方法中第三掩模工序的平面图和截面图；

图11A和11B所示为在根据本发明实施例的薄膜晶体管基板的制造方法中第四掩模工序的平面图和截面图；

图12所示为根据本发明另一实施方式的水平电场施加型薄膜晶体管基板的截面图；

图13所示为根据本发明又一实施方式的水平电场施加型薄膜晶体管基板的截面图；以及

图14所示为沿III-III’、IV-IV’、V-V’、VI-VI’、VII-VII’线提取的图13所示的薄膜晶体管基板的截面图。

具体实施方式

现在详细说明本发明的优选实施方式，其实施例在所附附图中说明。

参考图4至12，下面将解释本发明的实施方式。

图4为根据本发明实施例的水平电场施加型薄膜晶体管基板的平面图，图5为沿III-III’、IV-IV’、V-V’和VI-VI’线提取的图4所示的薄膜晶体管基板的截面图。

图4和5所示的薄膜晶体管基板包括在下基板150上彼此交叉以限定像素区域的栅线102和数据线104，其间具有栅绝缘膜152；连接到栅线102、数据线104和像素电极118的薄膜晶体管TFT；设置为在像素区域中形成水平电场的公共电极122和像素电极118；和连接到公共电极122的公共线120。此外，薄膜晶体管基板进一步包括第一和第二电容器Cst1，Cst2，其分别形成在公共电极122和像素电极118的重叠部分处以及公共线120和像素电极118的重叠部分处；连接到栅线102的栅焊盘124；连接到数据线104的数据焊盘132；和连接到公共线120的公共焊盘140。

栅线102提供来自栅驱动器(未示出)的扫描信号，数据线104提供来自数据驱动器(未示出)的视频信号。其间具有栅绝缘膜152的栅线102和数据线104彼此相交以限定每个像素区域。这里，栅线102可以以双层结构形成，其中该双层结构由透明导电层构成的第一导电层101和由不透明金属构成的第二导电层103形成。

薄膜晶体管TFT响应栅线102的扫描信号将数据线104上的视频信号充入像素电极118中充电并保持在像素电极118中。为此，薄膜晶体管TFT包括栅极，其包括在栅线102中；连接到数据线104的源极110；漏极112，其与源极110相对并连接到像素电极118；与栅线102重叠其间具有栅绝缘膜152的有源层114，以在源极110和漏极112之间形成沟道；和除了沟道部分之外的有源层114上形成欧姆接触层116，用于与源极110和漏极112欧姆接触。

具有有源层114和欧姆接触层116的半导体图案115形成以重叠数据线104和数据焊盘下电极134。

公共线120和公共电极122为每个像素提供驱动液晶的参考电压，即公共电压。

为此，公共线120包括在显示区域中平行于栅线102形成的内部公共线120A；和在非显示区域中公共连接到内部公共线120A的外部公共线120B。与栅线102相同，公共线120可以由第一和第二导电层101，103形成的双层结构形成。

在每个像素区域中公共电极122连接到内部公共线120A。具体地说，公共电极122包括从内部公共线120A的第一导电层101延伸到像素区域的指状部分122B；和连接到指状部分122B的水平部分122A。公共电极122由与公共线120的第一导电层101相同的透明导电层形成。

像素电极118连接到薄膜晶体管TFT的漏极112，并设置为在每个像素区域中与公共电极118一起形成水平电场。具体地说，像素电极118包括第一水平部分118A，其平行于栅线102形成以连接到通过第一接触孔108而暴露出的漏极112；与内部公共线120A重叠形成的第二水平部分118C；和指状部分118B，其与公共电极的指状部分122B平行形成，以连接在第一和第二水平部分118A，118C之间。如果将视频信号通过薄膜晶体管TFT提供给像素电极118，则在像素电极118的指状部分118B和公共电极122的指状部分122B之间形成水平电场，其中公共电压通过公共线120提供给公共电极122。在这种水平电场的作用下，在薄膜晶体管基板和滤色片基板之间沿水平方向排列的液晶分子由于介电各向异性旋转。此外，透过像素区域的光的透射率根据液晶分子的旋转程度改变，由此实现灰度级。

存储电容器包括第一存储电容器Cst1和第二存储电容器Cst2，其中，像素电极118的第一水平部分118A与公共电极122的水平部分122A重叠并且其间具有钝化膜154和栅绝缘膜152而形成第一存储电容器Cst1；像素电极118的第二水平部分118C与内部公共线120A重叠并且其间具有钝化膜154和栅绝缘膜152而形成第二存储电容器Cst2。这里，在公共线120的第一导电层101中使与像素电极118重叠的部分的线宽相对较大，以增加与像素电极118的重叠区域，由此使第二存储电容器Cst2的电容增加而不需要减小孔径比。此外，第一存储电容器Cst1和第二存储电容器Cst2通过共享公共电极122或公共线120平行连接到像素电极118，从而存储电容器的电容可以进一步增加。这里，也可以用第一和第二存储电容器Cst1，Cst2之一作为存储电容器。

存储电容器使得在像素电极118中充入的像素信号保持稳定，直到充入下一个像素信号。

栅线102通过栅焊盘124连接到栅驱动器(未示出)。栅焊盘124包括从栅线102延伸出的栅焊盘下电极126；连接到通过贯穿栅绝缘膜152和钝化膜154的第二接触孔128暴露出栅焊盘下电极126的栅焊盘上电极130。这里，与栅线102相似，栅焊盘下电极126具有由第一导电层101和第二导电层103形成的双层结构。

数据线104通过数据焊盘132连接到数据驱动器(未示出)。数据焊盘132包括从数据线104延伸出的数据焊盘下电极134以及其下方的半导体图案115；和连接到通过贯穿钝化膜154的第三接触孔136暴露出的数据焊盘下电极134的数据焊盘上电极138。

公共线120通过公共焊盘140接收来自公共电压源(未示出)的参考电压。公共焊盘140包括从外部公共线120B延伸出的公共焊盘下电极142；和连接到通过贯穿栅绝缘膜152和钝化膜154的第四接触孔144暴露出的公共焊盘下电极142的公共焊盘上电极146。这里，与公共线120相似，公共焊盘下电极142具有由第一导电层101和第二导电层103形成的双层结构。

在根据本发明实施方式的水平电场施加型薄膜晶体管基板中，公共电极122可以由为透明导电层的第一导电层构成，从而可以防止由此引起的孔径比的下降。此外，公共线120可以以由第一导电层101和第二导电层103形成的双层结构形成。从而，线路电阻可以减小。而且，存储电容器设计为并联连接的第一和第二存储电容器Cst1，Cst2。因此，电容可以增加而不需要减小孔径比。

根据本发明具有这些优点的薄膜晶体管基板通过下述四轮掩模工序形成。

图6A和6B为在根据本发明实施方式的薄膜晶体管基板的制造方法中第一掩模工序的平面图和截面图，图7A至7E为详细第一掩模工序的截面图。

通过第一掩模工序，在下基板150上形成具有栅线102和栅焊盘下电极126的栅图案；和具有公共线120、公共电极122和公共焊盘下电极142的公共图案。这里，栅图案、公共线120和公共焊盘下电极142以由第一导电层101和第二导电层103形成的双层结构形成，公共电极122和部分内部公共线120A以从公共线120的第一导电层101延伸出的单层结构形成。通过利用半色调掩模或衍射曝光掩模的一轮掩模工序形成具有双层和单层结构的栅图案和公共图案。以下通过将半色调掩模用作第一掩模的情况为例进行说明。

具体地说，如图7A所示，通过沉积方法如溅射在下基板150上形成第一和第二导电层101，103，而后在其上形成光刻胶167。第一导电层101由透明导电材料如ITO、TO、IZO构成，第二导电层由金属材料如Mo、Ti、Cu、AlNd、Al、Cr、MoW系构成。然后，如图7B所示，光刻胶167通过利用半色调掩模160的光刻工序曝光并显影，由此形成具有阶梯差的光刻胶图案168。

如图7A所示，半色调掩模160包括透明石英SiO₂基板166，和其上形成的部分透射层164和遮蔽层162。与部分透射层164重叠的遮蔽层162位于将形成栅图案的区域处以遮蔽紫外线UV，由此在显影后剩下第一光刻胶图案168A，如图7B所示。

与遮蔽层162不重叠的部分透射层164位于将形成公共电极122和部分内部公共线120A的区域处以局部透射紫外线UV，由此在显影后剩下第二光刻胶图案168B，如图7B所示，其中第二光刻胶图案168B比第一光刻胶图案168A更薄。为此，遮蔽层162由金属如Cr、CrO_x构成，而部分透射层164由MoSi_x构成。

随后，如图7C所示，通过利用具有阶梯差的光刻胶图案168的刻蚀工序对第一导电层101和第二导电层103进行构图，由此形成具有双层结构的公共电极122，以及栅图案、公共线120和公共焊盘142。

然后，如图7D所示，通过利用氧等离子体的灰化工序对光刻胶图案168进行灰化。从而第一光刻胶图案168A变薄，第二光刻胶图案168B被去除。并且，通过利用灰化后的第一光刻胶图案168A的刻蚀工序去除公共电极122和部分内部公共线120A上的第二导电层103。这时，沿灰化后的光刻胶图案168A构图的第二导电层103的两侧部分再次进行刻蚀，从而栅图案和公共线120及公共焊盘142的第一导电层101和第二导电层103在阶梯形状方面具有均匀的阶梯差。因此，在第一导电层101和第二导电层103的侧面部分具有陡峭斜面的情况下，可以防止在其上产生的源/漏金属层的短路缺陷。

然后，如图7E所示，通过剥离工序去除留在栅图案上的第一光刻胶图案168A，由此实现具有双层和单层结构的栅图案和公共图案。

图8A和8B为在根据本发明实施例的薄膜晶体管基板的制造方法中第二掩模工序的平面图和截面图，图9A至9E为详细第二掩模工序的截面图。

在形成有栅图案的下基板150上形成栅绝缘膜152。然后，通过第二掩模工序在其上形成包括数据线104、源极110、漏极112和数据焊盘下电极134的源/漏图案，和包括有源层114和欧姆接触层116的半导体图案115。半导体图案115和源/漏图案通过利用衍射曝光掩模或半色调掩模的一轮掩模工序形成。以下，说明利用衍射曝光掩模作为第二掩模的情况。

更具体地说，如图9A所示，在形成有栅图案的下基板150上顺序形成栅绝缘膜152、非晶硅层105、掺杂有杂质(n⁺或p⁺)的非晶硅层107和源/漏金属层109。例如，通过PECVD方法形成栅绝缘膜152、非晶硅层105和掺杂有杂质(n⁺或p⁺)的非晶硅107，而通过溅射方法形成源/漏金属层109。栅绝缘膜152由无机绝缘材料如SiN_x，SiO_x构成。源/漏金属层109由Cr、Mo、MoW、Al/Cr、Cu、Al(Nd)、Al/(Mo)、Al(Nd)/Al、Al(Nd)/Cr、Mo/Al(Nd)/Mo、Cu/Mo或Ti/Al(Nd)/Ti形成。当在源/漏金属层109上形成光刻胶180后，光刻胶180通过利用衍射曝光掩模170的光刻工序曝光和显影，由此形成具有阶梯差的光刻胶图案182，如图9B所示。

如图9A所示，衍射曝光掩模170，包括石英基板172，和位于其上由金属层如Cr形成的遮蔽层174和衍射曝光狭缝176。遮蔽层174位于在将形成半导体图案和源/漏图案的区域处以遮蔽紫外线，由此在显影后剩下第一光刻胶图案182A，如图9B所示。衍射曝光狭缝176位于在将形成薄膜晶体管沟道的区域处以衍射紫外线，由此在显影后留下第二光刻胶图案182B，如图9B所示，其中第二光刻胶图案182B比第一光刻胶图案182A更薄。

随后，通过利用具有阶梯差的光刻胶图案182的刻蚀工序对源/漏金属层109进行构图，由此形成源/漏图案和其下方的半导体图案115，如图9C所示。在该情况下，源/漏图案中的源极110和漏极112具有一体的结构。

然后，如图9D所示，通过利用氧O₂等离子体的灰化工序对光刻胶图案182进行灰化，从而第一光刻胶图案182A变薄，第二光刻胶图案182B被去除。并且，通过利用灰化后的第一光刻胶图案182A的刻蚀工序去除通过去除第二光刻胶图案182B暴露出的源/漏图案和其下方的欧姆接触层116，由此使源极110与漏极112分离并暴露有源层114。因此，在源极110和漏极112之间形成有源层114的沟道。这时，沿灰化后的第一光刻胶图案182A再次刻蚀源/漏图案的两侧部分，从而使源/漏图案和半导体图案115在阶梯形状方面具有均匀的阶梯差。

然后，如图9E所示，通过剥离工序去除留在源/漏图案上的第一光刻胶图案182A，由此实现半导体图案115和源/漏图案。

图10A和10B为在根据本发明实施例的薄膜晶体管基板的制造方法中第三掩模工序的平面图和截面图。

通过第三掩模工序，通过方法如PECVD、旋涂或非旋转涂敷在形成有源/漏图案的栅绝缘膜152上形成具有第一至第四接触孔108，128，136，144的钝化膜154。

具体地说，通过方法如PECVD、旋涂或非旋转涂敷在形成有源/漏图案的栅绝缘膜152上形成钝化膜154。钝化膜154由有机绝缘材料或与栅绝缘膜152相同的无机绝缘材料构成。然后，通过利用钝化膜154上的第三掩模的光刻工序和刻蚀工序对钝化膜154和栅绝缘膜152进行构图，由此形成第一至第四接触孔108，128，136，144。这里，第一接触孔108和第三接触孔136通过贯穿钝化膜154分别暴露出漏极112和数据焊盘下电极134。第二接触孔128和第四接触孔144通过贯穿钝化膜154和栅绝缘膜152分别暴露出栅焊盘下电极126和公共焊盘下电极142。

图11A和11B为在根据本发明实施例的薄膜晶体管基板的制造方法中第四掩模工序的平面图和截面图。

通过第四掩模工序，形成包括像素电极118、栅焊盘上电极130、数据焊盘上电极138和公共焊盘上电极146的透明导电图案。

具体地说，通过沉积方法如溅射在钝化膜154上形成透明导电层。透明导电层由与栅图案和公共图案的第一导电层101相同的ITO、TO或IZO形成。此外，透明导电层可以用具有高耐蚀性和高强度的不透明金属如Ti(钛)、W(钨)代替。然后，通过利用第四掩模的光刻工序和刻蚀工序对透明导电层进行构图，由此形成具有像素电极118、栅焊盘上电极130、数据焊盘上电极138和公共焊盘上电极146的透明导电图案。因此，像素电极118、栅焊盘上电极130、数据焊盘上电极138和公共焊盘上电极146分别通过第一至第四接触孔108，128，136，144连接到漏极112，栅焊盘下电极126，数据焊盘下电极134和公共焊盘下电极142。例如，像素电极118、栅焊盘上电极130、数据焊盘上电极138和公共焊盘上电极146中的每一个与漏极112，栅焊盘下电极126，数据焊盘下电极134和公共焊盘下电极142中的一个的表面接触。

另一方面，在栅图案和公共图案的第二导电层103以及源/漏图案由金属如Mo构成的情况下，利用这种金属容易进行干刻，如图12所示，像素电极118、栅焊盘上电极130、数据焊盘上电极138和公共焊盘上电极146中的每一个与漏极112，栅焊盘下电极126，数据焊盘下电极134和公共焊盘下电极142中一个的侧面接触。这是因为在通过第三掩模工序对钝化膜154和栅绝缘膜152进行构图的情况下第二接触孔128和第四接触孔144贯穿栅焊盘下电极126和公共焊盘下电极142的第二导电层130，而第一接触孔108和第三接触孔136贯穿漏极112和数据焊盘下电极134。具体地说，第一接触孔108和第三接触孔136贯穿漏极112和数据焊盘下电极134下方的半导体图案115，或者延伸到栅绝缘膜152的部分。

图13为根据本发明另一实施例的水平电场施加型薄膜晶体管基板的平面图，图14为沿III-III’、IV-IV’、V-V’、VI-VI’、VII-VII’线提取的图13所示的薄膜晶体管基板的截面图。

图13和14所示的薄膜晶体管基板除了公共电极222以与公共线120相同的第一导电层101和第二导电层103沉积的双层结构形成以外，包括与图4和5所示的薄膜晶体管基板相同的组件。因此，关于重复组件的描述将省略。

公共电极包括指状部分222B和水平部分222A，其中指状部分222B连接到内部公共线120A并具有透明第一导电层101和不透明第二导电层沉积的双层结构；水平部分222A连接到指状部分222B并具有仅由第一导电层101形成的单层结构。这里，指状部分222B的第二导电层103用作由第一导电层101引起的漏光的遮蔽层。这时，指状部分222B的第二导电层103的线宽窄于第一导电层101的线宽，以便不妨碍有助于孔径比的第一导电层101的两侧部分。例如，第一导电层101的从指状部分222B的边缘到向内大约1μm的相应的两侧部分有助于孔径比。从而，第二导电层103形成以重叠除第一导电层101的两侧部分之外的其余部分。因此，公共电极222的指状部分222B通过第一导电层101提高孔径比，并且通过第二导电层103防止漏光，由此能够提高对比度。

如图6A至7E所述，通过利用半色调掩模或衍射曝光掩模的一轮掩模工序形成公共电极的具有双层结构的指状部分222B和具有单层结构的水平部分222A。在该情况下，在指状部分222B中，第一导电层101和第二导电层103的重叠部分形成以对应于半色调掩模(或衍射曝光掩模)的遮蔽部分，与第二导电层103不重叠的第一导电层101的两侧部分对应于局部透射部分(或衍射曝光部分)形成。

如上所述，根据本发明的水平电场施加型薄膜晶体管基板及基制造方法通过与其他由具有第一导电层的双层结构构成的公共图案和栅图案相同的掩模工序形成由透明第一导电层构成的公共电极。因此，总的工序可以简化为四轮掩模工序，并也可以提高孔径比。此外，存储电容器包括并联连接的第一导电层101和第二导电层101。从而，电容可以增加，而不需要减小孔径比。

此外，在根据本发明的水平电场施加型薄膜晶体管基板及其制造方法中，公共电极的指状部分进一步包括与透明第一导电层重叠的不透明第二导电层，其线宽窄于第一导电层的线宽。从而，在第一导电层的与第二导电层不重叠的两侧部分可以提高孔径比，以及通过由第二导电层防止漏光可以提高对比度。

显然，对于熟悉本领域的技术人员在不脱离本发明精神或范围的情况下可以对本发明做出各种变型和改进。因此，本发明意欲覆盖所有落入所附权利要求及其等效物范围内的变型和改进。

Claims (34)

1、一种液晶显示器件，包括：

具有双层结构的栅线，所述双层结构包括透明第一导电层和不透明第二导电层；

与所述栅线交叉以限定像素区域的数据线；

连接到所述栅线和数据线的薄膜晶体管；

具有包括透明第一导电层和不透明第二导电层的双层结构并基本上平行于所述栅线的公共线；

位于像素区域中并从公共线的透明第一导电层延伸出的公共电极；以及

连接到所述薄膜晶体管的像素电极，以利用公共电极在像素区域中形成水平电场。

2、根据权利要求1所述的器件，其特征在于，进一步包括：

由所述像素电极和公共电极的重叠部分形成的存储电容器。

3、根据权利要求1所述的器件，其特征在于，进一步包括：

由所述像素电极和公共线的重叠部分形成的存储电容器。

4、根据权利要求1所述的器件，其特征在于，进一步包括：

由所述像素电极和公共电极的重叠部分形成的第一存储电容器；和

由所述像素电极和公共线的重叠部分形成的第二存储电容器。

5、根据权利要求3所述的器件，其特征在于，与像素电极重叠的所述公共线的透明第一导电层的线宽宽于公共线其他部分的线宽。

6、根据权利要求4所述的器件，其特征在于，与像素电极重叠的所述公共线的透明第一导电层的线宽宽于公共线其他部分的线宽。

7、根据权利要求1所述的器件，其特征在于，进一步包括：

与公共电极重叠的漏光的遮蔽层。

8、根据权利要求7所述的器件，其特征在于，所述遮蔽层具有能够暴露出公共电极两侧部分的线宽。

9、根据权利要求7所述的器件，其特征在于，所述遮蔽层由公共线的第二导电

层构成并沿公共电极延伸。

10、根据权利要求1所述的器件，其特征在于，进一步包括：

栅焊盘，具有由双层结构形成的栅焊盘下电极，和通过贯穿绝缘膜的接触孔连接到所述栅焊盘下电极的栅焊盘上电极。

11、根据权利要求1所述的器件，其特征在于，进一步包括：

公共焊盘，其具有由双层结构形成的公共焊盘下电极，和通过贯穿绝缘膜的接触孔连接到所述公共焊盘下电极的公共焊盘上电极。

12、根据权利要求10所述的器件，其特征在于，所述接触孔贯穿到所述栅焊盘下电极的透明第一导电层上的第二导电层。

13、根据权利要求11所述的器件，其特征在于，所述接触孔贯穿到所述公共焊盘下电极的透明第一导电层上的第二导电层。

14、根据权利要求1所述的器件，其特征在于，进一步包括：

数据焊盘，具有数据焊盘下电极，和通过贯穿绝缘膜的接触孔连接到所述数据焊盘下电极的数据焊盘上电极。

15、根据权利要求1所述的器件，其特征在于，所述栅线和公共线的第一导电层和第二导电层具有阶梯部分。

16、根据权利要求1所述的器件，其特征在于，所述像素电极由透明导电层、钛和钨之一形成。

17、根据权利要求1所述的器件，其特征在于，所述像素电极通过贯穿绝缘膜的接触孔连接到所述薄膜晶体管的漏极。

18、根据权利要求1所述的器件，其特征在于，一部分所述公共电极具有双层结构。

19、一种液晶显示器件的制造方法，包括：

利用第一掩模形成具有包括基板上的透明第一导电层和不透明第二导电层的双层结构的栅图案以及形成具有由双层结构构成的公共线和由透明第一导电层构成的公共电极的公共图案；

在栅图案和公共图案上形成栅绝缘膜；

利用第二掩模在栅绝缘膜上形成半导体图案，以及在半导体图案上形成具有数据线、源极和漏极的源/漏图案；

利用第三掩模在源/漏图案上形成钝化膜，以及形成暴露出漏极的第一接触孔；以及

利用第四掩模形成通过所述第一接触孔连接到漏极的像素电极，其中所述像素电极和公共电极一起形成水平电场。

20、根据权利要求19所述的方法，其特征在于，进一步包括：

通过像素电极和公共电极的重叠部分形成存储电容器，所述两电极之间具有栅绝缘膜和钝化膜。

21、根据权利要求19所述的方法，其特征在于，进一步包括：

通过像素电极和公共线的重叠部分形成存储电容器，所述像素电极和公共线之间具有栅绝缘膜和钝化膜。

22、根据权利要求19所述的方法，其特征在于，进一步包括：

通过重叠像素电极的一部分和公共电极的形成第一存储电容器，所述公共电极和像素电极之间具有栅绝缘膜和钝化膜；以及

通过重叠像素电极的另一部分和公共线的一部分形成第二存储电容器，所述像素电极和公共线之间具有栅绝缘膜和钝化膜。

23、根据权利要求21所述的方法，其特征在于，与像素电极重叠的所述公共线的透明第一导电层的线宽宽于公共线其他部分的线宽。

24、根据权利要求22所述的方法，其特征在于，与像素电极重叠的所述公共线的透明第一导电层的线宽宽于公共线其他部分的线宽。

25、根据权利要求19所述的方法，其特征在于，进一步包括：

利用第二导电层形成重叠公共电极的漏光的遮蔽层。

26、根据权利要求25所述的方法，其特征在于，所述遮蔽层以能够暴露出公共电极的两侧部分的线宽形成。

27、根据权利要求19所述的方法，其特征在于，进一步包括：

形成具有双层结构的栅焊盘下电极；

形成贯穿栅绝缘膜和钝化膜的第二接触孔；以及

形成通过所述第二接触孔连接到栅焊盘下电极的栅焊盘上电极。

28、根据权利要求19所述的方法，其特征在于，进一步包括：

形成具有双层结构的公共焊盘下电极；

形成贯穿栅绝缘膜和钝化膜的第四接触孔；以及

形成通过所述第三接触孔连接到公共焊盘下电极的公共焊盘上电极。

29、根据权利要求27所述的方法，其特征在于，所述第二接触孔延伸以贯穿到栅焊盘下电极的透明第一导电层上的第二导电层。

30、根据权利要求28所述的方法，其特征在于，所述第四接触孔延伸以贯穿到公共焊盘下电极的透明第一导电层上的第二导电层。

31、根据权利要求19所述的方法，其特征在于，进一步包括：

形成数据焊盘下电极；

形成贯穿钝化膜的第三接触孔；以及

形成通过所述第三接触孔连接到数据焊盘下电极的数据焊盘上电极。

32、根据权利要求19所述的方法，其特征在于，所述栅线和公共线由第一导电层和第二导电层构成并具有阶梯差。

33、根据权利要求19所述的方法，其特征在于，所述像素电极由透明导电层、钛和钨之一形成。

34、根据权利要求19所述的方法，其特征在于，所述形成栅图案和公共图案的步骤包括：

在基板上形成第一和第二导电层；

利用包括半色调掩模和衍射曝光掩模之一的光刻工序在第二导电层上形成具有不同厚度的第一光刻胶图案和第二光刻胶图案；

通过利用包括第一光刻胶图案和第二光刻胶图案的刻蚀工序对第一导电层和第二导电层进行构图，形成由双层结构构成的栅图案和公共线和具有第二导电层的公共电极；

利用灰化工序使第一光刻胶图案变薄并且去除第二光刻胶图案；

通过利用灰化后的第一光刻胶图案的刻蚀工序去除公共电极上的第二导电层；以及

去除灰化后的第一光刻胶图案。

Images