JP2019153612A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2019153612A JP2019153612A JP2018035548A JP2018035548A JP2019153612A JP 2019153612 A JP2019153612 A JP 2019153612A JP 2018035548 A JP2018035548 A JP 2018035548A JP 2018035548 A JP2018035548 A JP 2018035548A JP 2019153612 A JP2019153612 A JP 2019153612A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating
- memory device
- electrode
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 72
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 72
- 239000010703 silicon Substances 0.000 claims abstract description 72
- 239000000463 material Substances 0.000 claims abstract description 40
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910000449 hafnium oxide Inorganic materials 0.000 claims abstract description 10
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims abstract description 10
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 28
- 239000011810 insulating material Substances 0.000 claims description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 7
- 229910052799 carbon Inorganic materials 0.000 claims description 7
- 238000009413 insulation Methods 0.000 abstract 3
- 238000000151 deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】動作の安定性が高い半導体記憶装置を提供する。【解決手段】半導体記憶装置は、第１方向に沿って交互に積層された複数の電極膜及び複数の第１絶縁膜と、前記第１方向に延びる半導体部材と、前記半導体部材と前記電極膜との間に設けられた電荷蓄積部材と、前記電荷蓄積部材と前記電極膜との間に設けられた第２絶縁膜と、を備える。前記複数の第１絶縁膜の少なくとも１つは、シリコン窒化物、ハフニウム酸化物、シリコン酸窒化物、及び、アルミニウム酸化物からなる群より選択された１種以上の第１材料を含む。【選択図】図２
Description
実施形態は、半導体記憶装置に関する。
従来より、二次元型の半導体記憶装置において、回路を微細化することにより大容量化を図ってきた。しかしながら、微細化技術は限界を迎えつつあるため、より一層の大容量化を図るために、三次元型の半導体記憶装置が開発されている。三次元型の半導体記憶装置においては、基板上に複数の電極膜が積層された積層体が設けられ、積層体を貫く複数の半導体部材が設けられており、電極膜と半導体部材との交差部分にメモリセルトランジスタが形成される。このような三次元型の半導体記憶装置においては、メモリセルトランジスタの動作の安定性が課題となる。
実施形態の目的は、動作の安定性が高い半導体記憶装置を提供することである。
実施形態に係る半導体記憶装置は、第１方向に沿って交互に積層された複数の電極膜及び複数の第１絶縁膜と、前記第１方向に延びる半導体部材と、前記半導体部材と前記電極膜との間に設けられた電荷蓄積部材と、前記電荷蓄積部材と前記電極膜との間に設けられた第２絶縁膜と、を備える。前記複数の第１絶縁膜の少なくとも１つは、シリコン窒化物、ハフニウム酸化物、シリコン酸窒化物、及び、アルミニウム酸化物からなる群より選択された１種以上の第１材料を含む。
（第１の実施形態）
以下、第１の実施形態について説明する。
図１は、本実施形態に係る半導体記憶装置を示す平面図である。
図２は、図１に示すＡ−Ａ’線による断面図である。
図３は、図１の領域Ｂに相当する断面図である。
図４は、図２の領域Ｃに相当する断面図である。
図５は、図２の領域Ｄに相当する断面図である。
以下、第１の実施形態について説明する。
図１は、本実施形態に係る半導体記憶装置を示す平面図である。
図２は、図１に示すＡ−Ａ’線による断面図である。
図３は、図１の領域Ｂに相当する断面図である。
図４は、図２の領域Ｃに相当する断面図である。
図５は、図２の領域Ｄに相当する断面図である。
なお、各図は模式的なものであり、適宜誇張及び省略して描かれている。例えば、各構成要素は実際よりも少なく且つ大きく描かれている。また、図間において、構成要素の数及び寸法比等は、必ずしも一致していない。後述する図についても同様である。
本実施形態に係る半導体記憶装置は、三次元型のＮＡＮＤフラッシュメモリである。
本実施形態に係る半導体記憶装置は、三次元型のＮＡＮＤフラッシュメモリである。
図１及び図２に示すように、本実施形態に係る半導体記憶装置１（以下、単に「装置１」ともいう）においては、シリコン基板２０が設けられている。シリコン基板２０は、例えば、シリコン（Ｓｉ）の単結晶により形成されている。シリコン基板２０上には、積層体２１が設けられている。
以下、本明細書においては、説明の便宜上、ＸＹＺ直交座標系を採用する。シリコン基板２０と積層体２１の配列方向を「Ｚ方向」とする。Ｚ方向のうち、シリコン基板２０から積層体２１に向かう方向を「上」ともいい、その逆方向を「下」ともいうが、この表現は便宜的なものであり、重力の方向とは無関係である。また、Ｚ方向に対して直交し、且つ、相互に直交する２方向を「Ｘ方向」及び「Ｙ方向」とする。
積層体２１においては、固定電荷保持膜４１及び電極膜２３がＺ方向に沿って交互に積層されている。電極膜２３は導電性材料からなり、例えばタングステン（Ｗ）を含む。電極膜２３の表面の一部には、例えば、チタン層及びチタン窒化層が積層されたバリアメタル層（図示せず）が設けられていてもよい。積層体２１のＸ方向両端部（図示せず）の形状は、電極膜２３毎にテラスが形成された階段状である。
固定電荷保持膜４１は絶縁性であり、固定電荷保持材料を含んでいる。本明細書において、「固定電荷保持材料」とは、正又は負の電荷を安定して保持できる材料をいう。固定電荷保持材料には複数の種類があり、組成が同じでも成膜条件等のプロセス要因によって保持できる電荷の極性が異なる。下記表１に、固定電荷保持材料の一例を示す。
表１に示すように、正の固定電荷を保持できる材料として、例えば、５００℃以下の温度で熱処理された炭素含有シリコン酸化物、シリコンの窒化処理によって形成されたシリコン窒化物、及び、ハフニウム酸化物がある。一方、負の固定電荷を保持できる材料として、例えば、シリコン酸化物の窒化処理によって形成されたシリコン酸窒化物、堆積法によって形成されたシリコン窒化物、アルミニウム酸化物、ハフニウム酸化物、及び、７００℃以上の温度で熱処理された炭素含有シリコン酸化物がある。なお、ハフニウム酸化物は、正負いずれの固定電荷も保持可能であるが、保持される固定電荷の極性は複数の要因に依存する。固定電荷保持膜４１は、表１に示す固定電荷保持材料のうち、一種以上の材料を含んでいればよい。例えば、固定電荷保持膜４１全体が表１に示す固定電荷保持材料によって形成されていてもよく、シリコン酸化物等からなる母材中に表１に示す固定電荷保持材料が拡散又は分散されていてもよい。後述する他の実施形態における固定電荷保持膜及び固定電荷保持部材についても、同様である。
上述の如く、固定電荷保持膜４１は、炭素含有シリコン酸化物、シリコン窒化物、ハフニウム酸化物、シリコン酸窒化物、及び、アルミニウム酸化物からなる群より選択された１種以上の材料を含む。本実施形態においては、例えば、固定電荷保持膜４１を炭素含有シリコン酸化物により形成し、負の固定電荷を保持させる。
固定電荷保持膜４１は、例えば、シリコン基板２０上に固定電荷保持膜４１及びシリコン窒化膜（図示せず）を交互に堆積させて積層体２１を形成する工程において、上述の固定電荷保持材料を堆積させることにより、形成することができる。又は、母材としてシリコン酸化物（ＳｉＯ）を堆積させつつ、所定の材料を添加してもよい。なお、積層体２１中のシリコン窒化膜は、後の工程において、電極膜２３に置換される。
積層体２１内には、ＸＺ平面に沿って拡がる板状の導電板２５が設けられている。導電板２５はＸ方向及びＺ方向において積層体２１を貫き、その下端はシリコン基板２０に接続されている。導電板２５は導電性材料により形成されており、例えば、タングステン及びシリコンのうち、少なくとも一方により形成されている。導電板２５はＹ方向に沿って例えば等間隔で配列されている。
各導電板２５のＹ方向両側には絶縁板２６が設けられている。絶縁板２６は例えばシリコン酸化物等の絶縁性材料により形成されている。導電板２５は絶縁板２６によって電極膜２３から絶縁されている。１枚の導電板２５及びその両側の２枚の絶縁板２６からなる構造体により、各電極膜２３はＹ方向において複数の部分に分断されている。分断された電極膜２３の各部分は、Ｘ方向に延びる配線となっている。なお、ある部材が「Ｘ方向に延びる」とは、その部材のＸ方向における長さが、Ｙ方向における長さ及びＺ方向における長さよりも長いことを意味する。Ｙ方向に延びる場合及びＺ方向に延びる場合も同様である。固定電荷保持膜４１及び電極膜２３からなる積層体は、１枚の導電板２５及びその両側の２枚の絶縁板２６からなる構造体の間毎に配置されている。すなわち、ある積層体には、Ｚ方向に沿って相互に離隔して配列された複数の電極膜２３が設けられている。また、ある積層体から見て、隣の積層体はＹ方向側に配置されている。
積層体２１における導電板２５によって挟まれた部分には、Ｚ方向に延びる柱状部材３０が複数本設けられている。柱状部材３０の形状は、中心軸がＺ方向に延びる略柱状であり、例えば、略円柱状、略楕円柱状又は略四角柱状である。以後の説明及び図では、柱状部材３０の形状が円柱状である場合を例示する。Ｚ方向から見て、柱状部材３０は例えば千鳥状に配列されている。
積層体２１上には、絶縁膜２７が設けられており、絶縁膜２７上には、Ｙ方向に延びるビット線２８が設けられている。絶縁膜２７内にはプラグ２９が設けられている。絶縁膜２７は、積層体２１の階段状の端部（図示せず）も覆っており、積層体２１の側方、すなわち、Ｘ方向側及びＹ方向側にも配置されている。
図３及び図４に示すように、柱状部材３０においては、コア部材３１が設けられている。コア部材３１は絶縁性材料により形成されており、例えば、シリコン酸化物により形成されている。コア部材３１の形状は、中心軸がＺ方向に延びる略円柱形である。コア部材３１の周囲には、シリコンピラー３２が設けられている。シリコンピラー３２は半導体材料であるシリコンにより形成されている。シリコンピラー３２の形状は、中心軸がＺ方向に延びる略円筒形である。シリコンピラー３２の上端はプラグ２９（図２参照）を介してビット線２８（図２参照）に接続されている。
シリコンピラー３２の周囲には、シリコンピラー３２側から柱状部材３０の外側に向かって、トンネル絶縁膜３３、電荷蓄積膜３４、及び、シリコン酸化膜３５がこの順に積層されている。シリコン酸化膜３５は電荷蓄積膜３４に接している。トンネル絶縁膜３３、電荷蓄積膜３４、及び、シリコン酸化膜３５の形状は、中心軸がＺ方向に延びる略円筒形である。
トンネル絶縁膜３３は、通常は絶縁性であるが、装置１の駆動電圧の範囲内にある所定の電圧が印加されるとトンネル電流を流す膜であり、例えば、シリコン酸化層、シリコン窒化層及びシリコン酸化層がこの順に積層されたＯＮＯ膜である。電荷蓄積膜３４は電荷を蓄積する能力がある膜であり、例えば電子のトラップサイトを含む絶縁性材料によって形成されており、例えば、シリコン窒化物（ＳｉＮ）からなる。シリコン酸化膜３５は、シリコン酸化物からなる。
柱状部材３０の周囲には、高誘電率膜３６が設けられている。高誘電率膜３６は、誘電率がシリコン酸化物の誘電率よりも高い高誘電率材料によって形成されており、例えば、アルミニウム酸化物又はハフニウム酸化物により形成されている。高誘電率膜３６は、電極膜２３の上面上、下面上、及び、柱状部材３０に向いた側面上に設けられており、絶縁板２６に向いた側面上には設けられていない。高誘電率膜３６は、シリコン酸化膜３５、電極膜２３及び固定電荷保持膜４１に接している。シリコン酸化膜３５及び高誘電率膜３６により、ブロック絶縁膜３７が形成されている。ブロック絶縁膜３７は、装置１の駆動電圧の範囲内で電圧が印加されても実質的に電流を流さない膜である。
図２及び図５に示すように、シリコン基板２０と柱状部材３０との間には、シリコン部材３８が設けられている。シリコン部材３８はシリコン基板２０からシリコンがエピタキシャル成長して形成されたものである。柱状部材３０及びシリコン部材３８からなる構造体は、Ｚ方向において積層体２１を貫通している。シリコンピラー３２の下端は、シリコン部材３８を介して、シリコン基板２０に接続されている。
シリコン部材３８は、最下層の電極膜２３及びその上下の固定電荷保持膜４１を貫いている。シリコン部材３８と電極膜２３との間には、例えばシリコン酸化物からなる絶縁膜３９が設けられている。シリコン部材３８は絶縁膜３９によって電極膜２３から絶縁されている。柱状部材３０のうち、コア部材３１及びシリコンピラー３２は、上方からシリコン部材３８内に進入している。一方、トンネル絶縁膜３３、電荷蓄積膜３４、及び、シリコン酸化膜３５は、シリコン部材３８内には進入していない。
積層体２１において、上から１又は複数枚の電極膜２３は、上部選択ゲート線として機能し、上部選択ゲート線とシリコンピラー３２との交差部分毎に、上部選択ゲートトランジスタが構成される。また、下から１又は複数枚の電極膜２３、例えば、最下段の電極膜２３は、下部選択ゲート線として機能し、下部選択ゲート線とシリコン部材３８との交差部分毎に、下部選択ゲートトランジスタが構成される。上部選択ゲート線及び下部選択ゲート線以外の電極膜２３はワード線として機能し、ワード線とシリコンピラー３２との交差部分毎に、メモリセルトランジスタが構成される。メモリセルトランジスタにおいては、シリコンピラー３２がチャネルとして機能し、電極膜２３がゲートとして機能する。これにより、各シリコンピラー３２に沿って複数のメモリセルトランジスタが直列に接続され、その両端には上部選択ゲートトランジスタ及び下部選択ゲートトランジスタが接続されて、ＮＡＮＤストリングが形成される。
次に、本実施形態の作用効果について説明する。
本実施形態に係る半導体記憶装置１においては、Ｚ方向において隣り合う電極膜２３の間に、絶縁膜として固定電荷保持膜４１が設けられている。これにより、例えば、固定電荷保持膜４１に負の固定電荷を保持させると、あるメモリセルトランジスタの電極膜２３に正電位を印加した場合に、このメモリセルトランジスタとＺ方向において隣り合う他のメモリセルトランジスタに対する影響を低減することができる。この結果、メモリセルトランジスタ間の干渉を抑制し、メモリセルトランジスタの動作の独立性を向上させることができる。
本実施形態に係る半導体記憶装置１においては、Ｚ方向において隣り合う電極膜２３の間に、絶縁膜として固定電荷保持膜４１が設けられている。これにより、例えば、固定電荷保持膜４１に負の固定電荷を保持させると、あるメモリセルトランジスタの電極膜２３に正電位を印加した場合に、このメモリセルトランジスタとＺ方向において隣り合う他のメモリセルトランジスタに対する影響を低減することができる。この結果、メモリセルトランジスタ間の干渉を抑制し、メモリセルトランジスタの動作の独立性を向上させることができる。
一方、例えば、固定電荷保持膜４１に正の固定電荷を保持させると、近傍の電極膜２３の電位にかかわらず、シリコンピラー３２における固定電荷保持膜４１によって囲まれた部分をオン状態とすることができる。この結果、シリコンピラー３２を流れる電流を増加させることができる。このように、電極膜２３間に固定電荷保持膜４１を設けることにより、メモリセルトランジスタの動作の安定性が向上する。
（第２の実施形態）
次に、第２の実施形態について説明する。
図６は、本実施形態に係る半導体記憶装置を示す断面図である。
図７は、図６の領域Ｅに相当する断面図である。
次に、第２の実施形態について説明する。
図６は、本実施形態に係る半導体記憶装置を示す断面図である。
図７は、図６の領域Ｅに相当する断面図である。
図６及び図７に示すように、本実施形態に係る半導体記憶装置２においては、積層体２１における電極膜２３間のスペースのうち、下から２層のスペースのみに固定電荷保持膜４１が設けられており、それ以外のスペースには絶縁膜２２が設けられている。絶縁膜２２は、例えば、シリコン酸化物等の絶縁性材料により形成されている。すなわち、積層体２１の下部においては、固定電荷保持膜４１と電極膜２３とが交互に積層されており、積層体２１の中間部及び上部においては、絶縁膜２２と電極膜２３とが交互に積層されている。換言すれば、積層体２１に含まれる固定電荷保持膜４１及び絶縁膜２２のうち、シリコン基板２０に最も近い固定電荷保持膜４１における固定電荷保持材料の濃度は、シリコン基板２０から最も遠い絶縁膜２２における固定電荷保持材料の濃度よりも高い。
本実施形態における上記以外の構成は、前述の第１の実施形態と同様である。
本実施形態における上記以外の構成は、前述の第１の実施形態と同様である。
本実施形態によれば、下部選択ゲート線として機能する最下段の電極膜２３の上下に固定電荷保持膜４１を設けることにより、下部選択ゲートトランジスタの中性閾値を調整することができる。これにより、下部選択ゲートトランジスタがオフ状態のときにシリコンピラー３２及びシリコン部材３８に流れるリーク電流を低減することができる。
（第３の実施形態）
次に、第３の実施形態について説明する。
図８は、本実施形態に係る半導体記憶装置を示す平面図である。
図９は、図８に示すＦ−Ｆ’線による断面図である。
図１０は、図９の領域Ｇに相当する断面図である。
図１１は、図９の領域Ｈに相当する断面図である。
次に、第３の実施形態について説明する。
図８は、本実施形態に係る半導体記憶装置を示す平面図である。
図９は、図８に示すＦ−Ｆ’線による断面図である。
図１０は、図９の領域Ｇに相当する断面図である。
図１１は、図９の領域Ｈに相当する断面図である。
図８〜図１１に示すように、本実施形態に係る半導体記憶装置３は、前述の第１の実施形態に係る半導体記憶装置１（図１〜図５参照）と比較して、固定電荷保持膜４１（図４参照）の替わりに絶縁膜２２が設けられている点と、絶縁膜２２と柱状部材３０との間に固定電荷保持部材４２が設けられている点が異なっている。
すなわち、積層体２１においては、絶縁膜２２と電極膜２３とが交互に積層されている。絶縁膜２２は、例えば、シリコン酸化物等の絶縁性材料によって形成されている。固定電荷保持部材４２は、表１に示す固定電荷保持材料を含む。固定電荷保持部材４２の形状は、柱状部材３０を囲む円環状である。各柱状部材３０に沿って、複数の固定電荷保持部材４２が相互に離隔して配列されている。固定電荷保持部材４２は、柱状部材３０のシリコン酸化膜３５に接している。
固定電荷保持部材４２は、シリコン基板２０上に絶縁膜２２及びシリコン窒化膜（図示せず）を交互に堆積させて積層体２１を形成し、積層体２１にメモリホールを形成した後、メモリホールの内面に固定電荷保持材料をイオン注入することにより、形成することができる。その後、メモリホール内に柱状部材３０を形成し、シリコン窒化膜を電極膜２３に置換する。
本実施形態によれば、柱状部材３０の近傍に固定電荷保持部材４２を配置することにより、効率的にメモリセルトランジスタの干渉を制御することができる。また、シリコンピラー３２及びシリコン部材３８における固定電荷保持部材４２によって囲まれた部分をオン状態とし、シリコンピラー３２及びシリコン部材３８に流れる電流を増加させることができる。
本実施形態における上記以外の構成及び効果は、前述の第１の実施形態と同様である。
本実施形態における上記以外の構成及び効果は、前述の第１の実施形態と同様である。
（第４の実施形態）
次に、第４の実施形態について説明する。
図１２は、本実施形態に係る半導体記憶装置を示す断面図である。
図１３は、図１２に示すＩ−Ｉ’線による断面図である。
図１４は、図１２の領域Ｊを示す断面図である。
次に、第４の実施形態について説明する。
図１２は、本実施形態に係る半導体記憶装置を示す断面図である。
図１３は、図１２に示すＩ−Ｉ’線による断面図である。
図１４は、図１２の領域Ｊを示す断面図である。
図１２及び図１３に示すように、本実施形態に係る半導体記憶装置４においては、シリコン基板２０上に積層体２１が設けられている。積層体２１においては、固定電荷保持膜４１及び電極膜２３がＺ方向に沿って交互に積層されている。固定電荷保持膜４１は、表１に示す固定電荷保持材料のうち少なくとも１種を含んでいる。例えば、固定電荷保持膜４１は炭素含有シリコン酸化物からなり、負の固定電荷を保持している。固定電荷保持膜４１は、例えば、表１に示す材料を堆積させるか、シリコン酸化物等からなる母材中に所定の元素を拡散させることにより、形成されている。
積層体２１内においては、構造体５１がＹ方向に沿って相互に離隔して配列されている。構造体５１の形状は、ＸＺ平面に沿って広がる略板状である。従って、隣り合う構造体５１間には、固定電荷保持膜４１及び電極膜２３が配置されている。固定電荷保持膜４１及び電極膜２３からなる積層体は、構造体５１間の領域毎に配置されている。すなわち、ある積層体には、Ｚ方向に沿って相互に離隔して配列された複数の電極膜２３が設けられている。また、ある積層体から見て、隣の積層体はＹ方向側に配置されている。
構造体５１においては、柱状部材６０及び絶縁部材５３がＸ方向に沿って交互に且つ相互に接して配列されている。Ｚ方向から見て、柱状部材６０は千鳥状に配置されている。すなわち、隣り合う構造体５１の間で、柱状部材６０のＸ方向における位置はずれており、１つおきに配置された構造体５１の間で、柱状部材６０のＸ方向における位置は同じである。柱状部材６０の形状は、例えば、略楕円柱形である。柱状部材６０の中心軸はＺ方向に延び、楕円の長軸はＹ方向に延び、短軸はＸ方向に延びている。絶縁部材５３の形状は、中心軸がＺ方向に延びる略四角柱形である。柱状部材６０の長径、すなわち、Ｙ方向における長さは、絶縁部材５３のＹ方向における長さよりも長い。
図１４に示すように、柱状部材６０の膜構成は、第１の実施形態における柱状部材３０（図３及び図４参照）の膜構成と同様である。すなわち、柱状部材６０においては、略楕円柱形のコア部材３１が設けられており、コア部材３１の周囲には、コア部材３１側から外側に向かって、シリコンピラー３２、トンネル絶縁膜３３、電荷蓄積膜３４、及び、シリコン酸化膜３５がこの順に設けられている。コア部材３１、シリコンピラー３２、トンネル絶縁膜３３、電荷蓄積膜３４、及び、シリコン酸化膜３５の組成は、第１の実施形態と同様である。なお、本実施形態に係る半導体記憶装置４においては、シリコン部材３８（図２及び図５参照）は設けられておらず、柱状部材６０はシリコン基板２０と接している。これにより、シリコンピラー３２はシリコン基板２０に接続されている。
絶縁部材５３においては、絶縁部材５４が設けられており、絶縁部材５４のＹ方向両側に向いた側面上に絶縁膜５５が設けられている。絶縁部材５４は絶縁性材料からなり、例えば、シリコン酸化物からなる。絶縁膜５５も絶縁性材料からなり、例えば、シリコン酸化物からなる。
柱状部材６０及び絶縁部材５３からなる構造体のＹ方向両側に向いた側面上には、高誘電率膜３６が設けられている。高誘電率膜３６の組成及び配置位置は、第１の実施形態と同様である。シリコン酸化膜３５及び高誘電率膜３６により、ブロック絶縁膜３７が構成されている。ブロック絶縁膜３７は、少なくとも、電荷蓄積膜３４と電極膜２３との間に設けられている。
本実施形態においても、シリコンピラー３２と電極膜２３との交差部分毎に、シリコンピラー３２をチャネルとし、電極膜２３をゲートとするメモリセルトランジスタが形成される。シリコンピラー３２から見て、電極膜２３はＹ方向両側に設けられており、相互に独立した電位を印加できるため、電極膜２３毎にメモリセルトランジスタが形成される。例えば、図１４に示す断面においては、Ｙ方向に配列された２つのメモリセルトランジスタが形成されている。
本実施形態によれば、前述の第１の実施形態と比較して、メモリセルトランジスタの配置密度を向上させることができる。
また、本実施形態においても、前述の第１の実施形態と同様に、固定電荷保持膜４１に固定電荷を保持させることにより、メモリセルトランジスタの動作を安定させることができる。
本実施形態における上記以外の構成及び作用効果は、前述の第１の実施形態と同様である。
また、本実施形態においても、前述の第１の実施形態と同様に、固定電荷保持膜４１に固定電荷を保持させることにより、メモリセルトランジスタの動作を安定させることができる。
本実施形態における上記以外の構成及び作用効果は、前述の第１の実施形態と同様である。
（第５の実施形態）
次に、第５の実施形態について説明する。
図１５は、本実施形態に係る半導体記憶装置を示す断面図である。
本実施形態は、前述の第２の実施形態と第４の実施形態を組み合わせた例である。
次に、第５の実施形態について説明する。
図１５は、本実施形態に係る半導体記憶装置を示す断面図である。
本実施形態は、前述の第２の実施形態と第４の実施形態を組み合わせた例である。
図１５に示すように、本実施形態に係る半導体記憶装置５は、前述の第４の実施形態に係る半導体記憶装置４（図１２〜図１４参照）と比較して、固定電荷保持膜４１が積層体２１の下部のみに設けられており、積層体２１における下部以外の部分では、固定電荷保持膜４１の替わりに絶縁膜２２が設けられている点が異なっている。例えば、固定電荷保持膜４１は下から２段のみ設けられている。換言すれば、積層体２１に含まれる固定電荷保持膜４１及び絶縁膜２２のうち、シリコン基板２０に最も近い固定電荷保持膜４１における固定電荷保持材料の濃度は、シリコン基板２０から最も遠い絶縁膜２２における固定電荷保持材料の濃度よりも高い。
本実施形態によれば、下部選択ゲート線として機能する最下段の電極膜２３の上下に固定電荷保持膜４１を設けることにより、下部選択ゲートトランジスタの中性閾値を調整することができる。これにより、下部選択ゲートトランジスタがオフ状態のときにシリコンピラー３２を流れるリーク電流を低減することができる。
本実施形態における上記以外の構成及び効果は、前述の第４の実施形態と同様である。
本実施形態における上記以外の構成及び効果は、前述の第４の実施形態と同様である。
（第６の実施形態）
次に、第６の実施形態について説明する。
図１６は、本実施形態に係る半導体記憶装置を示す平面図である。
図１７は、図１６に示すＫ−Ｋ’線による断面図である。
本実施形態は、前述の第３の実施形態と第４の実施形態を組み合わせた例である。
次に、第６の実施形態について説明する。
図１６は、本実施形態に係る半導体記憶装置を示す平面図である。
図１７は、図１６に示すＫ−Ｋ’線による断面図である。
本実施形態は、前述の第３の実施形態と第４の実施形態を組み合わせた例である。
図１６及び図１７に示すように、本実施形態に係る半導体記憶装置６は、前述の第４の実施形態に係る半導体記憶装置４（図１２〜図１４参照）と比較して、固定電荷保持膜４１（図１３参照）の替わりに絶縁膜２２が設けられている点と、絶縁膜２２と柱状部材６０との間に固定電荷保持部材４２が設けられている点が異なっている。
すなわち、積層体２１においては、絶縁膜２２と電極膜２３とが交互に積層されている。固定電荷保持部材４２は、表１に示す固定電荷保持材料を含む。固定電荷保持部材４２の形状は、柱状部材６０を囲む楕円環状である。各柱状部材６０に沿って、複数の固定電荷保持部材４２が相互に離隔して配列されている。固定電荷保持部材４２は、柱状部材６０のシリコン酸化膜３５に接している。
本実施形態によれば、柱状部材６０の近傍に固定電荷保持部材４２を配置することにより、効率的にメモリセルトランジスタの干渉を制御することができる。また、シリコンピラー３２に流れる電流を増加させることができる。
本実施形態における上記以外の構成及び効果は、前述の第４の実施形態と同様である。
本実施形態における上記以外の構成及び効果は、前述の第４の実施形態と同様である。
以上説明した実施形態によれば、動作の安定性が高い半導体記憶装置を実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の実施形態は、相互に組み合わせて実施することもできる。
１〜６：半導体記憶装置
２０：シリコン基板
２１：積層体
２２：絶縁膜
２３：電極膜
２５：導電板
２６：絶縁板
２７：絶縁膜
２８：ビット線
２９：プラグ
３０：柱状部材
３１：コア部材
３２：シリコンピラー
３３：トンネル絶縁膜
３４：電荷蓄積膜
３５：シリコン酸化膜
３６：高誘電率膜
３７：ブロック絶縁膜
３８：シリコン部材
３９：絶縁膜
４１：固定電荷保持膜
４２：固定電荷保持部材
５１：構造体
５３：絶縁部材
５４：絶縁部材
５５：絶縁膜
６０：柱状部材
２０：シリコン基板
２１：積層体
２２：絶縁膜
２３：電極膜
２５：導電板
２６：絶縁板
２７：絶縁膜
２８：ビット線
２９：プラグ
３０：柱状部材
３１：コア部材
３２：シリコンピラー
３３：トンネル絶縁膜
３４：電荷蓄積膜
３５：シリコン酸化膜
３６：高誘電率膜
３７：ブロック絶縁膜
３８：シリコン部材
３９：絶縁膜
４１：固定電荷保持膜
４２：固定電荷保持部材
５１：構造体
５３：絶縁部材
５４：絶縁部材
５５：絶縁膜
６０：柱状部材
Claims (11)
- 第１方向に沿って交互に積層された複数の電極膜及び複数の第１絶縁膜と、
前記第１方向に延びる半導体部材と、
前記半導体部材と前記電極膜との間に設けられた電荷蓄積部材と、
前記電荷蓄積部材と前記電極膜との間に設けられた第２絶縁膜と、
を備え、
前記複数の第１絶縁膜の少なくとも１つは、シリコン窒化物、ハフニウム酸化物、シリコン酸窒化物、及び、アルミニウム酸化物からなる群より選択された１種以上の第１材料を含む半導体記憶装置。 - 前記複数の第１絶縁膜の全てが前記第１材料を含む請求項１記載の半導体記憶装置。
- 基板をさらに備え、
前記複数の第１絶縁膜のうち、前記基板に最も近い前記第１絶縁膜における前記第１材料の濃度は、前記基板から最も遠い前記第１絶縁膜における前記第１材料の濃度よりも高い請求項１記載の半導体記憶装置。 - 前記複数の第１絶縁膜のうちの少なくとも１つは、
前記第１材料とは異なる絶縁性材料からなる第１部分と、
前記第１部分と前記第２絶縁膜との間に設けられ、前記半導体部材を囲み、前記材料を含む第２部分と、
を有した請求項１記載の半導体記憶装置。 - 基板と、
第１方向に沿って交互に積層された複数の電極膜及び複数の第１絶縁膜と、
前記第１方向に延びる半導体部材と、
前記半導体部材と前記電極膜との間に設けられた電荷蓄積部材と、
前記電荷蓄積部材と前記電極膜との間に設けられた第２絶縁膜と、
を備え、
前記複数の第１絶縁膜のうち、前記基板に最も近い前記第１絶縁膜は、炭素含有シリコン酸化物、シリコン窒化物、ハフニウム酸化物、シリコン酸窒化物、及び、アルミニウム酸化物からなる群より選択された１種以上の第１材料を含み、
前記基板に最も近い前記第１絶縁膜における前記第１材料の濃度は、前記基板から最も遠い前記第１絶縁膜における前記第１材料の濃度よりも高い半導体記憶装置。 - 第１方向に沿って交互に積層された複数の電極膜及び複数の第１絶縁膜と、
前記第１方向に延びる半導体部材と、
前記半導体部材と前記電極膜との間に設けられた電荷蓄積部材と、
前記電荷蓄積部材と前記電極膜との間に設けられた第２絶縁膜と、
を備え、
前記複数の第１絶縁膜のうちの少なくとも１つは、
第１部分と、
前記第１部分と前記第２絶縁膜との間に設けられ、前記半導体部材を囲み、炭素含有シリコン酸化物、シリコン窒化物、ハフニウム酸化物、シリコン酸窒化物、及び、アルミニウム酸化物からなる群より選択された１種以上の第１材料を含む第２部分と、
を有し、
前記第１部分は、前記第１材料とは異なる絶縁性材料からなる半導体記憶装置。 - 前記第２絶縁膜は、
シリコン酸化物を含む第１膜と、
前記第１膜と前記電極膜との間に設けられ、比誘電率がシリコン酸化物の比誘電率よりも高い第２膜と、
を有した請求項１〜６のいずれか１つに記載の半導体記憶装置。 - 前記第１膜の形状は前記半導体部材を囲む筒状であり、
第２膜は前記電極膜の上面上及び下面上にも設けられている請求項７記載の半導体記憶装置。 - 前記第２膜は、ハフニウム酸化物、又は、アルミニウム酸化物を含む請求項７または８に記載の半導体記憶装置。
- 前記半導体部材は、前記複数の電極膜のうち少なくとも１つを貫く請求項１〜９のいずれか１つに記載の半導体記憶装置。
- 前記第１方向に沿って相互に離隔して配列された複数の他の電極膜をさらに備え、
前記半導体部材は、前記複数の電極膜と前記複数の他の電極膜との間に配置されている請求項１〜９のいずれか１つに記載の半導体記憶装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018035548A JP2019153612A (ja) | 2018-02-28 | 2018-02-28 | 半導体記憶装置 |
| CN201810887508.6A CN110211962B (zh) | 2018-02-28 | 2018-08-06 | 半导体存储装置 |
| TW107127276A TWI728259B (zh) | 2018-02-28 | 2018-08-06 | 半導體記憶裝置 |
| US16/126,259 US10636809B2 (en) | 2018-02-28 | 2018-09-10 | Semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018035548A JP2019153612A (ja) | 2018-02-28 | 2018-02-28 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019153612A true JP2019153612A (ja) | 2019-09-12 |
Family
ID=67686136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018035548A Pending JP2019153612A (ja) | 2018-02-28 | 2018-02-28 | 半導体記憶装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10636809B2 (ja) |
| JP (1) | JP2019153612A (ja) |
| CN (1) | CN110211962B (ja) |
| TW (1) | TWI728259B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019161042A (ja) * | 2018-03-14 | 2019-09-19 | 東芝メモリ株式会社 | 半導体装置 |
| KR20210115735A (ko) * | 2020-03-16 | 2021-09-27 | 에스케이하이닉스 주식회사 | 3차원 낸드 플래시 메모리 소자 및 이의 제조 방법 |
| JP2022120425A (ja) * | 2021-02-05 | 2022-08-18 | キオクシア株式会社 | 半導体記憶装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010016214A (ja) * | 2008-07-04 | 2010-01-21 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2013069841A (ja) * | 2011-09-22 | 2013-04-18 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP2013069953A (ja) | 2011-09-26 | 2013-04-18 | Toshiba Corp | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 |
| KR20130117130A (ko) * | 2012-04-17 | 2013-10-25 | 삼성전자주식회사 | 비휘발성 메모리 소자의 게이트 구조물 |
| US9698156B2 (en) * | 2015-03-03 | 2017-07-04 | Macronix International Co., Ltd. | Vertical thin-channel memory |
| JP2015149413A (ja) * | 2014-02-06 | 2015-08-20 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| JP2015177129A (ja) | 2014-03-17 | 2015-10-05 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| US9240416B2 (en) * | 2014-06-12 | 2016-01-19 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| JP6216300B2 (ja) | 2014-09-15 | 2017-10-18 | 東芝メモリ株式会社 | 半導体装置及びその製造方法 |
| US10304850B2 (en) * | 2015-09-08 | 2019-05-28 | Toshiba Memory Corporation | Semiconductor memory device |
| US10403636B2 (en) * | 2016-03-11 | 2019-09-03 | Toshiba Memory Corporation | Semiconductor memory device and method for manufacturing the same |
| TWI605575B (zh) * | 2017-01-20 | 2017-11-11 | 群聯電子股份有限公司 | 三維非揮發性記憶體結構及其製造方法 |
-
2018
- 2018-02-28 JP JP2018035548A patent/JP2019153612A/ja active Pending
- 2018-08-06 TW TW107127276A patent/TWI728259B/zh active
- 2018-08-06 CN CN201810887508.6A patent/CN110211962B/zh active Active
- 2018-09-10 US US16/126,259 patent/US10636809B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20190267392A1 (en) | 2019-08-29 |
| CN110211962A (zh) | 2019-09-06 |
| US10636809B2 (en) | 2020-04-28 |
| TW201937705A (zh) | 2019-09-16 |
| CN110211962B (zh) | 2023-07-25 |
| TWI728259B (zh) | 2021-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11444102B2 (en) | Semiconductor device | |
| US8674426B2 (en) | Nonvolatile semiconductor memory device | |
| US9754954B2 (en) | Non-volatile memory device | |
| CN108091655B (zh) | 半导体存储装置 | |
| US9324729B2 (en) | Non-volatile memory device having a multilayer block insulating film to suppress gate leakage current | |
| JP2018160634A (ja) | 半導体記憶装置 | |
| JP2019153612A (ja) | 半導体記憶装置 | |
| US20210296332A1 (en) | Semiconductor storage device | |
| US10748920B2 (en) | Semiconductor memory device | |
| US10784283B2 (en) | Semiconductor memory device | |
| JP2019096672A (ja) | 半導体記憶装置 | |
| JP2019165114A (ja) | 抵抗変化型記憶装置 | |
| US20150371997A1 (en) | Non-volatile memory device | |
| US10707307B2 (en) | Semiconductor storage device | |
| US20210202524A1 (en) | Semiconductor memory device | |
| JP2019169517A (ja) | 半導体記憶装置 | |
| WO2016143035A1 (ja) | 半導体記憶装置 | |
| JP2012069709A (ja) | 半導体記憶装置 | |
| JP2013062325A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2013187506A (ja) | 不揮発性半導体記憶装置 | |
| JP2019096729A (ja) | 半導体記憶装置 | |
| JP2023167866A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2019125673A (ja) | 半導体記憶装置及びその駆動方法 | |
| TW201913943A (zh) | 半導體結構及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180905 |