以下、図面を参照し、この発明の実施形態について説明する。
図1はこの発明の一実施形態であるスピーカ制御装置を利用したスピーカシステムの構成を示すブロック図である。このスピーカシステムは、スーパー、病院、学校、図書館、誘導装置、遊園地、お化け屋敷等の各種の施設に設置される。特に施設の各所に複数のスピーカが分散配置されており、各種の音信号を各スピーカに供給する場合に、放音を行わせるスピーカを選択する必要がある場合に好適である。
図1に示すスピーカシステムにおいて、信号供給装置1には、2本の信号線からなる1系統のスピーカ配線2が接続されている。そして、スピーカ配線2には、各々スピーカ制御装置3を介して複数のスピーカ4が並列接続されている。信号供給装置1は、複数のスピーカ4のうち所望のものに放音させる音信号をスピーカ配線2に出力する。また、信号供給装置1は、この音信号の出力に先立って、制御信号を出力する。この制御信号は、各スピーカ4をスピーカ配線2に接続するか否かを指示するON/OFF制御信号を含む。各スピーカ4とスピーカ配線2との間に挿入された各スピーカ制御装置3は、スピーカ配線2に出力された制御信号に基づき、各々に接続されたスピーカ4をスピーカ配線2に接続するか否かの切換制御を行う。スピーカ4は、ダイナミックスピーカをも含めた広い範囲のスピーカで構わない。しかし、本実施形態では、複数のスピーカ4をスピーカ配線2に並列接続するため、入力インピーダンスの高いコンデンサスピーカがスピーカ4として好適である。
図2は図1に示す信号供給装置1の一例である信号供給装置1Aの構成を示すブロック図である。この信号供給装置1Aは、制御装置10と、外部音源14と、パワーアンプ15とを有する。制御装置10は、信号生成部11と、切換部12と、出力設定操作部13とを有する。出力設定操作部13は、図示しない操作子の操作に従い、外部音源14の出力信号または信号生成部11の出力信号の一方を切換部12により選択して出力する。パワーアンプ15はこの制御装置10の出力信号を増幅してスピーカ配線2に出力する。
信号生成部11は、制御信号生成部111と、音信号生成部112と、切換部113とを有する。音信号生成部112は、スピーカ配線2に並列接続されたスピーカ4のうちの任意のスピーカ4に放音させる音信号を生成する手段である。制御信号生成部111は、当該音信号を当該スピーカ4のみに放音させるための制御信号を生成する手段である。切換部113は、制御信号生成部111が生成する制御信号と、音信号生成部112が生成する音信号を順次選択して信号生成部11から切換部12へ出力する手段である。
この信号供給装置1Aに関しては、例えば次のような使用方法が考えられる。外部音源14は、例えばBGM(Back Ground Music)の音信号を生成する。音信号生成部112は、例えば任意のスピーカ4に放音させるアナウンスの音信号を生成する。いずれのスピーカ4にもアナウンスを放音させない場合、出力設定操作部13は、外部音源14の生成する音信号を切換部12に選択させ、パワーアンプ15に出力する。あるスピーカ4にアナウンスを放音させる場合、出力設定操作部13は信号生成部11の出力信号を切換部12に選択させ、当該スピーカ4に放音を行わせるための制御信号を制御信号生成部111に生成させ、当該スピーカ4に放音させるアナウンスの音信号を音信号生成部112に生成させる。そして、切換部113および12により、制御信号生成部111が生成した制御信号と音信号生成部112が生成した音信号を順次選択してパワーアンプ15に出力する。
図3は制御信号生成部111の構成例を示すブロック図である。図3に示すように、制御信号生成部111は、キャリア生成部16と、信号形成部17と、フィルタ部18とを有する。キャリア生成部16は、16kHzの正弦波であるキャリアを生成する回路である。信号形成部17は、キャリア生成部16が出力するキャリアに対してON/OFF変調を施して制御信号を生成する回路である。フィルタ部18は、信号形成部17が出力する制御信号から16kHzを中心とした所定帯域幅の帯域の信号のみを選択して出力する回路である。
図4は信号供給装置1からスピーカ配線2に出力される交流信号の内容を示すタイムチャートである。図4に示すように、信号供給装置1は、音信号の出力に先立って、制御信号を出力する。この制御信号は、時間長T1の充電信号と、時間長T2の無信号区間と、時間長T3のON/OFF制御信号と、時間長T4の無信号区間とにより構成されている。この例では、時間長T1は1sec、時間長T2およびT4は10msec、時間長T3は送信ビット数nに応じた可変長の時間長であり、4msec×nである。送信ビット数nは、スピーカ配線2に並列接続するスピーカ4の個数に対し、後述するキーナンバのビット数を加えた数である。
充電信号は、図3の信号形成部17が時間長T1に亙って継続してキャリアを通過させることにより得られる信号、すなわち、16kHzの正弦波状のバースト信号である。この充電信号は、スピーカ制御装置3が電源電圧を生成するために利用される。
充電信号の後の時間長T2の無音区間は、スピーカ制御装置3がON/OFF制御信号の受信を開始するためのタイミング制御に利用される区間である。
ON/OFF制御信号は、スピーカ配線2に並列接続された各スピーカ4に対応したビットと、キーナンバを構成する各ビットからなるシリアルビットを表現している。本実施形態では、4msecの時間内の波形により1ビットのON/OFF制御信号を表現する。具体的には1msecのバースト信号と3msecの無信号区間との組み合わせによりビット“0”を表現し、3msecのバースト信号と1msecの無信号区間との組み合わせによりビット“1”を表現する。
ON/OFF制御信号の後の時間長T4の無信号区間は、スピーカ制御装置3にON/OFF制御信号を保持させ、スピーカ4をスピーカ配線2に接続するか否かの切換制御を行わせるための期間である。
図5は信号供給装置1の他の例である信号供給装置1Bの構成を示すブロック図である。この信号供給装置1Bは、信号供給装置1Aから音信号生成部112および切換部113を取り除いた構成となっている。この信号供給装置1Bでは、スピーカ配線2に並列接続された複数のスピーカ4の中の任意のスピーカ4に放音させる音信号を外部音源14が生成する。制御信号生成部111は、当該音信号を当該スピーカ4のみに放音させるための制御信号を生成する。切換部12は、制御信号生成部111が生成した制御信号と外部音源14が生成した音信号を順次選択してパワーアンプ15に出力する。
図6は本実施形態によるスピーカ制御装置3の構成を示す回路図である。このスピーカ制御装置3は、スピーカ4に音信号を供給するためのスピーカ配線の途中に挿入されたノーマリON型のスイッチ380と、スイッチ380のON/OFF制御を行うスイッチ制御回路300と、電源回路390とにより構成されている。図6に示す例では、スピーカ制御装置3は、16ビットのON/OFF制御信号を受け取る構成になっている。
図6には図1のスピーカ配線2に接続される端子2Aおよび2Bが示されている。ここで、スピーカ配線2は、スピーカ4を駆動する音信号の経路となる配線であり、信号供給装置1から端子2Aまでの区間のスピーカ配線の他、端子2Aからスピーカ4およびスイッチ380を経由して端子2Bから信号供給装置1に戻るまでの区間のスピーカ配線を含む。
電源回路390は、スピーカ配線2を介して供給される交流信号からスイッチ制御回路300を動作させる電源電圧を生成する回路である。さらに詳述すると、この電源回路390は、スピーカ配線2を介して供給される交流信号を整流する整流部391と、この整流部391から得られる直流電圧により充電されるキャパシタ392とにより構成されている。このキャパシタ392の充電電圧がスイッチ制御回路300を動作させる電源電圧となる。
スイッチ制御回路300において、検波部310は、スピーカ配線2を介して供給される交流信号S0を検波し、交流信号S0の包絡線波形を有する包絡線信号S1を出力する。
パルス生成部311は、例えば単安定マルチバイブレータにより構成されており、検波部310が出力する包絡線信号S1の立ち上がりエッジをトリガとして、所定パルス幅のクロックパルスS2をシフトレジスタ313に供給する。本実施形態において、このクロックパルスのパルス幅は2msecである。シフトレジスタ313は、パルス生成部311が出力するパルスの立ち下がりエッジにより検波部310の出力信号をサンプリングして取り込み、かつ、シフト動作を行う。このパルス生成部311およびシフトレジスタ313が、スピーカ配線2を介して供給される交流信号から複数ビットを抽出して記憶する復調手段を構成している。
パルス生成部312は、ON/OFF制御信号の全てのビットがシフトレジスタ313に取り込まれたタイミングにおいて、シフトレジスタ313にパラレル出力動作を行わせるための指示を発生する回路である。
このパルス生成部312は、例えばリトリガブル型単安定マルチバイブレータにより構成されている。このリトリガブル型単安定マルチバイブレータは、設定されたパルス幅のパルスを出力し終える前に再度のトリガ(リトリガ)が与えられた場合、そのトリガのタイミングを開始点としてパルスの出力を開始するものである。パルス生成部312は、このリトリガブル型単安定マルチバイブレータにより、ON/OFF制御信号の供給開始に応じて立ち上がり、ON/OFF制御信号の全てのビットがシフトレジスタ313に格納されたタイミングにおいて立ち下がるパルスS3を発生する。本実施形態では、このパルスS3の立ち下がりエッジにより、シフトレジスタ313のパラレル出力動作およびラッチ322のラッチ動作が起動される。
図6に示す例では、シフトレジスタ313は16ビットのパラレル出力を行うが、そのうちの12ビットをゾーンセレクタ320へ、残りの4ビットをキーナンバとしてキーナンバ照合部321へ供給する。
ゾーンセレクタ320は、スピーカ制御装置3に設けられた操作子の操作に従って、シフトレジスタ313から与えられる12ビットの中の1ビットを選択し、ラッチ322に供給する。このゾーンセレクタ320は、復調手段(この場合、シフトレジスタ313)に記憶された複数ビットのうち保持手段たるラッチ322に保持させるビットを指示する指示手段として機能する。
キーナンバ照合部321は、シフトレジスタ313から出力されたキーナンバが予めスピーカ制御装置3に設定されたキーナンバと一致しているかどうか照合し、一致している場合に限り、ラッチ322に許可信号を与える照合手段である。ラッチ322は、キーナンバ照合部321から許可信号が与えられている場合に限り、ゾーンセレクタ320により選択された1ビットのON/OFF制御信号を保持して出力する。このようにしてラッチ322は、復調手段(パルス生成部311およびシフトレジスタ313)によるビットの抽出が途絶えてから所定時間が経過したとき、復調手段に記憶された複数ビットに含まれるビットをON/OFF制御信号として保持する保持手段として機能する。このラッチ322の出力信号によりスピーカ4に直列接続されたスイッチ380のON/OFFが決定される。具体的には、スイッチ380は、ラッチ322の出力信号がLレベルである場合にONとなり、Hレベルである場合にOFFとなる。
キーナンバ照合部321が設けられているのは、確率は低いものの、制御信号に続く音信号が16ビットのデジタル信号としてシフトレジスタ313に格納される可能性があるからである。このような事態が発生した場合にシフトレジスタ313内のデータが誤ってラッチ322に格納されるのを防ぐため、本実施形態では、16ビットのON/OFF制御信号のうち4ビットをキーナンバとし、シフトレジスタ313に格納されたキーナンバが予め設定したキーナンバである場合に限り、ラッチ322の保持動作を許可するようにしている。
検波部340は、検波部310と同様、スピーカ配線2を介して供給される交流信号S0の検波を行い、交流信号S0の包絡線波形を有する包絡線信号S1’を出力する。この包絡線信号S1’は、包絡線信号S1と同じ波形になる。
リセット信号生成部341は、検波部340の出力する包絡線信号S1’が5sec以上に亙ってLレベルを維持した場合に、音信号が途絶えてから5秒以上が経過したとみなし、シフトレジスタ313およびラッチ322にリセット信号RESを送って初期化して、スイッチ380をONにする初期化手段である。
このようなリセット信号生成部341を設けたのは次の理由によるものである。本実施形態では、緊急放送などを想定し、通常は、全てのスピーカ制御装置3のスイッチ380がONした状態になっている。しかしながら、あるスピーカ制御装置3において、一度、スイッチ380をOFFにするデータがラッチ322に保持されると、そのスピーカ制御装置3では、キャパシタ392の電荷が放電され、電源電圧が完全に0Vにならない限り、ラッチ322がリセットされず、スイッチ380がOFF状態を維持する。そこで、本実施形態では、全てのスピーカ制御装置3において、音信号の供給が途絶えてから5秒以上が経過した場合にシフトレジスタ313およびラッチ322を初期化してスイッチ380をONに戻すようにしているのである。
ゲートドライバ370は、ラッチ322の出力信号に基づいて、スイッチ380を駆動する回路である。このゲートドライバ370は、端子2Aにアノードが接続されたダイオード372と、ダイオード372のカソードに一端が接続された抵抗373と、抵抗373の他端にアノードが接続されたダイオード374と、ダイオード374のカソードにドレインが接続され、ソースが接地され、ゲートにラッチ322の出力信号が与えられるNチャネルFET(Field Effect Transistor;電界効果トランジスタ)とにより構成されている。このゲートドライバ370では、抵抗373およびダイオード374間のノード375がスイッチ380のON/OFF制御を行うノードとなっている。ラッチ322の出力信号がHレベルである場合、NチャネルFET371がONとなり、ノード375はLレベルとなる。一方、ラッチ322の出力信号がLレベルである場合、NチャネルFET371がOFFとなり、ノード375の電位は端子2Aの電圧に依存する。
スイッチ380は、ソース同士が共通接続されたNチャネルFET381および382を有する。これらのNチャネルFET381および382のゲートは、ゲートドライバ370の抵抗373およびダイオード374間のノード375に接続されている。また、NチャネルFET381のドレインは、スピーカ4を介して端子2Aに接続され、NチャネルFET382のドレインは接地されている。ダイオード383は、NチャネルFET381が形成されたp型基板とNチャネルFET381のドレインとの間の寄生ダイオードであり、カソードがNチャネルFET381のドレインに、アノード(すなわち、p型基板)がNチャネルFET381のソースに接続されている。ダイオード384は、NチャネルFET382が形成されたp型基板とNチャネルFET382のドレインとの間の寄生ダイオードであり、カソードがNチャネルFET382のドレインに、アノード(すなわち、p型基板)がNチャネルFET382のソースに接続されている。ノード375とNチャネルFET381および382のソース同士の接続ノードとに間にはキャパシタ386が接続されている。さらにノード375にツェナーダイオード385のカソードが接続され、NチャネルFET381および382のソース同士の接続ノードに同ツェナーダイオード385のアノードが接続されている。
このような構成において、ラッチ322の出力信号がHレベルである場合には、ノード375がLレベルとなるため、NチャネルFET381および382のゲート−ソース間電圧が略0Vとなり、NチャネルFET381および382はいずれもOFFとなる。従って、端子2Aに印加される電圧の極性に拘わらずスイッチ380はOFFとなる。
ラッチ322の出力信号がLレベルである場合は、NチャネルFET371がOFFとなる。この状態において、端子2Aに正の電圧が印加されると、この正の電圧がダイオード372および抵抗373を介してNチャネルFET381のゲートに印加され、NチャネルFET381がONとなる。この結果、端子2Aからスピーカ4、NチャネルFET381およびダイオード384を介して接地に電流が流れ込む。この間、キャパシタ386には、ノード375側の電極が正、NチャネルFET381および382のソース同士の接続ノード側の電極が負となる電圧が充電される。
次に端子2Aに負の電圧が印加されると、NチャネルFET381がOFFとなり、NチャネルFET381がONであった期間に充電されたキャパシタ386の充電線圧がNチャネルFET382のゲートおよびソース間に印加される。この結果、NチャネルFET382がONとなり、接地からNチャネルFET382、ダイオード383およびスピーカ4を介して端子2Aに電流が流れ込む。
このようにラッチ322の出力信号がLレベルである場合には、端子2Aに印加される電圧の極性に応じて、NチャネルFET381および382が交互にONとなり、スピーカ4への双方向の通電が行われる。
図7は本実施形態によるスピーカ制御装置3の各部の波形を示すタイムチャートである。以下、図7を参照し、本実施形態の動作を説明する。
図7にはスピーカ配線2を介してスピーカ制御装置3に供給される交流信号S0が示されている。この交流信号S0には、信号供給装置1によって出力された制御信号と音信号が含まれる。さらに詳述すると、信号供給装置1は、複数のスピーカ4のうちのいずれかのスピーカ4に放音を行わせる場合、当該スピーカ4に放音を行わせるための制御信号をスピーカ配線2に出力し、それに続いて放音対象である音信号をスピーカ配線2に出力する。この場合、信号供給装置1は、制御信号を構成するON/OFF制御信号のうち放音を行わせるスピーカ4に対応したものを“0”とし、放音を行わせないスピーカ4に対応したものを“1”とする。
スピーカ制御装置3に供給される制御信号は、1secの時間長のバースト信号である充電信号から始まる。スピーカ制御装置3では、この充電信号が整流部391によって整流され、整流部391により得られる直流電圧によりキャパシタ392が充電される。これによりスピーカ制御装置3の電源電圧となるキャパシタ392の充電電圧が立ち上がる。
スイッチ制御回路300において、検波部310は、スピーカ配線2を介して供給される交流信号S0を検波し、包絡線信号S1を出力する。
上述したようにON/OFF制御信号では、4msecの周期で時間長1msecまたは時間長3msecのバースト信号が発生する。ここで、1msecのバースト信号と3msecの無信号区間からなる信号はビット“0”を表し、3msecのバースト信号と1msecの無信号区間からなる信号はビット“1”を表す。従って、ON/OFF制御信号がスピーカ配線2を介して供給される間、検波部310が出力する包絡線信号S2は、4msecの周期で立ち上がり、時間長1msecまたは3msecだけHレベルを維持する波形となる。
本実施形態においてパルス生成部311の単安定マルチバイブレータは、パルス幅が2msecに設定されている。従って、パルス生成部311は、包絡線信号S1に4msec間隔で現れる立ち上がりエッジをトリガとして、2msecのパルス幅のクロックパルスS2を出力する。シフトレジスタ313は、このクロックパルスS2の立ち下がりエッジにより包絡線信号S1をサンプリングして取り込み、シフト動作を行う。
図7において最初のON/OFF制御信号はビット“0”を表現している。このビット“0”のスピーカ制御装置3に供給される期間内では、包絡線信号S1がLレベルである期間内にクロックパルスS2が立ち下がるため、Lレベル、すなわち、ビット“0”がシフトレジスタ313に取り込まれる。
図7において2番目のON/OFF制御信号はビット“1”を表現している。このビット“1”のスピーカ制御装置3に供給される期間内では、包絡線信号S1がHレベルである期間内にクロックパルスS2が立ち下がるため、Hレベル、すなわち、ビット“1”がシフトレジスタ313に取り込まれる。
本実施形態においてパルス生成部312におけるリトリガブル型単安定マルチバイブレータのパルス幅は10msecに設定されている。ON/OFF制御信号がスピーカ配線2を介して供給される間は、検波部310が出力する包絡線信号S1が4msecの周期で立ち上がる。このため、パルス生成部312のリトリガブル型単安定マルチバイブレータは、ON/OFF制御信号が継続している間、4msec毎にリトリガされ、その出力パルスS3はHレベルを維持する。そして、ON/OFF制御信号の最後のビット(この例では16番目のビット)に対応したトリガがパルス生成部312に与えられると、それ以後、パルス生成部312にトリガは与えられない。このため、パルス生成部312の出力パルスS3は、ON/OFF制御信号の最後のビットに対応したトリガがパルス生成部312に与えられてから10msecが経過したタイミングにおいて立ち下がる。
シフトレジスタ313は、このパルス生成部312の出力パルスS3の立ち下がりエッジによりシフトレジスタ313内のシリアルビットのパラレル出力を行い、ラッチ322は、パラレル出力されたビットのうちゾーンセレクタ320により選択されたビットを保持する。
その際、キーナンバ照合部321がパラレル出力されたビットのうちの一部のビットにより構成されるキーナンバを予め設定されたキーナンバと照合し、両者が一致した場合に限り、ラッチ322の保持動作を許可する。
ゲートドライバ370は、ラッチ322に保持されたビットが“0”である場合はスイッチ380をONとし、“1”である場合はOFFとする。
スピーカ制御装置3へのON/OFF制御信号の供給が終了すると、10msecの無信号区間が生じる。上述のシフトレジスタ313のパラレル出力動作およびラッチ322の保持動作はこの無信号区間内に行われる。そして、無信号区間が終了すると、スピーカ制御装置3への音信号の供給が開始される。
このとき、スピーカ4は、スイッチ380がONであれば音信号に基づく放音を行い、スイッチ380がOFFであれば放音を行わない。
音信号の供給が途絶えると、検波部340の出力する包絡線信号S1’(図7の包絡線信号S1を参照)が立ち下がる。そして、包絡線信号S1’が5秒以上に亙ってLレベルを維持すると、リセット信号生成部341は、音信号の供給が途絶えたとみなし、リセット信号RESをシフトレジスタ313およびラッチ322に送って初期化し、スイッチ380をONにする。
以上説明したように、本実施形態によれば、音信号に先立って、スピーカ配線2に出力する制御信号により、複数のスピーカ4のうち所望のスピーカ4のみをスピーカ配線2に接続し、音信号に基づく放音を行わせることができる。例えばスーパーにおいて、魚売り場に設置されたスピーカ4のみをスピーカ配線2に接続し、「今日は鮭が安いよ」というアナウンスを放音させる、という具合にアナウンスをそれに関連する売場のみで放音することが可能になる。また、音信号の供給終了後は、各スピーカ制御装置3のスイッチ380がONに戻されるので、緊急時に、例えば「火災発生」というアナウンスを全てのスピーカ4から放音させることも可能である。
また、本実施形態によれば、スピーカ制御装置3の電源回路390は、スピーカ配線2を介して供給される交流信号からスイッチ制御回路300を動作させる電源電圧を生成するため、スピーカ制御装置3に電源電圧を供給するための電源配線等を設ける必要がない。
また、本実施形態によれば、所望のスピーカ4のみに放音を行わせるスピーカシステムを導入するに当たり、スピーカ制御装置3をスピーカ4に接続するだけでよく、新たなスピーカ配線の引き回し等が不要である。従って、所望のスピーカ4のみに放音を行わせるスピーカシステムを安価に導入することができる。
<他の実施形態>
以上、この発明の一実施形態について説明したが、この発明には他にも実施形態が考えられる。例えば次の通りである。
(1)スピーカ制御装置3はスピーカ4と別体の装置として提供してもよいが、スピーカ4に組み込み、スピーカ4と一体化して提供してもよい。
(2)上記実施形態において、信号供給装置1は、制御信号の最初の信号として充電信号を出力した。しかし、先行する音信号の供給を終えてから、短時間で次の音信号の供給を開始する場合、スピーカ制御装置3の電源回路390のキャパシタ392にスイッチ制御回路300を動作させるのに十分な電源電圧が残っている場合が多い。そこで、先行する音信号の供給終了からの経過時間が短い場合には、充電信号の時間長を短くし、あるいは充電信号の出力を省略してもよい。
(3)制御信号の供給が終わった後に供給される音信号から誤ってON/OFF制御信号を抽出されてシフトレジスタ313に格納されるのを防止するため、検波部310および340の前段に、制御信号の生成に用いられるキャリアの周波数(上記実施形態では16kHz)を含む所定帯域幅の帯域の信号を選択するBPF等を設けてもよい。
(4)図2に示す信号供給装置1A、図5に示す信号供給装置1Bには、外部音源14およびパワーアンプ15を設けたが、外部音源14およびパワーアンプ15は必須の要素ではなく、信号供給装置になくてもよい。
(5)制御信号および音信号のスピーカ制御装置3への供給の態様としては、リアルタイムに発生する音信号を制御信号とともに供給する態様の他、次の態様があり得る。すなわち、特定のスピーカ制御装置3のスイッチ380をONにするための制御信号とそのスピーカ制御装置3に接続されたスピーカ4から放音すべき音信号とを不揮発性メモリに記憶しておき、ユーザの選択操作に従って信号供給装置1が当該制御信号および当該音信号を読み出してスピーカ配線2に出力する態様である。この態様には、信号供給装置1の操作性が向上するという利点がある。