JP2019117673A - 不揮発性記憶装置、半導体集積回路装置、及び、電子機器 - Google Patents
不揮発性記憶装置、半導体集積回路装置、及び、電子機器 Download PDFInfo
- Publication number
- JP2019117673A JP2019117673A JP2017250703A JP2017250703A JP2019117673A JP 2019117673 A JP2019117673 A JP 2019117673A JP 2017250703 A JP2017250703 A JP 2017250703A JP 2017250703 A JP2017250703 A JP 2017250703A JP 2019117673 A JP2019117673 A JP 2019117673A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- source
- bit
- memory
- memory cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Memory System (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】不揮発性記憶装置において、メモリーセル単位でデータの消去を可能とし、プリプログラムを不要として、1ビット単位で短時間にデータを書き換え可能とする。【解決手段】この不揮発性記憶装置は、第1の方向及び第1の方向と交差する第2の方向に配置された複数のメモリーセルと、第1の方向に並ぶメモリーセルの列に各々が接続された複数のワード線と、第1及び第2の方向と交差する第3の方向に並ぶメモリーセルの列に各々が接続された複数のソース線と、第1及び第3の方向と交差する第4の方向に並ぶメモリーセルの列に各々が接続された複数のビット線と、データの書き換え時に、選択されたメモリーセルに接続されたワード線、ソース線、ビット線を選択状態にすると共に、それ以外のワード線、ソース線、ビット線を非選択状態にするメモリー駆動回路とを備える。【選択図】図1
Description
本発明は、電気的に書き換え可能なフラッシュメモリー等の不揮発性記憶装置に関する。さらに、本発明は、そのような不揮発性記憶装置を内蔵した半導体集積回路装置、及び、そのような不揮発性記憶装置を用いた電子機器等に関する。
従来のフラッシュメモリーにおいては、メモリーセルを選択して駆動するワード線、ソース線、及び、ビット線が、メモリーセルアレイの横方向又は縦方向に配置されるのが一般的であった。従って、ワード線、ソース線、及び、ビット線の内の2つが平行に配置されるので、データの消去がブロック単位で一括して行われ、データの書き換えはブロック単位で行う必要があった。
関連する技術として、特許文献1には、ビット線に平行にソース線を設けた半導体記憶装置において、選択駆動されるソース線と隣接するビット線との間にカップリング容量が形成され、ソース線の駆動速度が制限されるという問題点が記載されており、ソース線の駆動速度を向上させた半導体記憶装置が開示されている。
この半導体記憶装置は、複数のワード線が延在する第1の方向及び複数のビット線が延在する第2の方向と異なる第3の方向に沿って形成された複数のソース線と、ワード線とビット線とソース線との交点に接続される複数のメモリーセルと、複数のソース線を選択的に駆動する駆動手段とを備えている。
特許文献1には、ソース線をワード線及びビット線に対して斜めに配設して、ソース線と他の配線とのカップリング容量を低減することにより、ソース線の駆動速度を向上させることが記載されているが、データ書き換え時(プログラム時及びイレース時)の動作に関しては、明確な記載がない。
不揮発性記憶装置において、選択されたメモリーセルのデータを書き換える際に、選択されていないメモリーセルに接続されたワード線、ソース線、及び、ビット線の内の2つに選択電圧が印加されると、2つの選択電圧の差電圧によるストレスでメモリーセルの記憶状態に対する干渉(ディスターブ)が生じる。それが繰り返されると、メモリーセルのデータが変化してしまったり、メモリーセルが劣化して書き換え可能回数が制限されてしまう。
また、従来のフラッシュメモリーにおいては、データの消去がブロック単位で一括して行われるので、メモリーセルの過消去を防止するために、対象となるメモリーセルを一旦プログラム状態にした後で消去を行う必要がある(プリプログラム)。一般に、フラッシュメモリーにおけるデータ書き換えはCPU(中央演算装置)が制御するので、データ書き換え中は、CPUがその他の制御を行うことができない。従って、フラッシュメモリーにおけるデータの書き換えに時間を要すると、システム全体の動作が遅くなってしまう。また、プリプログラムを行うことによってメモリーセルが劣化するので、書き換え可能回数が制限されてしまう。
そこで、上記の点に鑑み、本発明の第1の目的は、フラッシュメモリーのように高集積化された不揮発性記憶装置において、メモリーセル単位でデータの消去を可能とし、プリプログラムを不要として、1ビット単位で短時間にデータを書き換えることができるようにすることである。また、本発明の第2の目的は、そのような不揮発性記憶装置において、選択されたメモリーセルにおいてデータの消去又は書き込みを行う際に、選択されていないメモリーセルにおけるデータの変化又はメモリーセルの劣化を抑制することである。さらに、本発明の第3の目的は、そのような不揮発性記憶装置を内蔵した半導体集積回路装置、及び、そのような不揮発性記憶装置を用いた電子機器等を提供することである。
以上の課題の少なくとも一部を解決するため、本発明の第1の観点に係る不揮発性記憶装置は、第1の方向及び第1の方向と交差する第2の方向に配置された複数のメモリーセルと、第1の方向に並ぶメモリーセルの列に各々が接続された複数のワード線と、第1及び第2の方向と交差する第3の方向に並ぶメモリーセルの列に各々が接続された複数のソース線と、第1及び第3の方向と交差する第4の方向に並ぶメモリーセルの列に各々が接続された複数のビット線と、データの書き換え時に、複数のワード線の内で選択されたメモリーセルに接続されたワード線にワード線選択電圧を印加すると共に、複数のワード線の内で選択されたメモリーセルに接続されたワード線以外のワード線にワード線非選択電圧を印加し、複数のソース線の内で選択されたメモリーセルに接続されたソース線にソース線選択電圧を印加すると共に、複数のソース線の内で選択されたメモリーセルに接続されたソース線以外のソース線にソース線非選択電圧を印加するか、又は、ハイインピーダンス状態を設定し、複数のビット線の内で選択されたメモリーセルに接続されたビット線にビット線選択電圧を印加するか、又は、ハイインピーダンス状態を設定すると共に、複数のビット線の内で選択されたメモリーセルに接続されたビット線以外のビット線にビット線非選択電圧を印加するか、又は、ハイインピーダンス状態を設定するメモリー駆動回路とを備える。
本発明の第1の観点によれば、ワード線、ソース線、及び、ビット線が、互いに異なる方向に並ぶメモリーセルの列に接続されているので、ワード線、ソース線、及び、ビット線に選択電圧を印加して単一のメモリーセルを選択することにより、メモリーセル単位でデータの消去を可能とし、プリプログラムを不要として、1ビット単位で短時間にデータを書き換えることができる。また、選択されたメモリーセルにおいてデータの書き換えを行う際に、選択されていないメモリーセルに接続されたワード線、ソース線、及び、ビット線の内の少なくとも2つには選択電圧が印加されないので、選択されていないメモリーセルに対するストレスが緩和されて、データの変化又はメモリーセルの劣化を抑制することができる。
ここで、メモリー駆動回路が、第1の書き換えモードにおいて、同時に1つのメモリーセルを選択し、第2の書き換えモードにおいて、同時に複数のメモリーセルを選択するようにしても良い。それにより、第1の書き換えモードにおいては、EEPROMと同様にメモリーセル単位でデータを書き換えることによってプリプログラムを不要とし、第2の書き換えモードにおいては、従来のフラッシュメモリーと同様にブロック単位でデータを書き換えることができる。
また、複数のメモリーセルの各々が、半導体基板上に配置された第1の酸化シリコン膜と、第1の酸化シリコン膜上に配置された窒化シリコン膜と、窒化シリコン膜上に配置された第2の酸化シリコン膜と、第2の酸化シリコン膜上に配置されたゲート電極と、ゲート電極の両側の半導体基板内に配置された第1の不純物領域及び第2の不純物領域とを含み、メモリー駆動回路が、選択されたメモリーセルにデータの第1のビットを書き込む際に、第1の不純物領域側の窒化シリコン膜に電荷を注入し、選択されたメモリーセルにデータの第2のビットを書き込む際に、第2の不純物領域側の窒化シリコン膜に電荷を注入するようにしても良い。第1の不純物領域(例えば、ソース領域)側の窒化シリコン膜に電荷が注入された場合と、第2の不純物領域(例えば、ドレイン領域)側の窒化シリコン膜に電荷が注入された場合とにおいては、メモリーセルトランジスターの閾値電圧の変化量が異なるので、2ビットのデータに対応して1つのメモリーセルトランジスターに4通りの閾値電圧を設定することができる。
本発明の第2の観点に係る不揮発性記憶装置は、ゲート電極、ソース領域、及び、ドレイン領域を各々が有し、第1の方向及び第1の方向と交差する第2の方向に配置された複数のメモリーセルと、第1の方向に並ぶメモリーセルの列に各々が接続された複数のワード線と、第1及び第2の方向と交差する第3の方向に並ぶメモリーセルの列に各々が接続された複数のソース線と、第1及び第3の方向と交差する第4の方向に並ぶメモリーセルの列に各々が接続された複数のビット線と、データの書き込み時に、複数のメモリーセルの内で選択されたメモリーセルのゲート電極、ソース領域、及び、ドレイン領域に選択電圧を印加し、複数のメモリーセルの内で選択されたメモリーセル以外のメモリーセルのゲート電極、ソース領域、及び、ドレイン領域の内の少なくとも2つに選択電圧を印加しないメモリー駆動回路とを備える。
本発明の第2の観点によれば、ワード線、ソース線、及び、ビット線が、互いに異なる方向に並ぶメモリーセルの列に接続されているので、ワード線、ソース線、及び、ビット線に選択電圧を印加して単一のメモリーセルを選択することにより、メモリーセル単位でデータの消去を可能とし、プリプログラムを不要として、1ビット単位で短時間にデータを書き換えることができる。また、選択されたメモリーセルにおいてデータの書き込みを行う際に、選択されていないメモリーセルのゲート電極、ソース領域、及び、ドレイン領域の内の少なくとも2つには選択電圧が印加されないので、選択されていないメモリーセルに対するストレスが緩和されて、データの変化又はメモリーセルの劣化を抑制することができる。
以上において、第4の方向が、第2の方向と等しくても良い。その場合には、ビット線のレイアウト面積を小さくすることができる。あるいは、第4の方向が、第2の方向と交差するようにしても良い。その場合には、複数のソース線及び複数のビット線がメモリーセルアレイの左右両側及び上下両側に延在するので、メモリー駆動回路に対するソース線及びビット線の接続を切り換えて、マルチビット記録を容易に実現することができる。
本発明の第3の観点に係る半導体集積回路装置は、上記いずれかの不揮発性記憶装置と、プロセッサーとを備える。また、本発明の第4の観点に係る電子機器は、上記いずれかの不揮発性記憶装置を備える。本発明の第3又は第4の観点によれば、1ビット単位で短時間にデータを書き換えることができ、選択されていないメモリーセルにおけるデータの変化又はメモリーセルの劣化を抑制した不揮発性記憶装置を用いて、高速動作が可能で信頼性が高い半導体集積回路装置又は電子機器を提供することができる。
以下に、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照番号を付して、重複する説明を省略する。
<<第1の実施形態>>
図1は、本発明の第1の実施形態に係る不揮発性記憶装置の構成例を示すブロック図である。不揮発性記憶装置としては、MONOS(Metal Oxide Nitride Oxide Semiconductor)型のフラッシュメモリーや、フローティングゲート型のフラッシュメモリー等が該当するが、以下においては、一例として、MONOS型のフラッシュメモリーについて説明する。
<<第1の実施形態>>
図1は、本発明の第1の実施形態に係る不揮発性記憶装置の構成例を示すブロック図である。不揮発性記憶装置としては、MONOS(Metal Oxide Nitride Oxide Semiconductor)型のフラッシュメモリーや、フローティングゲート型のフラッシュメモリー等が該当するが、以下においては、一例として、MONOS型のフラッシュメモリーについて説明する。
図1に示すように、この不揮発性記憶装置は、メモリーセルアレイ10と、電源回路20と、ワード線駆動回路30と、ソース線駆動回路40a及び40bと、スイッチ回路50と、メモリー制御回路60とを含んでいる。図1に示す不揮発性記憶装置は、単体で半導体集積回路装置に内蔵されても良いし、CPU又は所定の機能を有する回路ブロック等と共に半導体集積回路装置に内蔵されてマイクロコンピューター等を構成しても良い。
メモリーセルアレイ10は、第1の方向(図中のX軸方向)及び第1の方向と交差する第2の方向(図中のY軸方向)に配置された複数のメモリーセルMCを有している。図1には、一例として、8×8の2次元マトリクス状に配置された64個のメモリーセルMCが示されている。
また、不揮発性記憶装置は、第1の方向に並ぶメモリーセルMCの列に各々が接続された複数のワード線WL0、WL1、・・・と、第1及び第2の方向と交差する第3の方向(例えば、X軸方向に対して315°の方向)に並ぶメモリーセルMCの列に各々が接続された複数のソース線SL0、SL1、・・・と、第1及び第3の方向と交差する第4の方向に並ぶメモリーセルMCの列に各々が接続された複数のビット線BL0、BL1、・・・とを含んでいる。
第1の実施形態においては、第4の方向が、第2の方向(図中のY軸方向)と等しくされている。その場合には、ビット線BL0、BL1、・・・のレイアウト面積を小さくすることができる。また、メモリーセルアレイ10の上下の端部を除き、第2の方向に隣り合って配置された2つのメモリーセルMCが、1本のソース線に共通に接続されている。それにより、複数のメモリーセルMCを高集積化して、単位面積当りの記憶容量を増加させることができる。
電源回路20には、基準電源電位VSS(本実施形態においては、接地電位0V)と、データ書き込み及びデータ消去用の高電源電位VPP(例えば、5V〜10V)と、ロジック回路用のロジック電源電位VDD(例えば、1.2V〜1.8V)と、負電源電位VNN(例えば、−3.0V)とが、外部から供給される。
あるいは、電源回路20は、外部から供給される電源電位を昇圧又は降圧することにより、他の電源電位を生成しても良い。電源回路20は、メモリー制御回路60の制御の下で、高電源電位VPP、ロジック電源電位VDD、又は、ロジック電源電位VDDを昇圧して得られる昇圧電位を、必要に応じて不揮発性記憶装置の各部に供給する。
ワード線駆動回路30は、複数のワード線WL0、WL1、・・・に接続されており、メモリー制御回路60の制御の下で、複数のワード線WL0、WL1、・・・を駆動する。ソース線駆動回路40a及び40bは、複数のソース線SL0、SL1、・・・に接続されており、メモリー制御回路60の制御の下で、複数のソース線SL0、SL1、・・・を駆動する。
複数のソース線SL0、SL1、・・・が斜め方向に延在しているので、ソース線駆動回路40a及び40bは、メモリーセルアレイ10の両側(図中の左右両側)に分離して配置されている。あるいは、1つのソース線駆動回路が、メモリーセルアレイ10の片側において、図中の上下方向に長く配置されても良い。
スイッチ回路50は、例えば、複数のビット線BL0、BL1、・・・とメモリー制御回路60との間にそれぞれ接続された複数のトランジスターと、複数のビット線BL0、BL1、・・・と基準電源電位VSSの配線との間にそれぞれ接続された複数のトランジスターと、複数のビット線BL0、BL1、・・・とロジック電源電位VDDの配線との間にそれぞれ接続された複数のトランジスターとを含んでいる。それらのトランジスターは、メモリー制御回路60の制御の下でオン状態又はオフ状態となる。
メモリー制御回路60は、スイッチ回路50を介して複数のビット線BL0、BL1、・・・に接続されたセンスアンプ61と、不揮発性記憶装置の各部を制御するロジック回路とを含んでいる。ここで、ワード線駆動回路30、ソース線駆動回路40a及び40b、スイッチ回路50、及び、センスアンプ61は、複数のメモリーセルMCを駆動するためのメモリー駆動回路を構成している。メモリー制御回路60のロジック回路は、複数のメモリーセルMCに書き込み動作(プログラム)、消去動作(イレース)、又は、読み出し動作(リード)を行わせるように、メモリー駆動回路及び電源回路20を制御する。
メモリー制御回路60には、チップセレクト信号CS、モードセレクト信号MS、クロック信号CK、及び、アドレス信号ADが供給される。メモリー制御回路60は、チップセレクト信号CSによって不揮発性記憶装置が選択されたときに、モードセレクト信号MSに従って、不揮発性記憶装置を書き込みモード、消去モード、又は、読み出しモードに設定し、クロック信号CKに同期して制御動作を行う。
書き込みモードにおいて、メモリー制御回路60は、書き込みデータを入力し、アドレス信号ADに従って選択されたメモリーセルMCにデータを書き込むように不揮発性記憶装置の各部を制御する。また、消去モードにおいて、メモリー制御回路60は、アドレス信号ADに従って選択されたメモリーセルMCのデータを消去するように不揮発性記憶装置の各部を制御する。
読み出しモードにおいて、メモリー制御回路60は、アドレス信号ADに従って選択されたメモリーセルMCからデータを読み出すように不揮発性記憶装置の各部を制御し、読み出しデータを出力する。例えば、メモリー制御回路60は、スイッチ回路50を制御することにより、選択されたメモリーセルMCに接続されているビット線をセンスアンプ61に接続する。
センスアンプ61は、選択されたメモリーセルMCに接続されているビット線にビット線選択電圧を印加して、選択されたメモリーセルMCに流れる読み出し電流をリファレンスセルに流れる電流と比較することにより、そのメモリーセルMCに記憶されているデータが「1」であるか「0」であるかを判定する。
<メモリーセルの接続例>
図2及び図3は、本発明の第1の実施形態におけるメモリーセルの接続例を示す回路図である。図2及び図3には、図1に示すメモリーセルアレイ10の一部の領域に配置された16個のメモリーセルと、ワード線WL1、WL2、・・・と、ソース線SL1、SL2、・・・と、ビット線BL0、BL1、・・・とが示されている。
図2及び図3は、本発明の第1の実施形態におけるメモリーセルの接続例を示す回路図である。図2及び図3には、図1に示すメモリーセルアレイ10の一部の領域に配置された16個のメモリーセルと、ワード線WL1、WL2、・・・と、ソース線SL1、SL2、・・・と、ビット線BL0、BL1、・・・とが示されている。
各々のメモリーセルは、半導体基板上に配置された第1の酸化シリコン膜と、第1の酸化シリコン膜上に配置された窒化シリコン膜と、窒化シリコン膜上に配置された第2の酸化シリコン膜と、第2の酸化シリコン膜上に配置されたゲート電極Gと、ゲート電極Gの両側の半導体基板内に配置された第1の不純物領域及び第2の不純物領域(ソース領域S及びドレイン領域D)とを含むメモリーセルトランジスター(以下、単に「トランジスター」ともいう)で構成される。例えば、半導体基板は、P型の不純物を含有するシリコンで構成され、ゲート電極Gは、不純物がドープされて導電性を有するポリシリコンで構成され、ソース領域S及びドレイン領域Dには、N型の不純物がドープされている。
このメモリーセルは、第1の酸化シリコン膜(トンネル膜)との界面近傍の窒化シリコン膜に存在する離散トラップに電荷(電子)を蓄積する。それにより、トランジスターの閾値電圧が変化するので、データを記憶することができる。このようなチャージトラップ型のメモリーセルの場合には、絶縁膜である窒化シリコン膜に電荷が蓄積されるので、トンネル膜の膜厚を薄くすることにより、データの書き込み電圧を低くすることができる。
ワード線WL2は、第1の方向に配置された複数のメモリーセルMC20、MC21、・・・のトランジスターのゲート電極Gに接続されている。同様に、他のワード線も、第1の方向に配置された複数のメモリーセルのトランジスターのゲート電極Gに接続されている。
ソース線SL2は、第3の方向に配置された複数のメモリーセルMC11及びMC30のトランジスターのソース領域Sに接続されると共に、第3の方向に配置された複数のメモリーセルMC21及びMC40のトランジスターのソース領域Sに接続されている。同様に、他のソース線も、第3の方向に配置された複数のメモリーセルのトランジスターのソース領域Sに接続されている。
ビット線BL1は、第2の方向に配置された複数のメモリーセルMC11、MC21、・・・のトランジスターのドレイン領域Dに接続されている。同様に、他のビット線も、第2の方向に配置された複数のメモリーセルのトランジスターのドレイン領域Dに接続されている。
<不揮発性記憶装置の動作例>
再び図1を参照すると、スタンバイ時には、メモリー駆動回路が、複数のワード線WL0、WL1、・・・、複数のソース線SL0、SL1、・・・、及び、複数のビット線BL0、BL1、・・・の全てにハイインピーダンス状態(オープン状態)を設定する。それにより、全てのメモリーセルにおいて、トランジスターがオフ状態となり、トランジスターに電流が流れない。
再び図1を参照すると、スタンバイ時には、メモリー駆動回路が、複数のワード線WL0、WL1、・・・、複数のソース線SL0、SL1、・・・、及び、複数のビット線BL0、BL1、・・・の全てにハイインピーダンス状態(オープン状態)を設定する。それにより、全てのメモリーセルにおいて、トランジスターがオフ状態となり、トランジスターに電流が流れない。
データの書き換え時には、メモリー駆動回路が、複数のワード線WL0、WL1、・・・の内で選択されたメモリーセルに接続されたワード線にワード線選択電圧を印加すると共に、複数のワード線WL0、WL1、・・・の内で選択されたメモリーセルに接続されたワード線以外のワード線にワード線非選択電圧を印加する。
また、メモリー駆動回路は、複数のソース線SL0、SL1、・・・の内で選択されたメモリーセルに接続されたソース線にソース線選択電圧を印加すると共に、複数のソース線SL0、SL1、・・・の内で選択されたメモリーセルに接続されたソース線以外のソース線にソース線非選択電圧を印加するか、又は、ハイインピーダンス状態を設定する。
さらに、メモリー駆動回路は、複数のビット線BL0、BL1、・・・の内で選択されたメモリーセルに接続されたビット線にビット線選択電圧を印加するか、又は、ハイインピーダンス状態を設定すると共に、複数のビット線BL0、BL1、・・・の内で選択されたメモリーセルに接続されたビット線以外のビット線にビット線非選択電圧を印加するか、又は、ハイインピーダンス状態を設定する。なお、メモリーセルに流れる電流を低減するためには、非選択のソース線と非選択のビット線との内の少なくとも一方をハイインピーダンス状態にすることが望ましい。
本実施形態によれば、ワード線、ソース線、及び、ビット線が、互いに異なる方向に並ぶメモリーセルMCの列に接続されているので、ワード線、ソース線、及び、ビット線に選択電圧を印加して単一のメモリーセルを選択することにより、メモリーセル単位でデータの消去を可能とし、プリプログラムを不要として、1ビット単位で短時間にデータを書き換えることができる。
また、選択されたメモリーセルにおいてデータの書き換えを行う際に、選択されていないメモリーセルに接続されたワード線、ソース線、及び、ビット線の内の少なくとも1つには選択電圧が印加されないので、選択されていないメモリーセルに対するストレスが緩和されて、データの変化又はメモリーセルの劣化を抑制することができる。
ここで、メモリー駆動回路が、第1の書き換えモードにおいて、同時に1つのメモリーセルを選択し、第2の書き換えモードにおいて、同時に複数のメモリーセルを選択するようにしても良い。それにより、第1の書き換えモードにおいては、EEPROMと同様にメモリーセル単位でデータを書き換えることによってプリプログラムを不要とし、第2の書き換えモードにおいては、従来のフラッシュメモリーと同様にブロック単位でデータを書き換えることができる。書き換えモードは、書き込みモードと消去モードとを含んでいる。以下に、書き込みモード、消去モード、及び、読み出しモードにおける動作について詳しく説明する。
<書き込みモード>
図2に示す例においては、メモリーセルMC21が選択されている。従って、メモリーセルMC21に接続されたワード線WL2、ソース線SL2、及び、ビット線BL1が選択される。データの書き込み時には、ワード線駆動回路30が、選択されたワード線WL2にワード線選択電圧(例えば、7.5V)を印加すると共に、非選択のワード線にワード線非選択電圧(例えば、1.8V)を印加する。
図2に示す例においては、メモリーセルMC21が選択されている。従って、メモリーセルMC21に接続されたワード線WL2、ソース線SL2、及び、ビット線BL1が選択される。データの書き込み時には、ワード線駆動回路30が、選択されたワード線WL2にワード線選択電圧(例えば、7.5V)を印加すると共に、非選択のワード線にワード線非選択電圧(例えば、1.8V)を印加する。
また、ソース線駆動回路40a及び40bが、選択されたソース線SL2にソース線選択電圧(例えば、7.5V)を印加すると共に、非選択のソース線にソース線非選択電圧(例えば、1.8V)を印加するか、又は、ハイインピーダンス状態を設定する。さらに、スイッチ回路50が、選択されたビット線BL1にビット線選択電圧(例えば、0V)を印加すると共に、非選択のビット線にビット線非選択電圧(例えば、1.8V)を印加するか、又は、ハイインピーダンス状態を設定する。
従って、メモリー駆動回路は、データの書き込み時に、複数のメモリーセルの内で選択されたメモリーセルMC21のゲート電極G、ソース領域S、及び、ドレイン領域Dに選択電圧を印加し、複数のメモリーセルの内で選択されたメモリーセルMC21以外のメモリーセルのゲート電極G、ソース領域S、及び、ドレイン領域Dの内の少なくとも1つに選択電圧を印加しない。
以上により、選択されたメモリーセルMC21において、トランジスターのゲート電極Gにワード線選択電圧(例えば、7.5V)が印加され、ソース領域Sにソース線選択電圧(例えば、7.5V)が印加され、ドレイン領域Dにビット線選択電圧(例えば、0V)が印加される。
その結果、トランジスターがオン状態となり、トランジスターのソース領域Sからドレイン領域Dに向けて電流が流れる。その電流によって発生したホットキャリア(電子)がトランジスターの窒化シリコン膜に注入されることにより、窒化シリコン膜に負の電荷が蓄積されるので、トランジスターの閾値電圧が上昇する。このようにして、選択されたメモリーセルMC21にデータ「0」が書き込まれる。
一方、選択されていないメモリーセルにおいては、トランジスターのゲート電極G、ソース領域S、及び、ドレイン領域Dの内の少なくとも1つには選択電圧が印加されないので、ソース領域Sとドレイン領域Dと間に電流が流れず、トランジスターの閾値電圧は変化しない。また、選択されていないメモリーセルに対するストレスが緩和されて、データの変化又はメモリーセルの劣化を抑制することができる。
<第1の消去モード>
1つのメモリーセルにおけるデータの消去時には、ワード線駆動回路30が、選択されたワード線WL2にワード線選択電圧(例えば、−3.0V)を印加すると共に、非選択のワード線にワード線非選択電圧(例えば、1.8V)を印加する。
1つのメモリーセルにおけるデータの消去時には、ワード線駆動回路30が、選択されたワード線WL2にワード線選択電圧(例えば、−3.0V)を印加すると共に、非選択のワード線にワード線非選択電圧(例えば、1.8V)を印加する。
また、ソース線駆動回路40a及び40bが、選択されたソース線SL2にソース線選択電圧(例えば、7.5V)を印加すると共に、非選択のソース線にソース線非選択電圧(例えば、1.8V)を印加するか、又は、ハイインピーダンス状態を設定する。さらに、スイッチ回路50が、選択されたビット線BL1にビット線選択電圧(例えば、0V)を印加するか、又は、ハイインピーダンス状態を設定すると共に、非選択のビット線にビット線非選択電圧(例えば、1.8V)を印加するか、又は、ハイインピーダンス状態を設定する。なお、メモリーセルに流れる電流を低減するためには、選択されたビット線BL1をハイインピーダンス状態にすることが望ましい。
以上により、選択されたメモリーセルMC21において、トランジスターのゲート電極Gにワード線選択電圧(例えば、−3.0V)が印加され、ソース領域Sにソース線選択電圧(例えば、7.5V)が印加され、ドレイン領域Dにビット線選択電圧(例えば、0V)が印加されるか、又は、ハイインピーダンス状態が設定される。
その結果、トランジスターのソース領域Sの電圧に対してゲート電極Gに低い電圧が印加され、それらの差が所定の値を超えることにより、トランジスターの窒化シリコン膜に蓄積されている負の電荷(電子)がソース領域S側に放出されるので、トランジスターの閾値電圧が低下する。このようにして、選択されたメモリーセルMC21のデータが消去状態を表す「1」になる。
一方、選択されていないメモリーセルにおいては、トランジスターのゲート電極G、ソース領域S、及び、ドレイン領域Dの内の少なくとも1つには選択電圧が印加されないので、トランジスターのソース領域Sの電圧とゲート電極Gの電圧との差が所定の値を超えず、トランジスターの閾値電圧は変化しない。
<第2の消去モード>
図3に示す例においては、1ワード分のメモリーセルMC20、MC21、・・・が選択されている。従って、メモリーセルMC20、MC21、・・・に接続されたワード線WL2、及び、全てのソース線が選択される。
図3に示す例においては、1ワード分のメモリーセルMC20、MC21、・・・が選択されている。従って、メモリーセルMC20、MC21、・・・に接続されたワード線WL2、及び、全てのソース線が選択される。
1ワード分のメモリーセルにおけるデータの一括消去時には、ワード線駆動回路30が、選択されたワード線WL2にワード線選択電圧(例えば、−3.0V)を印加すると共に、非選択のワード線にワード線非選択電圧(例えば、1.8V)を印加する。また、ソース線駆動回路40a及び40bが、全てのソース線にソース線選択電圧(例えば、7.5V)を印加し、スイッチ回路50が、全てのビット線にハイインピーダンス状態を設定する。
以上により、選択された1ワード分のメモリーセルMC20、MC21、・・・の各々において、トランジスターのゲート電極Gにワード線選択電圧(例えば、−3.0V)が印加され、ソース領域Sにソース線選択電圧(例えば、7.5V)が印加され、ドレイン領域Dにハイインピーダンス状態が設定される。
その結果、トランジスターのソース領域Sの電圧に対してゲート電極Gに低い電圧が印加され、それらの差が所定の値を超えることにより、トランジスターの窒化シリコン膜に蓄積されていた負の電荷(電子)がソース領域S側に放出されるので、トランジスターの閾値電圧が低下する。このようにして、選択された1ワード分のメモリーセルMC20、MC21、・・・のデータが消去状態を表す「1」になる。
一方、非選択のメモリーセルにおいては、トランジスターのソース領域Sにソース線選択電圧が印加されるが、ゲート電極G及びドレイン領域Dには選択電圧が印加されない。その結果、トランジスターのソース領域Sの電圧に対してゲート電極Gに低い電圧が印加されても、それらの差が所定の値を超えないので、トランジスターの閾値電圧は変化しない。
データの書き換え時に、非選択のワード線に基準電源電位VSS(0V)を印加しても良いが、非選択のメモリーセルにおいてトランジスターのソース領域Sにソース線選択電圧(例えば、7.5V)が印加される場合には、メモリーセルが消去状態になり易く、メモリーセルの劣化によって書き換え可能回数が制限されてしまう。
そこで、非選択のワード線に基準電源電位VSSよりも高くワード線選択電圧よりも低い中間的なワード線非選択電圧(例えば、1.8V)を印加することにより、非選択のメモリーセルに過剰な電圧ストレスが加わらないようにすることができる。なお、ワード線非選択電圧は、非選択のメモリーセルにおいてトランジスターがオン状態とならない電圧にする必要がある。
<読み出しモード>
再び図2を参照すると、データの読み出し時には、ワード線駆動回路30が、選択されたワード線WL2にワード線選択電圧(例えば、1.8V)を印加すると共に、非選択のワード線にワード線非選択電圧(例えば、0V)を印加するか、又は、ハイインピーダンス状態を設定する。
再び図2を参照すると、データの読み出し時には、ワード線駆動回路30が、選択されたワード線WL2にワード線選択電圧(例えば、1.8V)を印加すると共に、非選択のワード線にワード線非選択電圧(例えば、0V)を印加するか、又は、ハイインピーダンス状態を設定する。
また、ソース線駆動回路40a及び40bが、選択されたソース線SL2にソース線選択電圧(例えば、0V)を印加すると共に、非選択のソース線にハイインピーダンス状態を設定する。さらに、スイッチ回路50及びセンスアンプ61が、選択されたビット線BL1にビット線選択電圧(例えば、1V)を印加すると共に、非選択のビット線にハイインピーダンス状態を設定する。
それにより、選択されたメモリーセルMC21において、トランジスターのゲート電極Gにワード線選択電圧(例えば、1.8V)が印加され、ソース領域Sにソース線選択電圧(例えば、0V)が印加され、ドレイン領域Dにビット線選択電圧(例えば、1V)が印加される。
その結果、トランジスターのドレイン領域Dからソース領域Sに向けてドレイン電流が流れる。ドレイン電流の大きさは、トランジスターの窒化シリコン膜に蓄積されている負の電荷の量によって異なるので、センスアンプ61は、ドレイン電流の大きさに基づいてメモリーセルMC21からデータを読み出すことができる。
<メモリーセルアレイのレイアウト例>
図4は、本発明の第1の実施形態におけるメモリーセルアレイのレイアウト例を示す平面図である。図4には、図1に示すメモリーセルアレイ10の一部の領域に配置された複数のメモリーセルMC10、MC20、・・・と、リファレンスセルRCと、複数のダミーセルDCと、複数のワード線WL0、WL1、・・・と、複数のソース線SL0、SL1、・・・と、複数のビット線BL0、BL1、・・・とが示されており、絶縁膜は省略されている。
図4は、本発明の第1の実施形態におけるメモリーセルアレイのレイアウト例を示す平面図である。図4には、図1に示すメモリーセルアレイ10の一部の領域に配置された複数のメモリーセルMC10、MC20、・・・と、リファレンスセルRCと、複数のダミーセルDCと、複数のワード線WL0、WL1、・・・と、複数のソース線SL0、SL1、・・・と、複数のビット線BL0、BL1、・・・とが示されており、絶縁膜は省略されている。
リファレンスセルRC及び複数のダミーセルDCの各々は、メモリーセルと同様に、半導体基板上に配置されたONO膜(第1の酸化シリコン膜、窒化シリコン膜、第2の酸化シリコン膜)と、ONO膜上に配置されたゲート電極と、ゲート電極の両側の半導体基板内に配置された第1の不純物領域及び第2の不純物領域(ソース領域及びドレイン領域)とを含むトランジスターで構成される。
図4においては、メモリーセルMC10、MC20、・・・、リファレンスセルRC、及び、複数のダミーセルDCのトランジスターのソース領域及びドレイン領域にハッチングが施されている。複数のダミーセルDCは、寄生容量及びリーク電流を低減するために設けられており、配線は接続されない。
複数のワード線WL0、WL1、・・・の各々は、第1の方向(図中のX軸方向)に並ぶ複数のメモリーセルのトランジスターのゲート電極を第1の方向に延長することによって構成されている。複数のソース線SL0、SL1、・・・の各々は、ゲート電極等が形成された半導体基板上に第1の層間絶縁膜を介して配置された第1の配線層に設けられたメタル配線で構成されている。複数のビット線BL0、BL1、・・・の各々は、第1の配線層等が形成された半導体基板上に第2の層間絶縁膜を介して配置された第2の配線層に設けられたメタル配線で構成されている。
さらに、第2の配線層等が形成された半導体基板上に第3の層間絶縁膜を介して配置された第3の配線層には、スイッチ回路50(図1)に接続される複数のビット線BL0、BL1、・・・の中継部分と、リファレンスセルRCのトランジスターのドレイン領域をセンスアンプ61(図1)に接続するメタル配線MDと、リファレンスセルRCのトランジスターのソース領域を基準電源電位VSSの配線に接続するメタル配線MSとが設けられている。
このように、複数のソース線SL0、SL1、・・・及び複数のビット線BL0、BL1、・・・を電気抵抗が小さいメタル配線で構成することにより、複数のソース線SL0、SL1、・・・において長さが異なっていたり、複数のビット線BL0、BL1、・・・において長さが異なっていても、電気抵抗のばらつきを小さくすることができる。
メモリーセルMC10のトランジスターのゲート電極の図中上側であってメモリーセルMC20のトランジスターのゲート電極の図中下側の半導体基板内には、メモリーセルMC10及びMC20のトランジスターの共通のソース領域が配置されていて、その共通のソース領域がソース線SL1に接続されている。
また、メモリーセルMC10のトランジスターのゲート電極の図中下側の半導体基板内に配置されたドレイン領域と、メモリーセルMC20のトランジスターのゲート電極の図中上側の半導体基板内に配置されたドレイン領域とは、同一のビット線BL0に接続されている。
<<第2の実施形態>>
図5は、本発明の第2の実施形態に係る不揮発性記憶装置の構成例を示すブロック図である。図5においては、図1に示す電源回路20が省略されている。また、図6及び図7は、本発明の第2の実施形態におけるメモリーセルの接続例を示す回路図である。図6及び図7には、図5に示すメモリーセルアレイ10の一部の領域に配置された16個のメモリーセルと、ワード線WL0、WL1、・・・と、ソース線SL0、SL1、・・・と、ビット線BL0、BL1、・・・とが示されている。
図5は、本発明の第2の実施形態に係る不揮発性記憶装置の構成例を示すブロック図である。図5においては、図1に示す電源回路20が省略されている。また、図6及び図7は、本発明の第2の実施形態におけるメモリーセルの接続例を示す回路図である。図6及び図7には、図5に示すメモリーセルアレイ10の一部の領域に配置された16個のメモリーセルと、ワード線WL0、WL1、・・・と、ソース線SL0、SL1、・・・と、ビット線BL0、BL1、・・・とが示されている。
第2の実施形態においては、複数のビット線BL0、BL1、・・・の各々が、第1〜第3の方向と交差する第4の方向(例えば、X軸方向に対して45°の方向)に並ぶメモリーセルMCの列に接続されている。その場合には、複数のソース線及び複数のビット線がメモリーセルアレイ10の左右両側及び上下両側に延在するので、メモリー駆動回路に対するソース線及びビット線の接続を切り換えて、マルチビット記録を容易に実現することができる。
また、図1に示すスイッチ回路50の替りにスイッチ回路50a及び50bが設けられている。複数のビット線BL0、BL1、・・・が斜め方向に延在しているので、スイッチ回路50a及び50bは、メモリーセルアレイ10の両側(図中の上下両側)に分離して配置されている。あるいは、1つのスイッチ回路が、メモリーセルアレイ10の片側において、図中の左右方向に長く配置されても良い。その他の点に関しては、第2の実施形態は、第1の実施形態と同様でも良い。
スイッチ回路50a及び50bは、例えば、複数のビット線BL0、BL1、・・・とメモリー制御回路60との間にそれぞれ接続された複数のトランジスターと、複数のビット線BL0、BL1、・・・と基準電源電位VSSの配線との間にそれぞれ接続された複数のトランジスターと、複数のビット線BL0、BL1、・・・とロジック電源電位VDDの配線との間にそれぞれ接続された複数のトランジスターとを含んでいる。それらのトランジスターは、メモリー制御回路60の制御の下でオン状態又はオフ状態となる。
図6及び図7に示すように、ワード線WL1は、第1の方向に配置された複数のメモリーセルMC10、MC11、・・・のトランジスターのゲート電極Gに接続されている。同様に、他のワード線も、第1の方向に配置された複数のメモリーセルのトランジスターのゲート電極Gに接続されている。
ソース線SL2は、第3の方向に配置された複数のメモリーセルMC02及びMC21のトランジスターのソース領域Sに接続されると共に、第3の方向に配置された複数のメモリーセルMC11及びMC30のトランジスターのソース領域Sに接続されている。同様に、他のソース線も、第3の方向に配置された複数のメモリーセルのトランジスターのソース領域Sに接続されている。
ビット線BL1は、第4の方向に配置された複数のメモリーセルMC01及びMC22のトランジスターのドレイン領域Dに接続されていると共に、第4の方向に配置された複数のメモリーセルMC11及びMC32のトランジスターのドレイン領域Dに接続されている。同様に、他のビット線も、第4の方向に配置された複数のメモリーセルのトランジスターのドレイン領域Dに接続されている。
<書き込みモード>
図6に示す例においては、メモリーセルMC11が選択されている。従って、メモリーセルMC11に接続されたワード線WL1、ソース線SL2、及び、ビット線BL1が選択される。データの書き込み時には、ワード線駆動回路30が、選択されたワード線WL1にワード線選択電圧(例えば、7.5V)を印加すると共に、非選択のワード線にワード線非選択電圧(例えば、1.8V)を印加する。
図6に示す例においては、メモリーセルMC11が選択されている。従って、メモリーセルMC11に接続されたワード線WL1、ソース線SL2、及び、ビット線BL1が選択される。データの書き込み時には、ワード線駆動回路30が、選択されたワード線WL1にワード線選択電圧(例えば、7.5V)を印加すると共に、非選択のワード線にワード線非選択電圧(例えば、1.8V)を印加する。
また、ソース線駆動回路40a及び40bが、選択されたソース線SL2にソース線選択電圧(例えば、7.5V)を印加すると共に、非選択のソース線にソース線非選択電圧(例えば、1.8V)を印加するか、又は、ハイインピーダンス状態を設定する。さらに、スイッチ回路50a及び50bが、選択されたビット線BL1にビット線選択電圧(例えば、0V)を印加すると共に、非選択のビット線にビット線非選択電圧(例えば、1.8V)を印加するか、又は、ハイインピーダンス状態を設定する。
以上により、選択されたメモリーセルMC11において、トランジスターのゲート電極Gにワード線選択電圧(例えば、7.5V)が印加され、ソース領域Sにソース線選択電圧(例えば、7.5V)が印加され、ドレイン領域Dにビット線選択電圧(例えば、0V)が印加される。その結果、トランジスターがオン状態となり、トランジスターのソース領域Sからドレイン領域Dに向けて電流が流れて、選択されたメモリーセルMC11にデータ「0」が書き込まれる。
一方、選択されていないメモリーセルにおいては、トランジスターのゲート電極G、ソース領域S、及び、ドレイン領域Dの内の少なくとも2つには選択電圧が印加されないので、ソース領域Sとドレイン領域Dと間に電流が流れず、トランジスターの閾値電圧は変化しない。
<第1の消去モード>
1つのメモリーセルにおけるデータの消去時には、ワード線駆動回路30が、選択されたワード線WL1にワード線選択電圧(例えば、−3.0V)を印加すると共に、非選択のワード線にワード線非選択電圧(例えば、1.8V)を印加する。
1つのメモリーセルにおけるデータの消去時には、ワード線駆動回路30が、選択されたワード線WL1にワード線選択電圧(例えば、−3.0V)を印加すると共に、非選択のワード線にワード線非選択電圧(例えば、1.8V)を印加する。
また、ソース線駆動回路40a及び40bが、選択されたソース線SL2にソース線選択電圧(例えば、7.5V)を印加すると共に、非選択のソース線にソース線非選択電圧(例えば、1.8V)を印加するか、又は、ハイインピーダンス状態を設定する。さらに、スイッチ回路50a及び50bが、選択されたビット線BL1にビット線選択電圧(例えば、0V)を印加するか、又は、ハイインピーダンス状態を設定すると共に、非選択のビット線にビット線非選択電圧(例えば、1.8V)を印加するか、又は、ハイインピーダンス状態を設定する。
以上により、選択されたメモリーセルMC11において、トランジスターのゲート電極Gにワード線選択電圧(例えば、−3.0V)が印加され、ソース領域Sにソース線選択電圧(例えば、7.5V)が印加され、ドレイン領域Dにビット線選択電圧(例えば、0V)が印加されるか、又は、ハイインピーダンス状態が設定される。
その結果、トランジスターのソース領域Sの電圧に対してゲート電極Gに低い電圧が印加され、それらの差が所定の値を超えることにより、トランジスターの窒化シリコン膜に蓄積されていた負の電荷(電子)がソース領域S側に放出されるので、トランジスターの閾値電圧が低下する。このようにして、選択されたメモリーセルMC11のデータが消去状態を表す「1」になる。
一方、選択されていないメモリーセルにおいては、トランジスターのゲート電極G、ソース領域S、及び、ドレイン領域Dの内の少なくとも2つには選択電圧が印加されないので、トランジスターのソース領域Sの電圧とゲート電極Gの電圧との差が所定の値を超えず、トランジスターの閾値電圧は変化しない。
<第2の消去モード>
図7に示す例においては、1ワード分のメモリーセルMC10、MC11、・・・が選択されている。従って、メモリーセルMC10、MC11、・・・に接続されたワード線WL1、及び、全てのソース線が選択される。
図7に示す例においては、1ワード分のメモリーセルMC10、MC11、・・・が選択されている。従って、メモリーセルMC10、MC11、・・・に接続されたワード線WL1、及び、全てのソース線が選択される。
1ワード分のメモリーセルにおけるデータの一括消去時には、ワード線駆動回路30が、選択されたワード線WL1にワード線選択電圧(例えば、−3.0V)を印加すると共に、非選択のワード線にワード線非選択電圧(例えば、1.8V)を印加する。また、ソース線駆動回路40a及び40bが、全てのソース線にソース線選択電圧(例えば、7.5V)を印加し、スイッチ回路50a及び50bが、全てのビット線にハイインピーダンス状態を設定する。
以上により、選択された1ワード分のメモリーセルMC10、MC11、・・・の各々において、トランジスターのゲート電極Gにワード線選択電圧(例えば、−3.0V)が印加され、ソース領域Sにソース線選択電圧(例えば、7.5V)が印加され、ドレイン領域Dにハイインピーダンス状態が設定される。
その結果、トランジスターのソース領域Sの電圧に対してゲート電極Gに低い電圧が印加され、それらの差が所定の値を超えることにより、トランジスターの窒化シリコン膜に蓄積されていた負の電荷(電子)がソース領域S側に放出されるので、トランジスターの閾値電圧が低下する。このようにして、選択された1ワード分のメモリーセルMC10、MC11、・・・のデータが消去状態を表す「1」になる。
一方、非選択のメモリーセルにおいては、トランジスターのソース領域Sにソース線選択電圧が印加されるが、ゲート電極G及びドレイン領域Dには選択電圧が印加されない。その結果、トランジスターのソース領域Sの電圧に対してゲート電極Gに低い電圧が印加されても、それらの差が所定の値を超えないので、トランジスターの閾値電圧は変化しない。
<読み出しモード>
再び図6を参照すると、データの読み出し時には、ワード線駆動回路30が、選択されたワード線WL1にワード線選択電圧(例えば、1.8V)を印加すると共に、非選択のワード線にワード線非選択電圧(例えば、0V)を印加するか、又は、ハイインピーダンス状態を設定する。
再び図6を参照すると、データの読み出し時には、ワード線駆動回路30が、選択されたワード線WL1にワード線選択電圧(例えば、1.8V)を印加すると共に、非選択のワード線にワード線非選択電圧(例えば、0V)を印加するか、又は、ハイインピーダンス状態を設定する。
また、ソース線駆動回路40a及び40bが、選択されたソース線SL2にソース線選択電圧(例えば、0V)を印加すると共に、非選択のソース線にハイインピーダンス状態を設定する。さらに、スイッチ回路50a及び50b及びセンスアンプ61が、選択されたビット線BL1にビット線選択電圧(例えば、1V)を印加すると共に、非選択のビット線にハイインピーダンス状態を設定する。
それにより、選択されたメモリーセルMC11において、トランジスターのゲート電極Gにワード線選択電圧(例えば、1.8V)が印加され、ソース領域Sにソース線選択電圧(例えば、0V)が印加され、ドレイン領域Dにビット線選択電圧(例えば、1V)が印加される。
その結果、トランジスターのドレイン領域Dからソース領域Sに向けてドレイン電流が流れる。ドレイン電流の大きさは、トランジスターの窒化シリコン膜に蓄積されている負の電荷の量によって異なるので、センスアンプ61は、ドレイン電流の大きさに基づいてメモリーセルMC11からデータを読み出すことができる。
<メモリーセルアレイのレイアウト例>
図8は、本発明の第2の実施形態におけるメモリーセルアレイのレイアウト例を示す平面図である。図8には、図5に示すメモリーセルアレイ10の一部の領域に配置された複数のメモリーセルMC13、23、・・・と、リファレンスセルRCと、複数のダミーセルDCと、複数のワード線WL0、WL1、・・・と、複数のソース線SL3、SL4、・・・と、複数のビット線BL3、BL4、・・・とが示されており、絶縁膜は省略されている。図8においては、メモリーセルMC13、23、・・・、リファレンスセルRC、及び、複数のダミーセルDCのトランジスターのソース領域及びドレイン領域にハッチングが施されている。
図8は、本発明の第2の実施形態におけるメモリーセルアレイのレイアウト例を示す平面図である。図8には、図5に示すメモリーセルアレイ10の一部の領域に配置された複数のメモリーセルMC13、23、・・・と、リファレンスセルRCと、複数のダミーセルDCと、複数のワード線WL0、WL1、・・・と、複数のソース線SL3、SL4、・・・と、複数のビット線BL3、BL4、・・・とが示されており、絶縁膜は省略されている。図8においては、メモリーセルMC13、23、・・・、リファレンスセルRC、及び、複数のダミーセルDCのトランジスターのソース領域及びドレイン領域にハッチングが施されている。
複数のワード線WL0、WL1、・・・の各々は、第1の方向(図中のX軸方向)に並ぶ複数のメモリーセルのトランジスターのゲート電極を第1の方向に延長することによって構成されている。複数のソース線SL3、SL4、・・・の各々は、ゲート電極等が形成された半導体基板上に第1の層間絶縁膜を介して配置された第1の配線層に設けられたメタル配線で構成されている。複数のビット線BL3、BL4、・・・の各々は、第1の配線層等が形成された半導体基板上に第2の層間絶縁膜を介して配置された第2の配線層に設けられたメタル配線で構成されている。
さらに、第2の配線層等が形成された半導体基板上に第3の層間絶縁膜を介して配置された第3の配線層には、スイッチ回路50a及び50b(図5)に接続される複数のビット線BL3、BL4、・・・の中継部分と、リファレンスセルRCのトランジスターのドレイン領域をセンスアンプ61(図5)に接続するメタル配線MDと、リファレンスセルRCのトランジスターのソース領域を基準電源電位VSSの配線に接続するメタル配線MSとが設けられている。
メモリーセルMC13のトランジスターのゲート電極の図中上側であってメモリーセルMC23のトランジスターのゲート電極の図中下側の半導体基板内には、メモリーセルMC13及びMC23のトランジスターの共通のソース領域が配置されていて、その共通のソース領域がソース線SL4に接続されている。
また、メモリーセルMC13のトランジスターのゲート電極の図中下側の半導体基板内に配置されたドレイン領域は、ビット線BL3に接続されており、メモリーセルMC23のトランジスターのゲート電極の図中上側の半導体基板内に配置されたドレイン領域は、ビット線BL2に接続されている。
<<第3の実施形態>>
図9及び図10は、本発明の第3の実施形態におけるメモリーセルの接続例を示す回路図である。図9及び図10には、図5に示すメモリーセルアレイ10の一部の領域に配置された16個のメモリーセルと、ワード線WL0、WL1、・・・と、ソース線SL0、SL1、・・・と、ビット線BL0、BL1、・・・とが示されている。
図9及び図10は、本発明の第3の実施形態におけるメモリーセルの接続例を示す回路図である。図9及び図10には、図5に示すメモリーセルアレイ10の一部の領域に配置された16個のメモリーセルと、ワード線WL0、WL1、・・・と、ソース線SL0、SL1、・・・と、ビット線BL0、BL1、・・・とが示されている。
第3の実施形態においては、第1の方向(図中の横方向)に隣り合う2つのトランジスターが1つのメモリーセルを構成することにより、メモリーセルの対称性を向上させると共に、メモリーセルに流れる電流を増加させることができる。その他の点に関しては、第3の実施形態は、第2の実施形態と同様でも良い。
図9及び図10に示すように、ワード線WL1は、第1の方向に配置された複数のメモリーセルMC10、MC11、・・・のトランジスターのゲート電極Gに接続されている。同様に、他のワード線も、第1の方向に配置された複数のメモリーセルのトランジスターのゲート電極Gに接続されている。
ソース線SL2は、第3の方向に配置された複数のメモリーセルMC02、MC11、・・・のトランジスターのソース領域Sに接続されている。同様に、他のソース線も、第3の方向に配置された複数のメモリーセルのトランジスターのソース領域Sに接続されている。
ビット線BL1は、第4の方向に配置された複数のメモリーセルMC01、MC11、・・・のトランジスターのドレイン領域Dに接続されている。同様に、他のビット線も、第4の方向に配置された複数のメモリーセルのトランジスターのドレイン領域Dに接続されている。
図9に示す例においては、メモリーセルMC11が選択されている。従って、メモリーセルMC11に接続されたワード線WL1、ソース線SL2、及び、ビット線BL1が選択される。書き込みモード、第1の消去モード、及び、読み出しモードにおいて、第2の実施形態におけるのと同様の動作が行われる。
また、図10に示す例においては、1ワード分のメモリーセルMC10、MC11、・・・が選択されている。従って、メモリーセルMC10、MC11、・・・に接続されたワード線WL1、及び、全てのソース線が選択される。第2の消去モードにおいて、第2の実施形態におけるのと同様の動作が行われる。
<メモリーセルアレイのレイアウト例>
図11は、本発明の第3の実施形態におけるメモリーセルアレイのレイアウト例を示す平面図である。図11には、図5に示すメモリーセルアレイ10の一部の領域に配置された複数のメモリーセルMC13、MC14、・・・と、リファレンスセルRCと、複数のダミーセルDCと、複数のワード線WL0、WL1、・・・と、複数のソース線SL3、SL4、・・・と、複数のビット線BL3、BL4、・・・とが示されており、絶縁膜は省略されている。
図11は、本発明の第3の実施形態におけるメモリーセルアレイのレイアウト例を示す平面図である。図11には、図5に示すメモリーセルアレイ10の一部の領域に配置された複数のメモリーセルMC13、MC14、・・・と、リファレンスセルRCと、複数のダミーセルDCと、複数のワード線WL0、WL1、・・・と、複数のソース線SL3、SL4、・・・と、複数のビット線BL3、BL4、・・・とが示されており、絶縁膜は省略されている。
メモリーセルMC13は、トランジスターQ1及びQ2で構成され、メモリーセルMC14は、トランジスターQ3及びQ4で構成される。図11においては、メモリーセルMC13、MC14、・・・、リファレンスセルRC、及び、複数のダミーセルDCのトランジスターのソース領域及びドレイン領域にハッチングが施されている。
複数のワード線WL0、WL1、・・・の各々は、第1の方向(図中のX軸方向)に並ぶ複数のメモリーセルのゲート電極を第1の方向に延長することによって構成されている。複数のソース線SL3、SL4、・・・の各々は、ゲート電極等が形成された半導体基板上に第1の層間絶縁膜を介して配置された第1の配線層に設けられたメタル配線で構成されている。複数のビット線BL3、BL4、・・・の各々は、第1の配線層等が形成された半導体基板上に第2の層間絶縁膜を介して配置された第2の配線層に設けられたメタル配線で構成されている。
さらに、第2の配線層等が形成された半導体基板上に第3の層間絶縁膜を介して配置された第3の配線層には、スイッチ回路50a及び50b(図5)に接続される複数のビット線BL3、BL4、・・・の中継部分と、リファレンスセルRCのトランジスターのドレイン領域をセンスアンプ61(図5)に接続するメタル配線MDと、リファレンスセルRCのトランジスターのソース領域を基準電源電位VSSの配線に接続するメタル配線MSとが設けられている。
メモリーセルMC13のトランジスターQ1のゲート電極の図中下側の半導体基板内に配置されたドレイン領域及びトランジスターQ2のゲート電極の図中上側の半導体基板内に配置されたドレイン領域は、ビット線BL3に接続されている。また、メモリーセルMC13のトランジスターQ1のゲート電極の図中上側の半導体基板内に配置されたソース領域及びトランジスターQ2のゲート電極の図中下側の半導体基板内に配置されたソース領域は、ソース線SL4に接続されている。
<<マルチビット記録>>
本発明の各実施形態においてMONOS型のフラッシュメモリーが使用される場合には、マルチビット記録を行うことが可能である。MONOS型のフラッシュメモリーにおいては、メモリーセルにデータを書き込む際に、電荷が窒化シリコン膜に局所的にトラップされるので、メモリーセルトランジスターのソース側とドレイン側とに独立して2値情報を書き込むことにより、1メモリーセル当り2ビットを記録することができる。
本発明の各実施形態においてMONOS型のフラッシュメモリーが使用される場合には、マルチビット記録を行うことが可能である。MONOS型のフラッシュメモリーにおいては、メモリーセルにデータを書き込む際に、電荷が窒化シリコン膜に局所的にトラップされるので、メモリーセルトランジスターのソース側とドレイン側とに独立して2値情報を書き込むことにより、1メモリーセル当り2ビットを記録することができる。
マルチビット記録において、メモリー駆動回路は、選択されたメモリーセルにデータの第1のビット(上位ビット)を書き込む際に、第1の不純物領域(例えば、ソース領域)側の窒化シリコン膜に電荷を注入し、選択されたメモリーセルにデータの第2のビット(下位ビット)を書き込む際に、第2の不純物領域(例えば、ドレイン領域)側の窒化シリコン膜に電荷を注入する。
第1の不純物領域(例えば、ソース領域)側の窒化シリコン膜に電荷が注入された場合と、第2の不純物領域(例えば、ドレイン領域)側の窒化シリコン膜に電荷が注入された場合とにおいては、メモリーセルトランジスターの閾値電圧の変化量が異なるので、2ビットのデータに対応して1つのメモリーセルトランジスターに4通りの閾値電圧を設定することができる。
マルチビット記録を行うためには、メモリー駆動回路に対する複数のソース線及び複数のビット線の接続を切り換えるための複数のスイッチ素子(例えば、トランジスター)が設けられる。例えば、図1又は図5に示すメモリーセルアレイ10とソース線駆動回路40a及び40bとの間、及び、メモリーセルアレイ10とスイッチ回路50又はスイッチ回路50a及び50bとの間に、複数のスイッチ素子が接続される。
書き込みモードにおいて、ソース領域側の窒化シリコン膜に電荷を注入する際には、図1又は図5に示すのと同様の接続状態が設定される。選択されたメモリーセルにおいて、トランジスターのソース領域からドレイン領域に向けて電流を流すことにより、その電流によって発生したホットキャリアがソース領域側の窒化シリコン膜に注入されて、データの第1のビットが書き込まれる。
一方、ドレイン領域側の窒化シリコン膜に電荷を注入する際には、複数のビット線がソース線駆動回路40a及び40bに接続され、複数のソース線がスイッチ回路50又はスイッチ回路50a及び50bに接続される。選択されたメモリーセルにおいて、トランジスターのドレイン領域からソース領域に向けて電流を流すことにより、その電流によって発生したホットキャリアがドレイン領域側の窒化シリコン膜に注入されて、データの第2のビットが書き込まれる。
また、読み出しモードにおいて、センスアンプ61が、メモリーセルトランジスターに流れる電流に基づいて、メモリーセルトランジスターに設定されている閾値電圧を判定することにより、メモリーセルから2ビットのデータを読み出す。ソース領域側の蓄積電荷によるデータを読み出す際には、ドレイン領域からソース領域に電流を流すことにより、ソース領域側の蓄積電荷によって電流が制限されるので、その電流に基づいてデータの値を判定する。一方、ドレイン領域側の蓄積電荷によるデータを読み出す際には、ソース領域からドレイン領域に電流を流すことにより、ドレイン領域側の蓄積電荷によって電流が制限されるので、その電流に基づいてデータの値を判定する。
<<アドレス設定>>
以下においては、図1又は図5に示すメモリーセルアレイ10に設けられている複数のメモリーセルが、第1の方向(図中のX軸方向)に16列を有すると共に第2の方向(図中のY軸方向)に16列を有するマトリクス状に配置されているものとする。メモリーセルの位置は、X軸方向におけるメモリーセルの番号(0〜15)とY軸方向におけるメモリーセルの番号(0〜15)とによって定義される。
以下においては、図1又は図5に示すメモリーセルアレイ10に設けられている複数のメモリーセルが、第1の方向(図中のX軸方向)に16列を有すると共に第2の方向(図中のY軸方向)に16列を有するマトリクス状に配置されているものとする。メモリーセルの位置は、X軸方向におけるメモリーセルの番号(0〜15)とY軸方向におけるメモリーセルの番号(0〜15)とによって定義される。
メモリー制御回路60は、外部から8ビットのアドレス信号AD[7:0]が供給されると、上位4ビットのアドレス信号AD[7:4]から、Y軸方向にワード線を選択するためのアドレスWL[3:0]を生成し、下位4ビットのアドレス信号AD[3:0]から、X軸方向にソース線を選択するためのアドレスSL[3:0]、又は、X軸方向にビット線を選択するためのアドレスBL[3:0]を生成する。
それらのアドレスに従って、ワード線WL0〜WLF(「F」は15を表す16進数)の内から1本のワード線が選択され、ソース線SL0〜SLFの内から1本のソース線が選択され、ビット線BL0〜BLFの内から1本のビット線が選択されて、それらに接続された単一のメモリーセルが選択される。
<第1の実施形態におけるアドレス設定例>
メモリーセルトランジスターのソース領域側の窒化シリコン膜に存在する離散トラップをデータの記録に用いる場合(以下、「ソース側記録モード」ともいう)には、外部から供給される8ビットのアドレス信号ADによってワード線及びソース線のアドレスを指定して、ビット線のアドレスを換算によって求めるようにしても良い。
メモリーセルトランジスターのソース領域側の窒化シリコン膜に存在する離散トラップをデータの記録に用いる場合(以下、「ソース側記録モード」ともいう)には、外部から供給される8ビットのアドレス信号ADによってワード線及びソース線のアドレスを指定して、ビット線のアドレスを換算によって求めるようにしても良い。
図12は、本発明の第1の実施形態におけるソース側記録モードのアドレス設定例を示す図である。ソース側記録モードにおいて、ワード線のアドレスWL[3:0]、ソース線のアドレスSL[3:0]、及び、ビット線のアドレスBL[3:0]は、例えば、図12に示すように設定される。また、それらのアドレスは、次式によって表される。
WL[3:0]=AD[7:4]
SL[3:0]=AD[3:0]
BL[3:0]=MOD(SL−INT((WL+1)/2),16)
=MOD(SL+NOT(INT((WL+1)/2))+1,16)
ここで、MOD(M,N)は、MをNで除算して余りを求める演算であり、INT(A)は、Aの整数部分を求める演算であり、NOT(M)は、Mの各ビットの補数を求める演算である。
WL[3:0]=AD[7:4]
SL[3:0]=AD[3:0]
BL[3:0]=MOD(SL−INT((WL+1)/2),16)
=MOD(SL+NOT(INT((WL+1)/2))+1,16)
ここで、MOD(M,N)は、MをNで除算して余りを求める演算であり、INT(A)は、Aの整数部分を求める演算であり、NOT(M)は、Mの各ビットの補数を求める演算である。
一方、マルチビット記録において、メモリーセルトランジスターのドレイン領域側の窒化シリコン膜に存在する離散トラップをデータの記録に用いる場合(以下、「ドレイン側記録モード」ともいう)には、外部から供給される8ビットのアドレス信号ADによってワード線及びビット線のアドレスを指定して、ソース線のアドレスを換算によって求めるようにしても良い。
図13は、本発明の第1の実施形態におけるドレイン側記録モードのアドレス設定例を示す図である。マルチビット記録のドレイン側記録モードにおいて、ワード線のアドレスWL[3:0]、ビット線のアドレスBL[3:0]、及び、ソース線のアドレスSL[3:0]は、例えば、図13に示すように設定される。また、それらのアドレスは、次式によって表される。
WL[3:0]=AD[7:4]
BL[3:0]=AD[3:0]
SL[3:0]=MOD(BL+INT((WL+1)/2,16)
以上の計算処理は、論理回路を用いて実現可能であり、マルチビット記録においても複数のメモリーセルの動作を容易に制御することが可能である。
WL[3:0]=AD[7:4]
BL[3:0]=AD[3:0]
SL[3:0]=MOD(BL+INT((WL+1)/2,16)
以上の計算処理は、論理回路を用いて実現可能であり、マルチビット記録においても複数のメモリーセルの動作を容易に制御することが可能である。
図14は、本発明の第1の実施形態におけるアドレス設定回路の構成例を示す回路図である。加算器62及び63と、インバーター64と、選択回路65〜68とを含むアドレス設定回路が、図1に示すメモリー制御回路60に設けられている。外部から供給される8ビットのアドレス信号AD[7:0]が、上位4ビットのアドレス信号AD[7:4]と下位4ビットのアドレス信号AD[3:0]とに分離され、上位4ビットのアドレス信号AD[7:4]が、ワード線のアドレスWL[3:0]として使用される。
加算器62(+1加算器)は、キャリー信号として「1」が入力され、ワード線のアドレスWL[3:0]に「1」を加算することにより、4ビットの信号WLP1[3:0]を出力すると共に、キャリー信号WLP1[4]を出力する。それにより、加算結果が1ビットシフトされた4ビットの信号WLP1[4:1]が得られる。
ソース側記録モードにおいて、選択回路65〜68は、図中下側の信号を選択するように、制御信号BS_CHGによって制御される。加算器63(4ビット全加算器)は、キャリー信号として「1」が入力され、インバーター64によって反転された信号WLP1[4:1]に下位4ビットのアドレス信号AD[3:0]及び1を加算することにより、4ビットの加算結果を求める。選択回路67は、下位4ビットのアドレス信号AD[3:0]を選択して、ソース線のアドレスSL[3:0]として出力する。また、選択回路68は、加算器63の加算結果を選択して、ビット線のアドレスBL[3:0]として出力する。
ドレイン側記録モードにおいて、選択回路65〜68は、図中上側の信号を選択するように、制御信号BS_CHGによって制御される。加算器63(4ビット全加算器)は、キャリー信号として「0」が入力され、信号WLP1[4:1]に下位4ビットのアドレス信号AD[3:0]を加算することにより、4ビットの加算結果を求める。選択回路67は、加算器63の加算結果を選択して、ソース線のアドレスSL[3:0]として出力する。また、選択回路68は、下位4ビットのアドレス信号AD[3:0]を選択して、ビット線のアドレスBL[3:0]として出力する。
<第2又は第3の実施形態におけるアドレス設定例>
図15は、本発明の第2又は第3の実施形態におけるソース側記録モードのアドレス設定例を示す図である。ソース側記録モードにおいて、ワード線のアドレスWL[3:0]、ソース線のアドレスSL[3:0]、及び、ビット線のアドレスBL[3:0]は、例えば、図15に示すように設定される。また、それらのアドレスは、次式によって表される。
WL[3:0]=AD[7:4]
SL[3:0]=AD[3:0]
BL[3:0]=MOD(SL−WL,16)
=MOD(SL+NOT(WL)+1,16)
図15は、本発明の第2又は第3の実施形態におけるソース側記録モードのアドレス設定例を示す図である。ソース側記録モードにおいて、ワード線のアドレスWL[3:0]、ソース線のアドレスSL[3:0]、及び、ビット線のアドレスBL[3:0]は、例えば、図15に示すように設定される。また、それらのアドレスは、次式によって表される。
WL[3:0]=AD[7:4]
SL[3:0]=AD[3:0]
BL[3:0]=MOD(SL−WL,16)
=MOD(SL+NOT(WL)+1,16)
図16は、本発明の第2又は第3の実施形態におけるドレイン側記録モードのアドレス設定例を示す図である。マルチビット記録のドレイン側記録モードにおいて、ワード線のアドレスWL[3:0]、ビット線のアドレスBL[3:0]、及び、ソース線のアドレスSL[3:0]は、例えば、図16に示すように設定される。また、それらのアドレスは、次式によって表される。
WL[3:0]=AD[7:4]
BL[3:0]=AD[3:0]
SL[3:0]=MOD(BL+WL,16)
以上の計算処理は、論理回路を用いて実現可能であり、マルチビット記録においても複数のメモリーセルの動作を容易に制御することが可能である。
WL[3:0]=AD[7:4]
BL[3:0]=AD[3:0]
SL[3:0]=MOD(BL+WL,16)
以上の計算処理は、論理回路を用いて実現可能であり、マルチビット記録においても複数のメモリーセルの動作を容易に制御することが可能である。
図17は、本発明の第2又は第3の実施形態におけるアドレス設定回路の構成例を示す回路図である。加算器71と、インバーター72と、選択回路73〜76とを含むアドレス設定回路が、図5に示すメモリー制御回路60に設けられている。外部から供給される8ビットのアドレス信号AD[7:0]が、上位4ビットのアドレス信号AD[7:4]と下位4ビットのアドレス信号AD[3:0]とに分離され、上位4ビットのアドレス信号AD[7:4]が、ワード線のアドレスWL[3:0]として使用される。
ソース側記録モードにおいて、選択回路73〜76は、図中下側の信号を選択するように、制御信号BS_CHGによって制御される。加算器71(4ビット全加算器)は、キャリー信号として「1」が入力され、インバーター72によって反転されたワード線のアドレスWL[3:0]に下位4ビットのアドレス信号AD[3:0]及び「1」を加算することにより、4ビットの加算結果を求める。選択回路75は、下位4ビットのアドレス信号AD[3:0]を選択して、ソース線のアドレスSL[3:0]として出力する。また、選択回路76は、加算器71の加算結果を選択して、ビット線のアドレスBL[3:0]として出力する。
ドレイン側記録モードにおいて、選択回路73〜76は、図中上側の信号を選択するように、制御信号BS_CHGによって制御される。加算器71(4ビット全加算器)は、キャリー信号として「0」が入力され、ワード線のアドレスWL[3:0]に下位4ビットのアドレス信号AD[3:0]を加算することにより、4ビットの加算結果を求める。選択回路75は、加算器71の加算結果を選択して、ソース線のアドレスSL[3:0]として出力する。また、選択回路76は、下位4ビットのアドレス信号AD[3:0]を選択して、ビット線のアドレスBL[3:0]として出力する。
<<電子機器>>
次に、本発明の一実施形態に係る電子機器について、図18を参照しながら説明する。
図18は、本発明の一実施形態に係る電子機器の構成例を示すブロック図である。この電子機器は、本発明の一実施形態に係る半導体集積回路装置100と、操作部150と、通信部160と、表示部170と、音声出力部180とを含んでいる。
次に、本発明の一実施形態に係る電子機器について、図18を参照しながら説明する。
図18は、本発明の一実施形態に係る電子機器の構成例を示すブロック図である。この電子機器は、本発明の一実施形態に係る半導体集積回路装置100と、操作部150と、通信部160と、表示部170と、音声出力部180とを含んでいる。
半導体集積回路装置100は、CPU(「プロセッサー」ともいう)110と、本発明のいずれかの実施形態に係る不揮発性記憶装置120と、ROM(リードオンリー・メモリー)130と、RAM(ランダムアクセス・メモリー)140とを内蔵している。なお、図18に示す構成要素の一部を省略又は変更しても良いし、あるいは、図18に示す構成要素に他の構成要素を付加しても良い。
CPU110は、不揮発性記憶装置120又はROM130に記憶されているプログラムに従って、不揮発性記憶装置120等から供給されるデータ等を用いて各種の演算処理や制御処理を行う。例えば、CPU110は、操作部150から供給される操作信号に応じて各種のデータ処理を行ったり、外部との間でデータ通信を行うために通信部160を制御したり、表示部170に各種の画像を表示させるための画像信号を生成したり、音声出力部180に各種の音声を出力させるための音声信号を生成したりする。
不揮発性記憶装置120及びROM130は、CPU110が各種の演算処理や制御処理を行うためのプログラム又はデータ等を記憶している。また、RAM140は、CPU110の作業領域として用いられ、不揮発性記憶装置120又はROM130から読み出されたプログラムやデータ、操作部150を用いて入力されたデータ、又は、CPU110がプログラムに従って実行した演算結果等を一時的に記憶する。
操作部150は、例えば、操作キーやボタンスイッチ等を含む入力装置であり、ユーザーによる操作に応じた操作信号をCPU110に出力する。通信部160は、例えば、アナログ回路及びデジタル回路で構成され、CPU110と外部装置との間のデータ通信を行う。表示部170は、例えば、表示ドライバー回路及びLCD(液晶表示装置)等を含み、CPU110から供給される表示信号に基づいて各種の情報を表示する。また、音声出力部180は、例えば、音声回路及びスピーカー等を含み、CPU110から供給される音声信号に基づいて音声を出力する。
電子機器としては、例えば、スマートカード、電卓、電子辞書、電子ゲーム機器、携帯電話機等の移動端末、デジタルスチルカメラ、デジタルムービー、テレビ、テレビ電話、防犯用テレビモニター、ヘッドマウント・ディスプレイ、パーソナルコンピューター、プリンター、ネットワーク機器、カーナビゲーション装置、測定機器、及び、医療機器(例えば、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、及び、電子内視鏡)等が該当する。
本実施形態によれば、1ビット単位で短時間にデータを書き換えることができ、選択されていないメモリーセルにおけるデータの変化又はメモリーセルの劣化を抑制した不揮発性記憶装置120を用いて、高速動作が可能で信頼性が高い半導体集積回路装置100又は電子機器を提供することができる。
本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。
10…メモリーセルアレイ、20…電源回路、30…ワード線駆動回路、40a、40b…ソース線駆動回路、50、50a、50b…スイッチ回路、60…メモリー制御回路、61…センスアンプ、62、63、71…加算器、64、72…インバーター、65〜68、73〜76…選択回路、100…半導体集積回路装置、110…CPU、120…不揮発性記憶装置、130…ROM、140…RAM、150…操作部、160…通信部、170…表示部、180…音声出力部、MC、MC00、MC01、・・・…メモリーセル、Q1〜Q4…トランジスター、WL0、WL1、・・・…ワード線、SL0、SL1、・・・…ソース線、BL0、BL1、・・・…ビット線
Claims (8)
- 第1の方向及び前記第1の方向と交差する第2の方向に配置された複数のメモリーセルと、
前記第1の方向に並ぶメモリーセルの列に各々が接続された複数のワード線と、
前記第1及び第2の方向と交差する第3の方向に並ぶメモリーセルの列に各々が接続された複数のソース線と、
前記第1及び第3の方向と交差する第4の方向に並ぶメモリーセルの列に各々が接続された複数のビット線と、
データの書き換え時に、前記複数のワード線の内で選択されたメモリーセルに接続されたワード線にワード線選択電圧を印加すると共に、前記複数のワード線の内で選択されたメモリーセルに接続されたワード線以外のワード線にワード線非選択電圧を印加し、前記複数のソース線の内で選択されたメモリーセルに接続されたソース線にソース線選択電圧を印加すると共に、前記複数のソース線の内で選択されたメモリーセルに接続されたソース線以外のソース線にソース線非選択電圧を印加するか、又は、ハイインピーダンス状態を設定し、前記複数のビット線の内で選択されたメモリーセルに接続されたビット線にビット線選択電圧を印加するか、又は、ハイインピーダンス状態を設定すると共に、前記複数のビット線の内で選択されたメモリーセルに接続されたビット線以外のビット線にビット線非選択電圧を印加するか、又は、ハイインピーダンス状態を設定するメモリー駆動回路と、
を備える不揮発性記憶装置。 - 前記メモリー駆動回路が、第1の書き換えモードにおいて、同時に1つのメモリーセルを選択し、第2の書き換えモードにおいて、同時に複数のメモリーセルを選択する、請求項1記載の不揮発性記憶装置。
- 前記複数のメモリーセルの各々が、
半導体基板上に配置された第1の酸化シリコン膜と、
前記第1の酸化シリコン膜上に配置された窒化シリコン膜と、
前記窒化シリコン膜上に配置された第2の酸化シリコン膜と、
前記第2の酸化シリコン膜上に配置されたゲート電極と、
前記ゲート電極の両側の前記半導体基板内に配置された第1の不純物領域及び第2の不純物領域と、
を含み、前記メモリー駆動回路が、選択されたメモリーセルにデータの第1のビットを書き込む際に、前記第1の不純物領域側の前記窒化シリコン膜に電荷を注入し、選択されたメモリーセルにデータの第2のビットを書き込む際に、前記第2の不純物領域側の前記窒化シリコン膜に電荷を注入する、請求項1又は2記載の不揮発性記憶装置。 - ゲート電極、ソース領域、及び、ドレイン領域を各々が有し、第1の方向及び前記第1の方向と交差する第2の方向に配置された複数のメモリーセルと、
前記第1の方向に並ぶメモリーセルの列に各々が接続された複数のワード線と、
前記第1及び第2の方向と交差する第3の方向に並ぶメモリーセルの列に各々が接続された複数のソース線と、
前記第1及び第3の方向と交差する第4の方向に並ぶメモリーセルの列に各々が接続された複数のビット線と、
データの書き込み時に、前記複数のメモリーセルの内で選択されたメモリーセルの前記ゲート電極、前記ソース領域、及び、前記ドレイン領域に選択電圧を印加し、前記複数のメモリーセルの内で選択されたメモリーセル以外のメモリーセルの前記ゲート電極、前記ソース領域、及び、前記ドレイン領域の内の少なくとも2つに選択電圧を印加しないメモリー駆動回路と、
を備える不揮発性記憶装置。 - 前記第4の方向が、前記第2の方向と等しい、請求項1〜4のいずれか1項記載の不揮発性記憶装置。
- 前記第4の方向が、前記第2の方向と交差する、請求項1〜4のいずれか1項記載の不揮発性記憶装置。
- 請求項1〜6のいずれか1項記載の不揮発性記憶装置と、
プロセッサーと、
を備える半導体集積回路装置。 - 請求項1〜6のいずれか1項記載の不揮発性記憶装置を備える電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017250703A JP2019117673A (ja) | 2017-12-27 | 2017-12-27 | 不揮発性記憶装置、半導体集積回路装置、及び、電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017250703A JP2019117673A (ja) | 2017-12-27 | 2017-12-27 | 不揮発性記憶装置、半導体集積回路装置、及び、電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019117673A true JP2019117673A (ja) | 2019-07-18 |
Family
ID=67305407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017250703A Pending JP2019117673A (ja) | 2017-12-27 | 2017-12-27 | 不揮発性記憶装置、半導体集積回路装置、及び、電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019117673A (ja) |
-
2017
- 2017-12-27 JP JP2017250703A patent/JP2019117673A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4663094B2 (ja) | 半導体装置 | |
US7342826B2 (en) | Semiconductor device | |
US9437253B2 (en) | Memory devices having data lines included in top and bottom conductive lines | |
KR100307113B1 (ko) | 불휘발성반도체메모리 | |
JPH11232890A (ja) | 不揮発性半導体記憶装置 | |
US6160738A (en) | Nonvolatile semiconductor memory system | |
KR100491912B1 (ko) | 불휘발성 반도체 메모리 | |
KR101458792B1 (ko) | 플래시 메모리 장치 | |
JP4064154B2 (ja) | 不揮発性メモリ及びそれを用いた電子機器 | |
JPH047870A (ja) | 不揮発性半導体記憶装置 | |
KR0142510B1 (ko) | 비휘발성 반도체 메모리 장치 | |
JP2019117673A (ja) | 不揮発性記憶装置、半導体集積回路装置、及び、電子機器 | |
JP4532405B2 (ja) | 不揮発性半導体メモリ | |
EP1274091A1 (en) | Nonvolatile semiconductor memory device with block architecture and minimized load on the internal voltage supply | |
JP6836122B2 (ja) | 半導体記憶装置、集積回路装置、及び、電子機器 | |
JP2021136379A (ja) | 不揮発性記憶装置、半導体集積回路装置および電子機器 | |
JP2008078528A (ja) | 半導体集積回路装置及びその動作方法 | |
JP3094905B2 (ja) | 不揮発性半導体記憶装置 | |
JP4299825B2 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
JP6477013B2 (ja) | 半導体集積回路装置及び電子機器 | |
JP3133675B2 (ja) | 半導体記憶装置 | |
JP2697638B2 (ja) | 不揮発性半導体記憶装置 | |
JP3515362B2 (ja) | 不揮発性半導体メモリ | |
JP2001184878A (ja) | 不揮発性半導体記憶装置 | |
JPH0563164A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20180910 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20190920 |