JP2019114640A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2019114640A
JP2019114640A JP2017246383A JP2017246383A JP2019114640A JP 2019114640 A JP2019114640 A JP 2019114640A JP 2017246383 A JP2017246383 A JP 2017246383A JP 2017246383 A JP2017246383 A JP 2017246383A JP 2019114640 A JP2019114640 A JP 2019114640A
Authority
JP
Japan
Prior art keywords
terminals
semiconductor
terminal
pitch
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017246383A
Other languages
English (en)
Other versions
JP6780635B2 (ja
Inventor
洪波 張
Hongbo Zhang
洪波 張
祥吾 柴田
Shogo Shibata
祥吾 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017246383A priority Critical patent/JP6780635B2/ja
Priority to US15/969,807 priority patent/US10373899B2/en
Priority to DE102018212047.1A priority patent/DE102018212047B4/de
Priority to CN201811541847.5A priority patent/CN109994447B/zh
Publication of JP2019114640A publication Critical patent/JP2019114640A/ja
Application granted granted Critical
Publication of JP6780635B2 publication Critical patent/JP6780635B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】モジュール小型化と端子の折損耐量の向上を両立できる半導体モジュールを得る。【解決手段】半導体チップ１，２，３はパッケージ４により封止されている。複数の端子８，１０，１２が半導体チップ１，２，３に接続されパッケージ４から突出している。複数の端子８，１０，１２は、第１のピッチで互いに並んで配置された複数の第１端子１２と、第１のピッチよりも広い第２のピッチで互いに並んで配置された複数の第２端子８，１０とを有する。各端子８，１０，１２は、根元部１３と、根元部１３よりも細い先端部１４と、根元部１３と先端部１４とを接続する接続部１５とを有する。複数の第１端子１２の接続部１５は直角である。複数の第２端子８，１０の接続部１５は円弧状である。【選択図】図３

Description

本発明は、モジュール小型化と端子の折損耐量の向上を両立できる半導体モジュールに関する。
リードフレームを用いた半導体モジュールでは、基板への挿入性の確保などのため、端子の先端部は根元部より細くなっている。細幅の先端部と広幅の根元部の境界部にモジュール自身及び放熱フィン等の重さにより振動時に繰り返し応力がかかるため、端子が折損し易いという問題があった。これに対し、端子の折損耐量を向上させるため、先端部と根元部の境界部を円弧状にすることが提案されている（例えば、特許文献１の第３図、第４図を参照）。
実開昭５０−６１７７０号公報
端子として制御端子とパワー端子を有するパワーモジュールでは、両端子の数、ピッチ、幅等が非対称、非均等である。従って、全ての端子の境界部を円弧状にすると、ピッチが短い制御端子でも端子間絶縁距離を確保するためにピッチを広げざるを得なくなる。この結果、モジュールの小型化が阻害されるという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的はモジュール小型化と端子の折損耐量の向上を両立できる半導体モジュールを得るものである。
本発明に係る半導体モジュールは、半導体チップと、前記半導体チップを封止したパッケージと、前記半導体チップに接続され前記パッケージから突出した複数の端子とを備え、前記複数の端子は、第１のピッチで互いに並んで配置された複数の第１端子と、前記第１のピッチよりも広い第２のピッチで互いに並んで配置された複数の第２端子とを有し、各端子は、根元部と、前記根元部よりも細い先端部と、前記根元部と前記先端部とを接続する接続部とを有し、前記複数の第１端子の前記接続部は直角であり、前記複数の第２端子の前記接続部は円弧状であることを特徴とする。
本発明では、ピッチが狭い複数の第１端子の接続部は直角であり、ピッチが広い複数の第２端子の接続部は円弧状である。これにより、モジュール小型化と端子の折損耐量の向上を両立できる。
実施の形態に係る半導体モジュールを示す平面図である。 実施の形態に係る半導体モジュールの内部構造を示す平面図である。 実施の形態に係る半導体モジュールを示す側面図である。 パワー端子を拡大した図である。 振動繰り返し回数とパワー端子の接続部にかかる応力の関係をシミュレーションした結果を示す図である。 パワー端子の接続部に円弧を形成するパンチング工程を示す図である。 パワー端子の接続部に円弧を形成するパンチング工程を示す図である。 実施の形態に係るインバータシステムを示す側面図である。
図１は、実施の形態に係る半導体モジュールを示す平面図である。図２は、実施の形態に係る半導体モジュールの内部構造を示す平面図である。半導体チップ１，２，３がモールド樹脂などのパッケージ４により封止されている。半導体チップ１はＩＧＢＴ又はＭＯＳＦＥＴなどのトランジスタである。半導体チップ２はダイオードである。半導体チップ３は半導体チップ１を制御する制御チップである。
半導体チップ１，２はリードフレーム５の上に実装され、両者の下面電極はリードフレーム５により互いに接続されている。半導体チップ１，２の上面電極はワイヤ６により互いに接続されている。半導体チップ３は半導体チップ１の制御電極にワイヤ７により接続されている。リードフレーム５はパワー端子８に接続されている。半導体チップ２の上面電極はワイヤ９によりパワー端子１０に接続されている。半導体チップ３はワイヤ１１により制御端子１２に接続されている。このようにパワー端子８，１０及び制御端子１２は半導体チップ１，２，３に接続されパッケージ４から突出している。
制御端子１２は、１．７７８ｍｍ又は３．５５６ｍｍのピッチで互いに並んで配置されている。パワー端子８，１０は、制御端子１２のピッチよりも広い５．０８ｍｍのピッチで互いに並んで配置されている。
図３は、実施の形態に係る半導体モジュールを示す側面図である。パワー端子８，１０及び制御端子１２の各々は、パッケージ４から突出した根元部１３と、根元部１３よりも細い先端部１４と、根元部１３と先端部１４とを接続する接続部１５とを有する。制御端子１２はピッチが狭く、端子数も多く、振動発生時に端子１本あたりに印加される応力が小さいため、折損の発生がほとんど見られない。そこで、制御端子１２は接続部１５を直角にして、端子ピッチの最小化を優先する。一方、高電圧を印加するパワー端子８，１０は絶縁距離を確保するためにピッチを広くしている。従って、パワー端子８，１０は端子１本あたりに印加される応力が大きく、折損が発生しやすい。そこで、パワー端子８，１０は接続部１５を円弧状にする。この結果、モジュール小型化と端子の折損耐量の向上を両立できる。
図４は、パワー端子を拡大した図である。パワー端子８，１０の接続部１５の円弧の半径ｒが小さいほど振動などによる応力がコーナー部に集中するため、ｒは大きい方が好ましい。しかし、ｒの大きさがある一定を超えると応力集中の緩和効果は飽和する傾向がある。そこで、円弧の半径ｒとパワー端子８，１０の先端部１４の幅Ｌとの関係はｒ／Ｌ≧１／３であることが好ましい。
図５は、振動繰り返し回数とパワー端子の接続部にかかる応力の関係をシミュレーションした結果を示す図である。半導体モジュールにおいて想定される最大の振動繰り返し回数Ｎにおいてパワー端子８，１０の接続部１５にかかる応力が疲労限度を下回るためには、ｒ／Ｌ≧１／３とする必要があることが分かる。
図６及び図７は、パワー端子の接続部に円弧を形成するパンチング工程を示す図である。図６はパワー端子の接続部の円弧の角度θが９０°以上の場合であり、図７はθが９０°より小さい場合である。２つのパンチＡ，Ｂによるパンチング工程によりパワー端子８，１０の接続部１５に円弧を形成する。しかし、図中の破線で示すようにパンチの磨耗により加工面にズレが発生する。θが９０°より小さい場合に加工面にズレが発生すると、接続部１５の突起部に金属バリが発生し、端子間絶縁距離不足又は端子間ショートに繋がる可能性がある。一方、θが９０°以上の場合にはパンチの位置が多少変動してもバリは発生しない。従って、パワー端子８，１０の接続部１５に円弧の角度θは９０°以上であることが好ましい。
図８は、実施の形態に係るインバータシステムを示す側面図である。放熱フィン１６がパッケージ４の下面に取り付けられている。端子８，１０，１２の細い先端部１４が基板１７を貫通することで、基板１７が複数の端子８，１０，１２に取り付けられている。放熱フィン１６は半導体チップ１，２，３で発生した熱を放熱し、基板１７は半導体チップ１，２，３を制御する。本実施の形態では、放熱フィン１６と基板１７の重さに対するパワー端子８，１０の折損耐量の向上によりインバータシステムの機械的信頼性が向上する。
なお、半導体チップ１，２は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体チップは、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された半導体チップを用いることで、この半導体チップを組み込んだ半導体モジュールも小型化・高集積化できる。また、半導体チップの耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、半導体チップの電力損失が低く高効率であるため、半導体モジュールを高効率化できる。
１，２，３ 半導体チップ、４ パッケージ、８，１０ パワー端子（第２端子）、１２ 制御端子（第１端子）、１３ 根元部、１４ 先端部、１５ 接続部、１６ 放熱フィン、１７ 基板

Claims (5)

  1. 半導体チップと、
    前記半導体チップを封止したパッケージと、
    前記半導体チップに接続され前記パッケージから突出した複数の端子とを備え、
    前記複数の端子は、第１のピッチで互いに並んで配置された複数の第１端子と、前記第１のピッチよりも広い第２のピッチで互いに並んで配置された複数の第２端子とを有し、
    各端子は、根元部と、前記根元部よりも細い先端部と、前記根元部と前記先端部とを接続する接続部とを有し、
    前記複数の第１端子の前記接続部は直角であり、
    前記複数の第２端子の前記接続部は円弧状であることを特徴とする半導体モジュール。
  2. 前記第２端子の前記接続部の円弧の半径ｒと前記第２端子の前記先端部の幅Ｌとの関係はｒ／Ｌ≧１／３であることを特徴とする請求項１に記載の半導体モジュール。
  3. 前記第２端子の前記接続部の円弧の角度は９０°以上であることを特徴とする請求項１又は２に記載の半導体モジュール。
  4. 前記パッケージに取り付けられた放熱フィンと、
    前記複数の端子に取り付けられた基板とを更に備えることを特徴とする請求項１〜３の何れか１項に記載の半導体モジュール。
  5. 前記半導体チップはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１〜４の何れか１項に記載の半導体モジュール。
JP2017246383A 2017-12-22 2017-12-22 半導体モジュール Active JP6780635B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017246383A JP6780635B2 (ja) 2017-12-22 2017-12-22 半導体モジュール
US15/969,807 US10373899B2 (en) 2017-12-22 2018-05-03 Semiconductor module using lead frame for power and control terminals and both having asymmetric or inhomogenous configuration
DE102018212047.1A DE102018212047B4 (de) 2017-12-22 2018-07-19 Halbleitermodul
CN201811541847.5A CN109994447B (zh) 2017-12-22 2018-12-17 半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017246383A JP6780635B2 (ja) 2017-12-22 2017-12-22 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2019114640A true JP2019114640A (ja) 2019-07-11
JP6780635B2 JP6780635B2 (ja) 2020-11-04

Family

ID=66767957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017246383A Active JP6780635B2 (ja) 2017-12-22 2017-12-22 半導体モジュール

Country Status (4)

Country Link
US (1) US10373899B2 (ja)
JP (1) JP6780635B2 (ja)
CN (1) CN109994447B (ja)
DE (1) DE102018212047B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022124032A1 (de) 2021-11-25 2023-05-25 Mitsubishi Electric Corporation Halbleitervorrichtung und Leistungsumwandlungsvorrichtung

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818568B1 (en) * 2019-06-28 2020-10-27 Alpha And Omega Semiconductor (Cayman) Ltd. Super-fast transient response (STR) AC/DC converter for high power density charging application
JP7479759B2 (ja) * 2020-06-02 2024-05-09 三菱電機株式会社 半導体装置の製造方法、および、半導体装置
USD1022932S1 (en) * 2021-03-16 2024-04-16 Rohm Co., Ltd. Semiconductor module
USD1021829S1 (en) * 2021-03-16 2024-04-09 Rohm Co., Ltd. Semiconductor module
USD1021830S1 (en) * 2021-03-16 2024-04-09 Rohm Co., Ltd. Semiconductor module

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5061770U (ja) * 1973-10-05 1975-06-06
JPS6063952A (ja) * 1984-07-06 1985-04-12 Hitachi Ltd レジン封止半導体装置の実装方法
JP2000138338A (ja) * 1998-10-29 2000-05-16 Mitsubishi Electric Corp 半導体装置
JP2011100855A (ja) * 2009-11-06 2011-05-19 Mitsubishi Electric Corp 電力用半導体装置
WO2012137760A1 (ja) * 2011-04-04 2012-10-11 ローム株式会社 半導体装置および半導体装置の製造方法
JP2015035515A (ja) * 2013-08-09 2015-02-19 三菱電機株式会社 半導体装置
JP2017139290A (ja) * 2016-02-02 2017-08-10 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8471373B2 (en) * 2010-06-11 2013-06-25 Panasonic Corporation Resin-sealed semiconductor device and method for fabricating the same
JP2015090960A (ja) * 2013-11-07 2015-05-11 株式会社デンソー 半導体パッケージ
JP2016072376A (ja) * 2014-09-29 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置
US9966327B2 (en) 2014-11-27 2018-05-08 Shindengen Electric Manufacturing Co., Ltd. Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
CN106298553A (zh) * 2015-06-11 2017-01-04 台达电子企业管理（上海）有限公司 封装模组及其制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5061770U (ja) * 1973-10-05 1975-06-06
JPS6063952A (ja) * 1984-07-06 1985-04-12 Hitachi Ltd レジン封止半導体装置の実装方法
JP2000138338A (ja) * 1998-10-29 2000-05-16 Mitsubishi Electric Corp 半導体装置
JP2011100855A (ja) * 2009-11-06 2011-05-19 Mitsubishi Electric Corp 電力用半導体装置
WO2012137760A1 (ja) * 2011-04-04 2012-10-11 ローム株式会社 半導体装置および半導体装置の製造方法
JP2015035515A (ja) * 2013-08-09 2015-02-19 三菱電機株式会社 半導体装置
JP2017139290A (ja) * 2016-02-02 2017-08-10 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022124032A1 (de) 2021-11-25 2023-05-25 Mitsubishi Electric Corporation Halbleitervorrichtung und Leistungsumwandlungsvorrichtung

Also Published As

Publication number Publication date
US10373899B2 (en) 2019-08-06
CN109994447A (zh) 2019-07-09
CN109994447B (zh) 2023-05-12
DE102018212047A8 (de) 2019-08-29
US20190198431A1 (en) 2019-06-27
DE102018212047B4 (de) 2023-07-06
DE102018212047A1 (de) 2019-06-27
JP6780635B2 (ja) 2020-11-04

Similar Documents

Publication Publication Date Title
JP2019114640A (ja) 半導体モジュール
US9754863B2 (en) Semiconductor device
JP5863602B2 (ja) 電力用半導体装置
JP5605095B2 (ja) 半導体装置
JP5538653B2 (ja) ヒートシンクおよび当該ヒートシンクを備えた半導体装置
US11929298B2 (en) Molded semiconductor package with dual integrated heat spreaders
JP2015056638A (ja) 半導体装置およびその製造方法
US20170207179A1 (en) Semiconductor device
JP2015090965A (ja) 半導体装置
US20230335480A1 (en) Power semiconductor device and manufacturing method thereof
JPWO2019102694A1 (ja) 半導体装置
WO2018150553A1 (ja) 電子装置
JP7139286B2 (ja) 半導体装置
WO2015125772A1 (ja) 電極リードおよび半導体装置
WO2014045758A1 (ja) パワー半導体モジュール
US9355999B2 (en) Semiconductor device
JP5676413B2 (ja) 電力用半導体装置
JP2018116960A (ja) 電力用半導体装置
JP6642719B2 (ja) 半導体装置
JP6724800B2 (ja) 半導体装置
JP7178978B2 (ja) 半導体装置および半導体装置の製造方法
JP7136367B2 (ja) 半導体パッケージ
JP2021174795A (ja) 半導体装置
JP2021150420A (ja) 半導体装置
CN112530915A (zh) 半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200928

R150 Certificate of patent or registration of utility model

Ref document number: 6780635

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250