JP2019058004A - 電源装置及び画像形成装置 - Google Patents

Abstract

【課題】電源装置の多機能化に対応しつつ、安価で小型の電源装置を提供すること。
【解決手段】１次側制御部１０１と、ＦＥＴ１１に並列に接続され、容量を切り替えることが可能なコンデンサ部と、コンデンサ部の容量を第１の容量と第２の容量に切り替える共振コンデンサ切替え部１５０と、交流電圧のゼロクロスポイントを検知し、パルス信号を２次側制御部１０４に出力するゼロクロス検知部１３０と、ゼロクロス検知部１３０の電源電圧Ｖ３を生成するゼロクロス電源生成部１２０と、を備え、１次側制御部１０１は、コンデンサ部の容量を切り替えるように共振コンデンサ切替え部１５０に指示する制御信号と、電源電圧Ｖ３を生成するように又は電源電圧Ｖ３の生成を停止するようにゼロクロス電源生成部１２０に指示する制御信号と、ＣＯＳ端子から出力する。
【選択図】図１

Description

本発明は、電源装置及び画像形成装置に関し、特に、電源装置の機能追加に伴うコストアップやサイズアップを最小限に抑える技術に関する。

電源装置は、商用交流電源の交流電圧が長時間にわたり定格を下回る状態（以下、ブラウンアウト状態という）で所定値以上の出力電流が流れ続けることを回避するため、次のような方法を実施している。例えば、入力電圧が定格を下回る低電圧状態のときは、負荷装置の制御部が出力に接続される負荷装置の動作を停止又は制限することで負荷を軽くする方法が知られている。入力電圧を検知する電圧検知手段が１次側に、負荷装置の制御部が２次側に存在する場合には、１次側で検知した入力電圧を２次側にある負荷装置の制御部に報知する必要がある。これを安価に実現する方法として、商用交流電源のゼロクロスポイントを検知するゼロクロス検知手段を用いる構成が提案されている。すなわち、電圧検知手段が所定値を下回る低電圧を検知したら、ゼロクロス検知手段の動作を停止することでゼロクロス信号の出力を停止し、負荷装置の制御部に低電圧状態を報知する。

また、電源装置は、搭載される機器の低消費電力化の要求に伴い、更なる高効率化が求められている。例えば特許文献１では、負荷の大きさに応じてスイッチング素子に並列に接続された共振コンデンサの容量を切り替えることで、軽負荷、重負荷両方の高効率化を実現する構成が提案されている。ゼロクロス検知手段の動作停止や共振コンデンサ容量の切替えを行う制御は、１次側に配置された電源制御ＩＣによって行われ、制御信号はそれぞれ割り当てられた制御ＩＣの出力端子から出力される。

特開２００９−１００５５４号公報

上述したように、電源の多機能化に伴い必要な信号数が増えると、電源制御ＩＣの端子数を増やす必要がある。これによって、回路全体のサイズアップや、コストアップとなる。

本発明は、このような状況のもとでなされたもので、電源装置の多機能化に対応しつつ、安価で小型の電源装置を提供することを目的とする。

上述した課題を解決するために、本発明は、以下の構成を備える。

（１）１次巻線、２次巻線及び補助巻線を有するトランスと、交流電圧を整流平滑した入力電圧から前記１次巻線への電力の供給を接続又は切断するスイッチング素子と、前記２次巻線から負荷に供給される出力電圧のフィードバック制御を行うフィードバック手段と、１次側に設けられ、前記フィードバック手段によるフィードバック制御に基づき前記スイッチング素子をオン又はオフするスイッチング動作を制御する第１の制御手段と、前記スイッチング素子に並列に接続され、容量を切り替えることが可能なコンデンサ部と、前記コンデンサ部の容量を第１の容量と前記第１の容量よりも大きい第２の容量に切り替える切替手段と、前記交流電圧のゼロクロスポイントを検知し、パルス信号を、２次側に設けられた第２の制御手段に出力する第１の検知手段と、前記第１の検知手段の電源電圧を生成する生成手段と、を備え、前記第１の制御手段は、前記コンデンサ部の前記容量を切り替えるように前記切替手段に指示する制御信号と、前記電源電圧を生成するように又は前記電源電圧の生成を停止するように前記生成手段に指示する制御信号と、を１つの端子から出力することを特徴とする電源装置。

（２）記録材に画像形成を行う画像形成手段と、前記（１）に記載の電源装置と、を備えることを特徴とする画像形成装置。

本発明によれば、電源装置の多機能化に対応しつつ、安価で小型の電源装置を提供することができる。

実施例１の電源装置の回路図 実施例１、２の負荷装置の状態遷移時のフローチャート 実施例１、２の共振コンデンサ切替えスイッチの効果を説明する図 実施例１、２の交流電源に停電、ブラウンアウトが発生したときの制御を説明する図 実施例１、２の交流電源に瞬時電圧低下が発生したときの制御を説明する図 実施例２の電源装置の回路図 実施例３の画像形成装置の構成を示す図

以下に、図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成要素はあくまで例示であり、この発明の範囲をそれらのみに限定する趣旨のものではない。

［電源装置］
実施例１の電源装置の回路について、図１を用いて説明する。交流電源ＡＣ１１から出力される交流電圧は、ブリッジダイオードＢＤ１１で全波整流され、平滑用コンデンサＣ１１で平滑される。平滑用コンデンサＣ１１の高電圧側をＤＣＨ、低電圧側をＤＣＬとする。また、ＤＣＨとＤＣＬの差分を入力電圧Ｖｉｎとする。絶縁型ＤＣＤＣコンバータ１００は、平滑用コンデンサＣ１１に充電された入力電圧Ｖｉｎから、トランスＴ１１を介して、絶縁された２次側に電源電圧Ｖｏｕｔ１を出力する。実施例１の絶縁型ＤＣＤＣコンバータ１００の方式はアクティブクランプを用いたフライバック電源であるが、一石を使ったフライバック方式でもよい。トランスＴ１１は、１次側に１次巻線Ｐ１、補助巻線Ｐ２を、２次側に２次巻線Ｓ１を備えた絶縁型のトランスである。１次巻線Ｐ１から、２次巻線Ｓ１にはスイッチング動作によってエネルギーが供給されている。

トランスＴ１１の１次巻線Ｐ１と直列に第１のスイッチング素子である電界効果トランジスタ１１（以下、ＦＥＴ１１とする）が接続されている。ＦＥＴ１１は、入力電圧Ｖｉｎから１次巻線Ｐ１への電力の供給を接続又は切断する。電圧クランプ用のコンデンサＣ１２と第２のスイッチング素子である電界効果トランジスタ１２（以下、ＦＥＴ１２とする）は直列に接続されている。コンデンサＣ１２とＦＥＴ１２が直列に接続された回路が、トランスＴ１１の１次巻線Ｐ１に並列に接続されている。

ＦＥＴ１１には、第１のコンデンサである第１の共振コンデンサＣ１３が並列に接続されている。第２のコンデンサである第２の共振コンデンサＣ１４と共振コンデンサの切替え用の第１のスイッチである電界効果トランジスタ１３（以下、ＦＥＴ１３とする）が直列に接続されている。ここで、第２の共振コンデンサＣ１４の容量は第１の共振コンデンサＣ１３の容量に比べて大きい（Ｃ１４＞＞Ｃ１３）。第２の共振コンデンサＣ１４とＦＥＴ１３が直列に接続された回路は、ＦＥＴ１１に並列に接続されている。第１の共振コンデンサＣ１３を設けずに、ＦＥＴ１１に存在するドレイン端子とソース端子間の寄生容量を用いてもよい。第１の共振コンデンサＣ１３、第２の共振コンデンサＣ１４及びＦＥＴ１３は、ＦＥＴ１１に並列に接続されたコンデンサ部を構成している。

ＦＥＴ１１及びＦＥＴ１２のオンオフは、１次側に設けられた第１の制御手段である１次側制御部１０１により制御される。１次側制御部１０１がＦＥＴ１１のオンオフ信号ＤＬ、及びＦＥＴ１２のオンオフ信号ＤＨを駆動部１０２に出力する。駆動部１０２は、１次側制御部１０１からオンオフ信号ＤＬ、ＤＨを受信すると、駆動信号ＤＬ’をＦＥＴ１１のゲート端子に出力し、駆動信号ＤＨ’をＦＥＴ１２のゲート端子に出力する。駆動部１０２は、ＦＥＴ１２を駆動するため、コンデンサＣ１７及びダイオードＤ１２で構成されるチャージポンプ回路によって、ＶＨ端子とＧＨ端子の間に電源電圧Ｖ１を生成している。ここで、１次側制御部１０１は、アナログ回路で構成されたＩＣでも、発振器等によって生成されたクロック信号に基づいて動作する演算制御手段（例えばＣＰＵ、ＡＳＩＣ等）でもよい。

１次側電源生成部１１０について説明する。１次側電源生成部１１０では、トランスＴ１１の補助巻線Ｐ２に発生したフォワード電圧をダイオードＤ１１とコンデンサＣ１５で整流平滑して、電源電圧Ｖ１を生成している。電源電圧Ｖ１は、ＦＥＴ１１とＦＥＴ１２を駆動する駆動部１０２に供給されるため、例えば最低１０Ｖ以上となるように設定される。なお、電源電圧Ｖ１は、補助巻線Ｐ２に発生するフライバック電圧を整流平滑して生成してもよい。１次側電源生成部１１０は、また、電源電圧Ｖ１からシリーズレギュレータ１０３（以下、ＲＥＧ１０３とする）を介して電源電圧Ｖ２を生成している。電源電圧Ｖ２は、１次側制御部１０１、及びフィードバック部１４０に供給される。１次側制御部１０１とフィードバック部１４０では、制御上安定した電圧が必要となる。補助巻線Ｐ２を整流平滑した状態の電源電圧Ｖ１は変動が大きく安定しないため、ＲＥＧ１０３を設けて安定した電源電圧Ｖ２を生成している。

絶縁型ＤＣＤＣコンバータ１００の２次側では、トランスＴ１１の２次巻線Ｓ１に生じたフライバック電圧がダイオードＤ１３及び平滑用コンデンサＣ１８によって整流平滑され、電源電圧Ｖｏｕｔ１が生成される。電源電圧Ｖｏｕｔ１は第３のスイッチであるロードスイッチ１５（以下、ＦＥＴ１５とする）を介して電源電圧Ｖｏｕｔ２に接続されている。電源電圧Ｖｏｕｔ２は、負荷装置１０５に接続される。ＦＥＴ１５は、２次側に設けられた第２の制御手段である２次側制御部１０４によって制御される。２次側制御部１０４が２４ＲＭＴ端子から出力される信号をハイレベルにすると、トランジスタＴｒ１５がオンし、ＦＥＴ１５がオンする。一方、２次側制御部１０４が２４ＲＭＴ端子から出力される信号をローレベルにすると、トランジスタＴｒ１５がオフし、ＦＥＴ１５がオフする。これにより、電源電圧Ｖｏｕｔ１から電源電圧Ｖｏｕｔ２への電圧の供給が接続されたり遮断されたりして、負荷装置１０５への電圧の供給が接続されたり遮断されたりする。

フィードバック制御を行うためのフィードバック手段であるフィードバック部１４０について説明する。フィードバック部１４０は、電源電圧Ｖｏｕｔ１を所定の一定電圧（以後、目標電圧と記載する）に制御するための回路である。電源電圧Ｖｏｕｔ１の電圧値は、シャントレギュレータＩＣ１１のリファレンス端子ＲＥＦに入力される電圧（即ち基準電圧）の電源電圧Ｖｏｕｔ１に対する分圧比によって設定される。すなわち、分圧抵抗Ｒ１９、Ｒ２０によって電源電圧Ｖｏｕｔ１が設定される。電源電圧Ｖｏｕｔ１が目標電圧より高くなるとシャントレギュレータＩＣ１１のカソード端子Ｋが電流を引込み、プルアップ抵抗Ｒ１８を介してフォトカプラＰＣ１２の２次側ダイオードが導通する。その後、フォトカプラＰＣ１２の１次側トランジスタが動作すると、コンデンサＣ１６に充電された電荷が放電される。フォトカプラＰＣ１２の１次側トランジスタは、コレクタ端子が抵抗Ｒ１７を介して電源電圧Ｖ２にプルアップされ、エミッタ端子がＤＣＬに接続されている。コンデンサＣ１６に充電された電荷が放電されると、１次側制御部１０１のＦＢ端子の電圧（以下、ＦＢ端子電圧という）が低下する。また、電源電圧Ｖｏｕｔ１が目標電圧より低くなると、電源電圧Ｖ２から抵抗Ｒ１７を介してコンデンサＣ１６に充電電流が流れるため、１次側制御部１０１のＦＢ端子電圧が上昇する。１次側制御部１０１はＦＢ端子電圧に基づき、ＦＥＴ１１及びＦＥＴ１２をオンオフすることで、電源電圧Ｖｏｕｔ１を目標電圧に維持するよう制御する。

出力電圧切替え部１６０について説明する。出力電圧切替え部１６０は、電源電圧Ｖｏｕｔ１（出力電圧）の目標電圧を切り替える機能を有する。２次側制御部１０４のＣＨＧ端子からローレベルの信号が出力されるときは、第１の出力切替えスイッチ１６（以下、ＦＥＴ１６とする）がオフするため、フィードバック部１４０では、上述した通りの動作が行われる。すなわち、電源電圧Ｖｏｕｔ１の電圧値は、分圧抵抗Ｒ１９、Ｒ２０によって設定される。２次側制御部１０４のＣＨＧ端子からローレベルの信号が出力されると、第２の出力切替えスイッチ１７（以下、ＦＥＴ１７とする）もオフする。これにより、フォトカプラＰＣ１３の２次側ダイオードに流れる電流は停止し、フォトカプラＰＣ１３の１次側トランジスタがオフする。フォトカプラＰＣ１３の１次側トランジスタは、コレクタ端子が抵抗Ｒ２５を介して電源電圧Ｖ２にプルアップされ、エミッタ端子がＤＣＬに接続されている。フォトカプラＰＣ１３の１次側トランジスタがオフすると、１次側制御部１０１の２４／５端子にハイレベルの信号が入力される。

一方、２次側制御部１０４のＣＨＧ端子からハイレベルの信号が出力されると、ＦＥＴ１６がオンして、抵抗Ｒ２０と抵抗Ｒ２４とが並列に接続された状態となる。これにより、シャントレギュレータＩＣ１１のＲＥＦ端子に入力される電圧の電源電圧Ｖｏｕｔ１に対する分圧比が変わり、電源電圧Ｖｏｕｔ１の目標電圧が変わる。２次側制御部１０４のＣＨＧ端子からローレベルの信号が出力されたときと比べて、ＣＨＧ端子からハイレベルの信号が出力されたときには電源電圧Ｖｏｕｔ１の目標電圧は大きくなる。実施例１では、２次側制御部１０４のＣＨＧ端子から出力された信号がローレベルのときの電源電圧Ｖｏｕｔ１の目標電圧を５Ｖ、２次側制御部１０４のＣＨＧ端子から出力された信号がハイレベルのときの電源電圧Ｖｏｕｔ１の目標電圧を２４Ｖとする。また、２次側制御部１０４のＣＨＧ端子からハイレベルの信号が出力されると、ＦＥＴ１７もオンする。電源電圧Ｖｏｕｔ１から抵抗Ｒ２６を介してフォトカプラＰＣ１３のダイオードに電流が流れることで、フォトカプラＰＣ１３のトランジスタにも、電源電圧Ｖ２から抵抗Ｒ２５を介して電流が流れる。これにより、１次側制御部１０１の２４／５端子にはローレベルの信号が入力される。

切替手段である共振コンデンサ切替え部１５０について説明する。１次側制御部１０１のＣＯＳ端子からハイレベルの信号が出力されると、抵抗Ｒ２１を介してトランジスタＴｒ１２のベース端子に電流が流れ、トランジスタＴｒ１２がオンする。トランジスタＴｒ１２のコレクタ端子は抵抗Ｒ１６を介して電源電圧Ｖ２にプルアップされエミッタ端子はＤＣＬに接続されているため、トランジスタＴｒ１２がオンすることでトランジスタＴｒ１３のベース端子には電流が流れない状態となる。これによりトランジスタＴｒ１３がオフし、共振コンデンサ切替えスイッチ１３（以下、ＦＥＴ１３とする）のゲート端子は抵抗Ｒ１３を介して電源電圧Ｖ２にプルアップされ、ＦＥＴ１３がオンする。これにより、第１の共振コンデンサＣ１３と第２の共振コンデンサＣ１４が並列に接続され、ＦＥＴ１１と並列に接続されることになる。第１の共振コンデンサＣ１３と第２の共振コンデンサＣ１４が並列に接続されると、コンデンサ部の容量は２つのコンデンサの容量の和（第２の容量）となる。

１次側制御部１０１のＣＯＳ端子からローレベルの信号が出力されると、上述した動作と逆の動作となり、第１の共振コンデンサＣ１３のみがＦＥＴ１１と並列に接続されることになる。第１の共振コンデンサＣ１３のみがＦＥＴ１１に並列に接続されると、コンデンサ部の容量は第１の共振コンデンサＣ１３の容量のみとなり（第１の容量）、ＦＥＴ１３がオンのときよりも小さい容量となる。

第２の検知手段である交流電源電圧検知部１８０について説明する。交流電源電圧検知部１８０は、入力電圧Ｖｉｎを抵抗Ｒ１１と抵抗Ｒ１２で分圧して、１次側制御部１０１のＡＣＶ端子に入力している。これにより、１次側制御部１０１は、入力電圧Ｖｉｎを検知することができ、その値から交流電源ＡＣ１１の電圧を算出できる。

ゼロクロス検知部１３０用の電源であるゼロクロス電源生成部１２０（生成手段）について説明する。電源電圧Ｖ１から第２のスイッチであるロードスイッチ１４（以下、ＦＥＴ１４とする）を介して電源電圧Ｖ３が生成される。１次側制御部１０１のＣＯＳ端子からハイレベルの信号が出力されると、抵抗Ｒ２２を介してトランジスタＴｒ１１のベース端子に電流が流れてトランジスタＴｒ１１がオンし、ＦＥＴ１４がオンする。１次側制御部１０１のＣＯＳ端子からローレベルの信号が出力されると、トランジスタＴｒ１１がオフしてＦＥＴ１４がオフし、電源電圧Ｖ１の供給が遮断される。ここで、ＣＯＳ端子は、前述した共振コンデンサ切替え部１５０でも使用している点が、実施例１の特徴的な点である。機能の異なる２つの制御部である、共振コンデンサ切替え部１５０とゼロクロス電源生成部１２０の動作を、１次側制御部１０１の同じ１つの端子（ＣＯＳ端子）からの制御信号で制御することで、１次側制御部１０１の端子数を節約できる。

第１の検知手段であるゼロクロス検知部１３０について説明する。交流電源ＡＣ１１の片極の電圧を抵抗Ｒ１４と抵抗Ｒ１５とで分圧した電圧が、抵抗Ｒ２３を介してトランジスタＴｒ１４のベース端子に印加される。トランジスタＴｒ１４のベース端子の電圧が、ＰＮ接合の順方向電圧を超えると、ゼロクロス電源生成部１２０によって生成された電源電圧Ｖ３から抵抗Ｒ１７を介してトランジスタＴｒ１４に電流が流れる。これにより、フォトカプラＰＣ１１の１次側ダイオードには電流が流れなくなり、フォトカプラＰＣ１１の２次側トランジスタはオフする。２次側制御部１０４のＺＥＲＯＸ端子は、抵抗Ｒ１８を介して電源電圧Ｖｏｕｔ３にプルアップされているため、フォトカプラＰＣ１１の２次側トランジスタがオフすると、ＺＥＲＯＸ端子の電圧はハイレベルとなる。反対に、トランジスタＴｒ１４のベース端子の電圧がＰＮ接合の順方向電圧を下回ると、２次側制御部１０４のＺＥＲＯＸ端子の電圧はローレベルとなる。この回路構成により、交流電源ＡＣ１１のゼロクロスポイント付近で論理が反転するパルス信号が、２次側制御部１０４のＺＥＲＯＸ端子に入力される。

ＤＣＤＣコンバータ部１７０について説明する。ＤＣＤＣコンバータ部１７０は、電源電圧Ｖｏｕｔ１から電源電圧Ｖｏｕｔ３を生成するスイッチング電源である。ＤＣＤＣコンバータＩＣ１０６の入力端子に電源電圧Ｖｏｕｔ１が入力されると、出力端子から電源電圧Ｖｏｕｔ３が出力される。実施例１での電源電圧Ｖｏｕｔ３は例えば５Ｖであり、２次側制御部１０４やゼロクロス検知部１３０、ハードディスクドライブ１０７（以下、ＨＤＤ１０７とする）等で使用される。なお、実施例１で使用されるＤＣＤＣコンバータＩＣ１０６は、スイッチング素子やチョークコイルが内蔵された制御ＩＣであるが、制御に特化したＩＣを用いてスイッチング素子やチョークコイルを外付けにする構成でもよい。また、電源電圧Ｖｏｕｔ１の目標電圧が５Ｖのときは、ＤＣＤＣコンバータＩＣ１０６の入出力電圧が同等となるため、ＤＣＤＣコンバータＩＣ１０６に内蔵されているスイッチング素子は常時オン状態となりスイッチング動作をしなくなる。これにより、ＤＣＤＣコンバータＩＣ１０６に内蔵されているスイッチング素子を駆動する回路の損失や、スイッチング損失を抑制することができる。

［電源電圧Ｖｏｕｔ１の切替え］
続いて、電源電圧Ｖｏｕｔ１を切り替える際の制御について、図２のフローチャートを用いて説明する。図２（Ａ）は負荷装置１０５が低消費電力モードであるスリープ状態（第１の状態）から消費する電力が高いスタンバイ状態（第２の状態）へ移行する際の制御について説明するフローチャートである。なお、スリープ状態での電源電圧Ｖｏｕｔ１は第１の電圧である５Ｖ、スタンバイ状態での電源電圧Ｖｏｕｔ１は第２の電圧である２４Ｖにそれぞれ制御されるものとする。図２（Ｂ）は負荷装置１０５がスタンバイ状態からスリープ状態へ移行する際の制御について説明するフローチャートである。

（スリープ状態からスタンバイ状態への移行）
図２（Ａ）において、ステップ（以下、Ｓとする）２０２で２次側制御部１０４は、負荷装置１０５がスリープ状態のとき、ＣＨＧ端子から出力される信号及び２４ＲＭＴ端子から出力される信号をローレベルとしている。以下、２次側制御部１０４のＣＨＧ端子から出力される信号をＣＨＧ信号、２４ＲＭＴ端子から出力される信号を２４ＲＭＴ信号という。ＣＨＧ信号がローレベルのとき、出力電圧切替え部１６０のＦＥＴ１６及びＦＥＴ１７はいずれもオフ状態である。また、２４ＲＭＴ信号がローレベルのとき、絶縁型ＤＣＤＣコンバータ１００のＦＥＴ１５もオフ状態である。このとき、電源電圧Ｖｏｕｔ１＝５Ｖ、電源電圧Ｖｏｕｔ２＝０Ｖ、電源電圧Ｖｏｕｔ３＝５Ｖである。Ｓ２０３で２次側制御部１０４は、負荷装置１０５をスタンバイ状態へ移行する指示を受信したか否かを判断する。Ｓ２０３で２次側制御部１０４は、負荷装置１０５をスタンバイ状態へ移行する指示を受信していないと判断した場合、処理をＳ２０３に戻し、スタンバイ状態へ移行する指示を受信したと判断した場合、処理をＳ２０４に進める。

Ｓ２０４で２次側制御部１０４は、ＣＨＧ信号をハイレベルにする。これにより、出力電圧切替え部１６０のＦＥＴ１６及びＦＥＴ１７がオンし、電源電圧Ｖｏｕｔ１が５Ｖから２４Ｖになる。なお、２４ＲＭＴ信号はこのタイミングではまだローレベルのため電源電圧Ｖｏｕｔ２は０Ｖである。また、電源電圧Ｖｏｕｔ３は５Ｖである。Ｓ２０５で２次側制御部１０４は、２４ＲＭＴ信号をハイレベルにする。これにより、絶縁型ＤＣＤＣコンバータ１００のＦＥＴ１５がオンし、電源電圧Ｖｏｕｔ２が０Ｖから２４Ｖになる。なお、電源電圧Ｖｏｕｔ１はすでに２４Ｖとなっており、電源電圧Ｖｏｕｔ３は５Ｖである。

ここで、ＣＨＧ信号をハイレベルにしてから（Ｓ２０４）２４ＲＭＴ信号をハイレベルにする（Ｓ２０５）理由は、通常２４Ｖの電圧で動作する負荷装置１０５に対して、２４Ｖ未満の電圧を供給することを避けるためである。すなわち、電源電圧Ｖｏｕｔ１に２４Ｖが出力されてからＦＥＴ１５をオンすることで、電源電圧Ｖｏｕｔ２を０Ｖから速やかに２４Ｖに立ち上げることができる。

２次側制御部１０４がＣＨＧ信号をハイレベルにすると出力電圧切替え部１６０のＦＥＴ１７がオンするため、１次側制御部１０１の２４／５端子はハイレベルからローレベルに切り替わる。１次側制御部１０１は、２４／５端子がローレベルになったこと検知すると、言い換えれば電源電圧Ｖｏｕｔ１が５Ｖから２４Ｖに切り替えられると、ＣＯＳ端子からの出力をローレベルからハイレベルに切り替える。これにより、共振コンデンサ切替え部１５０のＦＥＴ１３がオンして、第１の共振コンデンサＣ１３に第２の共振コンデンサＣ１４が並列に接続される。これにより、ＦＥＴ１１と並列に接続されるコンデンサの容量が大きく（Ｃ１３とＣ１４の容量の和）なる。また、ゼロクロス電源生成部１２０のＦＥＴ１４がオンし、ゼロクロス検知部１３０への電源である電源電圧Ｖ３に電力が供給される。Ｓ２０６で２次側制御部１０４は、負荷装置１０５のスタンバイ状態への移行を完了し、ＣＨＧ信号と２４ＲＭＴ信号をハイレベルに維持することで、電源電圧Ｖｏｕｔ１＝２４Ｖ、電源電圧Ｖｏｕｔ２＝２４Ｖ、電源電圧Ｖｏｕｔ３＝５Ｖとなる。

（スタンバイ状態からスリープ状態への移行）
図２（Ｂ）において、Ｓ２１２で２次側制御部１０４は、負荷装置１０５がスタンバイ状態のとき、ＣＨＧ信号及び２４ＲＭＴ信号をハイレベルとしている。ＣＨＧ信号がハイレベルのとき、出力電圧切替え部１６０のＦＥＴ１６及びＦＥＴ１７はいずれもオン状態である。また、２４ＲＭＴ信号がハイレベルのとき、絶縁型ＤＣＤＣコンバータ１００のＦＥＴ１５もオン状態である。このとき、電源電圧Ｖｏｕｔ１＝２４Ｖ、電源電圧Ｖｏｕｔ２＝２４Ｖ、電源電圧Ｖｏｕｔ３＝５Ｖである。Ｓ２１３で２次側制御部１０４は、負荷装置１０５をスリープ状態へ移行する指示があったか否かを判断する。Ｓ２１３で２次側制御部１０４は、スリープ状態へ移行する指示がないと判断した場合、処理をＳ２１３に戻し、スリープ状態へ移行する指示があったと判断した場合、処理をＳ２１４に進める。

Ｓ２１４で２次側制御部１０４は、２４ＲＭＴ信号をローレベルにする。これにより、絶縁型ＤＣＤＣコンバータ１００のＦＥＴ１５がオフ状態となり、電源電圧Ｖｏｕｔ２が２４Ｖから０Ｖになる。なお、ＣＨＧ信号はこのタイミングではまだハイレベルのため電源電圧Ｖｏｕｔ１は２４Ｖ、電源電圧Ｖｏｕｔ３は５Ｖである。Ｓ２１５で２次側制御部１０４は、ＣＨＧ信号をローレベルにする。これにより、出力電圧切替え部１６０のＦＥＴ１６及びＦＥＴ１７がローレベルとなり、電源電圧Ｖｏｕｔ１は２４Ｖから５Ｖになる。なお、電源電圧Ｖｏｕｔ２は０Ｖ、電源電圧Ｖｏｕｔ３は５Ｖである。ここで、２４ＲＭＴ信号をローレベルにしてからＣＨＧ信号をローレベルにする理由は、上述した通り、電源電圧Ｖｏｕｔ２を２４Ｖからできるだけ速やかに０Ｖに立ち下げるためである。

ＣＨＧ信号がローレベルになると、出力電圧切替え部１６０のＦＥＴ１７がオフするため、１次側制御部１０１の２４／５端子はローレベルからハイレベルに切り替わる。１次側制御部１０１は、２４／５端子がハイレベルになったこと検知すると、言い換えれば電源電圧Ｖｏｕｔ１が２４Ｖから５Ｖに切り替えられると、ＣＯＳ端子からの出力をハイレベルからローレベルに切り替える。これにより、共振コンデンサ切替え部１５０のＦＥＴ１３がオフし、第２の共振コンデンサＣ１４の接続が切断され、ＦＥＴ１１と並列に接続されるコンデンサの容量が小さく（Ｃ１３の容量のみ）なる。また、ゼロクロス電源生成部１２０のＦＥＴ１４がオフし、ゼロクロス検知部１３０への電力供給が停止される。Ｓ２１６で２次側制御部１０４は、負荷装置１０５のスリープ状態への移行を完了し、ＣＨＧ信号と２４ＲＭＴ信号をローレベルに維持することで、電源電圧Ｖｏｕｔ１＝５Ｖ、電源電圧Ｖｏｕｔ２＝０Ｖ、電源電圧Ｖｏｕｔ３＝５Ｖとなる。

ところで、一般的な絶縁型ＤＣＤＣコンバータにおいて、軽負荷時にＦＥＴ１１及びＦＥＴ１２両方のスイッチング動作を停止する期間を設け、スイッチング動作とスイッチング動作を停止する期間とを交互に行う間欠動作を行うものもある。なお、スイッチング動作を連続して行う（すなわち、スイッチング動作を停止する期間が設けられていない）動作を連続動作という。これにより電力変換効率が向上する。ただし、間欠動作状態は、電源電圧Ｖｏｕｔ１にリップルが生じるため、負荷装置１０５の負荷が小さいときに限り間欠動作状態とするのが一般的である。実施例１では、負荷装置１０５がスリープ状態のときは間欠動作状態、スタンバイ状態のときは連続動作状態とする。

［共振コンデンサの切替えの効果］
次に、共振コンデンサ切替え部１５０のＦＥＴ１３をオンして、第１の共振コンデンサＣ１３と第２の共振コンデンサＣ１４が並列に接続されたときの効果について、図３を用いて説明する。図３（Ａ）は、（ｉ）にＦＥＴ１１のゲート−ソース間電圧（すなわち、駆動信号ＤＬ’）の波形、（ｉｉ）にＦＥＴ１２のゲート−ソース間電圧（すなわち、駆動信号ＤＨ’）の波形、（ｉｉｉ）にＦＥＴ１１のドレイン電流を示す。また、（ｉｖ）にＦＥＴ１３がオフのときのＦＥＴ１１のドレイン−ソース間電圧の波形、（ｖ）にＦＥＴ１３がオフのときのＦＥＴ１１でのスイッチング損失、（ｖｉ）にＦＥＴ１３がオフのときのＦＥＴ１２でのスイッチング損失を示す。更に、（ｖｉｉ）にＦＥＴ１３がオンのときのＦＥＴ１１のドレイン−ソース間電圧の波形、（ｖｉｉｉ）にＦＥＴ１３がオンのときのＦＥＴ１１でのスイッチング損失、（ｉｘ）にＦＥＴ１３がオンのときのＦＥＴ１２でのスイッチング損失を示す。横軸はいずれも時間を示す。また、図３（Ｂ）は、（ｉ）にＦＥＴ１１のゲート−ソース間電圧（すなわち、駆動信号ＤＬ’）の波形、（ｉｉ）にＦＥＴ１２のゲート−ソース間電圧（すなわち、駆動信号ＤＨ’）の波形を示す。更に、（ｉｉｉ）にＦＥＴ１１のドレイン−ソース間電圧の波形、（ｉｖ）にＦＥＴ１１でのスイッチング損失を示す。横軸はいずれも時間を示す。

ＦＥＴ１３がオンされると、ＦＥＴ１１と並列に接続されるコンデンサの容量が増える。このため、ＦＥＴ１１をオンからオフへ移行する際の、ＦＥＴ１１のドレイン−ソース間電圧の上昇速度が、ＦＥＴ１３がオフのときよりも遅くなる（図３（Ａ）の〔２〕の期間）。これにより、ＦＥＴ１１のドレイン−ソース間の電圧×電流の積分値（＝損失するエネルギー）が、ＦＥＴ１３がオフのときよりも小さくなる（図３（Ａ）（ｖ）（ｖｉｉｉ））。同様に、ＦＥＴ１２をオンからオフへ移行する際は、ＦＥＴ１１のドレイン−ソース間電圧の下降速度が、ＦＥＴ１３がオフのときよりも遅くなる（図３（Ａ）の〔４〕の期間）。これにより、ＦＥＴ１２のドレイン−ソース間の電圧×電流の積分値が、ＦＥＴ１３がオフのときよりも小さくなる（図３（Ａ）（ｖｉ）（ｉｘ））。この損失はスイッチング周期ごとに発生するものであるため、間欠動作状態時よりも連続動作状態時の方が、損失が大きくなる。このため、連続動作状態時には、ＦＥＴ１３をオンしてコンデンサ部の容量を大きくしておくとよい。なお、図３（Ａ）中、〔１〕はＦＥＴ１１のオン期間、〔３〕はＦＥＴ１２のオン期間を示している。

一方、スイッチング動作開始時は、第１の共振コンデンサＣ１３に電荷が蓄電されているため、ＦＥＴ１１をオンさせたときにこの電荷に相当するエネルギーが全て損失となる（図３（Ｂ）の０のタイミング）。ここで、第１の共振コンデンサＣ１３に蓄積された電荷に相当するエネルギーは、１／２×Ｃ１３の容量×Ｖｉｎ×Ｖｉｎとなる。共振コンデンサ切替え部１５０のＦＥＴ１３がオンされていると、更に第２の共振コンデンサＣ１４に蓄電されているエネルギー（１／２×Ｃ１４の容量×Ｖｉｎ×Ｖｉｎ）も損失として加算される。この損失はスイッチング動作開始時にのみ発生するものであるため、連続動作状態時はほぼ無視できる損失であるものの、低消費電力の間欠動作状態時は無視できない。このため、間欠動作状態時には、ＦＥＴ１３をオフしてコンデンサ部の容量を小さくしておくとよい。

実施例１では、連続動作状態であるスタンバイ状態のときはＦＥＴ１３をオンし、図３（Ａ）の（ｖｉｉｉ）、（ｉｘ）に示すようにＦＥＴ１１及びＦＥＴ１２でのスイッチング損失を低減させるようにする。一方、間欠動作状態であるスリープ状態のときはＦＥＴ１３をオフし、第２の共振コンデンサＣ１４が第１の共振コンデンサＣ１３に並列に接続されないようにし、更なる損失が加算されないようにする。これにより、図３（Ｂ）の（ｉｖ）に示すように間欠動作状態においてスイッチング動作が開始されるときのスイッチング損失がこれ以上大きくならないようにする。

［交流電源ＡＣ１１に異常電圧が生じた場合］
次に、交流電源ＡＣ１１に異常電圧が生じたときの動作について説明する。交流電源ＡＣ１１には、様々な電圧異常が発生する。比較的多くみられるものとして、停電、１分以上の間、低電圧状態が継続するブラウンアウト、それから、２００ｍｓ程度の間、低電圧状態が継続する瞬時電圧低下等がある。

（停電）
まず、交流電源ＡＣ１１に停電が発生したときの動作について、図４（Ａ）を用いて説明する。図４（Ａ）は、（ｉ）に交流電源ＡＣ１１の電圧の波形、（ｉｉ）に２次側制御部１０４のＺＥＲＯＸ端子の電圧（以下、ＺＥＲＯＸ端子電圧という）の波形、（ｉｉｉ）に１次側制御部１０１のＡＣＶ端子の電圧（以下、ＡＣＶ端子電圧という）の波形を示す。（ｉｖ）に１次側制御部１０１のＣＯＳ端子の電圧（以下、ＣＯＳ端子電圧という）の波形、（ｖ）に２次側制御部１０４の２４ＲＭＴ端子の電圧（以下、２４ＲＭＴ端子電圧という）の波形を示す。横軸はいずれも時間を示す。

交流電源ＡＣ１１に停電が発生し、電源電圧Ｖｏｕｔ３の電圧が急に停止すると、例えばＨＤＤ１０７のデータがアクセス中に破損する恐れがある。これを防ぐために次のような制御を行っている。交流電源ＡＣ１１に停電が発生すると（図４（Ａ）（ｉ）タイミングｔ１）、ＺＥＲＯＸ信号に発生していたパルスが停止する（図４（Ａ）（ｉｉ）タイミングｔ１）。２次側制御部１０４は、ＺＥＲＯＸ信号が停止してから、パルス信号が出力されない状態が第１の時間継続した場合、例えば５０ｍｓ継続した場合に２４ＲＭＴ信号をローレベルにしてＦＥＴ１５をオフ状態にする（図４（Ａ）（ｖ）タイミングｔ２）。これにより、負荷装置１０５での電力消費が停止するため、平滑用コンデンサＣ１１の残存電力により電源電圧Ｖｏｕｔ３の電圧を維持することで、ＨＤＤ１０７のデータ退避時間を稼ぐことができる。ＺＥＲＯＸ信号が停止してから２４ＲＭＴ信号をローレベルにするまでに５０ｍｓという時間を設けている理由は、上述した動作を行う必要のないような極めて短い時間の停電等では通常動作を継続させるためである。

（ブラウンアウト）
次に、例えば１分間のブラウンアウトが発生したときの動作について、図４（Ｂ）を用いて説明する。図４（Ｂ）（ｉ）〜（ｖ）のグラフの見方は、図４（Ａ）（ｉ）〜（ｖ）と同様であり、説明を省略する。図４（Ｂ）における電圧低下時の電圧は、例えば定格電圧の半分とする。一般的に、交流電源ＡＣ１１の電圧が定格を多少外れても、絶縁型ＤＣＤＣコンバータ１００は動作が継続するよう設計されている。しかし、交流電源ＡＣ１１の電圧が小さい程１次側に流れる電流が大きくなるため、素子の温度上昇が大きくなる。このため、定格を大きく下回る電圧が継続されると、絶縁型ＤＣＤＣコンバータ１００の安定動作に支障を及ぼす恐れがある。

そこで、ブラウンアウト発生時には次のような制御を行っている。交流電源ＡＣ１１の電圧が低い状態になると（図４（Ｂ）（ｉ）タイミングｔ３）、交流電源電圧検知部１８０の検知結果が入力される１次側制御部１０１のＡＣＶ端子電圧が徐々に低下する（図４（Ｂ）（ｉｉｉ）タイミングｔ３以降）。交流電源ＡＣ１１の交流電圧の定格電圧の半分程度では、ゼロクロス検知部１３０のＺＥＲＯＸ端子電圧に発生するパルス信号は維持される（図４（Ｂ）（ｉｉ）タイミングｔ３以降）。したがって、２次側制御部１０４は、交流電源ＡＣ１１が低電圧状態であることを検知することはできない。ブラウンアウトが発生してから例えば約１６０ｍｓ後に、ＡＣＶ端子電圧が閾値Ｖｔｈ（所定値）を下回る（図４（Ｂ）（ｉｉｉ）タイミングｔ４）。この１６０ｍｓという時間は、負荷装置１０５の負荷量やブラウンアウトが発生する直前の交流電源ＡＣ１１の電圧によって変わる。

ＡＣＶ端子電圧が閾値Ｖｔｈを下回った状態が例えば２５０ｍｓ間継続すると、１次側制御部１０１は、交流電源ＡＣ１１が低電圧状態であると判断し、ＣＯＳ端子電圧をローレベルに切り替える（図４（Ｂ）（ｉｖ）タイミングｔ５）。これにより、ゼロクロス電源生成部１２０のＦＥＴ１４がオフし、ゼロクロス検知部１３０への電力供給が停止するため、ＺＥＲＯＸ端子に発生するパルス信号が停止する（図４（Ｂ）（ｉｉ）タイミングｔ５以降）。これによって、２次側制御部１０４は、交流電源ＡＣ１１が低電圧状態又は停電状態であることを検知できる。その後の２次側制御部１０４は、停電発生時の制御と同様、ゼロクロス端子電圧がローレベルとなったタイミングｔ５から５０ｍｓ（第１の時間）経過後に２４ＲＭＴ端子電圧をローレベルに切り替える（図４（Ｂ）（ｖ）タイミングｔ６）。これにより、定格を大きく下回る電圧が継続されたときは、絶縁型ＤＣＤＣコンバータ１００のＦＥＴ１５をオフして負荷装置１０５を切り離すことで、素子の異常な温度上昇を抑えることができる。なお、ＡＣＶ端子電圧が閾値Ｖｔｈを下回ってからＣＯＳ端子電圧をローレベルに切り替えるまでに待つ時間（以降、待機時間（第２の時間）とする）を２５０ｍｓとする理由については後述する。

（瞬時電圧低下）
最後に、例えば２００ｍｓ間の瞬時電圧低下が発生したときの動作について、図５（Ａ）を用いて説明する。図５（Ａ）（ｉ）〜（ｖ）のグラフの見方は、図４（Ａ）（ｉ）〜（ｖ）と同様であり、説明を省略する。図５（Ａ）における電圧低下時の電圧も、定格電圧の半分とする。交流電源ＡＣ１１の電圧が低い状態になると（図５（Ａ）（ｉ）タイミングｔ７）、ブラウンアウトが発生したときの動作と同様、ＡＣＶ端子電圧が徐々に低下する（図５（Ａ）（ｉｉｉ）タイミングｔ７以降）。ブラウンアウト発生時と同様、ＺＥＲＯＸ端子電圧に発生するパルスは維持される（図５（Ａ）（ｉｉ）タイミングｔ７以降）。瞬時電圧低下が発生してから約１６０ｍｓ後に、ＡＣＶ端子電圧が閾値Ｖｔｈを下回る（図５（Ａ）（ｉｉｉ）タイミングｔ８）。瞬時電圧低下が発生している時間は２００ｍｓなので、ＡＣＶ端子電圧が閾値Ｖｔｈを下回っている時間は、２００ｍｓ−１６０ｍｓ＝４０ｍｓということになる。この４０ｍｓは、上述したブラウンアウト発生時における待機時間である２５０ｍｓ未満であるため、１次側制御部１０１はＣＯＳ端子電圧をハイレベルに維持することになる（図５（Ａ）（ｉｖ）タイミングｔ８以降）。

するとＺＥＲＯＸ端子電圧のパルス信号も維持されるため（図５（Ａ）（ｉｉ）タイミングｔ８以降）、当然、２４ＲＭＴ端子電圧もハイレベルに維持される（図５（Ａ）（ｖ）タイミングｔ８以降）。したがって、２００ｍｓの瞬時電圧低下時は、ＣＯＳ端子電圧は切り替わらない。なお、タイミングｔ９は交流電源ＡＣ１１の交流電圧が元の電圧に復帰したタイミング、タイミングｔ１０は、ＡＣＶ端子電圧が閾値Ｖｔｈを下回ったタイミングｔ８を起点とした待機時間２５０ｍｓが経過したタイミングを示す。このように、実施例１では、待機時間２５０ｍｓが設けられているため、２００ｍｓ程度の瞬時電圧低下が発生しても、負荷装置１０５が切り離されることはない。

ここで、実施例１の特徴的な個所である、待機時間２５０ｍｓを設ける理由について説明する。図５（Ｂ）は、待機時間２５０ｍｓを設けない構成において、２００ｍｓ間の瞬時電圧低下が発生したときの動作を示した図である。図５（Ｂ）（ｉ）〜（ｖ）は図５（Ａ）（ｉ）〜（ｖ）と同様のグラフである。ＡＣＶ端子電圧が閾値Ｖｔｈを下回ると（図５（Ｂ）（ｉｉｉ）タイミングｔ８’）、待機時間が設けられていないため、すぐに、１次側制御部１０１はＣＯＳ端子電圧をローレベルに切り替える（図５（Ｂ）（ｉｖ）タイミングｔ８’）。ＺＥＲＯＸ端子電圧からパルス信号が出力されなくなったため（図５（Ｂ）（ｉｉ）タイミングｔ８’）、その５０ｍｓ後に２次側制御部１０４は２４ＲＭＴ端子電圧をローレベルに切り替える予定である（図５（ｖ）タイミングｔ１１）。しかし、瞬時電圧低下のため、ＡＣＶ端子電圧が閾値Ｖｔｈを下回っている時間は図５（Ａ）と同様４０ｍｓである（ｔ８’〜ｔ９’）。タイミングｔ９’で交流電源ＡＣ１１の交流電圧が元の電圧に復帰する。このように、２次側制御部１０４が２４ＲＭＴ端子電圧をローレベルに切り替える前に交流電源ＡＣ１１の電圧が復帰することになる（Ｐｏｉｎｔ６０１（タイミングｔ９’））。

一般的に、大きな負荷が接続されている状態で交流電源ＡＣ１１の電圧が急激に上昇すると、フィードバック部１４０における回路遅延分により、瞬間的に大きな電流が１次側回路に流れる。更に、ＣＯＳ端子電圧がタイミングｔ８’でローレベルとなったため、共振コンデンサ切替え部１５０により第２の共振コンデンサＣ１４の接続も切断されており、ＦＥＴ１１に並列に接続されたコンデンサ部の容量は小さい状態である。ＦＥＴ１１に並列に接続されているコンデンサ部の容量が小さい状態で、大電流のスイッチング動作を行うと、非常に大きなノイズが発生する。図５（Ｂ）のＰｏｉｎｔ６０１のタイミングは、電圧急上昇、負荷装置１０５の負荷大、ＦＥＴ１１に並列に接続されているコンデンサ部の容量が小さい状態、が全て重なる。このため、Ｐｏｉｎｔ６０１のようなタイミングが発生しないように考慮すべきである。

Ｐｏｉｎｔ６０１のようなタイミングが発生してしまった原因は、共振コンデンサ切替え部１５０と出力電圧切替え部１６０の制御信号を、１つのＣＯＳ端子で兼用したことである。しかしながら、図５（Ａ）で説明したように、待機時間２５０ｍｓを設けることで、Ｐｏｉｎｔ６０１のようなタイミングを無くすことができる。市場で発生する瞬時電圧低下の時間は多くが７０ｍｓ程度、長くても２００ｍｓ以内であることが知られている。したがって、待機時間を２００ｍｓ以上とすることが望ましい。一方、素子の温度上昇によって受ける素子ダメージを考慮すると、待機時間をあまり長くすべきではない。以上を鑑みて、待機時間を、概ね２００ｍｓから数十秒の間に設定するとよい。なお、この時間はあくまで目安であるので、待機時間を２００ｍｓから数十秒の間に限定するものではない。

以上のように、共振コンデンサ切替え部１５０と出力電圧切替え部１６０の制御信号を兼用しつつ、ＡＣＶ端子電圧が閾値Ｖｔｈを下回ってからＣＯＳ端子電圧をローレベルに切り替えるまでに待機時間を設ける。これにより、１次側制御部１０１の端子数増加を防ぎ、ノイズ誤動作リスクを回避し、安価、小サイズな電源装置を実現できる。以上、実施例１によれば電源装置の多機能化に対応しつつ、安価で小型の電源装置を提供することができる。

［電源装置］
実施例２について説明する。実施例１と異なる点についてのみ説明し、同じ構成には同じ符号を付し説明を省略する。実施例２の電源装置の回路を図６に示す。実施例１の図１で説明した回路に対して、交流電源ＡＣ１１の電圧を検知する方法が異なる。実施例２の第２の検知手段である交流電源電圧検知部１９０は、電源電圧Ｖ１を抵抗Ｒ２７と抵抗Ｒ２８とで分圧した電圧を、１次側制御部１０１のＡＣＶ端子に入力している。電源電圧Ｖ１は、トランスＴ１１のフォワード電圧を整流平滑した電圧であるため、入力電圧Ｖｉｎと比例関係となる。電源電圧Ｖ１は、入力電圧Ｖｉｎに比べてはるかに低いため、検知抵抗の損失を実施例１よりも小さくできる。ただし、ＦＥＴ１１とＦＥＴ１２のスイッチング動作が停止すると、電源電圧Ｖ１は徐々に低下してしまう。特に、間欠動作状態時は、連続動作状態時における電源電圧Ｖ１と入力電圧Ｖｉｎとの関係からずれてしまう。この影響をできる限り減らすため、抵抗Ｒ２８と並列にコンデンサＣ１９を接続して、間欠動作状態時でもＡＣＶ端子の電圧が維持されるようにする。なお、交流電源ＡＣ１１の変動に対してＡＣＶ端子電圧が十分に応答する必要があるため、コンデンサＣ１９は適切な定数を選択する必要がある。

以上のように、実施例２では、交流電源ＡＣ１１の交流電圧をトランスＴ１１の補助巻線Ｐ２に誘起される電圧を使って間接的に検知する。これにより、直接的に交流電源ＡＣ１１の交流電圧を検知するよりも回路損失を小さく抑えつつ、１次側制御部１０１の端子数増加を防ぎ、ノイズ誤動作リスクを回避し、安価、小サイズな電源装置を実現できる。以上、実施例２によれば電源装置の多機能化に対応しつつ、安価で小型の電源装置を提供することができる。

実施例１、２で説明した電源装置は、例えば画像形成装置の低圧電源、即ちコントローラ（制御部）やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例１、２の電源装置が適用される画像形成装置の構成を説明する。

［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図７に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００は、静電潜像が形成される像担持体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）、感光ドラム３１１に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された記録材としてのシート（不図示）に転写部３１８（転写手段）によって転写して、シートに転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、現像部３１２、転写部３１８が画像形成部である。また、レーザビームプリンタ３００は、実施例１、２で説明した電源装置４００を備えている。なお、実施例１、２の電源装置４００を適用可能な画像形成装置は、図７に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。

レーザビームプリンタ３００は、画像形成部による画像形成動作や、シートの搬送動作を制御するコントローラ３２０を備えており、実施例１、２に記載の電源装置４００は、例えばコントローラ３２０に電力を供給する。例えば、コントローラ３２０は、ＤＣＤＣコンバータ部１７０から電源電圧Ｖｏｕｔ３が供給される。なお、コントローラ３２０が２次側制御部１０４として機能してもよい。

また、実施例１、２に記載の電源装置４００は、感光ドラム３１１を回転するため又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部に電力を供給する。すなわち、実施例１、２の負荷装置１０５は、駆動部に相当する。実施例３の画像形成装置は、省電力を実現するスリープ状態（例えば、省電力モードや待機モード）にある場合に、例えばコントローラ３２０のみに電力を供給する等、負荷を軽くして消費電力を低減させることができる。すなわち、実施例３の画像形成装置では、スリープ状態で、実施例１、２で説明したＣＨＧ信号及び２４ＲＭＴ信号をローレベルにする。また、スリープ状態では間欠動作状態とする。一方、画像形成装置がスタンバイ状態のときには、ＣＨＧ信号及び２４ＲＭＴ信号をハイレベルにし、連続動作状態とする。
以上、実施例３によれば電源装置の多機能化に対応しつつ、安価で小型の電源装置を提供することができる。

１０１ １次側制御部
１２０ ゼロクロス電源生成部
１３０ ゼロクロス検知部
１５０ 共振コンデンサ切替え部
Ｃ１３ 第１の共振コンデンサ
Ｃ１４ 第２の共振コンデンサ
ＦＥＴ１１ 第１のスイッチング素子
Ｔ１１ トランス

Claims (11)

1. １次巻線、２次巻線及び補助巻線を有するトランスと、
   交流電圧を整流平滑した入力電圧から前記１次巻線への電力の供給を接続又は切断するスイッチング素子と、
   前記２次巻線から負荷に供給される出力電圧のフィードバック制御を行うフィードバック手段と、
   １次側に設けられ、前記フィードバック手段によるフィードバック制御に基づき前記スイッチング素子をオン又はオフするスイッチング動作を制御する第１の制御手段と、
   前記スイッチング素子に並列に接続され、容量を切り替えることが可能なコンデンサ部と、
   前記コンデンサ部の容量を第１の容量と前記第１の容量よりも大きい第２の容量に切り替える切替手段と、
   前記交流電圧のゼロクロスポイントを検知し、パルス信号を、２次側に設けられた第２の制御手段に出力する第１の検知手段と、
   前記第１の検知手段の電源電圧を生成する生成手段と、
   を備え、
   前記第１の制御手段は、前記コンデンサ部の前記容量を切り替えるように前記切替手段に指示する制御信号と、前記電源電圧を生成するように又は前記電源電圧の生成を停止するように前記生成手段に指示する制御信号と、を１つの端子から出力することを特徴とする電源装置。
2. 前記コンデンサ部は、前記スイッチング素子に並列に接続された第１のコンデンサと、前記第１のコンデンサよりも容量が大きい第２のコンデンサと、前記第２のコンデンサに直列に接続された第１のスイッチと、を有し、直列に接続された前記第２のコンデンサと前記第１のスイッチが前記スイッチング素子及び前記第１のコンデンサに並列に接続され、
   前記切替手段は、前記制御信号に応じて前記第１のスイッチをオン又はオフすることで前記コンデンサ部の容量を切り替えることを特徴とする請求項１に記載の電源装置。
3. 前記生成手段は、前記補助巻線に誘起され整流平滑された電圧を前記第１の検知手段に供給する又は前記電圧の供給を遮断する第２のスイッチを有し、前記制御信号に応じて前記第２のスイッチをオン又はオフすることで前記電源電圧を生成又は停止することを特徴とする請求項１又は請求項２に記載の電源装置。
4. 前記出力電圧を前記負荷に供給する又は前記出力電圧の前記負荷への供給を遮断する第３のスイッチを備え、
   前記第１の検知手段から前記パルス信号が出力されない状態が第１の時間継続した場合に、前記第２の制御手段により前記第３のスイッチがオフされることを特徴とする請求項１から請求項３のいずれか１項に記載の電源装置。
5. 前記交流電圧を検知する第２の検知手段を備え、
   前記第１の制御手段は、前記第２の検知手段により検知した電圧が所定値を下回ってから第２の時間が経過した場合には、前記制御信号により前記切替手段によって前記コンデンサ部の容量を前記第１の容量に切り替え、前記制御信号により前記生成手段による前記電源電圧の生成を停止することを特徴とする請求項４に記載の電源装置。
6. 前記第２の検知手段は、前記入力電圧を検知することを特徴とする請求項５に記載の電源装置。
7. 前記第２の検知手段は、前記補助巻線に誘起され整流平滑された電圧を検知することを特徴とする請求項５に記載の電源装置。
8. 前記負荷が第１の状態から前記第１の状態よりも消費される電力が高い第２の状態へ移行する際には、前記出力電圧を、前記第１の状態における第１の電圧から前記第１の電圧よりも高い第２の電圧に上げた後に、前記第２の制御手段により前記第３のスイッチがオンされることを特徴とする請求項４から請求項７のいずれか１項に記載の電源装置。
9. 前記負荷が前記第２の状態から前記第１の状態へ移行する際には、前記第２の制御手段により前記第３のスイッチがオフされた後に、前記出力電圧を前記第２の電圧から前記第１の電圧に下げることを特徴とする請求項８に記載の電源装置。
10. 前記第１の制御手段は、前記第１の状態では前記スイッチング動作と前記スイッチング動作を停止する動作を交互に行う間欠動作状態とし、前記第２の状態では前記スイッチング動作を連続して行う連続動作状態とすることを特徴とする請求項８又は請求項９に記載の電源装置。
11. 記録材に画像形成を行う画像形成手段と、
    請求項１から請求項１０のいずれか１項に記載の電源装置と、
    を備えることを特徴とする画像形成装置。

Images