JP2019050428A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019050428A
JP2019050428A JP2018244205A JP2018244205A JP2019050428A JP 2019050428 A JP2019050428 A JP 2019050428A JP 2018244205 A JP2018244205 A JP 2018244205A JP 2018244205 A JP2018244205 A JP 2018244205A JP 2019050428 A JP2019050428 A JP 2019050428A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
film
transistor
light
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018244205A
Other languages
English (en)
Other versions
JP6630810B2 (ja
Inventor
将志 津吹
Masashi Tsubuki
将志 津吹
卓之 井上
Takayuki Inoue
卓之 井上
鈴之介 平石
Suzunosuke Hiraishi
鈴之介 平石
彫 菊地
Erm Kikuchi
彫 菊地
宏充 郷戸
Hiromitsu Goto
宏充 郷戸
修平 吉富
Shuhei Yoshitomi
修平 吉富
井上　弘毅
Koki Inoue
弘毅 井上
宮永　昭治
Shoji Miyanaga
昭治 宮永
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019050428A publication Critical patent/JP2019050428A/ja
Application granted granted Critical
Publication of JP6630810B2 publication Critical patent/JP6630810B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】光劣化を極力抑制し、電気特性が安定したトランジスタ及び該トランジスタを含む半導体装置を提供することを目的とする。【解決手段】酸化物半導体層と、酸化物半導体層の一部が重なるソース電極層及びドレイン電極層と、酸化物半導体層、ソース電極層及びドレイン電極層と重なるゲート絶縁層と、酸化物半導体層の一部とゲート絶縁層を介して重なるゲート電極と、を有し、チャネル形成領域となる酸化物半導体層に光を照射し、光の照射を遮断した後の光応答特性においてキャリアの緩和時間が少なくともτ１とτ２の二種類のモードを示し、τ１＜τ２であって、τ２が３００秒以下であるトランジスタ、及び該トランジスタを含む半導体装置を作製する。【選択図】図１１

Description

本発明は、トランジスタ、及び該トランジスタを少なくとも一部に用いて構成される半導
体装置に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、液晶表示装置や発光装置などの電気光学装置、半導体回路及び電子機器は全
て半導体装置である。
従来、液晶テレビに代表される表示装置にはシリコン半導体を用いたトランジスタが用い
られて来たが、シリコン半導体に代わる材料として酸化物半導体が注目されている。例え
ば、アクティブマトリクス型の表示装置におけるトランジスタの活性層として、Ｉｎ、Ｇ
ａ及びＺｎを含む非晶質酸化物を用い、該非晶質酸化物の電子キャリア濃度が１０１８／
ｃｍ３未満としたものが開示されている（特許文献１参照）。
しかし、酸化物半導体を用いたトランジスタには幾つかの問題が指摘されている。その一
つは特性の安定性であり、可視光または紫外光を照射することで電気特性が変化すること
が指摘されている（非特許文献１参照）。
特開２００６−１６５５２８号公報
Ｄｏｎｇ Ｈｅｅ Ｌｅｅ，Ｋｅｎ−ｉｃｈｉ Ｋａｗａｍｕｒａ，Ｋｅｎｊｉ Ｎｏｍｕｒａ，Ｈｉｒｏｓｈｉ Ｙａｎａｇｉ，Ｔｏｓｈｉｏ Ｋａｍｉｙａ，Ｍａｓａｈｉｒｏ Ｈｉｒａｎｏ，Ｈｉｄｅｏ Ｈｏｓｏｎｏ "Ｓｔｅａｄｙ−ｓｔａｔｅ ｐｈｏｔｏｃｏｎｄｕｃｔｉｖｉｔｙ ｏｆ ａｍｏｒｐｈｏｕｓ Ｉｎ−Ｇａ−Ｚｎ−Ｏ"，Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ，Ｖｏｌ．５１８，ｐｐ．３０００−３００３（２０１０）．
金属酸化物からなる酸化物半導体はバンドギャップが３ｅＶ程度であり、本来、可視光に
対しては透光性を有するものである。しかしながら、強い光を照射した際に膜が劣化（光
劣化と呼ぶ）する性質を有していることが知られている。
この様な酸化物半導体を用いたトランジスタの光による特性変化に対し、それを改善する
方法は何ら示されていないため、新材料と期待されつつも実用化が遅れる原因となってい
る。
また、バックライトを使用する液晶表示装置では、バックライトの光が酸化物半導体を用
いたトランジスタに照射されることがある。この場合、トランジスタがオフ状態であって
も光励起によってリーク電流が生じ、表示品位の低下や光劣化を引き起こす恐れがある。
本発明の一態様は、光劣化を極力抑制し、電気特性が安定したトランジスタ及び該トラン
ジスタを含む半導体装置を提供することを目的とする。
酸化物半導体層に光を照射することによって生じる光電流のメカニズムについて、以下に
説明する。
半導体中のキャリアは数式１及び数式２に示す連続方程式によって支配されている。
なお、上記２つの数式において、ｔは時間、ｘは位置、ｑは電荷である。ここで、ｎ、ｐ
は電子及び正孔のキャリア濃度、Ｊｎ、Ｊｐは電子と正孔の電流値、Ｇｎ、Ｇｐは電子と
正孔の生成（Ｇｅｎｅｒａｔｉｏｎ）確率、Ｒｎ、Ｒｐは再結合（Ｒｅｃｏｍｂｉｎａｔ
ｉｏｎ）確率を表す。正孔キャリア濃度を熱平衡状態の正孔キャリア濃度ｐ０と熱平衡か
らのずれΔｐに分けると正孔のキャリア濃度は、数式３で表すことができる。
バンドギャップ以上のエネルギーを持つ光を半導体に照射すると、その吸収過程において
価電子帯の電子が伝導帯へ遷移し、正孔の生成が起きる。その生成確率をＧ０ｐとすると
、再結合確率は以下の数式４に表される。ここでτｐは生成された正孔の緩和時間を表す
。
光をデバイス内に均一に当てる場合には、ソース方向、またはドレイン方向の拡散光は無
視出来るとすると、連続方程式は以下の数式５になる。
これを初期の光電流は０であるとして解くと、キャリア濃度は以下の数式６で表される。
また、光をオフにした時の時間をｔ０とすると、キャリア濃度は以下の数式７になる。
光電流は過剰キャリア濃度に比例する為、電流式は以下の数式８になる。
緩和時間τは、キャリアの再結合のモデルに依存する。この再結合の過程は、基本的に直
接再結合と間接再結合（ＳＲＨ型再結合）の２つである。
また、トラップの中には、正孔を容易に捕獲することができるが、電子を捕獲することが
困難で、再結合が起きにくいトラップが存在する。このトラップを”ｓａｆｅ”トラップ
と呼ぶことにする。
図３（Ａ）に”ｓａｆｅ”トラップの模式図を示し、図３（Ｂ）にトラップ後の熱による
遷移を示す模式図を示す。
エネルギー位置が真性フェルミ準位よりも価電子帯に近く、電子が捕獲されにくい”ｓａ
ｆｅ”トラップに捕獲された正孔の一部は、熱により価電子帯に遷移することで、電気伝
導に寄与することができる。”ｓａｆｅ”トラップが存在する半導体の光応答特性（電流
の光応答特性）における緩和時間は、少なくとも二種類のモード（τ１、τ２）を示す事
になる。
本明細書で開示する本発明の一態様は、酸化物半導体層と、酸化物半導体層の一部が重な
るソース電極層及びドレイン電極層と、酸化物半導体層、ソース電極層及びドレイン電極
層と重なるゲート絶縁層と、酸化物半導体層の一部とゲート絶縁層を介して重なるゲート
電極と、を有し、チャネル形成領域となる酸化物半導体層に光を照射し、光の照射を遮断
した後の光応答特性においてキャリアの緩和時間が少なくともτ１とτ２の二種類のモー
ドを示し、τ１＜τ２であって、τ２が３００秒以下であることを特徴とするトランジス
タである。
また、本明細書で開示する本発明の他の一態様は、チャネル形成領域となる酸化物半導体
層に光を照射し、光の照射を遮断した後の光応答特性においてキャリアの緩和時間が少な
くともτ１とτ２の二種類のモードを示し、τ１＜τ２であって、τ２が３００秒以下で
あるトランジスタを有することを特徴とする半導体装置である。
光応答特性における緩和時間の二種類のモード（τ１とτ２）の存在は、キャリアが”ｓ
ａｆｅ”トラップに捕獲されるまでの平均時間τ１が十分大きい場合、光電流の時間変化
の結果において、急速に立ち下がる部分とゆっくり下がる部分があることから確認できる
。
“ｓａｆｅ”トラップを考慮に入れると、τ１以降の電流式は以下の数式９に表される。
なお、τ２はキャリアが”ｓａｆｅ”トラップに滞在する平均時間を表す。
本発明の一態様によって、光照射による劣化が非常に少なく、電気特性が安定したトラン
ジスタ、及び該トランジスタを含む半導体装置を提供することができる。
酸化物半導体の光応答特性を示したグラフ。 図１における０〜１００ｓｅｃの領域を拡大したグラフ。 ”ｓａｆｅ”トラップの模式図。 トランジスタの構造を説明する断面図。 トランジスタの作製工程を説明する断面図。 τ１の見積もり方法を示す図。 素子を説明する断面図及び上面図。 光応答特性を調べるための測定系の概念図。 白色ＬＥＤの波長スペクトルを示す図。 光学フィルタ透過後の波長スペクトル。 トランジスタの光応答特性を示したグラフ。 図１１における０〜３００ｓｅｃの領域を拡大したグラフ。 光マイナスＢＴ処理をしたトランジスタのしきい値電圧の変動を示す図。 Ｉｎ−Ｇａ−Ｚｎ−Ｏ半導体のバンドモデルを説明する図。 電子機器を示す図及び電子機器を説明するブロック図。 電子機器を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
（実施の形態１）
本実施の形態では、酸化物半導体を用いた素子の光応答特性について説明する。
まず、酸化物半導体の単膜を評価するために、図７に示す様な素子を作製した。図７（Ａ
）は素子の断面図であり、ガラス基板１０１上に酸化物半導体膜１０２、第１の電極１０
３、及び第２の電極１０４を設けている。また、酸化物半導体膜１０２の上部に絶縁層１
０５が形成され、酸化物半導体膜１０２が長時間外気に触れることによる電気的な特性変
動を抑えている。図７（Ｂ）は素子の上面形状であり、４．８ｍｍ×６ｍｍの領域に第１
の電極１０３及び第２の電極１０４があり、両者の間に等幅な間隔が形成されている。該
間隔の幅は０．２ｍｍ、長さは３２．７ｍｍであり、該間隔の領域に形成されている酸化
物半導体膜１０２の膜厚は２５ｎｍである。また、他の領域の酸化物半導体膜１０２の膜
厚は５０ｎｍである。
上記素子の作製方法は次の通りである。
まず、ガラス基板（１２６．６ｍｍ×１２６．６ｍｍ）上に酸化物半導体膜１０２として
、膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜を形成する。Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜は、スパ
ッタ法により、組成比がＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の
酸化物ターゲットを用いて成膜する。なお、成膜条件は、成膜温度を室温とし、アルゴン
流量を１０ｓｃｃｍ、酸素流量を５ｓｃｃｍとし、圧力０．４Ｐａ、電力５００Ｗとする
。
次いで、窒素雰囲気下で４５０℃、１時間の加熱処理を行う。この加熱処理は、窒素、ヘ
リウム、ネオン、またはアルゴン等の不活性ガスに、水、水素などが含まれない雰囲気で
行う。ここで、雰囲気ガスの露点は、−４０℃以下、好ましくは−６０℃以下であること
が好ましい。または、加熱処理装置に導入する窒素、ヘリウム、ネオン、またはアルゴン
等の不活性ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９
９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とするこ
とが好ましい。
加熱処理後にスパッタ法により膜厚５０ｎｍの窒化チタン膜、膜厚５０ｎｍのチタン膜、
膜厚２００ｎｍのアルミニウム膜、膜厚５０ｎｍのチタン膜の順に積層して導電膜の積層
を形成する。
フォトリソグラフィ工程により導電膜の積層上にレジストマスクを形成し、選択的にエッ
チングを行って第１の電極１０３及び第２の電極１０４を形成した後、Ｏ２アッシングを
行ってレジストマスクを除去する。このエッチング工程により、該導電膜が消失した領域
の酸化物半導体膜１０２もエッチングされるが、該領域の膜厚が２５ｎｍとなるようにエ
ッチング時間を調整する。
次いで、酸化シリコンターゲットを用いるスパッタ法により、酸化物半導体膜１０２、第
１の電極１０３及び第２の電極１０４上に膜厚３００ｎｍの酸化シリコン膜を成膜する。
次いで、フォトリソグラフィ工程により酸化シリコン膜上にレジストマスクを形成し、選
択的にエッチングを行って絶縁層１０５を形成する。その後窒素雰囲気で２５０℃、１時
間の加熱処理を行い、素子を完成させる。
次に、素子の光応答特性を調べた結果を説明する。なお、素子は３つ用意し、それぞれ２
５℃、８５℃、１５０℃に加熱しながら光照射を行い、光照射前後の電流値の挙動を調べ
ている。
酸化物半導体膜１０２に照射する光の光源には白色ＬＥＤ（モリテックス製ＭＤＢＬ−Ｃ
Ｗ１００）を使用した。この白色ＬＥＤのスペクトルを図９に示す。この白色光を１７０
００ｃｄ／ｃｍ２で６００秒照射した後、オフにした時間を０として電流値の測定を行っ
た。図１に光応答特性を示したグラフを示す。なお、図１において横軸を時間、縦軸を電
流値としている。また、図２は、図１における０〜１００ｓｅｃの領域を拡大し、電流値
を規格化し、縦軸をログスケールにしたグラフである。
ここで、光応答特性は、光電流が急激に減少するまでの時間（τ１）とその後緩やかに減
少する時間（τ２）を有していることがわかる。τ１は、図６に示す様に急激な減少を示
す光電流の傾きとτ２を示す光電流の傾きの交点から見積もられる。また、τ２は、数式
９に示す電流式より見積もられる。
なお、τ１は、時刻０［ｓｅｃ］と時刻１［ｓｅｃ］との間の傾きで算出している。これ
は、測定精度を上げるために電流測定時の時間分解能を１［ｓｅｃ］としているためであ
る。そのため、オフ状態とした直後の時刻０［ｓｅｃ］付近の急峻性を捉えきれず、真の
τ１よりも長めに見積もられている可能性がある。表１に各温度における抽出したτ１と
τ２を示す。
測定時の時間分解能を考慮すると、τ１とτ２は各温度でほぼ同じとみなすことができる
。上記結果は、τ１とτ２がトラップ密度に依存していることからも導かれる。一方で、
図２より、光照射終了直後の電流値（時刻０［ｓｅｃ］）に対する光照射終了後十分に時
間経過した後の電流値（例えば、時刻６０［ｓｅｃ］）の比は、温度が高い程大きくなる
。これは、温度が高い程、トラップから再度熱励起される確率が上がるためである。
この様に、光応答特性が時間軸に対して二段階の傾きを有しているのは、伝導帯や価電子
帯近傍に”ｓａｆｅ”トラップが存在しているためである。
次に、上記素子と同様の酸化物半導体層を用いたトランジスタの光応答特性について説明
する。
光応答特性の比較に用いたトランジスタの構造は、図４（Ａ）に示すボトムゲート型と図
４（Ｂ）に示すトップゲート型の２種類で、そのうち、ボトムゲート型においては、後述
する酸化物半導体層の加熱処理を行わないものも用意した。従って、光応答特性の比較は
、計３つのトランジスタで行っている。
図４（Ａ）に示すトランジスタ３１０は、ボトムゲート構造のトランジスタの一つである
。トランジスタ３１０は、絶縁表面を有する基板４００上に、ゲート電極層３０１、ゲー
ト絶縁層３０２、酸化物半導体層３０３、ソース電極層３０５ａ、及びドレイン電極層３
０５ｂを有する。また、トランジスタ３１０を覆い、酸化物半導体層３０３に接する絶縁
層３０７が設けられている。本実施の形態では、ゲート電極層３０１に１００ｎｍのタン
グステン、ゲート絶縁層３０２に高密度プラズマＣＶＤ法で形成した１００ｎｍの酸化窒
化シリコン、酸化物半導体層３０３に２５ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜、ソース電極層
３０５ａ及びドレイン電極層３０５ｂに１００ｎｍのチタン、２００ｎｍのアルミニウム
、１００ｎｍのチタンからなる積層、絶縁層３０７に３００ｎｍの酸化シリコンを用いて
いる。
図４（Ｂ）に示すトランジスタ４４０は、トップゲート構造のトランジスタの一つである
。トランジスタ４４０は、絶縁表面を有する基板４００上に、絶縁層４３７、酸化物半導
体層４０３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ、ゲート絶縁層４０２
、ゲート電極層４０１を有する。また、トランジスタ４４０を覆う絶縁層４０７が設けら
れている。本実施の形態では、絶縁層４３７に３００ｎｍの酸化シリコン、酸化物半導体
層４０３に３０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜、ソース電極層４０５ａ及びドレイン電極
層４０５ｂに１００ｎｍのタングステン、ゲート絶縁層４０２にプラズマＣＶＤ法で形成
した１００ｎｍの酸化窒化シリコン、ゲート電極層４０１に３０ｎｍの窒化タンタルと３
７０ｎｍのタングステンとの積層、絶縁層４０７に３００ｎｍの酸化シリコンを用いてい
る。
また、図示はしないが、トランジスタ３１０及びトランジスタ４４０には、絶縁層３０７
及び絶縁層４０７上に保護絶縁層が形成されていても良い。
また、トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ
形成されるダブルゲート構造、三つ形成されるトリプルゲート構造などのマルチゲート構
造であっても良い。また、チャネル領域の上下にゲート絶縁層を介して配置された２つの
ゲート電極層を有する、デュアルゲート型でもよい。
また、本実施の形態において、トランジスタのサイズは、構造を問わずチャネル長を３μ
ｍ、チャネル幅を５０μｍとしている。
次に、図５（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）を用いてトランジスタ４４０の作製方法の一
例を説明する。なお、トランジスタ３１０も同様の材料や方法を用いて形成することがで
きる。
まず、絶縁表面を有する基板４００上に下地膜となる絶縁層４３７を形成する。絶縁層４
３７は、基板４００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸
化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、またはＧａｘＡｌ２−ｘＯ３
＋ｙ（０≦ｘ≦２、ｙ＞０、ｘは０以上２以下、ｙは０より大きい値）で表される酸化ア
ルミニウム、酸化ガリウム、酸化ガリウムアルミニウムから選ばれた膜で形成することが
できる。また、該下地膜は単層に限らず、上記の複数の膜の積層であっても良い。
ここで、基板４００には、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している
ものを用いることができる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガ
ラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることが
できる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シ
リコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを用いることもできる。
また、基板４００として、可撓性基板を用いてもよい。可撓性基板を用いる場合、可撓性
基板上に酸化物半導体層を含むトランジスタを直接作製する方法と、他の基板に酸化物半
導体層を含むトランジスタを作製し、その後可撓性基板に転置する方法があり、どちらを
用いても良い。なお、可撓性基板に転置する方法では、トランジスタを作製する基板上に
剥離層を設けると良い。
次いで、絶縁層４３７上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上３０
ｎｍ以下の酸化物半導体膜を形成する。
該酸化物半導体膜に用いる酸化物半導体としては、少なくともＩｎ、Ｇａ、Ｓｎ、Ｚｎ、
Ａｌ、Ｍｇ、Ｈｆ及びランタノイドから選ばれた一種以上の元素を含有する。例えば、四
元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物
であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉ
ｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ
−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｈｆ−Ｚｎ−
Ｏ系酸化物半導体、Ｉｎ−Ｌａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｃｅ−Ｚｎ−Ｏ系酸化
物半導体、Ｉｎ−Ｐｒ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｎｄ−Ｚｎ−Ｏ系酸化物半導体
、Ｉｎ−Ｐｍ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−
Ｅｕ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｇｄ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｔｂ−Ｚ
ｎ−Ｏ系酸化物半導体、Ｉｎ−Ｄｙ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｈｏ−Ｚｎ−Ｏ系
酸化物半導体、Ｉｎ−Ｅｒ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｔｍ−Ｚｎ−Ｏ系酸化物半
導体、Ｉｎ−Ｙｂ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｌｕ−Ｚｎ−Ｏ系酸化物半導体や、
二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体
、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸
化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｇａ−Ｏ系酸化物材料、Ｉｎ−Ｏ
系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることが
できる。また、上記酸化物半導体にＳｉＯ２を含んでもよい。ここで、Ｉｎ−Ｇａ−Ｚｎ
−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有す
る酸化物という意味であり、その組成比は特に問わない。また、ＩｎとＧａとＺｎ以外の
元素を含んでいてもよい。
また、酸化物半導体膜には、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される膜を
用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一つ
または複数の金属元素を示す。具体的にＭは、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、また
はＧａ及びＣｏ等とする。
特にインジウムを含む酸化物半導体、インジウム及びガリウムを含む酸化物半導体などを
用いると電気特性が良好なトランジスタを形成することができる。本実施の形態では、酸
化物半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ膜をスパッタ法により成膜する。
上記スパッタ法に用いるターゲットには、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ
３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用いる。また、Ｉｎ２Ｏ３
：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の酸化物ターゲットを用いてもよい。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組
成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（ｍｏｌ数比に換算するとＩｎ２Ｏ
３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（ｍｏｌ数
比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ
＝１．５：１〜１５：１（ｍｏｌ数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４〜１５：
２）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子
数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
また、ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上１００％以
下である。充填率の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻密
な膜とすることができる。
また、スパッタガスとしては、希ガス（代表的にはアルゴン）、酸素、または希ガスと酸
素の混合ガスを用いることができる。なお、該スパッタガスには、水素、水、水酸基また
は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
酸化物半導体膜の成膜は、基板を加熱しながら成膜することが好ましい。減圧状態に保持
された成膜室内に基板を保持し、基板温度を１００℃以上６００℃以下好ましくは２００
℃以上４００℃以下として成膜することで、酸化物半導体膜に含まれる不純物濃度を低減
することができる。
また、成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオ
ポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、
排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。
クライオポンプを用いて排気した成膜室は、例えば、水素原子、水など水素原子を含む化
合物、及び炭素原子を含む化合物等が排気されるため、該成膜室で成膜した酸化物半導体
膜に含まれる不純物の濃度を低減することができる。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が挙げら
れる。なお、パルス直流電源を用いると、成膜時に発生する粉状物質（パーティクル、ご
みともいう）を軽減でき、膜厚分布も均一にすることができる。
次いで、酸化物半導体膜を第１のフォトリソグラフィ工程及びエッチング工程により、島
状の酸化物半導体層４０３に加工する（図５（Ａ）参照）。
なお、フォトリソグラフィ工程に用いるレジストマスクはインクジェット法で形成しても
よい。インクジェット法では、フォトマスクを使用しないため、製造コストを低減するこ
とができる。
ここで、酸化物半導体膜のエッチングは、ドライエッチング、またはウェットエッチング
のどちらを用いても良い。また、両方を用いてもよい。例えば、酸化物半導体膜のウェッ
トエッチングに用いるエッチング液としては、燐酸、酢酸、及び硝酸を混ぜた溶液などを
用いることができる。また、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよい。
次いで、熱処理による酸化物半導体層４０３の脱水化または脱水素化を行う。本明細書に
おいて、脱水化または脱水素化とは、水や水素分子を脱離させていることのみを示すもの
ではなく、水素原子や水酸基などを脱離することも含まれる。
この熱処理によって過剰な水素（水や水酸基を含む）を除去し、酸化物半導体層の構造を
整え、エネルギーギャップ中の不純物準位を低減することができる。熱処理の温度は、２
５０℃以上６５０℃以下、好ましくは３５０℃以上５００℃以下、より好ましくは３９０
℃以上４６０℃以下とする。なお、熱処理時間は、上記好適な温度範囲であれば１時間程
度行えば良い。また、該熱処理は、不活性ガス（窒素、ヘリウム、ネオン、またはアルゴ
ン等）雰囲気下において、５００℃以上７５０℃以下（若しくはガラス基板の歪点以下の
温度）で１分間以上１０分間以下程度、好ましくは６５０℃、３分間以上６分間以下程度
のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）処理で行っても良い。こ
れらの熱処理方法は、実施者が適宜決定すれば良い。なお、この酸化物半導体層４０３の
脱水化または脱水素化を行うための加熱処理は、このタイミングに限らず、フォトリソグ
ラフィ工程や成膜工程の前後などで複数回行っても良い。また、そのときには酸素を含む
雰囲気で熱処理を行っても良い。
また、酸化物半導体の熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に
対して行うこともできる。その場合には、熱処理後にフォトリソグラフィ工程を行う。ま
た、熱処理は、酸化物半導体の成膜後であれば、島状の酸化物半導体層上にソース電極層
及びドレイン電極層を積層させた後で行っても良い。
次いで、絶縁層４３７、及び酸化物半導体層４０３上に、ソース電極層及びドレイン電極
層（これと同じ層で形成される配線を含む）となる導電膜を形成する。ソース電極層、及
びドレイン電極層に用いる導電膜としては、例えば、アルミニウム、クロム、銅、タンタ
ル、チタン、モリブデン、タングステンから選ばれた元素を含む金属膜、または上述した
元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜
）等を用いることができる。また、アルミニウム、銅などの金属膜の一方の面または双方
の面にチタン、モリブデン、タングステンなどの高融点金属膜またはそれらの窒化膜（窒
化チタン膜、窒化モリブデン膜、窒化タングステン膜等）を積層させた構成としても良い
。
また、ソース電極層、及びドレイン電極層に用いる導電膜は、導電性の金属酸化物で形成
しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化錫（Ｓｎ
Ｏ２）、酸化亜鉛（ＺｎＯ）、インジウム錫酸化物（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略
記する）、インジウム亜鉛酸化物（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料
に酸化シリコンを含ませたものを用いることができる。
次いで、第２のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択
的にエッチングを行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した後、
レジストマスクを除去する（図５（Ｂ）参照）。
なお、導電膜のエッチングの際に、酸化物半導体層４０３が極力エッチングされない様に
することが好ましい。しかしながら、導電膜のみをエッチングする条件を得ることは難し
く、導電膜のエッチングの際に酸化物半導体層４０３の一部がエッチングされ、溝部（凹
部）を有する形状となることもある。
本実施の形態では、導電膜としてチタン膜を用い、酸化物半導体層４０３にはＩｎ−Ｇａ
−Ｚｎ−Ｏ系酸化物半導体を用いたので、エッチャントとしてアンモニア過水（アンモニ
ア、水、過酸化水素水の混合液）を用い、選択的に導電膜をエッチングする。
次いで、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、及び酸化物半導体層４０３上
にゲート絶縁層４０２を形成する（図５（Ｃ）参照）。ゲート絶縁層４０２は、酸化シリ
コン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化ア
ルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、酸化ガリ
ウム、またはこれらの混合材料をプラズマＣＶＤ法、またはスパッタ法等により形成する
ことができる。また、ゲート絶縁層４０２は単層に限らず、上記複数の材料の積層であっ
ても良い。
なお、ゲート絶縁層４０２には、酸化物半導体層と同種の成分を含む絶縁材料を用いるこ
とが好ましい。この様な材料は、酸化物半導体層との界面の状態を良好に保つことができ
る。ここで、「酸化物半導体層と同種の成分」とは、酸化物半導体層の構成元素から選択
される一つまたは複数の元素を意味する。例えば、酸化物半導体層がＩｎ−Ｇａ−Ｚｎ−
Ｏ系の酸化物半導体材料によって構成される場合、同種の成分を含む絶縁材料としては酸
化ガリウムなどがある。
また、ゲート絶縁層４０２の形成には、緻密で絶縁耐圧の高い高品質な絶縁層を形成でき
るμ波（例えば周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤを用いることが好
ましい。酸化物半導体層と高品質ゲート絶縁層が密接することにより、界面準位密度を低
減することができる。
また、成膜後の熱処理によってゲート絶縁層の膜質や、酸化物半導体層との界面特性が改
質される絶縁層であっても良い。いずれにしても、ゲート絶縁層４０２は、膜質が良好で
あることは勿論のこと、酸化物半導体層との界面準位密度を低減し、良好な界面を形成で
きるものが好ましい。
次に、導電膜を形成した後、第３のフォトリソグラフィ工程及びエッチング工程によりゲ
ート電極層４０１を形成する（図５（Ｄ）参照）。
ゲート電極層４０１は、モリブデン、チタン、タンタル、タングステン、アルミニウム、
銅、ネオジム、スカンジウム等の金属材料、またはこれらを主成分とする合金材料をスパ
ッタ法等で形成することができる。また、ゲート電極層４０１は単層に限らず、上記複数
の材料の積層であっても良い。
次に、絶縁層４０７として絶縁膜を形成する。該絶縁膜には酸化シリコン膜、酸化窒化シ
リコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、またはＧａｘＡｌ２−ｘＯ３
＋ｙ（０≦ｘ≦２、ｙ＞０、ｘは０以上２以下、ｙは０より大きい値）で表される酸化ガ
リウム、酸化ガリウムアルミニウムなどの無機絶縁膜を用いることができる。
なお、図示はしないが、絶縁層４０７上に信頼性を向上させるための保護絶縁層を形成し
ても良い。保護絶縁層には、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜
、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。
また、絶縁層４０７または保護絶縁層上にトランジスタ起因の表面凹凸を低減するために
平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾ
シクロブテン、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率
材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁
膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
以上の工程でトランジスタ４４０が形成される。
次に、作製したトランジスタの光応答特性を調べるための測定系を説明する。
図８に測定系の概念図を示す。チャンバー５０８内に設置されたトランジスタ５０５には
、キセノンランプ５０１を光源とした光が光学フィルタ５０２、光ファイバー５０３、ロ
ッドレンズ５０４、導入窓５０９を通して照射される。ここで、照射光５１０は、光学フ
ィルタ５０２によって中心波長４００ｎｍ（半値幅１０ｎｍ）の光に分光している（図１
０参照）。電流計５０６としては半導体パラメータアナライザ（アジレント製４１５５Ｃ
）を用い、トランジスタ５０５から出力される光電流の経時変化を測定し、パーソナルコ
ンピュータ５０７に出力させる。
なお、光電流の測定時には、トランジスタのドレイン電圧は０．１Ｖ、ゲート電圧を０Ｖ
とし、半導体パラメータアナライザのサンプリング間隔を１秒、サンプリング回数を３６
０１回（１時間）、積分時間を”ｍｅｄｉｕｍ”（１秒）の設定とする。
測定したトランジスタは前述した様に３種類であり、このうち、ボトムゲート型の一つ（
以降、ボトムゲート１と呼ぶ）は、前述したトランジスタの作製工程において、酸化物半
導体層の脱水化または脱水素化のための熱処理を行っていないものである。また、ボトム
ゲート型の他の一つ（以降、ボトムゲート２と呼ぶ）と、トップゲート型（以降、トップ
ゲートと呼ぶ）は、該熱処理として、６５０℃のＲＴＡ処理とドライエアー中で４５０℃
の加熱工程を行ったものである。
図１１は、上述の３つのトランジスタに対して、中心波長４００ｎｍの光を照射強度３．
５ｍＷ／ｃｍ２で６００秒間照射したときの電流―時間（Ｉ−ｔ）特性である。また、図
１２に光照射後の電流立ち下がり領域を拡大したものを示す。なお、チャネル形成領域に
光が照射される様に、ボトムゲート型ではトランジスタの形成面側から光を照射し、トッ
プゲート型では基板側から光を照射する。
光照射を終了する直前の光電流の最大値（Ｉｍａｘ）は、ボトムゲート１が最も高く、次
いで、ボトムゲート２、トップゲートの順となっている。ボトムゲート１とボトムゲート
２の違いは、脱水化または脱水素化のための熱処理の有無であることから、高純度化され
た酸化物半導体層を含むトランジスタは、光電流を生成する準位が少ないことが示唆され
る。また、トップゲートでは、Ｉｍａｘが小さいだけでなく、光応答速度が速くなってお
り、光照射終了後、約３００秒以内に電流値が収束していることがわかる。各トランジス
タのτ１、τ２を表２にまとめる。
また、上記トランジスタに白色ＬＥＤにて照度３６０００ｌｘの光照射を行いながら、室
温でゲートに−２ＭＶ／ｃｍのストレスとなる様に電圧印加し続けた時のしきい値電圧の
変動を図１３に示す。なお、上記電圧印加中において、ソース及びドレイン端子は、ＧＮ
Ｄ電位としている。ここで、しきい値電圧の変動の少ない順は、表２の光電流値の少ない
順、または光応答速度の速い順と一致しており、トップゲートが良好となっている。従っ
て、酸化物半導体層を用いたトランジスタにおいては、トップゲート型が信頼性上適した
構成であると言える。
酸化シリコンに代表される酸化物に強い紫外線を照射すると電子−正孔対が発生し、更に
電界が印加されている場合、電子と正孔に分離され、自由キャリアになることが光Ｃ−ｔ
測定等からわかっている。酸化シリコンでは、光照射により発生した正孔が非常に緩やか
に移動し、酸化膜中に存在する正孔トラップに捕獲され、安定な電荷になると言われてい
る。Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜は、３．１ｅＶの比較的広いバンドギャップを持ち、構造上
電子の移動度に比べ正孔の移動度が格段に低くなる。上述した光応答特性では、４００ｎ
ｍという波長でもＩｎ−Ｇａ−Ｚｎ−Ｏ膜は光照射によるキャリア増加が認められ、緩和
時間も遅いものから速いものまで見られるといった酸化シリコンにおける物理と非常に似
た結果となっている。
この光応答特性に対して、Ｉｎ−Ｇａ−Ｚｎ−Ｏ半導体のバンドモデルを図１４に示す様
に仮定し、考察する。光電流にτ１、τ２という二段階のキャリアの緩和時間が見られて
いるのは、伝導帯近くの浅い電子捕獲準位と価電子帯側の深い正孔捕獲準位といった二つ
のトラップによるものである。前者の浅い電子捕獲準位は、速い応答τ１に、後者の深い
正孔捕獲準位は遅い応答τ２に対応させている。前者の浅い電子捕獲準位だけであれば、
数秒程度の非常に速い応答で収まることが予想され、結果としてトランジスタのしきい値
電圧の変動には結びつかない。一方、深い準位である正孔捕獲準位であれば、捕獲された
正孔は価電子帯に戻ることが難しく、非常に遅い応答が現れる。このトラップされた電荷
が膜中に固定電荷として取り残されることにより、トランジスタのしきい値電圧の変動が
起きる。従って、酸化物半導体では、τ１＜τ２であり、τ２が短いことが望まれる。
本発明の一態様における酸化物半導体層を用いたトランジスタは、その構造または作製工
程によってエネルギーギャップ内における価電子帯側の深い正孔捕獲準位が少なくなるこ
とが示唆されることから、光劣化を極力抑制し、電気特性が安定したトランジスタとする
ことができる。従って、該トランジスタを用いた表示装置等の半導体装置の信頼性を高く
することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態２）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に用いることが
できる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受
信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ
等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）
、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが
挙げられる。上記実施の形態で説明したトランジスタ、及び該トランジスタを含む半導体
装置を具備する電子機器の例について説明する。
図１５（Ａ）は電子書籍（Ｅ−ｂｏｏｋともいう）であり、筐体９６３０、表示部９６３
１、操作キー９６３２、太陽電池９６３３、充放電制御回路９６３４を有することができ
る。図１５（Ａ）に示した電子書籍は、様々な情報（静止画、動画、テキスト画像など）
を表示する機能、カレンダー、日付または時刻などを表示部に表示する機能、表示部に表
示した情報を操作または編集する機能、様々なソフトウェア（プログラム）によって処理
を制御する機能、等を有することができる。なお、図１５（Ａ）では充放電制御回路９６
３４の一例としてバッテリー９６３５、ＤＣＤＣコンバータ（以下、コンバータと略記）
９６３６を有する構成について示している。他の実施の形態で示した半導体装置を表示部
９６３１に用いることにより、信頼性の高い電子書籍とすることができる。
図１５（Ａ）に示す構成では、表示部９６３１を半透過型、または反射型の液晶表示装置
とすることで、比較的明るい環境下でも認識性良く使用することができる。また、その様
な環境下では、太陽電池９６３３による発電及びバッテリー９６３５への充電を効率よく
行うことができる。なお、太陽電池９６３３は、図示した領域に限らず、筐体９６３０の
空きスペース（表面や裏面）に適宜設けることができる。なおバッテリー９６３５として
は、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
また、図１５（Ａ）に示す充放電制御回路９６３４の構成及び動作について、図１５（Ｂ
）のブロック図を用いて説明する。図１５（Ｂ）には、太陽電池９６３３、バッテリー９
６３５、コンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示部
９６３１について示している。ここで、充放電制御回路９６３４に対応する箇所は、バッ
テリー９６３５、コンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３
である。
まず、外光により太陽電池９６３３が発電する場合の動作の例について説明する。太陽電
池で発電した電力は、バッテリー９６３５を充電するための好適な電圧となるよう、コン
バータ９６３６で昇圧または降圧がなされる。そして、表示部９６３１の動作に太陽電池
９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６３７
で表示部９６３１に必要な電圧に昇圧または降圧をすることとなる。また、表示部９６３
１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６３
５の充電を行う構成とすればよい。
次いで、外光が乏しく、太陽電池９６３３による発電がされない場合の動作の例について
説明する。バッテリー９６３５に蓄電された電力は、スイッチＳＷ３をオンにすることで
コンバータ９６３７により昇圧または降圧がなされる。そして、表示部９６３１の動作に
バッテリー９６３５からの電力が用いられることとなる。
なお、充電手段の一例として太陽電池を用いる例を示したが、他の手段、または他の手段
との組み合わせによりバッテリー９６３５を充電する構成であってもよい。
図１６（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００
２、表示部３００３、キーボード３００４などによって構成されている。他の実施の形態
で示した半導体装置を表示部３００３に用いることにより、信頼性の高いノート型のパー
ソナルコンピュータとすることができる。
図１６（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、
外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用
の付属品としてスタイラス３０２２がある。他の実施の形態で示した半導体装置を表示部
３０２３に用いることにより、より信頼性の高い携帯情報端末（ＰＤＡ）とすることがで
きる。
図１６（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７
０１及び筐体２７０３の２つの筐体が軸部２７１１を介して一体となっている。筐体２７
０１及び筐体２７０３は、該軸部２７１１を軸に開閉動作を行うことができ、紙の書籍を
閲覧する様な形態で操作することが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５及び表示部２７０７は、続き画面を表示する構成としても
よいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすること
で、例えば右側の表示部（図１６（Ｃ）では表示部２７０５）に文章を表示し、左側の表
示部（図１６（Ｃ）では表示部２７０７）に画像を表示することができる。他の実施の形
態で示した半導体装置を表示部２７０５、表示部２７０７に用いることにより、信頼性の
高い電子書籍２７００とすることができる。
また、図１６（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、
筐体２７０１において、電源スイッチ２７２１、操作キー２７２３、スピーカー２７２５
などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示
部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また
、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿
入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機
能を持たせた構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
図１６（Ｄ）は、携帯型情報端末であり、筐体２８００及び筐体２８０１の二つの筐体で
構成されている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイク
ロフォン２８０４、ポインティングデバイス２８０６、カメラ２８０７、外部接続端子２
８０８などを備えている。また、筐体２８００には、携帯型情報端末の充電を行う太陽電
池２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８
０１内部に内蔵されている。他の実施の形態で示した半導体装置を表示パネル２８０２に
用いることにより、信頼性の高い携帯型情報端末とすることができる。
また、表示パネル２８０２はタッチパネルを備えており、図１６（Ｄ）には表示されてい
る複数の操作キー２８０５を点線で示している。なお、太陽電池２８１０で出力される電
圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
２８０２と同一面上にカメラ２８０７を備えているため、テレビ電話が可能である。スピ
ーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、音声の録音及び再生な
どの機能にも用いられる。さらに、筐体２８００と筐体２８０１は、スライドし、図１６
（Ｄ）の様に展開している状態から重なり合った状態とすることができ、携帯に適した小
型化を可能としている。
外部接続端子２８０８は充電ケーブルやＵＳＢケーブルなどの各種ケーブルと接続可能で
あり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メ
モリスロット２８１１に大容量の記録媒体を挿入することで、より大量のデータの取扱に
も対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図１６（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、
接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、及びバッテリー３０５
６などによって構成されている。他の実施の形態で示した半導体装置を表示部（Ａ）３０
５７、表示部（Ｂ）３０５５に用いることにより、信頼性の高いデジタルビデオカメラと
することができる。
図１６（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、
筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示
することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持し
た構成を示している。他の実施の形態で示した半導体装置を表示部９６０３に用いること
により、信頼性の高いテレビジョン装置９６００とすることができる。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から
出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
１０１ ガラス基板
１０２ 酸化物半導体膜
１０３ 電極
１０４ 電極
１０５ 絶縁層
３０１ ゲート電極層
３０２ ゲート絶縁層
３０３ 酸化物半導体層
３０５ａ ソース電極層
３０５ｂ ドレイン電極層
３０７ 絶縁層
３１０ トランジスタ
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁層
４０３ 酸化物半導体層
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０７ 絶縁層
４１０ トランジスタ
４３７ 絶縁層
４４０ トランジスタ
５０１ キセノンランプ
５０２ 光学フィルタ
５０３ 光ファイバー
５０４ ロッドレンズ
５０５ トランジスタ
５０６ 電流計
５０７ パーソナルコンピュータ
５０８ チャンバー
５０９ 導入窓
５１０ 照射光
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカー
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ
２８０８ 外部接続端子
２８１０ 太陽電池
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５５ 表示部（Ｂ）
３０５６ バッテリー
３０５７ 表示部（Ａ）
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６３０ 筐体
９６３１ 表示部
９６３２ 操作キー
９６３３ 太陽電池
９６３４ 充放電制御回路
９６３５ バッテリー
９６３６ コンバータ
９６３７ コンバータ

Claims (2)

  1. 酸化物半導体層に光を照射し、前記光の照射を遮断した後、光電流値が収束するまでの時間が３００秒以下であることを特徴とする半導体装置。
  2. 酸化物半導体層に、中心波長４００ｎｍの光を、照射強度３．５ｍＷ／ｃｍ２で６００秒間照射したときのドレイン電流が、５．００×１０−１２Ａ以下であることを特徴とする半導体装置。
JP2018244205A 2010-06-25 2018-12-27 半導体装置 Active JP6630810B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010144694 2010-06-25
JP2010144694 2010-06-25

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017117422A Division JP2017157873A (ja) 2010-06-25 2017-06-15 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019221849A Division JP6826180B2 (ja) 2010-06-25 2019-12-09 半導体素子の作製方法

Publications (2)

Publication Number Publication Date
JP2019050428A true JP2019050428A (ja) 2019-03-28
JP6630810B2 JP6630810B2 (ja) 2020-01-15

Family

ID=45351674

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2011135011A Active JP5988550B2 (ja) 2010-06-25 2011-06-17 トランジスタの作製方法
JP2016156085A Active JP6162869B2 (ja) 2010-06-25 2016-08-09 半導体装置
JP2017117422A Withdrawn JP2017157873A (ja) 2010-06-25 2017-06-15 半導体装置
JP2018244205A Active JP6630810B2 (ja) 2010-06-25 2018-12-27 半導体装置
JP2019221849A Active JP6826180B2 (ja) 2010-06-25 2019-12-09 半導体素子の作製方法
JP2021003975A Active JP7011089B2 (ja) 2010-06-25 2021-01-14 半導体装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2011135011A Active JP5988550B2 (ja) 2010-06-25 2011-06-17 トランジスタの作製方法
JP2016156085A Active JP6162869B2 (ja) 2010-06-25 2016-08-09 半導体装置
JP2017117422A Withdrawn JP2017157873A (ja) 2010-06-25 2017-06-15 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2019221849A Active JP6826180B2 (ja) 2010-06-25 2019-12-09 半導体素子の作製方法
JP2021003975A Active JP7011089B2 (ja) 2010-06-25 2021-01-14 半導体装置

Country Status (4)

Country Link
US (2) US8895976B2 (ja)
JP (6) JP5988550B2 (ja)
KR (3) KR20120000499A (ja)
TW (1) TWI525835B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9929276B2 (en) * 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2015033499A1 (ja) 2013-09-03 2015-03-12 パナソニック株式会社 薄膜トランジスタの評価方法、製造方法、及び、薄膜トランジスタ
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
CN110535831B (zh) * 2019-07-30 2022-02-01 平安科技（深圳）有限公司 基于Kubernetes和网络域的集群安全管理方法、装置及存储介质
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250984A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
KR20070107606A (ko) * 2006-05-03 2007-11-07 세이코 엡슨 가부시키가이샤 감광 트랜지스터
US20080038882A1 (en) * 2006-08-09 2008-02-14 Kazushige Takechi Thin-film device and method of fabricating the same
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
WO2009139428A1 (en) * 2008-05-12 2009-11-19 Canon Kabushiki Kaisha Method for manufacturing semiconductor device or apparatus, and apparatus for manufacturing the same
JP2009275236A (ja) * 2007-04-25 2009-11-26 Canon Inc 酸窒化物半導体

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6656779B1 (en) 1998-10-06 2003-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7746681B2 (en) * 2005-01-07 2010-06-29 Invisage Technologies, Inc. Methods of making quantum dot films
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4680630B2 (ja) 2005-02-28 2011-05-11 大日本印刷株式会社 半導体薄膜のキャリア移動度の測定用基板、測定装置及び測定方法
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP4904789B2 (ja) * 2005-11-30 2012-03-28 凸版印刷株式会社 薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5177954B2 (ja) 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
EP2158608A4 (en) 2007-06-19 2010-07-14 Samsung Electronics Co Ltd OXIDE SEMICONDUCTORS AND THIN FILM TRANSISTORS THEREWITH
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
JP2009033004A (ja) * 2007-07-30 2009-02-12 Fujifilm Corp 薄膜素子とその製造方法、半導体装置
JP5228406B2 (ja) 2007-08-30 2013-07-03 日本電気株式会社 半導体装置及びその製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5305696B2 (ja) 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP5305731B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
TWI500160B (zh) * 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US10644163B2 (en) 2008-08-27 2020-05-05 Idemitsu Kosan Co., Ltd. Semiconductor film comprising an oxide containing in atoms, Sn atoms and Zn atoms
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250984A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
CN101467257A (zh) * 2006-03-17 2009-06-24 佳能株式会社 使用氧化物半导体薄膜晶体管的发光器件及使用该发光器件的图像显示装置
US20090072233A1 (en) * 2006-03-17 2009-03-19 Canon Kabushiki Kaisha Light-emitting device using oxide semiconductor thin-film transistor and image display apparatus using the same
KR20080098423A (ko) * 2006-03-17 2008-11-07 캐논 가부시끼가이샤 산화물 반도체 박막 트랜지스터를 사용한 발광소자 및 이것을 사용한 화상표시장치
JP2007300112A (ja) * 2006-05-03 2007-11-15 Seiko Epson Corp フォトトランジスタおよび電子機器
KR20070107606A (ko) * 2006-05-03 2007-11-07 세이코 엡슨 가부시키가이샤 감광 트랜지스터
CN101068040A (zh) * 2006-05-03 2007-11-07 精工爱普生株式会社 光敏晶体管
US20070257256A1 (en) * 2006-05-03 2007-11-08 Seiko Epson Corporation Photosensing thin film transistor
JP2008042088A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜デバイス及びその製造方法
US20080038882A1 (en) * 2006-08-09 2008-02-14 Kazushige Takechi Thin-film device and method of fabricating the same
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
US20100084648A1 (en) * 2007-04-09 2010-04-08 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP2009275236A (ja) * 2007-04-25 2009-11-26 Canon Inc 酸窒化物半導体
CN101663762A (zh) * 2007-04-25 2010-03-03 佳能株式会社 氧氮化物半导体
US20100109002A1 (en) * 2007-04-25 2010-05-06 Canon Kabushiki Kaisha Oxynitride semiconductor
WO2009139428A1 (en) * 2008-05-12 2009-11-19 Canon Kabushiki Kaisha Method for manufacturing semiconductor device or apparatus, and apparatus for manufacturing the same
JP2009277701A (ja) * 2008-05-12 2009-11-26 Canon Inc 半導体素子又は半導体装置の製造方法ならびにその製造装置

Also Published As

Publication number Publication date
KR20180084027A (ko) 2018-07-24
JP7011089B2 (ja) 2022-01-26
KR102257045B1 (ko) 2021-05-26
TWI525835B (zh) 2016-03-11
JP2020036049A (ja) 2020-03-05
TW201210027A (en) 2012-03-01
KR20190065996A (ko) 2019-06-12
JP6162869B2 (ja) 2017-07-12
US20110315979A1 (en) 2011-12-29
JP2016189492A (ja) 2016-11-04
JP6826180B2 (ja) 2021-02-03
JP6630810B2 (ja) 2020-01-15
US9748401B2 (en) 2017-08-29
JP5988550B2 (ja) 2016-09-07
JP2017157873A (ja) 2017-09-07
US8895976B2 (en) 2014-11-25
JP2012028751A (ja) 2012-02-09
US20150069393A1 (en) 2015-03-12
JP2021064810A (ja) 2021-04-22
KR20120000499A (ko) 2012-01-02

Similar Documents

Publication Publication Date Title
KR102660906B1 (ko) 반도체 장치
JP6630779B2 (ja) 半導体装置の作製方法
JP6630810B2 (ja) 半導体装置
TWI595670B (zh) 半導體裝置
TW201301406A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191209

R150 Certificate of patent or registration of utility model

Ref document number: 6630810

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250