TWI525835B - 電晶體和半導體裝置 - Google Patents

電晶體和半導體裝置 Download PDF

Info

Publication number
TWI525835B
TWI525835B TW100121823A TW100121823A TWI525835B TW I525835 B TWI525835 B TW I525835B TW 100121823 A TW100121823 A TW 100121823A TW 100121823 A TW100121823 A TW 100121823A TW I525835 B TWI525835 B TW I525835B
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
insulating layer
film
oxide
Prior art date
Application number
TW100121823A
Other languages
English (en)
Other versions
TW201210027A (en
Inventor
津吹將志
井上卓之
平石鈴之介
菊地彫
鄉戶宏充
吉富修平
井上弘毅
宮永昭治
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201210027A publication Critical patent/TW201210027A/zh
Application granted granted Critical
Publication of TWI525835B publication Critical patent/TWI525835B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

電晶體和半導體裝置
本發明關於一種電晶體及一種將該電晶體用於至少其一部分中而構成的半導體裝置。
注意，在本發明說明中半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，因此如液晶顯示裝置、發光裝置等電光裝置、半導體電路以及電子裝置都是半導體裝置。
在現有技術中，以液晶電視為典型的顯示裝置採用使用矽半導體的電晶體，但是作為代替矽半導體的材料，氧化物半導體引人注目。例如，公開了作為主動矩陣型顯示裝置中的電晶體的活化層，使用包含In、Ga及Zn的非晶氧化物，並該非晶氧化物具有低於1018/cm3的電子載子濃度的非晶氧化物(參照專利文獻1)。
然而，關於使用氧化物半導體的電晶體指出了幾個問題。其中之一是特性的穩定性，即指出了因可見光或紫外光的照射而導致電特性的變化(參照非專利文獻1)。
[專利文獻1]日本專利申請公開2006-165528號公報
[非專利文獻1]Dong Hee Lee, Ken-ichi Kawamura, Kenji Nomura, Hiroshi Yanagi, Toshio Kamiya, Masahiro Hirano, Hideo Hosono "Steady-state photoconductivity of amorphous In-Ga-Zn-O",Thin Solid Films,Vol.518, pp.3000-3003(2010)。
由金屬氧化物構成的氧化物半導體具有3eV左右的帶隙，本來對可見光具有透光性。但是，已知的是，由金屬氧化物構成的氧化物半導體具有當照射強光時，膜劣化(稱為光劣化)的性質。
由於對因光而使用氧化物半導體的電晶體的這種特性變化，都沒有提出改善的方法，因此雖然使用氧化物半導體的電晶體被期待是新材料，但是這成為實用化延遲的原因。
此外，在使用背光燈的液晶顯示裝置中，有時背光燈的光被照射到使用氧化物半導體的電晶體。在此情況下，有如下憂慮：即使電晶體處於截止狀態，也因光啟動而產生洩漏電流，而導致顯示品質的降低或光劣化。
本發明的一個方式的目的是提供儘量抑制光劣化且電特性穩定的電晶體及包括該電晶體的半導體裝置。
下面說明對氧化物半導體層照射光產生的光電流的機理。
可以由算式1及算式2表示的連續方程表示半導體中的載子。
注意，在上述兩個算式中，t表示時間，x表示位置，q表示電荷。在此，n、p表示電子及電洞的載子濃度，Jn、Jp表示電子及電洞的電流值，Gn、Gp是電子及電洞的產生(Generation)概率，Rn、Rp表示再結合(Recombination)的概率。當將電洞載子濃度分為熱平衡狀態的電洞載子濃度p0及與熱平衡狀態之間的偏差△p時，可以由算式3表示電洞的載子濃度。
[算式3]p=p 0+△p
當將具有帶隙以上的能量的光照射到半導體時，在其吸收過程中，價電子帶的電子遷移到傳導帶而產生電洞。當將其產生概率設定為G0p時，再結合概率可以由下面的算式4表示。在此，τ p表示所產生的電洞的緩和時間。
在將光均勻地照射到裝置中的情況下，如果可以不考慮源極方向或汲極方向的擴散光，則連續方程為下面所示的算式5。
當以初期的光電流為0來解算式5時，載子濃度可以 由下面的算式6表示。
此外，當以光截止的時間為t0時，載子濃度為下面的算式7。
由於光電流與過剩載子濃度成比例，因此電流式為下面的算式8。
(I 0 ：常數，依靠於物性及結構)
緩和時間τ依靠於載子的再結合模型。該再結合的過程在基本上是兩種，即直接再結合和間接再結合(SRH型再結合)。
此外，有可以容易俘獲電洞但是難以俘獲電子而不容易發生再結合的陷阱。將這種陷阱稱為“safe”陷阱。
圖3A是“safe”陷阱的模式圖，而圖3B是示出俘獲之後的熱所引起的遷移的模式圖。
俘獲在其能量位置與價電子帶之間的距離比與本質費米能階之間的距離短且電子不容易被俘獲的“safe”陷阱中的電洞的一部分藉由因熱而遷移到價電子帶，可以有助於電傳導。有“safe”陷阱的半導體的光回應特性(電流的光回應特性)中的緩和時間至少示出兩種模式(τ1、τ2)。
本發明說明所公開的本發明的一個方式是一種電晶體，包括：氧化物半導體層；與氧化物半導體層的一部分重疊的源極電極層及汲極電極層；與氧化物半導體層、源極電極層及汲極電極層重疊的閘極絕緣層；以及隔著閘極絕緣層與氧化物半導體層的一部分重疊的閘電極，其中，對成為通道形成區的氧化物半導體層照射光，遮斷光照射之後的光回應特性中的載子的緩和時間至少示出兩種模式，即τ1及τ2，滿足τ1<τ2，並且，τ2為300秒鐘以下。
此外，本發明說明所公開的本發明的另一個方式是一種半導體裝置，包括：電晶體，在該電晶體中，對成為通道形成區的氧化物半導體層照射光，遮斷光照射之後的光回應特性中的載子的緩和時間至少示出兩種模式，即τ1及τ2，滿足τ1<τ2，並且，τ2為300秒鐘以下。
根據當到載子被俘獲在“safe”陷阱中的平均時間τ1充分大時，在光電流的時間變化的結果中有急速地下降的部分和緩慢地下降的部分的情況，可以確認有光回應特性中的緩和時間的兩種模式(τ1和τ2)。
當考慮“safe”陷阱時，可以由下面的算式9表示之後的電流式。另外，τ2表示載子留在“safe”陷阱中的平均時間。
[算式9]
A：依靠於物性及溫度的常數，D e、D h：電子、電洞的擴散係數
τp：熱平衡時的電洞的緩和時間
根據本發明的一個方式，可以提供光照射所引起的劣化非常少，且電特性穩定的電晶體以及包括該電晶體的半導體裝置。
下面，關於本發明的實施方式參照圖式給予詳細的說明。但是，本發明不侷限於下述說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是其方式和詳細內容可以被變換為各種各樣的形式。另外，本發明不應該被解釋為僅限於以下所示的實施方式的記載內容。
[實施例模式1]
在本實施方式中，說明使用氧化物半導體的元件的光回應特性。
首先，製造如圖7A和7B所示那樣的元件，以便評價氧化物半導體的單膜的性質。圖7A是元件的剖面圖，其中在玻璃基板101上設置有氧化物半導體膜102、第一電極103及第二電極104。此外，在氧化物半導體膜102之上形成絕緣層105，來抑制因氧化物半導體膜102在長時間內接觸外氣而導致電特性的變動。圖7B是元件的俯視形狀，其中在4.8mm×6mm的區域中包括第一電極103及第二電極104，且兩者之間形成有相等的間距。該間距的寬度為0.2mm，長度為32.7mm，形成在該間距的區域中的氧化物半導體膜102的厚度為25nm。此外，其他區域的氧化物半導體膜102的厚度為50nm。
上述元件的製造方法是如下。
首先，在玻璃基板(126.6mm×126.6mm)上形成50nm厚的In-Ga-Zn-O膜作為氧化物半導體膜102。藉由濺射法使用其組成比為In2O3：Ga2O3：ZnO=1：1：1[莫耳數比]的氧化物靶形成In-Ga-Zn-O膜。注意，成膜條件是如下：成膜溫度為室溫，氬流量為10sccm，氧流量為5sccm，壓力為0.4Pa，電力為500W。
接著，在氮氣圍下以450℃進行1小時的加熱處理。在不包含水、氫等的氮、氦、氖或氬等的惰性氣體氣圍下進行該加熱處理。在此，氣圍氣體的露點為-40℃以下較佳，為-60℃以下更佳。或者，將引入到加熱處理裝置中的氮、氦、氖或氬等的惰性氣體的純度設定為6N(99.9999%)以上較佳，設定為7N(99.99999%)以上(即，雜質濃度為1ppm以下，較佳為0.1ppm以下)更佳。
在進行加熱處理之後，藉由濺射法按順序層疊厚度為50nm的氮化鈦膜、厚度為50nm的鈦膜、厚度為200nm的鋁膜及厚度為50nm的鈦膜來形成導電膜的疊層。
在藉由光刻製程在導電膜的疊層上形成抗蝕劑掩模，並選擇性地進行蝕刻來形成第一電極103及第二電極104之後，進行O2灰化去除抗蝕劑掩模。由於這種蝕刻製程而該導電膜消失的區域中的氧化物半導體膜102也被蝕刻，但是調整蝕刻時間以將該區域的厚度設定為25nm。
接著，藉由使用氧化矽靶的濺射法，在氧化物半導體膜102、第一電極103及第二電極104上形成厚度為300nm的氧化矽膜。
接著，藉由光刻製程在氧化矽膜上形成抗蝕劑掩模，並選擇性地進行蝕刻，來形成絕緣層105。然後，在氮氣圍下以250℃進行1小時的加熱處理來完成元件。
接著，說明檢測元件的光回應特性而得到的結果。注意，準備三個元件，邊分別進行25℃、85℃、150℃的加熱邊進行光照射，而檢測光照射前後的電流值的變化。
作為對氧化物半導體膜102照射的光的光源，使用白色LED(由Moritex Corporation製造的MDBL-CW100)。圖9示出該白色LED的光譜。在以1700cd/cm2照射600秒鐘的白色光之後，將使該白色光的光源截止的時間設為0來測量電流值。圖1示出顯示光回應特性的圖表。另外，在圖1中，橫軸表示時間，而縱軸表示電流值。此外，圖2是放大圖1中的0sec至100sec的區域，使電流值歸一化，並以縱軸為對數標度而表示的圖表。
在此，可知光回應特性具有到光電流急劇地下降的時間(τ1)和之後緩慢地減少的時間(τ2)。根據如圖6所示那樣呈現急劇的下降的光電流的傾斜和呈現τ2的光電流的傾斜的交點可估計τ1。此外，根據算式9所示的電流式可估計τ2。
另外，根據時刻0[sec]和時刻1[sec]之間的傾斜算出τ1。這是因為為了提高測量精度將電流測量時的時間解析度設定為1[sec]的緣故。由此，不能測量剛處於截止狀態之後的時刻0[sec]附近的急劇性，而τ1有可能被估計為比實際值長。表1示出在各種溫度下抽出了的τ1、τ2。
考慮到測量時的時間解析度，而可以將各種溫度下的τ1、τ2認為大致相同。根據τ1、τ2依靠於陷阱密度的事實還可以求得上述結果。另一方面，根據圖2，溫度越高，對剛結束光照射之後的電流值(時刻0[sec])和結束光照射之後經過充分的時間之後的電流值(例如，時刻60[sec])之間的比例越大。這原因是溫度越高，再次從陷阱進行熱激發的概率越高。
像這樣，光回應特性對時間軸具有兩個步驟的傾斜是由於傳導帶或價電子帶附近有“safe”陷阱的緣故。
接著，說明使用與上述元件同樣的氧化物半導體層的電晶體的光回應特性。
用於光回應特性的比較的電晶體具有兩種結構，即圖4A所示的底閘型和圖4B所示的頂閘型。另外，還準備不進行下述氧化物半導體層的加熱處理的底閘型電晶體。因此，對總共三個電晶體的光回應特性進行比較。
圖4A所示的電晶體310是底閘結構的電晶體中之一。電晶體310在具有絕緣表面的基板400上包括閘電極層301、閘極絕緣層302、氧化物半導體層303以及源極電極層305a及汲極電極層305b。此外，覆蓋電晶體310地設置有與氧化物半導體層303接觸的絕緣層307。在本實施方式中，作為閘電極層301使用100nm厚的鎢，作為閘極絕緣層302使用藉由高密度電漿CVD法形成的100nm厚的氧氮化矽，作為氧化物半導體層303使用25nm厚的In-Ga-Zn-O膜，作為源極電極層305a及汲極電極層305b使用由100nm厚的鈦、200nm厚的鋁及100nm厚的鈦構成的疊層，並且作為絕緣層307使用300nm厚的氧化矽。
圖4B所示的電晶體440是頂閘結構的電晶體中之一。電晶體440在具有絕緣表面的基板400上包括絕緣層437、氧化物半導體層403、源極電極層405a及汲極電極層405b、閘極絕緣層402及閘電極層401。此外，設置有覆蓋電晶體440的絕緣層407。在本實施方式中，作為絕緣層437使用300nm厚的氧化矽，作為氧化物半導體層403使用30nm厚的In-Ga-Zn-O膜，作為源極電極層405a及汲極電極層405b使用100nm厚的鎢，作為閘極絕緣層402使用藉由電漿CVD法形成的100nm厚的氧氮化矽，作為閘電極層401使用30nm厚的氮化鉭和370nm厚的鎢的疊層，並且作為絕緣層407使用300nm厚的氧化矽。
此外，雖然未圖示，但是在電晶體310及電晶體440中，可以在絕緣層307及絕緣層407上形成有保護絕緣層。
此外，電晶體可以是形成有一個通道形成區的單閘結構、形成有兩個通道形成區的兩閘結構、形成有三個通道形成區的三閘結構等的多閘結構。另外，也可以是在通道區的上下具有隔著閘極絕緣層配置的兩個閘電極層的雙閘型。
此外，在本實施方式中，無論其結構，電晶體的尺寸是：通道長度為3μm，通道寬度為50μm。
接著，參照圖5A、5B、5C及5D說明電晶體440的製造方法的一例。另外，電晶體310也可以藉由同樣的材料及方法形成。
首先，在具有絕緣表面的基板400上形成成為基底膜的絕緣層437。絕緣層437具有防止雜質元素從基板400擴散的功能，並且可以使用選自氮化矽膜、氧化矽膜、氮氧化矽膜、氧氮化矽膜或由GaxAl2-xO3+y(0x2，y>0，x是0以上且2以下，y大於0)表示的氧化鋁、氧化鎵、氧化鎵鋁中的膜來形成絕緣層437。此外，該基底膜不侷限為單層，也可以為上述多種膜的疊層。
在此，作為基板400，可以使用至少具有可耐受後面的加熱處理的程度的耐熱性的基板。例如，可以使用玻璃基板如硼矽酸鋇玻璃和硼矽酸鋁玻璃等、陶瓷基板、石英基板、藍寶石基板等。此外，還可以使用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI基板等。
此外，作為基板400，也可以使用撓性基板。當使用撓性基板時，有在撓性基板上直接製造包括氧化物半導體層的電晶體的方法或在其他基板上製造包括氧化物半導體層的電晶體，然後轉置到撓性基板上的方法。該兩種方法都可以使用。注意，在轉置到撓性基板上的方法中，在製造電晶體的基板上設置分離層較佳。
接著，在絕緣層437上形成厚度為2nm以上且200nm以下，較佳為5nm以上且30nm以下的氧化物半導體膜。
作為用於該氧化物半導體膜的氧化物半導體，至少包含In、Ga、Sn、Zn、Al、Mg、Hf及鑭系元素中的一種以上的元素的材料，例如可以使用四元金屬氧化物的In-Sn-Ga-Zn-O類氧化物半導體；三元金屬氧化物的In-Ga-Zn-O類氧化物半導體、In-Sn-Zn-O類氧化物半導體、In-Al-Zn-O類氧化物半導體、Sn-Ga-Zn-O類氧化物半導體、Al-Ga-Zn-O類氧化物半導體、Sn-Al-Zn-O類氧化物半導體；二元金屬氧化物的In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、Al-Zn-O類氧化物半導體、Zn-Mg-O類氧化物半導體、Sn-Mg-O類氧化物半導體、In-Mg-O類氧化物半導體、In-Ga-O類氧化物半導體；In-O類氧化物半導體、Sn-O類氧化物半導體、Zn-O類氧化物半導體等。此外，上述氧化物半導體也可以包含SiO2。在此，In-Ga-Zn-O類氧化物半導體是指具有銦(In)、鎵(Ga)、鋅(Zn)的氧化物，而對於其組成比並沒有限制。此外，也可以包含In、Ga及Zn以外的元素。
此外，作為氧化物半導體膜，可以使用表示為化學式InMO3(ZnO)m(m>0)的膜。在此，M表示選自Zn、Ga、Al、Mn及Co中的一種或多種金屬元素。明確而言，M是Ga、Ga及Al、Ga及Mn或Ga及Co等。
特別是，藉由使用包含銦的氧化物半導體、包含銦及鎵的氧化物半導體等，可以形成電特性良好的電晶體。在本實施方式中，作為氧化物半導體膜，藉由濺射法形成In-Ga-Zn-O膜。
作為用於上述濺射法的靶，例如使用組成比為In2O3：Ga2O3：ZnO=1：1：1[莫耳數比]的氧化物靶。此外，也可以使用In2O3：Ga2O3：ZnO=1：1：2[莫耳數比]的氧化物靶。
另外，當作為氧化物半導體使用In-Zn-O類材料時，將所使用的靶的組成比設定為原子數比為In：Zn=50：1至1：2(換算為莫耳數比則為In2O3：ZnO=25：1至1：4)，較佳為In：Zn=20：1至1：1(換算為莫耳數比則為In2O3：ZnO=10：1至1：2)，更佳為In：Zn=1.5：1至15：1(換算為莫耳數比則為In2O3：ZnO=3：4至15：2)。例如，作為用來形成In-Zn-O類氧化物半導體的靶，當原子數比為In：Zn：O=X：Y：Z時，滿足Z>1.5X+Y的關係。
另外，靶的填充率為90%以上且100%以下，較佳為95%以上且100%以下。藉由採用高填充率的靶，可以形成緻密的氧化物半導體膜。
此外，作為濺射氣體，可以使用稀有氣體(典型的是氬)、氧或稀有氣體和氧的混合氣體。作為該濺射氣體，使用氫、水、羥基或氫化物等的雜質被去除了的高純度氣體較佳。
邊加熱基板邊形成氧化物半導體膜較佳。藉由在保持減壓狀態的沉積室中保持基板並將基板溫度設定為100℃以上且600℃以下，較佳設定為200℃以上且400℃以下，可以降低包含在氧化物半導體膜中的雜質濃度。
此外，為了去除沉積室中的殘留水分，使用吸附型的真空泵，例如低溫泵、離子泵、鈦昇華泵較佳。另外，作為排氣單元，也可以使用設置有冷阱的渦輪分子泵。因為在使用低溫泵進行排氣的沉積室中，例如排氣氫原子、水等包含氫原子的化合物及包含碳原子的化合物等，所以可以降低在該沉積室內形成的氧化物半導體膜所包括的雜質的濃度。
作為成膜條件的一例，可以舉出如下條件：基板與靶之間的距離為100mm；壓力為0.6Pa；直流(DC)電源為0.5kW；採用氧(氧流量比率為100%)氣圍。另外，藉由使用脈衝直流電源，可以減輕在進行成膜時產生的粉狀物質(也稱為微粒、塵屑)，且也可以使膜厚度分佈為均勻。
接著，藉由第一光刻製程及蝕刻製程將氧化物半導體膜加工為島狀的氧化物半導體層403(參照圖5A)。
另外，也可以藉由噴墨法形成用於光刻製程的抗蝕劑掩模。因為在噴墨法中不使用光掩模，所以可以減少製造成本。
在此，作為氧化物半導體膜的蝕刻，可以採用乾蝕刻或濕蝕刻。或者也可以採用兩者。例如，作為用於氧化物半導體膜的濕蝕刻的蝕刻劑，可以使用磷酸、醋酸及硝酸的混合溶液等。此外，也可以使用ITO-07N(由日本關東化學株式會社製造)。
接著，進行加熱處理來使氧化物半導體層403脫水化或脫氫化。在本發明說明中，脫水化或脫氫化不僅包括使水、氫分子脫離的情況，而且還包括使氫原子、羥基等脫離的情況。
藉由該加熱處理，可以去除過量的氫(包括水或羥基)並改善氧化物半導體層的結構，從而可以降低能隙中的雜質能階。加熱處理的溫度是250℃以上且650℃以下，較佳是350℃以上且500℃以下，更佳是390℃以上且460℃以下。另外，在採用上述較佳的溫度範圍時，加熱處理時間是1小時左右，即可。此外，也可以利用如下RTA(Rapid Thermal Annealing：快速熱退火)處理進行該加熱處理：在惰性氣體(氮、氦、氖或氬等)氣圍下，以500℃以上且750℃以下(或者玻璃基板的應變點以下的溫度)進行1分鐘以上且10分鐘以下左右，較佳的是，以650℃進行3分鐘以上6分鐘左右。實施者適當地決定這些加熱處理方法，即可。注意，用來進行上述氧化物半導體層403的脫水化或脫氫化的加熱處理不侷限於這個時序，而也可以在光刻製程或成膜製程的前後等進行多次。此外，在那種情況下，也可以在包含氧的氣圍下進行加熱處理。
另外，也可以對加工為島狀的氧化物半導體層之前的氧化物半導體膜進行氧化物半導體的加熱處理。在此情況下，在加熱處理之後進行光刻製程。此外，只要在形成氧化物半導體之後，就可以當在島狀氧化物半導體層上層疊源極電極層及汲極電極層之後進行加熱處理。
接著，在絕緣層437及氧化物半導體層403上形成成為源極電極層及汲極電極層(包括由與它們相同的層形成的佈線)的導電膜。作為用作源極電極層及汲極電極層的導電膜，例如可以使用含有選自鋁、鉻、銅、鉭、鈦、鉬及鎢中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。此外，也可以採用在鋁、銅等的金屬膜的一方表面或兩者表面上層疊鈦、鉬、鎢等的高熔點金屬膜或這些的氮化膜(氮化鈦膜、氮化鉬膜、氮化鎢膜等)的結構。
此外，也可以使用導電金屬氧化物形成用於源極電極層及汲極電極層的導電膜。作為導電金屬氧化物，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦錫(In2O3-SnO2，縮寫為ITO)、氧化銦鋅(In2O3-ZnO)或使這些金屬氧化物材料包含氧化矽的材料。
接著，利用第二光刻製程在導電膜上形成抗蝕劑掩模，並進行選擇性的蝕刻來形成源極電極層405a及汲極電極層405b，然後去除抗蝕劑掩模(參照圖5B)。
注意，當對導電膜進行蝕刻時，儘量防止氧化物半導體層403被蝕刻較佳。但是，不容易得到只蝕刻導電膜的條件。當對導電膜進行蝕刻時，氧化物半導體層403的一部分有可能被蝕刻而成為具有槽部(凹部)的形狀。
由於在本實施方式中，作為導電膜使用鈦膜，並作為氧化物半導體層403使用In-Ga-Zn-O類氧化物半導體，因此藉由作為蝕刻劑使用氨水-過氧化氫混合液(氨水、水和過氧化氫水的混合液)，對導電膜選擇性地進行蝕刻。
接著，在源極電極層405a、汲極電極層405b及氧化物半導體層403上形成閘極絕緣層402(參照圖5C)。可以藉由電漿CVD法或濺射法等使用氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氮化鋁、氧氮化鋁、氮氧化鋁、氧化鉿、氧化鎵或這些的混合材料形成閘極絕緣層402。此外，閘極絕緣層402不侷限於單層，而還可以採用上述多種材料的疊層。
另外，對閘極絕緣層402使用包含與氧化物半導體層相同種類的成分的絕緣材料較佳。藉由使用這種材料，可以保持與氧化物半導體層之間的介面的良好狀態。在此，“與氧化物半導體層相同種類的成分”是指選自氧化物半導體層的構成元素中的一種或多種元素。例如，在氧化物半導體層由In-Ga-Zn-O類的氧化物半導體材料構成的情況下，作為包含與其相同種類的成分的絕緣材料，有氧化鎵等。
此外，當形成閘極絕緣層402時，利用能夠形成緻密且絕緣耐壓性高的高品質的絕緣層的使用μ波(例如，頻率為2.45GHz)的高密度電漿CVD較佳。藉由使氧化物半導體層和高品質閘極絕緣層密接，可以減少介面態密度。
另外，還可以使用藉由成膜後的加熱處理改變閘極絕緣層的膜性質或與氧化物半導體層之間的介面特性的絕緣層。在任何情況下，作為閘極絕緣層402採用如下絕緣層較佳，即不僅其膜性質優良，而且能夠減少與氧化物半導體層之間的介面態密度，並形成良好的介面。
接著，在形成導電膜之後，藉由第三光刻製程及蝕刻製程形成閘電極層401(參照圖5D)。
此外，閘電極層401可以藉由濺射法等使用鉬、鈦、鉭、鎢、鋁、銅、釹、鈧等金屬材料或以這些金屬材料為主要成分的合金材料來形成。此外，閘電極層401不侷限於單層，而也可以採用上述多種材料的疊層。
接著，作為絕緣層407形成絕緣膜。作為該絕緣膜，可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜或由GaxAl2-xO3+y(0x2，y>0，x是0以上且2以下，y大於0)表示的氧化鎵、氧化鎵鋁等的無機絕緣膜。
另外，雖然未圖示，但是也可以在絕緣層407上形成用來提高可靠性的保護絕緣層。作為保護絕緣層，可以使用無機絕緣膜諸如氮化矽膜、氮化鋁膜、氮氧化矽膜、氮氧化鋁膜等。
此外，也可以在絕緣層407或保護絕緣層上形成平坦化絕緣膜以減少因電晶體產生的表面凹凸。作為平坦化絕緣膜可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯等有機材料。此外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)等。另外，也可以層疊多個由上述材料形成的絕緣膜來形成平坦化絕緣膜。
藉由上述製程形成電晶體440。
接著，說明用來檢測所製造的電晶體的光回應特性的測量系統。
圖8示出測量系統的概念圖。來自光源的氙燈501的光藉由光學濾波器502、光纖503、棒透鏡504、光入射視窗509照射到設置在處理室508中的電晶體505。在此，用光學濾波器502將照射光510分成中心波長400nm(半寬為10nm)的光(參照圖10)。作為電流錶506使用半導體參數分析儀(由安捷倫科技有限公司製造的4155C)，測量從電晶體505輸出的光電流的隨時間變 化，並輸出到個人電腦507。
這裡，在如下條件下進行光電流的測量：電晶體的汲極電壓為0.1V，閘極電壓為0V，半導體參數分析儀的取樣間距為1秒鐘，取樣次數為3601次(1小時)，積分時間為“medium”(1秒鐘)。
所測量的電晶體是上述三種，其中對於底閘型中之一種(下面稱為底閘1)，在上述電晶體的製造方法中不進行用於脫水化或脫氫化的加熱處理。此外，對於底閘型中的另一種(下面稱為底閘2)及頂閘型(下面稱為頂閘)，作為該加熱處理進行650℃的RTA處理及在乾空氣中的450℃的加熱製程。
圖11示出當對上述三種電晶體以3.5mW/cm2的照射強度照射中心波長為400nm的光600秒鐘時得到的電流-時間(I-t)特性。此外，圖12示出放大光照射之後的電流下降區的圖表。注意，為了對通道形成區照射光，對底閘型從電晶體的形成面一側照射光，而對頂閘型從基板一側照射光。
對I max而言，底閘1是最大，以下的順序是底閘2、頂閘。由於底閘1和底閘2的區別是用於脫水化或脫氫化的加熱處理的有無，因此可以認為是指包括高純度化的氧化物半導體層的電晶體中的產生光電流的能階少。此外，在頂閘中，I max小且光回應速度快，並且可以看到電流值在結束光照射之後大約300秒鐘以內收斂。表2總結表示各電晶體的τ 1、τ 2。
此外，圖13示出一邊利用白色LED對上述電晶體進行照度為36000lx的光照射，一邊在室溫下以施加-2MV/cm的壓力的方式對閘極繼續施加電壓時的臨界值電壓的變動。另外，在電壓施加中，將源極及汲極端子設定為GND電位。在此，臨界值電壓較少的順序與表2中的光電流較少的順序或光回應速度較快的順序一致。即。頂閘的特性最優異。因此，可以說是，從可靠性的角度來看，頂閘型結構適合於使用氧化物半導體層的電晶體。
根據光C-t測量等可知：當對以氧化矽為典型的氧化物照射強紫外線時，產生電子-電洞對，而且當被施加電場時，分離成電子和電洞而成為自由載子。一般而言，在氧化矽中，因光照射而產生的電洞非常緩慢地移動，電洞被存在於氧化膜中的電洞陷阱俘獲，然後成為穩定的電荷。In-Ga-Zn-O膜具有3.1eV的較寬的帶隙，並且由於其結構電洞的遷移率比電子的遷移率低得多。在上述光回應特性中，在波長為400nm的情況下也觀察到因光照射而產生的In-Ga-Zn-O膜中的載子增加，並且可以觀察到長的緩和時間和短的緩和時間。這些結果是與氧化矽中的物理非常類似的。
假定In-Ga-Zn-O半導體具有圖14所示的帶模型來考慮這種光響應特性。在光電流中呈現τ 1、τ 2的兩個步驟的 載子緩和時間是因為有兩種陷阱，即有傳導帶附近的淺的電子俘獲能階和價電子帶一側的深的電洞俘獲能階的緣故。前者的淺的電子俘獲能階對應於快的回應τ 1，後者的深的電洞俘獲能階對應於慢的回應τ 2。如果只有前者的淺的電子俘獲能階，則預料在幾秒鐘左右的非常快的回應而收斂。其結果是，不引起電晶體的臨界值電壓的變動。另一方面，如果還存在能階深的電洞俘獲能階，被俘獲的電洞難以回到價電子帶，呈現非常慢的響應。由於作為固定電荷的這種被俘獲的電荷留下在膜中，因此產生電晶體的臨界值電壓的變動。由此，在氧化物半導體中，τ 1<τ 2較佳，且τ 2較短。
在本發明的一個方式中的使用氧化物半導體層的電晶體根據其結構或製造方法而能隙中的價電子帶一側的深的電洞俘獲能階降低，由此可以形成儘量抑制光劣化且電特性穩定的電晶體。因此，可以提高使用該電晶體的顯示裝置等的半導體裝置的可靠性。
本實施方式可以與其他實施方式所記載的結構適當的組合而實施。
[實施例模式2]
可將本發明說明中公開的半導體裝置用於多種電子裝置(包括遊戲機)。作為電子裝置，例如可以舉出電視裝置(也稱為電視或電視接收機)；電腦用等的監視器；影像拍攝裝置諸如數位相機、數碼攝像機等；數碼相框；行動電話機(也稱為行動電話、行動電話裝置)；可攜式遊戲機；可攜式資訊終端；聲音再現裝置；彈珠機等大型遊戲機等。以下，將說明具備上述實施方式所說明的電晶體及包括該電晶體的半導體裝置的電子裝置的實例。
圖15A是電子書閱讀器(也稱為E-book)，可以包括外殼9630、顯示部9631、操作鍵9632，太陽電池9633、充放電控制電路9634。圖15A所示的電子書閱讀器可以具有如下功能：顯示各種各樣的資訊(靜態影像、動態影像、文字影像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯；利用各種各樣的軟體(程式)控制處理等。另外，在圖15A中，作為充放電控制電路9634的一例，示出具有電池9635和DCDC轉換器(下面簡稱為轉換器)9636的結構。藉由將其他實施方式所示的半導體裝置用於顯示部9631，可以提供高可靠性的電子書閱讀器。
在圖15A所示的結構中，藉由將半透型或反射型的液晶顯示裝置用於顯示部9631，在較明亮的環境下也高認識性地使用。此外，在那種環境下，可以高效地進行利用太陽電池9633的發電及對電池9635的充電。注意，太陽電池9633的設置位置不侷限於所圖示的區域，而可以設置在外殼9630的空餘空間(表面或背面)中。另外，當作為電池9635使用鋰離子電池時，有實現小型化等的優點。
此外，參照圖15B的方塊圖說明圖15A所示的充放電控制電路9634的結構及工作。圖15B示出太陽電池9633、電池9635、轉換器9636、轉換器9637、開關SW1至SW3及顯示部9631。在此，對應於充放電控制電路9634的部分是電池9635、轉換器9636、轉換器9637及開關SW1至SW3。
首先，對利用外光由太陽電池9633進行發電時的工作的例子進行說明。利用轉換器9636對太陽電池所發的電力進行升壓或降壓，以得到用來對電池9635進行充電的適當的電壓。並且，當利用來自太陽電池9633的電力使顯示部9631工作時使開關SW1導通，且利用轉換器9637將其升壓或降壓到顯示部9631所需要的電壓。此外，當不進行顯示部9631上的顯示時，使SW1截止並使SW2導通，以對電池9635進行充電，即可。
接著，說明在外光少且不進行利用太陽電池9633的發電時的工作的例子。藉由使開關SW3導通，利用轉換器9637對電池9635所蓄電的電力進行升壓或降壓。並且，當使顯示部9631工作時，利用來自電池9635的電力。
注意，雖然示出了作為充電單元的一例使用太陽電池的例子，也可以採用利用其他單元或與其他單元的組合對電池9635進行充電的結構。
圖16A示出筆記本型個人電腦，由主體3001、外殼3002、顯示部3003以及鍵盤3004等構成。藉由將其他實施方式所示的半導體裝置用於顯示部3003，可以提供高可靠性的筆記本型個人電腦。
圖16B示出可攜式資訊終端(PDA)，在主體3021中設置有顯示部3023、外部介面3025以及操作按鈕3024等。另外，作為操作用附屬部件，有觸屏筆3022。藉由將其他實施方式所示的半導體裝置用於顯示部3023，可以提供高可靠性的可攜式資訊終端(PDA)。
圖16C示出電子閱讀器的一例。例如，在電子閱讀器2700中，外殼2701及外殼2703的兩個外殼，藉由軸部2711成為一體。外殼2701及外殼2703可以將該軸部2711用作軸而進行開閉工作，並且以如閱讀紙的書籍那樣的方式進行操作。
外殼2701組裝有顯示部2705，而外殼2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。在顯示部分2705和顯示部分2707上顯示不同影像的結構中，例如，右側顯示部分(圖16C中的顯示部分2705)可以顯示文本並且左側顯示部分(圖16C中的顯示部分2707)可以顯示影像。藉由將其他實施方式所示的半導體裝置用於顯示部2705、顯示部2707，可以提供高可靠性的電子書閱讀器2700。
此外，在圖16C中示出外殼2701具備操作部等的例子。例如，在外殼2701中具備電源開關2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。注意，可以在與外殼的顯示部相同的一個表面上設置鍵盤、 指向裝置等。另外，也可以在外殼的背面或側面具備外部連接端子(耳機端子、USB端子等)及記錄媒體插入部等。再者，電子書閱讀器2700也可以具有電子詞典的功能。
此外，電子書閱讀器2700也可以採用以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等，然後下載的結構。
圖16D示出可攜式資訊終端，由兩個外殼，即外殼2800及外殼2801構成。外殼2801具備顯示面板2802、揚聲器2803、麥克風2804、指向裝置2806、影像拍攝裝置2807、外部連接端子2808等。此外，外殼2800具備對可攜式資訊終端進行充電的太陽電池2810、外部儲存槽2811等。另外，在外殼2801內組裝有天線。藉由將其他實施方式所示的半導體裝置用於顯示面板2802，可以提供高可靠性的可攜式資訊終端。
另外，顯示面板2802具備觸摸屏，圖16D使用虛線示出作為影像而被顯示出來的多個操作鍵2805。另外，還安裝有用來將由太陽電池2810輸出的電壓升壓到各電路所需的電壓的升壓電路。
顯示面板2802根據使用方式適當地改變顯示的方向。另外，由於在與顯示面板2802同一面上設置影像拍攝裝置2807，所以可以實現可視電話。揚聲器2803及麥克風2804不侷限於音頻通話，還可以進行錄音、再生等。再者，滑動外殼2800和外殼2801而可以處於如圖 16D那樣的展開狀態和重疊狀態，所以可以實現適於攜帶的小型化。
外部連接端子2808可以與各種電纜如充電電纜、USB電纜等連接，並可以進行充電及與個人電腦等的資料通信。另外，也可以藉由將大容量的記錄媒體插入外部儲存槽2811中來應付於更大量的資料處理。
另外，除了上述功能以外還可以具有紅外線通信功能、電視接收功能等。
圖16E示出數碼攝像機，其由主體3051、顯示部A3057、取景器3053、操作開關3054、顯示部B3055及電池3056等構成。藉由將與其他實施方式所示的半導體裝置用於顯示部A3057及顯示部B3055，可以提供高可靠性的數碼攝像機。
圖16F示出電視裝置的一例。在電視裝置9600中，外殼9601組裝有顯示部9603。利用顯示部9603可以顯示影像。此外，在此示出藉由支架9605支承外殼9601的構成。藉由將其他實施方式所示的半導體裝置用於顯示部9603，可以提供高可靠性的電視裝置9600。
可以藉由利用外殼9601所具備的操作開關或另行提供的遙控操作機進行電視裝置9600的操作。此外，也可以採用在遙控操作機中設置顯示從該遙控操作機輸出的資訊的顯示部的結構。
另外，電視裝置9600採用具備接收機及數據機等的結構。藉由接收機可以接收一般的電視廣播，且藉由利用 數據機連接到有線或無線方式的通信網路，還可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者相互之間等)的資訊通信。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
101．．．玻璃基板
102．．．氧化物半導體膜
103．．．電極
104．．．電極
105．．．絕緣層
301．．．閘電極層
302．．．閘極絕緣層
303．．．氧化物半導體層
305a．．．源極電極層
305b．．．汲極電極層
307．．．絕緣層
310．．．電晶體
400．．．基板
401．．．閘電極層
402．．．閘極絕緣層
403．．．氧化物半導體層
405a．．．源極電極層
405b．．．汲極電極層
407．．．絕緣層
410．．．電晶體
437．．．絕緣層
440．．．電晶體
501．．．氙燈
502．．．光學濾波器
503．．．光纖
504．．．棒透鏡
505．．．電晶體
506．．．電流錶
508．．．處理室
509．．．光入射窗口
510．．．照射光
2700．．．電子書閱讀器
2701．．．外殼
2703．．．外殼
2705．．．顯示部
2707．．．顯示部
2711．．．軸部
2721．．．電源
2723．．．操作鍵
2725．．．揚聲器
2800．．．外殼
2801．．．外殼
2802．．．顯示面板
2803．．．揚聲器
2804．．．麥克風
2805．．．操作鍵
2806．．．指向裝置
2807．．．影像拍攝裝置
2808．．．外部連接端子
2810．．．太陽電池
2811．．．外部儲存槽
3001．．．主體
3002．．．外殼
3003．．．顯示部
3004．．．鍵盤
3021．．．主體
3022．．．觸屏筆
3023．．．顯示部
3024．．．操作按鈕
3025．．．外部介面
3051．．．主體
3053．．．取景器
3054．．．操作開關
3055．．．顯示部B
3056．．．電池
3057．．．顯示部A
9600．．．電視裝置
9601．．．外殼
9603．．．顯示部
9605．．．支架
9630．．．外殼
9631．．．顯示部
9632．．．操作鍵
9633．．．太陽電池
9634．．．充放電控制電路
9635．．．電池
9636．．．轉換器
9637．．．轉換器
在圖式中：圖1是示出氧化物半導體的光回應特性的圖表；圖2是放大圖1中的0sec至100sec的區域的圖表；圖3A和3B是“safe”陷阱的模式圖；圖4A和4B是說明電晶體的結構的剖面圖；圖5A至5D是說明電晶體的製造方法的剖面圖；圖6是示出估計τ 1的方法的圖；圖7A是說明元件的剖面圖，而圖7B是說明元件的俯視圖；圖8是用來檢查光回應特性的測量系統的概念圖；圖9是示出白色LED的波長光譜的圖；圖10是透射光學濾波器之後的波長光譜；圖11是示出電晶體的光回應特性的圖表；圖12是放大圖11中的0sec至300sec的區域的圖表；圖13是示出進行光負BT處理的電晶體的臨界值電壓的變動的圖； 圖14是說明In-Ga-Zn-O半導體的帶模型的圖； 圖15A是示出電子裝置的圖，而圖15B是說明電子裝置的方塊圖； 圖16A至16F是示出電子裝置的圖。 本發明的選擇圖是圖11。

Claims (17)

  1. 一種電晶體，包括：絕緣層；在該絕緣層上成為通道形成區的氧化物半導體層；與該氧化物半導體層的一部分重疊的源極電極層及汲極電極層；與該氧化物半導體層、該源極電極層及該汲極電極層重疊的閘極絕緣層；以及兩者之間隔有該閘極絕緣層，與該氧化物半導體層的一部分重疊的閘電極，其中，在對該氧化物半導體層照射光並使該光截止之後，該氧化物半導體層的光回應特性中的載子的緩和時間具有至少兩種模式：τ 1及τ 2，其中，滿足τ 1<τ 2，其中，τ 2為300秒以下，以及其中，該絕緣層的厚度是大於該閘極絕緣層的厚度。
  2. 根據申請專利範圍第1項所述的電晶體，其中該光的光源是白色LED。
  3. 根據申請專利範圍第1項所述的電晶體，其中該光具有400nm的中心波長。
  4. 一種電晶體，包括：絕緣層；在絕緣層上成為通道形成區的氧化物半導體層；與該氧化物半導體層的一部分重疊的源極電極層及汲 極電極層；與該氧化物半導體層、該源極電極層及該汲極電極層重疊的閘極絕緣層；以及兩者之間隔有該閘極絕緣層，與該氧化物半導體層的一部分重疊的閘電極，其中，該絕緣層的厚度是大於該閘極絕緣層的厚度。
  5. 根據申請專利範圍第1或4項所述的電晶體，其中該閘極絕緣層包含選自該氧化物半導體層的構成元素中的一個或多個元素。
  6. 根據申請專利範圍第1或4項所述的電晶體，其中該絕緣層是氮化矽膜、氧化矽膜、氮氧化矽膜、氧氮化矽膜、氧化鋁膜、氧化鎵膜、或鎵鋁氧化膜。
  7. 根據申請專利範圍第1或4項所述的電晶體，其中該氧化物半導體層包括In、Zn及Ga中的至少一個。
  8. 根據申請專利範圍第1或4項所述的電晶體，其中該氧化物半導體層具有接近於傳導帶的第一俘獲能階及接近於價電子帶的第二俘獲能階。
  9. 一種半導體裝置，包括：電晶體，包括：絕緣層；在該絕緣層上成為通道形成區的氧化物半導體層；與該氧化物半導體層的一部分重疊的源極電極層及汲極電極層； 與該氧化物半導體層、該源極電極層及該汲極電極層重疊的閘極絕緣層；以及兩者之間隔有該閘極絕緣層，與該氧化物半導體層的一部分重疊的閘電極，其中，在對該氧化物半導體層照射光並使該光截止之後，該氧化物半導體層的光回應特性中的載子的緩和時間具有至少兩種模式：τ 1及τ 2，其中，滿足τ 1<τ 2，其中，τ 2為300秒以下，以及其中，該絕緣層的厚度是大於該閘極絕緣層的厚度。
  10. 根據申請專利範圍第9項所述的半導體裝置，其中該光的光源是白色LED。
  11. 根據申請專利範圍第9項所述的半導體裝置，其中該光具有400nm的中心波長。
  12. 一種半導體裝置，包括：電晶體，包含絕緣層；在該絕緣層上成為通道形成區的氧化物半導體層；與該氧化物半導體層的一部分重疊的源極電極層及汲極電極層；與該氧化物半導體層、該源極電極層及該汲極電極層重疊的閘極絕緣層；以及兩者之間隔有該閘極絕緣層，與該氧化物半導體 層的一部分重疊的閘電極，其中，該絕緣層的厚度是大於該閘極絕緣層的厚度。
  13. 根據申請專利範圍第9或12項所述的半導體裝置，其中該閘極絕緣層包含選自該氧化物半導體層的構成元素中的一個或多個元素。
  14. 根據申請專利範圍第9或12項所述的半導體裝置，其中該絕緣層是氮化矽膜、氧化矽膜、氮氧化矽膜、氧氮化矽膜、氧化鋁膜、氧化鎵膜、或鎵鋁氧化膜。
  15. 根據申請專利範圍第9或12項所述的半導體裝置，其中該氧化物半導體層包括In、Zn及Ga中的至少一個。
  16. 根據申請專利範圍第9或12項所述的半導體裝置，其中該氧化物半導體層具有接近於傳導帶的第一俘獲能階及接近於價電子帶的第二俘獲能階。
  17. 根據申請專利範圍第9或12項所述的半導體裝置，其中該半導體裝置可應用於電子裝置。
TW100121823A 2010-06-25 2011-06-22 電晶體和半導體裝置 TWI525835B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010144694 2010-06-25

Publications (2)

Publication Number Publication Date
TW201210027A TW201210027A (en) 2012-03-01
TWI525835B true TWI525835B (zh) 2016-03-11

Family

ID=45351674

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100121823A TWI525835B (zh) 2010-06-25 2011-06-22 電晶體和半導體裝置

Country Status (4)

Country Link
US (2) US8895976B2 (zh)
JP (6) JP5988550B2 (zh)
KR (3) KR20120000499A (zh)
TW (1) TWI525835B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9929276B2 (en) * 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2015033499A1 (ja) 2013-09-03 2015-03-12 パナソニック株式会社 薄膜トランジスタの評価方法、製造方法、及び、薄膜トランジスタ
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
CN110535831B (zh) * 2019-07-30 2022-02-01 平安科技（深圳）有限公司 基于Kubernetes和网络域的集群安全管理方法、装置及存储介质
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system

Family Cites Families (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6656779B1 (en) 1998-10-06 2003-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7746681B2 (en) * 2005-01-07 2010-06-29 Invisage Technologies, Inc. Methods of making quantum dot films
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4680630B2 (ja) 2005-02-28 2011-05-11 大日本印刷株式会社 半導体薄膜のキャリア移動度の測定用基板、測定装置及び測定方法
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP4904789B2 (ja) * 2005-11-30 2012-03-28 凸版印刷株式会社 薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5177954B2 (ja) 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5016831B2 (ja) * 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
GB2437768A (en) * 2006-05-03 2007-11-07 Seiko Epson Corp Photosensing TFT
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
EP2158608A4 (en) 2007-06-19 2010-07-14 Samsung Electronics Co Ltd OXIDE SEMICONDUCTORS AND THIN FILM TRANSISTORS THEREWITH
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
JP2009033004A (ja) * 2007-07-30 2009-02-12 Fujifilm Corp 薄膜素子とその製造方法、半導体装置
JP5228406B2 (ja) 2007-08-30 2013-07-03 日本電気株式会社 半導体装置及びその製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5305696B2 (ja) 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP5305730B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
JP5305731B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
TWI500160B (zh) * 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US10644163B2 (en) 2008-08-27 2020-05-05 Idemitsu Kosan Co., Ltd. Semiconductor film comprising an oxide containing in atoms, Sn atoms and Zn atoms
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置

Also Published As

Publication number Publication date
KR20180084027A (ko) 2018-07-24
JP7011089B2 (ja) 2022-01-26
KR102257045B1 (ko) 2021-05-26
JP2020036049A (ja) 2020-03-05
TW201210027A (en) 2012-03-01
KR20190065996A (ko) 2019-06-12
JP6162869B2 (ja) 2017-07-12
US20110315979A1 (en) 2011-12-29
JP2016189492A (ja) 2016-11-04
JP6826180B2 (ja) 2021-02-03
JP6630810B2 (ja) 2020-01-15
US9748401B2 (en) 2017-08-29
JP5988550B2 (ja) 2016-09-07
JP2017157873A (ja) 2017-09-07
JP2019050428A (ja) 2019-03-28
US8895976B2 (en) 2014-11-25
JP2012028751A (ja) 2012-02-09
US20150069393A1 (en) 2015-03-12
JP2021064810A (ja) 2021-04-22
KR20120000499A (ko) 2012-01-02

Similar Documents

Publication Publication Date Title
JP6925485B2 (ja) 半導体装置
KR102257045B1 (ko) 트랜지스터 및 반도체 장치
TWI559409B (zh) 半導體裝置之製造方法
TWI626691B (zh) 半導體裝置的製造方法
TWI595670B (zh) 半導體裝置
TW201222734A (en) Semiconductor device and method for manufacturing the same