JP2019050392A - 半導体デバイスのための改善された低抵抗接点 - Google Patents

半導体デバイスのための改善された低抵抗接点 Download PDF

Info

Publication number
JP2019050392A
JP2019050392A JP2018202816A JP2018202816A JP2019050392A JP 2019050392 A JP2019050392 A JP 2019050392A JP 2018202816 A JP2018202816 A JP 2018202816A JP 2018202816 A JP2018202816 A JP 2018202816A JP 2019050392 A JP2019050392 A JP 2019050392A
Authority
JP
Japan
Prior art keywords
layer
lta
rta
germanide
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2018202816A
Other languages
English (en)
Inventor
ダッフィー レイ
Duffy Ray
ダッフィー レイ
シャイェステー マリアム
Shayesteh Maryam
シャイェステー マリアム
ユエ カリム
Huet Karim
ユエ カリム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EXCICO FRANCE
University College Cork
Original Assignee
EXCICO FRANCE
University College Cork
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EXCICO FRANCE, University College Cork filed Critical EXCICO FRANCE
Publication of JP2019050392A publication Critical patent/JP2019050392A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】改善された低抵抗接点を伴う半導体デバイストランジスタを提供する方法を提供する。【解決手段】半導体デバイス１００は、ゲルマニウム（Ｇｅ）またはシリコン（Ｓｉ）基板等の、基板上に少なくとも１つの金属ゲルマニド接点を形成する。ゲルマニウム（Ｇｅ）の第１の層１２０を提供するステップと、金属の第２の層を提供するステップと、下層の第１の（Ｇｅ）層を伴う略平面界面を有するゲルマニド金属層１６０Ａを取得するために、高エネルギー密度パルスを用いて、第２の層を第１の層と反応させるステップと、を含む。【選択図】図１０

Description

本発明は、半導体デバイスのための低抵抗接点の改善に関する。特に、本発明は、改善された低抵抗接点を伴う半導体デバイストランジスタを提供する方法に関する。
ゲルマニウム（Ｇｅ）は、シリコン（Ｓｉ）よりも非常に高いキャリア移動度をもたらすため、高度な半導体デバイスに関する有望物質である。ゲルマニウム（Ｇｅ）と高度な論理デバイスの生産プロセスの関連付けに対して残っている障害は、ｎ型Ｇｅ層に対する高接触抵抗である。ＧｅおよびＩＩＩ−Ｖデバイスの性能は、接触抵抗およびプロセス変動を減少させることによって改善されることができる。高抵抗は、低品質接点に起因し得、プロセス変動は、粗面または非意図的テクスチャ表面に起因する可能性がある。
安定した低抵抗接点をもたらすアプローチは、下層にある高ドーピング濃度と組み合わせた表面において、ＮｉＧｅ等の金属半導体合金を形成することである。具体的には、Ｇｅでは、ｎ型システムは、高電子ショットキー障壁高（ｅＳＢＨ）および結果として生じる高接触抵抗（ρｃ）のために、困難であることが証明されており、Ｇｅ表面におけるダングリングボンドと関連付けられる表面状態が、フェルミ準位ピニング（ＦＬＰ）をもたらす可能性がある［１、２］。これは、フェルミ準位が価電子帯に近接してピン留めされるため、金属／Ｇｅ接触挙動に影響を及ぼす可能性がある。
最も一般的なｎ型Ｇｅ接点解決策のうちの３つとして、（ａ）自由ダングリングボンドを終了し、ＦＬＰを排除する超薄型アモルファス絶縁層と、（ｂ）他の不純物種を表面においてダングリングＧｅ結合に結合させる表面安定化と、（ｃ）安定した低抵抗接点をもたらすために下層にある高活性ドーピング濃度と組み合わせたＮｉＧｅ等の金属半導体合金の最適化とが挙げられる。金属／半導体合金を形成するために、Ｎｉが、堆積させられ、次いで、アニールが、ＮｉをＧと反応させるために実施される。典型的には、標準的アニール（高速熱アニールまたはＲＴＡ）が、適用される。これは、ＮｉＧｅ層と下層にあるＧｅとの間に比較的粗面界面をもたらす。ＮｉＧｅ物質は、本質的に多結晶であり、したがって、概して、平面ではない。
理論的研究が、薄型絶縁トンネル障壁が約１ｎｍの最適厚を伴うＧｅ表面を脱ピンすることを示している［４］。セレニウム分離が、最近、ＮｉＧｅ／ｎ−Ｇｅ接点に関するｅＳＢＨを減少させるために使用された［５］一方、Ｇｅ表面のＣＦ４プラズマ処理が、ＦＬＰを軽減するために実験的に実証された［６］。Ｇａｌｌａｃｈｅｒ ｅｔ ａｌ．は、エピタキシャル成長の間、ドープされたｎ型Ｇｅ上に２．３×１０−７Ω．ｃｍ２の比接触抵抗率（ρｃ）を抽出した［７］。最適なＮｉＧｅ形成温度は、３４０℃の高速熱アニール（ＲＴＡ）であった。しかしながら、下層の基板とのＮｉＧｅ界面は、平滑ではなかった。
レーザ熱アニール（ＬＴＡ）技術が、非常に制限された熱収支を伴う超高速アニールを可能にするため、半導体加工においてますます着目されつつある。これは、ドーパント拡散を抑制し、高水準のドーパント活性化を生成することができる。具体的には、Ｇｅでは、Ｍａｚｚｏｃｃｈｉ ｅｔ ａｌ．が、ＬＴＡを０．５７−１．８Ｊ／ｃｍ２の範囲内のエネルギー密度と併用したときのＢおよびＰドーパント（＞１×１０２０ｃｍ−３）の高活性化度ならびに制限された拡散を報告した［８］。高品質ｎ＋／ｐ接合がまた、Ｔｈａｒｅｊａ ｅｔ ａｌ．によって、ＳｂでドープされたＧｅのＬＴＡを使用して実現された［９］。さらに、Ｆｉｒｒｉｎｃｉｅｌｉ ｅｔ ａｌ．が、ＬＴＡがＮｉＧｅ形成のためにＲＴＡと組み合わせたドーパント活性化のために使用された、ｎ型Ｇｅ上の８×１０−７Ω．ｃｍ２のρｃを報告した［１０］。ＮｉＧｅ層は、最大３５０℃で熱的に安定したが、Ｇｅ基板との界面は、平坦ではなかった。これは、ＲＴＡによって形成されるＮｉＧｅ層に関して一般的である。別の実施例は、「Ｆｅｒｍｉ−ｌｅｖｅｌ ｄｅｐｉｎｎｉｎｇ ａｔ ｔｈｅ ｍｅｔａｌ−ｇｅｒｍａｎｉｕｍ ｉｎｔｅｒｆａｃｅ ｂｙ ｔｈｅ ｆｏｒｍａｔｉｏｎ ｏｆ ｅｐｉｔａｘｉａｌ ｎｉｃｋｅｌ ｄｉｇｅｒｍａｎｉｄｅ ＮｉＧｅ２ ｕｓｉｎｇ ｐｕｌｓｅｄ ｌａｓｅｒ ａｎｎｅａｌ」Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ Ａｍｅｒｉｃａｎ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｐｈｙｓｉｃｓ ＵＳＡ，ｃｏｌ．１０１，ｎｏ １７（２０１２年１０月２２日）」と題されたＬＩＭ Ｐ Ｓ Ｙ ｅｔ ａｌ．による論文で開示されている。
したがって、低抵抗接点を伴う半導体デバイスを提供する改善方法が、要求され、これは、少なくとも上記の先行技術の欠点を軽減する。
ＬＩＭ Ｐ Ｓ Ｙ ｅｔ ａｌ．、Ｆｅｒｍｉ−ｌｅｖｅｌ ｄｅｐｉｎｎｉｎｇ ａｔ ｔｈｅ ｍｅｔａｌ−ｇｅｒｍａｎｉｕｍ ｉｎｔｅｒｆａｃｅ ｂｙ ｔｈｅ ｆｏｒｍａｔｉｏｎ ｏｆ ｅｐｉｔａｘｉａｌ ｎｉｃｋｅｌ ｄｉｇｅｒｍａｎｉｄｅ ＮｉＧｅ２ ｕｓｉｎｇ ｐｕｌｓｅｄ ｌａｓｅｒ ａｎｎｅａｌ」Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ Ａｍｅｒｉｃａｎ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｐｈｙｓｉｃｓ ＵＳＡ，ｃｏｌ．１０１，ｎｏ １７（２０１２年１０月２２日）
本発明によると、添付の請求項に提示されるように、半導体デバイス（１００）を提供するために、例えば、ゲルマニウム（Ｇｅ）またはシリコン（Ｓｉ）基板等の、基板上に少なくとも１つの金属ゲルマニド接点を形成する方法が提供され、
ゲルマニウム（Ｇｅ）の第１の層（１２０）を提供するステップと、
金属の第２の層を提供するステップと、
下層の第１の（Ｇｅ）層を伴う略平面界面を有するゲルマニド金属層（１６０Ａ）を取得するために、高エネルギー密度パルスを用いて、第２の層を第１の層と反応させるステップと、
を含む。
本発明に関連して、用語「ｓｕｂｓｔｒａｔｅ（基板）」は、広義の定義が与えられるべきである。基板は、集積回路およびトランジスタ、ならびに他の半導体デバイスが位置することができる、ウエハの一部を指す。他の場合、「基板」は、ウエハの全厚を指す可能性がある。一実施形態では、ゲルマニウムは、シリコンウエハ（機械的強度のために使用される）の上面で一体化される可能性が高く、したがって、この意味では、ゲルマニウムは、「層」として説明されることができる。
一実施形態では、高エネルギー密度パルスは、０．２５〜０．５５Ｊ／ｃｍ２の範囲内であり、パルス持続時間は、少なくとも８００℃の温度を生成させる。
一実施形態では、本発明者は、ｎ型Ｇｅ基板上のＮｉＧｅ接点形成のためにＬＴＡを使用し、表面トポグラフィ、界面品質、結晶構造、物質化学量論、比接触抵抗率、および熱安定性に対して、従来のＲＴＡによって生成された結果とそれらを系統的に比較した。ＬＴＡによって形成されるゲルマニド層は、本明細書では、処理条件下に存在する複数の化学量論が存在することが実証されるであろうため、ＮｉｘＧｅｙと称される。主張されるような加工条件とＬＴＡを併用する１つの重要な利点は、外気中でアニールを可能にし、したがって、全体的プロセス条件を簡略化することが認識されるであろう。
一実施形態では、金属は、ニッケル（Ｎｉ）を含む。
一実施形態では、金属は、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｕ、またはＹｂのうちの少なくとも１つを含む。
一実施形態では、生成された温度は、少なくとも９００℃である。
一実施形態では、生成された温度は、１５００℃を下回る。
一実施形態では、生成された温度は、９３０℃〜１４６０℃の範囲内である。
一実施形態では、パルス長は、２５ナノ秒を上回る。
一実施形態では、パルス長は、５０ナノ秒〜１マイクロ秒である。
一実施形態では、パルス長は、５０ナノ秒〜５００ナノ秒である。
本発明の側面によると、したがって、半導体デバイス（１００）を提供するために、ゲルマニウム（Ｇｅ）基板上に少なくとも１つのゲルマニド（ＮｉｘＧｅｙ）接点を形成する方法が提供され、ウェルおよびドーパントインプラントを用いて、ゲルマニウム（Ｇｅ）の第１の層（１２０）を提供するステップと、熱処理を用いてドーパントを活性化させるステップと、ニッケル（Ｎｉ）の第２の層を提供するステップと、下層の第１の（Ｇｅ）層を伴う略平面界面を有するゲルマニド（ＮｉｘＧｅｙ）層（１６０Ａ）を取得するために、高エネルギー密度パルスを用いて、第２の層を第１の層と反応させるステップとを含む。
調整されたレーザアニール条件を使用して、ＮｉＧｅ層を形成することが、有利には、ＮｉＧｅ層と下層にあるＧｅとの間に略平坦な界面を形成する。レーザアニールは、高エネルギー密度の比較的短いパルスであり、これは、一時的に、ウエハのＧｅ表面の上面を溶融する一方、Ｎｉは、溶融されない。Ｇｅは、約９３６℃で溶融する一方、Ｎｉは、約１４５５℃で溶融する。ＬＴＡプロセスの間の表面温度は、この範囲内のいずれかである。Ｇｅ中のＮｉの溶解度は、固体Ｇｅ相と比較して、液体Ｇｅ相中で、非常に大きく、したがって、その液体層中で高速に分解する。実際には、液体Ｇｅは、非常に迅速に、上面のＮｉを消費する。標準的な高速熱アニールの場合と比較して、Ｎｉは、固体Ｇｅと接触し、より遅い固体−固体反応が存在する。さらに、レーザパルスの侵入深度は、それによって制限され、有利には、熱は、全ウエハがツールチャンバ内部で温度を被る、従来の加熱炉ベースまたはＲＴＡベースの方法に反して、ウエハの上面から下方にある距離だけ進行する。さらに、レーザアニールプロセスのエネルギー密度は、Ｇｅ表面における溶融深度に合わせることができ、したがって、形成されるニッケル−ゲルマニド層の厚さを制御する。半導体を熱的に処理する多くの方法が存在するが、しかしながら、レーザ熱アニールは、時間（ナノ秒）と基板上の場所との両方の観点から、超局所処理を提供し、すなわち、典型的には、表面層だけが、処理される。他の熱アニール技術も、使用される可能性があることが想定される。
本発明に従った方法のある実施形態では、第１の層は、４０Ω・ｃｍを超える抵抗率を有するｎ型ウエハ（１００）である。
本発明に従った方法のある実施形態では、ニッケル（Ｎｉ）の第２の層を提供するステップはさらに、熱蒸発によってニッケル（Ｎｉ）物質を堆積させるステップを含む。
本発明に従った方法のある実施形態では、本方法はさらに、漏れ電流を最小限にするためのＴＬＭパターニングおよびドライエッチングのステップを含んでもよい。
本発明に従った方法のある実施形態では、高エネルギー密度パルスは、レーザ熱アニール（ＬＴＡ）処理において、レーザ源によって提供される。この実施形態の変形例では、ＬＴＡ処理は、０．２５〜０．５５Ｊ／ｃｍ２の範囲内のレーザ密度と、１４４〜１６５ナノ秒の範囲内のパルス持続時間を伴う、λ＝３０８ｎｍにおける単一パルス処理である。さらに、この実施形態の変形例では、レーザ密度は、好ましくは、０．３５〜０．４５Ｊ／ｃｍ２の範囲内にある。レーザビームは、好ましくは、略１０×１０ｍｍ２の面積を有する。他の波長も、例えば、エキシマレーザを使用して、使用される可能性があることが認識されるであろう。
本発明の別の側面によると、また、少なくとも１つのｎチャネルトランジスタを含む半導体デバイス（１００）が提供され、または各ｎチャネルトランジスタは、ゲルマニウム（Ｇｅ）から成る半導体領域（１２０）と、ゲート絶縁膜（１４０）を介して半導体領域上に形成されるゲート電極（１１０）と、ゲート電極の両側にある半導体領域に形成される接合領域（１６０）とを備え、各領域は、半導体領域（Ｇｅ）と反応されるニッケル（Ｎｉ）から作製される。本デバイスは、ニッケル（Ｎｉ）が、高エネルギー密度パルスを用いて、ゲルマニウム（Ｇｅ）領域と反応されることを特徴とし、それによって、各領域（ＮｉｘＧｅｙ）は、下層の半導体領域（１２０）を伴う略平面界面を有する。
本発明に従ったデバイスのある実施形態では、半導体領域は、４０Ω・ｃｍを超える抵抗率を有するｎ型ウエハ（１００）である。
本発明に従ったデバイスのある実施形態では、高エネルギー密度パルスは、レーザ熱アニール（ＬＴＡ）処理において、レーザ源によって提供される。この実施形態の変形例では、ＬＴＡ処理は、０．２５〜０．５５Ｊ／ｃｍ２の範囲内のレーザ密度と、１４４〜１６５ナノ秒の範囲内のパルス持続時間とを伴う、λ＝３０８ｎｍにおける単一パルス処理である。さらに、この実施形態の変形例では、レーザ密度は、好ましくは、０．３５〜０．４５Ｊ／ｃｍ２の範囲内である。レーザビームは、好ましくは、略１０×１０ｍｍ２の面積を有する。
一実施形態では、金属ゲルマニドを形成する方法が提供され、
ゲルマニウム層を金属層上に堆積させるステップと、
レーザ源を用いて金属層を加熱させるステップと、
を含み、熱は、少なくとも８００℃の温度において生じることを特徴とする。
一実施形態では、加熱するステップは、パルス状である。
一実施形態では、高エネルギー密度パルスは、０．２５〜０．５５Ｊ／ｃｍ２の範囲内であり、パルス持続時間は、少なくとも８００℃の温度を生成させる。
本発明は、例えば、以下を提供する。
（項目１）
半導体デバイス（１００）を提供するために、基板上に少なくとも１つの金属ゲルマニド接点を形成する方法であって、
ゲルマニウム（Ｇｅ）の第１の層（１２０）を提供するステップと、
金属の第２の層を提供するステップと、
前記下層の第１の（Ｇｅ）層を伴う略平面界面を有するゲルマニド金属層（１６０Ａ）を取得するために、高エネルギー密度パルスを用いて、前記第２の層を前記第１の層と反応させるステップであって、前記高エネルギー密度パルスは、０．２５〜０．５５Ｊ／ｃｍ２の範囲内であり、パルス持続時間は、少なくとも８００℃の温度を生成させる、ステップと、
を含む、方法。
（項目２）
前記金属は、ニッケル（Ｎｉ）を含む、項目１に記載の方法。
（項目３）
前記金属は、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｕ、またはＹｂのうちの少なくとも１つを含む、項目１に記載の方法。
（項目４）
前記生成された温度は、少なくとも９００℃である、前記項目のいずれかに記載の方法。
（項目５）
前記生成された温度は、１５００℃を下回る、前記項目のいずれかに記載の方法。
（項目６）
前記生成された温度は、９３０℃〜１４６０℃の範囲内である、前記項目のいずれかに記載の方法。
（項目７）
前記パルス長は、２５ナノ秒を上回る、前記項目のいずれかに記載の方法。
（項目８）
前記パルス長は、５０ナノ秒〜１マイクロ秒である、前記項目のいずれかに記載の方法。
（項目９）
前記パルス長は、５０ナノ秒〜５００ナノ秒である、項目８に記載の方法。
（項目１０）
前記第１の層は、０．００１Ω・ｃｍよりも大きい抵抗率を有するｎ型またはｐ型ウエハ（１００）である、前記項目のいずれかに記載の方法。
（項目１１）
前記ニッケル（Ｎｉ）の第２の層を提供するステップはさらに、熱蒸発によって前記ニッケル（Ｎｉ）物質を堆積させるステップを含む、項目２に記載の方法。
（項目１２）
漏れ電流を最小限にするためのＴＬＭパターニングおよびドライエッチングのステップをさらに含む、前記項目のいずれかに記載の方法。
（項目１３）
前記高エネルギー密度パルスは、レーザ熱アニール（ＬＴＡ）処理において、レーザ源によって提供される、前記項目のいずれかに記載の方法。
（項目１４）
前記ＬＴＡ処理は、１４４〜１６５ナノ秒の範囲内のパルス持続時間を伴う、λ＝３０８ｎｍにおける単一パルス処理である、項目１３に記載の方法。
（項目１５）
項目１〜１４に記載のいずれかの方法に従って製造される、半導体デバイス。
本発明のより良好な理解のために、かつ、それがどのように実行に移され得るかを示すために、ここで、付随の図面を参照して、本発明による、具体的な実施形態、方法、およびプロセスが、実施例のみとして説明されるであろう。
図１は、本発明による方法の第１の実施形態の手順ステップと、それぞれの残りの図２〜１０のそれぞれの主題をもたらした試験とを示す。 図２は、図１の方法による、従来、（ａ）ＲＴＡおよび（ｂ）ＬＴＡによって形成される、それぞれ、ゲルマニド層のＡＦＭ画像を示し、表は、ＲＴＡおよびＬＴＡサンプルに関する表面粗度データを示す。 図３Ａは、従来、３５０℃においてＲＴＡによって形成される、ＮｉＧｅ層のＸＴＥＭ画像を示す。 図３Ｂは、図３Ａの界面に対してより平滑なＧｅ基板界面を有する、図１の方法による０．３５Ｊ／ｃｍ２ＬＴＡによって形成されるＮｉｘＧｅｙ層のＸＴＥＭ画像を示す。 図４Ａは、実質的変遷領域を有する図３ＡのＲＴＡの後のＧｅとＮｉＧｅとの間の界面のＨＲＸＴＥＭ画像と、ＧｅおよびＮｉＧｅからの回析パターンを示す差し込み画像との両方を示す。図４Ａは、より鮮明な界面を有する図３ＢのＬＴＡの後のＧｅとＮｉｘＧｅｙとの間の界面のＨＲＸＴＥＭ画像と、ＧｅおよびＮｉｘＧｅｙからの回析パターンを示す差し込み画像との両方を示す。 図５は、略０．５５Ｊ／ｃｍ２ＬＴＡの高エネルギー密度が印加されたＮｉｘＧｅｙ基板層と、ＧｅとＮｉｘＧｅｙとの間の界面の代表的ＸＴＥＭ画像とを示し、より大きい粒子は、ＮｉｘＧｅｙ層内で見られることができ、界面は、図３Ｂおよび図４Ｂほど鮮明ではない。 図６は、図１の方法による、従来のＲＴＡサンプルとＬＴＡサンプルとの両方に関する抵抗対接点間隔を図に示し、差し込みグラフは、ＮｉｘＧｅｙ接点が０．４５Ｊ／ｃｍ２のエネルギーにおいてＬＴＡによって形成される、典型的なＴＬＭ構造のＩ−Ｖ特性を示す。 図７は、ＲＴＡを使用したｎ型Ｇｅ上にＮｉＧｅを含む、複数のサンプルに関するρｃ対Ｒｓｈを図に示し、これは、一定のＲｓｈに関して、ＬＴＡは、正確なエネルギー密度条件が選択される場合、より良好にρｃを生成することができることを示す。 図８は、アニール時間が３０秒であった、後処理ＲＴＡ処理の後の抵抗対接点間隔をチャート化する。ゲルマニド接点は、最初に、０．４５Ｊ／ｃｍ２のエネルギーを伴うＬＴＡによって形成された。 図９は、１つのみのサンプルがＲＴＡおよびＬＴＡのために後処理された、ρｃ対後処理ＲＴＡ処理をチャート化する（後処理熱収支は、累積として見なされるべきである）。 図１０は、本発明の一実施形態による、半導体デバイスを示す。
ここで、本発明者によって想定される具体的なモードが、実施例として説明されるであろう。以下の説明では、多数の具体的な詳細が、完全な理解を提供するために、記載される。しかしながら、本発明は、これらの具体的な詳細に限定せずに、実践され得ることが当業者に明白になるであろう。他の事例では、周知の方法および構造は、説明を不必要に不明瞭にしないように詳細に説明されていない。
レーザ熱アニール（ＬＴＡ）は、ｎドープされたＧｅ上のゲルマニド接点を形成するために使用され、これは、従来の高速熱アニール（ＲＴＡ）によって生成された結果と系統的に比較される。表面トポグラフィ、界面品質、結晶構造、および物質化学量論は、両方のアニール技術のために探究される。電気的特性評価のために、比接触抵抗率および熱安定性が、抽出される。ＬＴＡは顕著に平滑な基板界面を伴う均一である接点を生成することができ、ＲＴＡ技術を用いたものよりも２〜３桁少ない比接触抵抗率を伴うことが示されている。２．８４×１０−７Ω．ｃｍ２の比接触抵抗率が、最適化されたＬＴＡエネルギー密度条件に関して達成されることが示されている。
図１は、着手されたプロセスを要約し、以下の結果が、この研究で議論される。洗浄の後に、半絶縁層を作るために、高抵抗率（＞４０Ω・ｃｍ）ｎ型（１００）ウエハが、ウェルインプラント、すなわち、４×１０１２ｃｍ−２の用量および１８０ｋｅＶのエネルギーを伴うＰに続き、１×１０１３ｃｍ−２の用量および４０ｋｅＶのエネルギーを伴うＢインプラントを受容した。ウエハは、次いで、１×１０１５ｃｍ−２の用量および１２ｋｅＶのエネルギーを伴う浅いＰインプラントを受容した。ドーパント活性化は、Ｎ２雰囲気で、１０秒間、５００℃において、ＲＴＡを使用して、実施された。その後、Ｎｉの２０ｎｍが、熱蒸発を使用して、堆積させられた。ＴＬＭパターニングおよびドライエッチが、次いで、漏れ電流を最小限にするために実行された。ニッケルは、本発明の動作を例証するために本明細書に説明され、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｕ、またはＹｂ等の他の金属も、使用される可能性があることを認識されるであろう。
サンプルの１つのセットが、３０秒間、Ｎ２下において、２５０、２７５、３００、３２５、または３５０℃のいずれかにおいてＲＴＡ処理を受けた。サンプルの別のセットが、０．２５〜０．５５Ｊ／ｃｍ２の範囲のレーザ密度と、１４４〜１６５ナノ秒の範囲の持続時間とを伴う、ＬＴＡ処理（λ＝３０８ｎｍ、単一パルス）を受けた。レーザビーム面積は、約１０×１０ｍｍ２であった。これらのエネルギー密度は、Ｇｅでの適切なＬＴＡ補助ドーパント活性化のために要求されるものよりも有意に低いことに留意されたい［８］。
走査電子顕微鏡法（ＳＥＭ）、原子間力顕微鏡法（ＡＦＭ）、Ｘ線回折（ＸＲＤ）、および断面透過電子顕微鏡法（ＸＴＥＭ）を含む、種々の物質特性評価技術が、ＮｉＧｅ層表面トポグラフィおよび結晶品質を検査するために適用された。ＸＴＥＭは、ＪＥＯＬ２１００高解像度ＴＥＭを使用して実行された。特に、ＡＦＭは、より平滑な表面層を示し、断面ＴＥＭは、ＬＴＡの後に、鮮明かつ非起伏界面を示す。電気的特性評価に関して、伝送長法（ＴＬＭ）が、ρｃを抽出するために使用され、ＫＥＩＴＨＬＥＹ３７１００およびＫＥＩＴＨＬＥＹ２６０２が、使用された。特に、接触抵抗は、ＲＴＡに対して、ＬＴＡを使用するより約１００倍低いと判定される。
ＲＴＡおよびＬＴＡのそれぞれの効果を研究するために、まず、表面粗度が、評価された。ＡＦＭは、空気中における室温においてタッピング／非接触モードで実施された。図２は、（ａ）２７５℃におけるＲＴＡと、（ｂ）０．３５Ｊ／ｃｍ２のエネルギーにおけるＬＴＡとによって形成された、ＮｉＧｅ表面トポグラフィの代表的ＡＦＭ画像を示す。ＲＴＡサンプルのための表面粗度（ＲＭＳ）は、約１．２８ｎｍである一方、ＬＴＡ処理サンプルは、約０．３９ｎｍの粗度を呈する。図２の表は、全てのサンプルに関して抽出されたＲＭＳデータを示す。ＲＭＳは、最大エネルギー密度ＬＴＡを除いて、ＲＴＡセットに関してより大きい。
高温において薄膜が島状構造に塊になる、ＲＴＡによるＮｉＧｅ形成のためのプロセスウィンドウが存在する可能性が非常に高く［１１、１２］、このデータは、ＬＴＡもまた、ＮｉｘＧｅｙ形成のためのプロセスウィンドウを有し、これを上回ると膜が劣化することを示す。０．５５Ｊ／ｃｍ２は、この用途のためには、非常に高値であると考えられる。Ｍａｚｚｏｃｃｈｉ ｅｔ ａｌ．もまた、ＧｅのそのＬＴＡドーパント活性化研究において、ＡＦＭ ＲＭＳ対エネルギー密度の変化を報告し、これは、非溶融から、サブ溶融または溶融状態への変遷に起因していた［８］。したがって、図２から、０．２５〜０．４５Ｊ／ｃｍ２のエネルギー密度において、ＬＴＡによって形成されたＮｉｘＧｅｙ層は、ＲＴＡによって形成されたそのものよりも非常に平滑であると結論付けられることができる。
Ｎ２下で３０秒間、３５０℃においてＲＴＡによって形成されるゲルマニド接点からの代表的ＸＴＥＭ画像が、図３Ａに示される。図に見られるように、ＮｉＧｅの大きい粒子は、合金とＧｅ基板との間に粗面起伏界面を伴って形成される。この結果は、非平滑ＮｉＧｅ界面が、ＲＴＡが形成アニールのために使用されるとき、一般的であると予期される［５、７、１３］。ここで、図３Ｂを比較参照すると、この場合、０．３５Ｊ／ｃｍ２のエネルギー密度を伴う、ＬＴＡによって処理されるサンプルの代表的ＸＴＥＭ画像は、ＬＴＡがゲルマニドのより小さい多結晶粒と、Ｇｅ基板と合金との間に非常に平坦な界面とをもたらすため、顕著な対比を表す。
図３Ａのサンプルにおけるゲルマニド基板界面の代表的高解像度（ＨＲ）ＸＴＥＭ画像が、次に、図４Ａに示される。図に見られるように、ＧｅからＮｉＧｅまで鮮明な変遷が存在しない。ここで、図４Ｂを比較参照すると、この場合、０．３５Ｊ／ｃｍ２のエネルギー密度を伴う、ＬＴＡによって処理されるサンプルの代表的（ＨＲ）ＸＴＥＭ画像は、顕著な対比を表し、Ｇｅとゲルマニドとの間の平坦かつ均一である界面を示す。
Ｇｅ原子の列は、基板内において明確に観察可能である。界面品質の観点から、界面は、略平面であり、任意の検出可能な界面領域または変遷ゾーンを伴わずに、その上方でゲルマニドに即座に変遷する、Ｇｅ（１００）基板内に途切れていない水平列が存在するため、用語「ａｔｏｍｉｃａｌｌｙ−ｆｌａｔ（原子平坦）」が、使用されてもよい。さらに、（ＨＲ）ＴＥＭの証拠は、このゲルマニド層が、必ずしも、格子整合しておらず、また、Ｇｅ基板の上面においてエピタキシャルに成長しないことを示す。図４Ｂの対角線上に上向きにＧｅ基板原子の任意の列を辿る場合、このシーケンスは、ゲルマニド層の中に継続しない。ゲルマニド層内の原子の列は、（１００）Ｇｅ基板内のものに対して異なる方向に配列される。Ｇｅ基板ゲルマニド界面のいくつかの領域では、２つの結晶物質の間のエピタキシャル関係の証拠があるが、これは、水平界面に沿ってある場所に高度に局在する。さらに、２つ物質の間の格子不整合と、ゲルマニド層内の小さなサイズの結晶とに起因して、これは、全ゲルマニド層を通して垂直に延在しない。Ｓｉ上の格子整合したＮｉＳｉ成長は、Ｇａｏ ｅｔ ａｌ．によって報告されており、超薄型Ｎｉ層が、Ｓｉ［１４］上に堆積させられ、ＮｉＳｉ２が、Ｓｉに類似する格子空間を有するように、優先的に形成された。
界面粗度の劇的な改善は、超短パルスＬＴＡと関連付けられる熱勾配および浅い熱分布と結び付けられる。実質的に、全サンプルが、有意な熱勾配を伴わず、標的温度にある、ＲＴＡとは異なり、ＬＴＡは、入射エネルギーパルスの波長と結び付けられる激しい熱勾配と、標的物質の熱拡散率とを生成する。ＬＴＡパルスは、表面を局所的に加熱し、印加されたエネルギー密度に応じて、表面層を溶融し得る。図４Ｂの２つの差し込み写真は、Ｇｅ基板（右底部）の電子回折パターンと、ＮｉｘＧｅｙ（右上）とを示す。
次に、図５を参照すると、ＸＴＥＭ画像が、高エネルギー密度０．５５Ｊ／ｃｍ２におけるＬＴＡのために提示される。図５の左区分（ａ）は、Ｇｅおよび接触界面の広視野図であり、右区分（ｂ）は、Ｇｅおよび接触界面の高解像度視野図である。この場合、ゲルマニドのより大きい粒子が、形成され、界面は、図３Ｂおよび図４Ｂの観察可能であるものに対してより粗くなる。
ここで、電気的特性評価を参照すると、加工されたＴＬＭ試験構造を使用して、ゲルマニド／ｎ型Ｇｅ界面のρｃと、下層のＰドープされたＧｅ層の薄板抵抗Ｒｓｈとが、次いで、抽出された。ＴＬＭ試験構造では、各ＮｉＧｅバーは、３８０×１００μｍ２であり、間隔は、４、１６、３６、６４、１００、１４４、および１９６μｍであった。配置図は、このＴＬＭ設計の反復アレイから成った。各アレイ内部の約４０のＴＬＭ構造が、ρｃおよびＲｓｈに関する信頼性のある値を抽出するために、電気的に測定された。
図６は、上記の状況におけるＴＬＭ測定からの出力を示す。差し込み図は、ＬＴＡ（０．４５Ｊ／ｃｍ２）を使用して加工された典型的なＴＬＭ構造の接点間隔の関数として、電流対電圧を示す。接点間の抵抗は、間隔が増加するにつれて、増加する。図６の主要部分では、抵抗対接点間隔が、２７５℃、３００℃、および３５０℃におけるＲＴＡと、０．３５、０．４５、および０．５５Ｊ／ｃｍ２におけるＬＴＡとによって形成されるＮｉＧｅに関してプロット化される。直線が、データに適合される。垂直および水平軸を伴う線の切片が、理論に従って、ρｃおよびＲｓｈを計算するために使用される［３］。以下の表は、全てのＴＬＭ測定から抽出されたρｃおよびＲｓｈの結果を示す。
ＲＴＡサンプルでは、Ｒｓｈおよびρｃは、現在、物理的な説明が存在しない３２５℃を除いて、形成温度が２７５から３５０℃に増加するにつれて、減少する。全体的意味では、ＲＴＡサンプルは、ρｃ＞１０−４Ω．ｃｍ２を生成する。概して、Ｒｓｈおよびρｃは、ＬＴＡサンプルではより低い。最良ρｃ値は、０．４５Ｊ／ｃｍ２においてＬＴＡアニールされたＴＬＭサンプルに関して取得された２．８４×１０−７Ω．ｃｍ２であり、０．３５Ｊ／ｃｍ２においてＬＴＡアニールされたＴＬＭサンプルに関して取得されたρｃ＝１．３３×１０−６Ω．ｃｍ２もまた、有意な結果である。これらのρｃ値は、等価ＲＴＡの場合より２〜３桁も低い。この実験研究における唯一のプロセス変数が、ＮｉＧｅ形成アニールであることは、留意すべきであって、０．５５Ｊ／ｃｍ２までのＬＴＡエネルギー密度の増加が、より高いρｃをもたらし、これは、図５に示されるものから分かる界面品質の劣化に起因し得ると考えられることは、着目に値する。
ρｃは、接点の下方の基板内における活性化ドーピングの強関数であり、したがって、ドーパント活性化の任意の強化が類似するρｃの改善をもたらすであろうことは周知である。０．３５および０．４５Ｊ／ｃｍ２ＬＴＡの上記の結果を参照すると、ＬＴＡは、単に、これらのρｃ結果を生成するＰ活性化を改善していると言える。上記の表から、Ｒｓｈ値は、ＬＴＡがＰ活性化のために役立つと示唆される。しかしながら、ここで、図７を参照すると、ρｃ対Ｒｓｈのプロットは、固定Ｒｓｈに関して正確なエネルギー密度条件が選択される場合、ＬＴＡが、依然として、より良好なρｃを生成することができることを示す。
ＮｉｘＧｅｙ層の熱安定性もまた、分析された。ＬＴＡ処理の超短時間かつより高度に局在するエネルギー密度は、半導体物質および基板内のより高い非平衡準安定性条件を形成し得る。そのような場合、ＬＴＡ処理ステップに続く処理における熱収支は、任意の準安定条件をより平衡状態に戻させ得る。ゲルマニドの熱安定性を評価するために、３００℃ＲＴＡにおいて調製されたサンプルと、０．４５Ｊ／ｃｍ２ＬＴＡによって調製されたサンプルとが、１００〜５００℃の「後処理」ＲＴＡ処理に曝された。アニール時間は、３０秒毎であった。１つのみのサンプルが、ＲＴＡとＬＴＡとの両方のために後処理された（後処理熱収支は、この分析において累積と見なされるべきである）。図８は、後処理ＲＴＡステップの後のＬＴＡサンプルのＴＬＭ測定を提供し、これは、適合線の傾きおよび切片が、各ＲＴＡ処理の後に変化することを示し、Ｒｓｈおよびρｃが低下されることを示す。しかしながら、いくつかのＴＬＭ測定は、図を不必要に不明瞭にしない目的のために図８に示されない。
抽出されたρｃ結果が、図９に示される。ＬＴＡサンプルでは、ρｃは、徐々に増加し、２５０℃において、抵抗率の有意な増加が存在する。５００℃付近において、ρｃ値は、ＲＴＡの場合に類似する。ＲＴＡサンプルでは、ρｃは、１５０℃においてわずかに減少し、次いで、増加傾向に続くことを示す。両方のサンプルは、ＳＥＭによって検査され（データは、図示せず）、この後処理アニールシーケンスの終了時に、ゲルマニドが集塊化したことが観察された。５００℃においてアニールされたＮｉＧｅ層が集塊化することは周知である［１１、１２］。
シリサイドまたはゲルマニド層の熱安定性を改変するための種々の既知の方法が存在する。最近の報告書の１つは、形成に先立った同時スパッタリングＮｉおよびＰｔ合金の利点を強調している［１４］。その参照文献では、Ｐｔの添加は、ゲルマニド層内の熱安定性Ｒｓｈを改善させ、したがって、本方法の代替実施形態は、同一の利点を達成するために、Ｐｔの添加を含み得る。
本発明は、したがって、先行技術の粗面かつ平坦ではない界面に対して、略平面または均一な界面を伴う半導体デバイスとの併用のために、ｎ型ゲルマニウム（Ｇｅ）基板上にゲルマニド（ＮｉｘＧｅｙ）接点を形成する改善された方法を提供する。ｎ型Ｇｅ上に最先端のＬＴＡによって形成されたゲルマニド接点の品質は、従来のＲＴＡを用いて、系統的に調査かつ比較された。ＬＴＡは、より平滑な層であって、より小さい多結晶粒であって、かつより多含有量のＮｉが豊富なゲルマニド相をもたらした。ゲルマニド基板界面は、ＨＲＸＴＥＭ内の任意の検出可能な界面領域または変遷ゾーンを伴わず、劇的に鮮明であった。接点のρｃもまた、ＴＬＭ構造から抽出された。ゲルマニド形成に関する取得された最良接触抵抗率は、１×１０１５ｃｍ−２の１２ｋｅＶＰインプラントの使用後、５００℃で１０秒の活性化アニールと、０．４５Ｊ／ｃｍ２エネルギー密度のＬＴＡとが続いた場合の２．８４×１０−７Ω．ｃｍ２であった。
したがって、本明細書に開示されるＬＴＡアニール技術は、特に、典型的には、非排他的であるが、ＣＭＯＳデバイス、フォトダイオード、および撮像装置等のＧｅまたはＧａＡｓ成分を有する任意の半導体デバイスにとって有益となることが当業者によって、容易に理解されるであろう。図１０を参照すると、半導体デバイス１００が、実施例として示され、本発明は、これを用いて実践され得る。半導体デバイス１００は、Ｇｅ基板１２０にわたり形成されたゲート電極１１０を有し、ウェルとゲートとの間に形成されたゲート絶縁膜１４０を伴うｎ型またはｐ型ウェル１３０を有する。側壁１５０が、ゲート絶縁膜１４０およびゲート電極１１０を中心に形成される。ＮｉｘＧｅｙ層１６０が、それぞれの接合部として、ゲート電極１１０の両側に形成され、図中、例証にすぎないが、側壁１５０が形成される側は、左層１６０Ａは、本発明に従ってＬＴＡによって形成されたＮｉｘＧｅｙ層であり、右層１６０Ｂは、先行技術に従ってＲＴＡによって形成されたＮｉＧｅ層である。
上記の方法のいずれかの使用が、トランジスタデバイス等のゲルマニウムまたはＩＩＩ−ＩＶ半導体デバイスを製造する際、採用されることができることが認識されるであろう。
上記の方法の任意の使用が、ゲルマニウムまたはＩＩＩ−ＩＶ半導体デバイスの接点構造を製造する際、採用されることができることが認識されるであろう。
本明細書では、用語「ｃｏｍｐｒｉｓｅ（備える）、ｃｏｍｐｒｉｓｅｓ（備える）、ｃｏｍｐｒｉｓｅｄ（備えた）、およびｃｏｍｐｒｉｓｉｎｇ（備えている）」またはそれらの任意の変形例、および用語「ｉｎｃｌｕｄｅ（含む）、ｉｎｃｌｕｄｅｓ（含む）、ｉｎｃｌｕｄｅｄ（含んだ）、およびｉｎｃｌｕｄｉｎｇ（含んでいる）」またはそれらの任意の変形例は、全体的に交換可能であると見なされ、全て、最大広範囲の可能性がある解釈が与えられるべきであり、逆もまた同様である。
本発明は、以上に説明される実施形態に限定されず、構造と詳細との両方において変動され得る。

Claims (1)

  1. 本明細書に記載の発明。
JP2018202816A 2013-01-30 2018-10-29 半導体デバイスのための改善された低抵抗接点 Withdrawn JP2019050392A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361758716P 2013-01-30 2013-01-30
EP13153312.7A EP2763159A1 (en) 2013-01-30 2013-01-30 Improved low resistance contacts for semiconductor devices
US61/758,716 2013-01-30
EP13153312.7 2013-01-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015555702A Division JP2016510511A (ja) 2013-01-30 2014-01-30 半導体デバイスのための改善された低抵抗接点

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020219770A Division JP2021061436A (ja) 2013-01-30 2020-12-29 半導体デバイスのための改善された低抵抗接点

Publications (1)

Publication Number Publication Date
JP2019050392A true JP2019050392A (ja) 2019-03-28

Family

ID=47750422

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2015555702A Pending JP2016510511A (ja) 2013-01-30 2014-01-30 半導体デバイスのための改善された低抵抗接点
JP2018202816A Withdrawn JP2019050392A (ja) 2013-01-30 2018-10-29 半導体デバイスのための改善された低抵抗接点
JP2020219770A Pending JP2021061436A (ja) 2013-01-30 2020-12-29 半導体デバイスのための改善された低抵抗接点

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015555702A Pending JP2016510511A (ja) 2013-01-30 2014-01-30 半導体デバイスのための改善された低抵抗接点

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020219770A Pending JP2021061436A (ja) 2013-01-30 2020-12-29 半導体デバイスのための改善された低抵抗接点

Country Status (8)

Country Link
US (1) US9607858B2 (ja)
EP (2) EP2763159A1 (ja)
JP (3) JP2016510511A (ja)
KR (1) KR20160040441A (ja)
CN (1) CN105474365B (ja)
SG (1) SG11201505963SA (ja)
TW (1) TWI638391B (ja)
WO (1) WO2014177288A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017055046A (ja) * 2015-09-11 2017-03-16 トヨタ自動車株式会社 半導体装置の製造方法
FR3113183B1 (fr) * 2020-07-31 2022-07-08 Commissariat Energie Atomique PROCEDE DE FORMATION DE CONTACTS OHMIQUES, NOTAMMENT DE TYPE Ni(GeSn) METTANT EN ŒUVRE UN RECUIT LASER

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60245220A (ja) * 1984-05-21 1985-12-05 Toshiba Corp 砒化ガリウムへのオ−ム性電極の形成方法
JPS6159725A (ja) * 1984-08-30 1986-03-27 Nec Corp オ−ミツク電極形成方法
US5624869A (en) * 1994-04-13 1997-04-29 International Business Machines Corporation Method of forming a film for a multilayer Semiconductor device for improving thermal stability of cobalt silicide using platinum or nitrogen
US20030040130A1 (en) * 2001-08-09 2003-02-27 Mayur Abhilash J. Method for selection of parameters for implant anneal of patterned semiconductor substrates and specification of a laser system
US6703291B1 (en) * 2002-12-17 2004-03-09 Intel Corporation Selective NiGe wet etch for transistors with Ge body and/or Ge source/drain extensions
US20070123042A1 (en) * 2005-11-28 2007-05-31 International Business Machines Corporation Methods to form heterogeneous silicides/germanides in cmos technology
DE102006050360B4 (de) * 2006-10-25 2014-05-15 Infineon Technologies Austria Ag Verfahren zum Erzeugen eines elektrischen Kontakts auf SiC
JP2010508676A (ja) * 2006-11-02 2010-03-18 アイメック 半導体デバイス層からの不純物の除去
JP5653577B2 (ja) * 2007-08-31 2015-01-14 アイメックＩｍｅｃ ゲルマナイド成長の改良方法およびそれにより得られたデバイス
US8105960B2 (en) * 2007-10-09 2012-01-31 International Business Machines Corporation Self-assembled sidewall spacer
KR101194843B1 (ko) * 2007-12-07 2012-10-25 삼성전자주식회사 Ｇｅ 실리사이드층의 형성방법, Ｇｅ 실리사이드층을포함하는 반도체 소자 및 그의 제조방법
US8088665B2 (en) * 2008-08-11 2012-01-03 Intel Corporation Method of forming self-aligned low resistance contact layer
CN102031501B (zh) * 2009-09-28 2012-10-24 复旦大学 一种在衬底上选择性原子层淀积薄膜的方法
US8936976B2 (en) * 2009-12-23 2015-01-20 Intel Corporation Conductivity improvements for III-V semiconductor devices
KR20130100996A (ko) * 2010-08-31 2013-09-12 가부시끼가이샤 니혼 세이꼬쇼 레이저 어닐링 장치 및 레이저 어닐링 방법
JP5668414B2 (ja) * 2010-11-01 2015-02-12 住友電気工業株式会社 半導体装置の製造方法
US8247319B1 (en) * 2011-02-07 2012-08-21 International Business Machines Corporation Method to enable the process and enlarge the process window for silicide, germanide or germanosilicide formation in structures with extremely small dimensions
US9284656B2 (en) * 2011-06-06 2016-03-15 International Business Machines Corporation Use of metal phosphorus in metallization of photovoltaic devices and method of fabricating same
US8901414B2 (en) * 2011-09-14 2014-12-02 International Business Machines Corporation Photovoltaic cells with copper grid

Also Published As

Publication number Publication date
US20150364561A1 (en) 2015-12-17
US9607858B2 (en) 2017-03-28
SG11201505963SA (en) 2015-08-28
CN105474365A (zh) 2016-04-06
TWI638391B (zh) 2018-10-11
CN105474365B (zh) 2018-02-23
EP2763159A1 (en) 2014-08-06
KR20160040441A (ko) 2016-04-14
WO2014177288A1 (en) 2014-11-06
EP4085479A1 (en) 2022-11-09
JP2021061436A (ja) 2021-04-15
TW201447987A (zh) 2014-12-16
JP2016510511A (ja) 2016-04-07

Similar Documents

Publication Publication Date Title
Huet et al. Doping of semiconductor devices by Laser Thermal Annealing
US10658510B2 (en) Source/drain structure
KR100498104B1 (ko) 울트라-쉘로우 정션에 사용되는 이리듐을 포함하는, 열안정성이 높은 니켈 실리사이드 및 그 제조방법
Shayesteh et al. NiGe contacts and junction architectures for P and As doped germanium devices
JP2021061436A (ja) 半導体デバイスのための改善された低抵抗接点
Alba et al. Nanosecond laser annealing for phosphorous activation in ultra-thin implanted silicon-on-insulator substrates
Tabata et al. Segregation and activation of Sb implanted in Si by UV nanosecond-laser-anneal-induced non-equilibrium solidification
US9679775B2 (en) Selective dopant junction for a group III-V semiconductor device
US20210375694A1 (en) Method for manufacturing semiconductor structure
Huet et al. Laser thermal annealing for low thermal budget applications: From contact formation to material modification
US20020098692A1 (en) Semiconductor device and method for manufacturing same
KR101461782B1 (ko) Cmos 트랜지스터를 위한 니켈라이드 소스/드레인 구조체
CN102044443B (zh) 半导体器件和制造半导体器件的方法
Duffy et al. Germanium doping, contacts, and thin-body structures
CN106653603B (zh) 改善半导体结构漏电流的方法
US9543376B2 (en) Semiconductor device and method for manufacturing the same
Semler et al. Structural and electronic characterization of 355 nm laser-crystallized silicon: Interplay of film thickness and laser fluence
Shayesteh et al. N-type doped germanium contact resistance extraction and evaluation for advanced devices
Ozcan et al. Gas cluster ion beam assisted NiPt germano-silicide formation on SiGe
Tabata et al. Solid phase recrystallization and dopant activation in arsenic ion-implanted silicon-on-insulator by UV laser annealing
Moriyama et al. In-Situ Doped Epitaxial Growth of Highly Dopant-Activated n+-Ge Layers for Reduction of Parasitic Resistance of Ge-nMISFETs
WO2013105331A1 (ja) 半導体装置及びその製造方法
KR101790438B1 (ko) 저저항 콘택을 갖는 반도체 소자 및 이의 제조 방법
Borland et al. Boosting Ge-epi N-well Mobility with Sn Implantation and P-well Mobility with Cluster-C Implantation
Abdi Towards Ultra-Low Specific Contact Resistance On High Sn-Content GeSn For Mid-Infrared Optoelectronics

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191225

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200324

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200522

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201229

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20201229

C11 Written invitation by the commissioner to file amendments

Free format text: JAPANESE INTERMEDIATE CODE: C11

Effective date: 20210119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210630

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210813

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210816

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20210825