KR20160040441A - 반도체 디바이스의 개선된 낮은 저항 접촉 - Google Patents

반도체 디바이스의 개선된 낮은 저항 접촉 Download PDF

Info

Publication number
KR20160040441A
KR20160040441A KR1020157022658A KR20157022658A KR20160040441A KR 20160040441 A KR20160040441 A KR 20160040441A KR 1020157022658 A KR1020157022658 A KR 1020157022658A KR 20157022658 A KR20157022658 A KR 20157022658A KR 20160040441 A KR20160040441 A KR 20160040441A
Authority
KR
South Korea
Prior art keywords
layer
lta
pulse
metal
contact
Prior art date
Application number
KR1020157022658A
Other languages
English (en)
Inventor
레이 듀피
마리암 세이에스테
카림 휴에트
Original Assignee
엑시코 프랑스
유니버시티 컬리지 코르크-내셔날 유니버시티 오브 아일랜드, 코르크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엑시코 프랑스, 유니버시티 컬리지 코르크-내셔날 유니버시티 오브 아일랜드, 코르크 filed Critical 엑시코 프랑스
Publication of KR20160040441A publication Critical patent/KR20160040441A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 게르마늄의 제1층(120)과 금속의 제2층을 제공함으로써 반도체 디바이스 제공을 위한 기재 위에 금속게르마나이드 접촉을 형성하는 방법을 제공한다. 본 발명은 상기 제1층과의 사이에 본질적으로 평탄한 계면을 갖는 게르마나이드 금속층(160A)을 얻기 위하여 고밀도 에너지 펄스로 상기 제2층을 상기 제1층과 반응시키는 단계를 제공한다.

Description

반도체 디바이스의 개선된 낮은 저항 접촉{IMPROVED LOW RESISTANCE CONTACTS FOR SEMICONDUCTOR DEVICES}
본 발명은 반도체 디바이스의 낮은 저항 접촉의 개선에 관한 것이다. 특히, 본 발명은 반도체 트랜지스터에 개선된 낮은 저항 접촉을 제공하기 위한 방법에 관한 것이다.
게르마늄(Ge)은 실리콘(Si)보다 훨씬 높은 캐리어 이동도를 제공하기 때문에 고급 반도체를 위한 촉망 받는 물질이다. 고급 로직 디바이스의 생산 공정에서 게르마늄의 도입에 대한 남은 장벽은 n-형 게르마늄 층의 높은 접촉 저항이다. 게르마늄과 III 내지 V 족 디바이스의 성능은 접촉 저항과 공정 변화를 줄임으로써 개선될 수 있다. 높은 저항은 저급한 접촉에 기인하고 공정 변화는 거친 또는 비의도적인 조면에 기인한다.
안정적인 저저항 접촉을 형성하기 위한 시도는 표면 직하 층에 높은 도핑 농도와 연계하여 표면에 NiGe과 같은 금속-반도체 합금을 형성하는 것이다. 특히 게르마늄에 있어서, n-형 반도체는 큰 전자 쇼트키 장벽 높이(“eSBH”) 때문에 높은 접촉 저항(ρc)이 되며, 게르마늄 표면의 댕글링 본드와 연계된 표면 상태는 페르미 준위 고정(Fermi-Level Pinning; FLP)에 이를 수 있다[1, 2]. 이것은 페르미 준위가 밸런스밴드 가까이 고정되기 때문에 금속/Ge 접촉 특성에 영향을 줄 수 있다.
n-형 Ge 접촉의 가장 일반적인 3가지 해결책은 (a) 댕글링 본드를 종결하고 FLP를 제거하기 위한 초박막 무정질 절연층, (b) 표면에서 댕글링 Ge 본드에 다른 불순물을 결합시킴으로써 표면의 부동태화와 (c) 안정된 저저항 접촉을 이루기 위하여 하부 고활성 농도의 도핑과 함께 NiGe와 같은 금속-반도체 합금을 적정화하는 방법이다. 금속-반도체 합금을 형성하기 위하여 Ni이 도금되고 어닐링되어 Ni 가 Ge과 반응한다. 보통 표준 어닐링{급속-열풀림; Rapid-Themal-Annealing(RTA)}이 적용된다. 이것은 NiGe 층과 밑의 Ge 사이가 비교적 거친 계면으로 이어 진다. NiGe 물질은 자연 상태에서 다결정 물질이므로 일반적으로 평면이 아니다.
이론적 연구에서 얇은 절연터널 장벽은 대략 1nm 의 적정 두께를 가진 Ge 표면을 해지시킴을 보여 준다[4]. 최근에는 셀레늄 분리가 NiGe/n-Ge 접촉의 전자 쇼트키 장벽 높이(eSBH )를 완화하기 위하여 사용된다[5]. 반면에, Ge 표면을 CF4 플라스마 처리하여 FLP를 완화하려는 실험적 시현이 있었다[6]. 갤러처(Gallacher) 일행은 에피텍시얼 성장 중에 도핑된 n-형 Ge 상에 2.3×10-7Ω·cm2의 접촉 비저항(ρc)을 추출해 내었다[7]. 최적 NiGe 형성 온도는 340℃의 급속 열풀림( Rapid Thermal Anneal; RTA)이다. 그렇지만, 바닥 기재와의 NiGe 계면은 평탄하지 않다.
레이저-열풀림(Laser-Thermal-Annealing;LTA) 기술은 매우 적은 비용으로 초급속 풀림을 가능하게 하기 때문에 반도체 공정에서 점점 중요해 진다. 그 기술은 도핑제의 확산을 억제하고 고수준으로 도핑제를 활성화시킨다. 특히, Ge에서 마쪼치( Mazzocchi) 일행은 그들이 LTA 기술을 에너지 밀도 0.57-1.8 J/cm2의 범위에서 사용하였을 때 제한된 확산뿐만 아니라 B와 P 도핑제의 고활성 수준(>1×1020cm-3)을 보고하였다[8]. 타레자(Thareja) 일행에 의하여 Sb로 도핑된 Ge에 LTA기술을 적용하여 고수준의 n+/p 접합을 실현하였다[9]. 나아가, 피린씨엘리(Firrincieli) 일행은 n-형 Ge에 NiGe 형성을 위한 RTA기술과 연계하여 도핑제 활성화를 위해 LTA 기술을 사용하여 8×10-7Ω·cm2의 ρc 값을 보고하였다[10]. NiGe 층은 350℃까지 안정하지만 Ge 기재와의 계면이 평탄하지 않다. RTA 기술로 형성된 NiGe에는 흔한 일이다. 다른 예로는 림 피에스와이 일행의 논문{제목; ‘펄스 레이저 풀림을 사용한 NiGe2 에피덱시얼 형성에 의한 금속-게르마늄 간 계면의 페르미 준위 해지’('Fermi-level depinning at the metal-germanium interface by the formationof epitaxial nickel digermanide NiGe2 using pulsed laser anneal') : 출처; 어플라이드 피직스 레터즈 어메리컨 인스티튜드 오브 피직스 유에스에이, 컬럼 101, no 17, 2012년 10월 22( Applied Physics Letters American Institute of Physics USA, col. 101, no 17, 22 October 2012)}에 개시되었다.
그러므로 상기 선행기술의 단점을 적어도 완화시킬 수 있는 낮은 저항 접촉을 갖는 반도체 디바이스를 제공하는 나은 방법이 요구된다.
A. Dimoulas, P. Tsipas, A. Sotiropoulos, and E. K. Evangelou, "Fermi-level pinning and charge neutrality level in germanium," Applied Physics Letters, vol. 89, p. 252110, 2006. Y. Zhou, W. Han, Y. Wang, F. Xiu, J. Zou, R. Kawakami, and K. L. Wang, "Investigating the origin of Fermi level pinning in Ge Schottky junctions using epitaxially grown ultrathin MgO films," Applied Physics Letters, vol. 96, p. 102103, 2010. M. Shayesteh, C. L. L. M. Daunt, D. O'Connell, V. Djara, M. White, B. Long, and R. Duffy, "NiGe Contacts and Junction Architectures for P and As Doped Germanium Devices," Electron Devices, IEEE Transactions on, vol. 58, pp. 3801-3807, 2011. A. M. Roy, J. Lin, and K. C. Saraswat, "The Effect of Fixed Charge in Tunnel-Barrier Contacts for Fermi-Level Depinning in Germanium," Electron Device Letters, IEEE, vol. 33, pp. 761-763, 2012. T. Yi, L. Bin, P. S. Y. Lim, and Y. Yee-Chia, "Selenium Segregation for Effective Schottky Barrier Height Reduction in NiGe/n-Ge Contacts," Electron Device Letters, IEEE, vol. 33, pp. 773-775, 2012. J.-R. Wu, Y.-H. Wu, C.-Y. Hou, M.-L. Wu, C.-C. Lin, and L.-L. Chen, "Impact of fluorine treatment on Fermi level depinning for metal/germanium Schottky junctions," Applied Physics Letters, vol. 99, pp. 253504-3, 2011. K. Gallacher, P. Velha, D. J. Paul, I. MacLaren, M. Myronov, and D. R. Leadley, "Ohmic contacts to n-type germanium with low specific contact resistivity," Applied Physics Letters, vol. 100, pp. 022113-3, 2012. V. Mazzocchi, C. Sabatier, M. Py, K. Huet, C. Boniface, J. P. Barnes, L. Hutin, V. Delayer, D. Morel, M. Vinet, C. Le Royer, J. Venturini, and K. Yckache, "Boron and Phosphorus dopant activation in Germanium using laser annealing with and without preamorphization implant," in Advanced Thermal Processing of Semiconductors, 2009. RTP '09. 17th International Conference on, 2009, pp. 1-5. G. Thareja, J. Liang, S. Chopra, B. Adams, N. Patil, S. L. Cheng, A. Nainani, E. Tasyurek, Y. Kim, S. Moffatt, R. Brennan, J. McVittie, T. Kamins, K. Saraswat, and Y. Nishi, "High performance germanium n-MOSFET with antimony dopant activation beyond 1x1020 cm-3," in Electron Devices Meeting (IEDM), 2010 IEEE International, 2010, pp. 10.5.1-10.5.4. A. Firrincieli, K. Martens, R. Rooyackers, B. Vincent, E. Rosseel, E. Simoen, J. Geypen, H. Bender, C. Claeys, and J. A. Kittl, "Study of ohmic contacts to n-type Ge: Snowplow and laser activation," Applied Physics Letters, vol. 99, pp. 242104-3, 2011. K. Lee, S. Liew, S. Chua, D. Chi, H. Sun, and X. Pan, "Formation and Morphology Evolution of Nickel Germanides on Ge (100) Under Rapid Thermal Annealing," 2004, pp. 55-60. Q. Zhang, N. Wu, T. Osipowicz, L. K. Bera, and C. Zhu, "Formation and thermal stability of nickel germanide on germanium substrate," JAPANESE JOURNAL OF APPLIED PHYSICS PART 2 LETTERS, vol. 44, 2005. M. K. Husain, X. V. Li, and C. H. de Groot, "High-Quality Schottky Contacts for Limiting Leakage Currents in Ge-Based Schottky Barrier MOSFETs," Electron Devices, IEEE Transactions on, vol. 56, pp. 499-504, 2009. K. Min-Ho, S. Hong-Sik, Y. Jung-Ho, L. Ga-Won, O. Jung-Woo, P. Majhi, R. Jammy, and L. Hi-Deok, "Thermally Robust Ni Germanide Technology Using Cosputtering of Ni and Pt for High-Performance Nanoscale Ge MOSFETs," Nanotechnology, IEEE Transactions on, vol. 11, pp. 769-776, 2012.
본 발명은 낮은 저항 접촉과 이를 갖는 반도체 디바이스를 제공하기 위한 것이다.
본 발명에 따라, 첨부된 특허청구범위에 기재되어 있듯이, 반도체 디바이스(100)를 제공하기 위하여
게르마늄의 제1층을 제공하는 단계;
금속의 제2층을 제공하는 단계; 및
밑의 상기 제1층과 본질적으로 평탄한 계면을 갖는 금속게르마나이드를 얻기 위하여 고밀도 에너지 펄스로 상기 제2층을 상기 제1층과 반응시키는 단계로 이루어지는 기재, 예를 들면, 게르마늄 또는 실리콘 기재 위에 적어도 하나의 금속게르마나이드 접촉을 형성하는 방법이 제공된다.
본 발명의 문맥에서, ‘기재’라는 용어는 넓은 의미로 사용된다. ‘기재’는 집적회로와 트랜지스터와 다른 반도체 디바이스가 위치하는 웨이퍼의 부분을 일컫는다. 다른 경우는, ‘기재’는 전체 두께의 웨이퍼를 지칭할 수 있다. 한 실시양태에서, 게르마늄이 기계적 강도를 위하여 실리콘 웨이퍼의 상부에 통합될 수 있고 이런 경우 게르마늄 층이라 할 수 있다.
한 실시양태에서는, 고에너지 밀도의 펄스는 0.25 내지 0.55 J/cm2의 범위이고 적어도 800℃의 온도를 생성하도록 유지된다
한 실시양태에서는, 발명자들은 n-형 Ge 기재에 NiGe 접촉을 형성하기 위하여 LTA 기술을 사용하고 종래의 RTA 기술로 생성된 결과와 표면 위상, 계면 품질, 결정 구조, 물질 양론, 접촉 비저항과 열적 안정성에 대하여 비교하였다. LTA 방식으로 형성된 게르마나이드 층은 여기서 NixGey 로 표시된다. 왜냐하면, 공정 조건에 따라 다수의 조성비가 시현되기 때문이다. LTA기술을 사용하는 가장 중요한 이점은 상온에서 풀림이 가능한 것이고 이는 전체 공정 조건을 단순화시킨다.
일 실시예에서 상기 금속은 Ni 을 포함한다.
일 실시예에서, 상기 금속은 Fe, Co, Ni, Pd, Pt, Cu 와 Yb 중 적어도 하나를 포함한다.
일 실시예에서 생성된 온도는 적어도 900℃이다.
일 실시예에서 생성된 온도는 1500℃ 이하이다.
일 실시예에서 생성된 온도는 930℃에서 1460℃ 범위이다.
일 실시예에서 펄스의 길이는 25 나노 초 이상이다.
일 실시예에서 펄스의 길이는 50 나노 초와 1 마이크로 초 사이이다.
일 실시예에서 펄스의 길이는 50 나노 초와 500 나노 초 사이이다.
본 발명의 한 양상으로, 반도체 디바이스(100)를 제공하기 위하여, 웰과 도핑제가 이식된 게르마늄 제1층(120)을 형성하는 단계; 도핑제를 열처리로 활성화하는 단계; 니켈 제2층을 제공하는 단계; 및 상기 제1층과의 사이에 본질적으로 평탄한 계면을 가진 NixGey의 게르마나이드 층(160A) 을 얻기 위하여 고에너지밀도의 펄스로 상기 제2층을 상기 제1층과 반응시키는 단계를 포함하는 게르마늄 기재 상에 적어도 하나의 NixGey 접촉을 형성하는 방법이 제공된다.
조절된 레이저 풀림 조건을 사용하여 NiGe 층을 형성하는 것은 NiGe 층과 Ge 하층 사이의 계면에 본질적으로 평탄한 계면을 형성한다. 레이저 풀림은 고에너지 밀도의 비교적 짧은 펄스이다. 이는 웨이퍼의 Ge 상층 표면을 일시적으로 녹이는 반면 Ni은 녹이지 않는다. Ge는 ~936℃에 녹고 Ni은 ~1455℃에 녹는다. LTA 공정 중에 표면 온도는 이 범위에 놓여 진다. Ge 내에 Ni의 용해도는 Ge 고체 상과 비교하면 액체 상의 Ge에 현저히 높으므로 액체 층에 급속히 용해된다. 사실상 Ge는 상층의 Ni을 급격히 소진한다. 비교를 하면, 표준 급속-열풀림에는 Ni는 고체 Ge와 접촉하고 지연되는 고상-고상 간 반응이 진행된다. 게다가, LTA에서는 레이저 펄스의 침투 깊이는 제한되어 유리하게도 열은 웨이퍼 상부로부터 일정거리만 미치는 반면에 RTA기반 기술은 전체 웨이퍼가 체임버 내에서 온도 상승에 처해진다. 레이저 풀림 처리의 에너지 밀도는 Ge 면의 용융 깊이를 맞춤함으로써 형성되는 니켈-게르마늄 층의 두께를 조정할 수 있다. 반도체를 열처리하는 방법은 매우 많이 있지만 레이저 열 풀림은 기재 상에 시간(ns)이나 위치에 있어서 매우 국소적인 처리를 제공한다. 즉, 일반적으로 표면층 만이 처리된다. 다른 열풀림 기술도 사용될 수 있다는 것이 예견될 것이다.
본 발명에 따른 방법의 한 실시양태에 있어서, 제1층은 40 Ω·cm를 초과하는 저항치를 갖는 n-형 웨이퍼(100)이다.
본 발명에 따른 방법의 한 실시양태에 있어서, Ni 제2층을 제공하는 단계는 니켈 물질을 열 증발에 의하여 증착하는 것을 포함한다.
본 발명에 따른 방법의 한 실시양태에 있어서, 상기 방법은 누설 전류를 최소화하기 위하여 TLM 패터닝과 건식 에칭을 하는 단계를 더 포함한다.
본 발명에 따른 방법의 한 실시양태에 있어서, 상기 고밀도 에너지 펄스는 레이저 열적 풀림(“LTA”) 처리에서 레이저 소스에 의하여 제공된다. 한 실시예에서는 LTA 처리가 λ= 308 nm에서 단일 펄스 처리로 레이저 밀도는 0.25 내지 0.55 J/cm2 범위이고 펄스 지속은 144 내지 165 나노 초이다. 다른 실시예에서는 레이저 밀도가 0.35 내지 0.45 J/cm2의 범위이고 레이저 빔은 본질적으로 10×10 mm2 의 영역을 가진다. 엑시머레이저를 사용하는 다른 파장도 사용될 수 있다는 것이 고려되어야 한다.
본 발명의 다른 양상으로는, 게르마늄으로 이루어지는 반도체 영역(120)을 포함하는 적어도 하나의 n-채널 트랜지스터; 게이트 절연 필름(140)을 통하여 상기 반도체 영역 위에 형성된 게이트 전극(110); 및 상기 반도체 영역에서 상기 게이트 전극 양 쪽에 형성된 정션 영역을 포함하고 각 영역은 반도체 영역의 Ge과 반응한 Ni로 이루어지는 반도체 디바이스(100)가 제공된다. 이 디바이스에서 Ni는 고에너지 밀도의 펄스로 Ge와 반응하여 각 영역의 NixGey는 직하 반도체 영역(120)과 사이에 본질적으로 평탄한 계면을 형성하는 데 특징이 있다.
본 발명에 따른 디바이스의 한 실시양태에서 반도체 영역은 40 Ω·㎝을 초과하는 저항을 갖는 n-형 웨이퍼(100)일 수 있다.
본 발명에 다른 한 실시양태에 있어서, 상기 반도체 영역은 40Ω·㎝를 초과하는 저항치를 갖는 n-형 웨이퍼이다. 본 발명에 따른 방법의 한 실시양태에 있어서, 상기 고밀도 에너지 펄스는 레이저 열풀림(“LTA”) 처리에서 레이저 소스에 의하여 제공된다. 한 실시예에서는 LTA 처리가 λ= 308 nm에서 단일 펄스 처리로 레이저 밀도는 0.25 내지 0.55 J/cm2 범위이고 펄스 지속은 144 내지 165 나노 초이다. 다른 실시예에서는 레이저 밀도가 0.35 내지 0.45 J/cm2의 범위이고 레이저 빔은 본질적으로 10×10 mm2 의 영역을 가진다
본 발명에 따른 방법의 한 실시양태에 있어서, 게르마늄 층 상에 금속 층을 증착하고 그 금속 층을 레이저 광원으로 가열하고 상기 가열은 적어도 800℃에서 일어나는 것을 특징으로 하는 금속게르마나이드를 형성하는 방법이 제공된다.
한 실시양태에서는 상기 가열은 레이저 펄스에 의한다.
레이저 밀도는 0.25 내지 0.55 J/cm2 범위이고 펄스 지속은 적어도 800℃의 온도를 형성한다.
본 발명에 의하여, 반도체 디바이스에 사용하기 위한 n-형 게르마늄(Ge) 상에 종래 기술의 거칠고 불균일한 계면에 비하여 상대적으로 평탄하고 일정한 계면을 갖는 게르마나이드(NixGey) 접촉을 형성하는 것이 가능하였다.
본 발명의 이해를 돕고 본 발명이 어떻게 수행되는지 보여 주기 위하여 예시의 목적으로 본 발명에 따른 특정 실시양태, 방법과 공정을 첨부된 도면을 참고하여 설명한다.
도1은 본 발명에 따른 제1 실시양태의 절차 단계를 보여 준다. 각 단계에서의 시험은 나머지 도2 내지 10 에서 논의된다.
도2는 도1의 방법에 따라 각각 (a) 종래의 RTA와 (b) LTA 기술로 형성된 게르마나이드 층의 AFM 이미지를 보여 준다. 표는 RTA와 LTA의 표면 평탄도를 보여 준다.
도 3a은 350℃에서 종래의 RTA 방식으로 형성된 NiGe의 XTEM 이미지를 보여 준다.
도3b는 도1의 방법에 따라 0.35 J/cm2 LTA 기술로 형성된 NixGey의 XTEM 이미지를 보여 준다. 도3a의 계면에 비하여 평탄한 Ge 기재와의 계면을 가진다.
도4a는 도3a의 RTA가 적용된 후 Ge와 NiGe 간의 전이영역을 가지는 계면 HRXTEM 이미지와 Ge와 NiGe로 부터의 회절 패턴의 삽입 이미지를 보여 준다.
도4b는 도3b의 LTA가 적용된 후 Ge와 NixGey 간의 예리한 계면 HRXTEM 이미지와 Ge와 NiGe로 부터의 회절 패턴의 삽입 이미지를 보여 준다.
도5는 고에너지 밀도 0.55 J/cm2 LTA가 적용된 NixGey 기재 층과 Ge와 NixGey 간의 계면의 대표적인 XTEM 이미지를 보여 준다. NixGey 층에 조입자가 보이며 도3b와 4b와 같이 예리하지 않다.
도6은 도1의 방법에 따른 종래의 RTA 샘플과 LTA 샘플의 저항 대 접촉 간격 차트이다. 삽입 그래프는 NixGey 접촉이 에너지 밀도 0.45 J/cm2 LTA로 형성된 전형적인 TLM 구조의 전류I-전압 V 특성을 보여 준다.
도7은 RTA를 사용한 n-형 Ge 상의 NiGe를 포함하여 복수 샘플의 ρc 대 Rsh 차트이다. 고정된 Rsh에서 정확한 에너지 밀도 조건이 선택될 때 나은 ρc를 생성한다.
도8은 풀림 시간이 30초인 후공정 RTA처리 후의 저항 대 접촉 간격 차트이다. 게르마나이드 접촉은 0.45 J/cm2 에너지 밀도의 LTA로 초기 형성된다.
도9는 ρc 대 후공정 RTA 처리 온도에 대한 차트이다. 단 하나의 샘플이 RTA 와 LTA를 위하여 후처리 되었다. 후처리 열비용이 누적됨이 고려돼야 한다.
도10은 본 발명에 한 실시양태에 따른 반도체 디바이스를 보여 준다.
발명자가 고려한 구체적인 모드를 실시예에 의하여 설명한다. 다음의 예시에는 이해를 돕기 위해 다양한 세부 설명이 열거된다. 그러나 당업자에게는 이러한 예시에 의하여 제한되지 않고 본 발명이 실시될 수 있다는 것이 명백할 것이다. 어떤 경우에는 주지의 방법과 구조는 복잡을 피하기 위하여 상세히 설명되지 않을 수 있다.
레이저 열풀림(LTA)이 n-형 Ge 상에 게르마나이드 접촉을 형성하기 위하여 사용된다. 이는 종래의 급속 열풀림(RTA)에 의하여 생성된 결과와 체계적으로 비교된다. 표면 위상, 계면 품질, 결정 구조와 물질 양론이 양 풀림 기술에 대하여 탐구된다. 전기적 특성으로 비접촉저항과 열안정성이 추출된다. LTA는 RTA 기술보다 2 내지 3 대수비로 비접촉저항이 낮으며 기재 계면과 현저한 평탄성을 갖는 접촉을 보여 준다. 에너지 밀도 조건이 최적화된 LTA로 2.84×10-7Ω·㎝2의 비접촉저항이 달성됨을 보여 준다.
도1은 수행된 공정을 요약한다. 이 수행 공정의 결과가 앞으로 논의된다. 세척된 후 고저항률 (>40Ω·㎝) n-형(100) 웨이퍼는 반절연 층을 형성하기 위하여 4×1012 cm-2 도스와 에너지 180keV의 웰 이식 소위 P 이식과 1×1013cm-2 도스와 에너지 40keV의 B 이식이 수행되었다. 웨이퍼는 다시 1×1015cm- 2 의 도스와 12 keV 에너지로 얕은 P 이식을 받는다. 도핑제 활성화는 N2 분위기에서 500℃ 10초간 RTA를 적용하여 수행된다. 그 뒤 20nm의 Ni이 열증발을 사용하여 증착된다. 누설 전류를 최소화하기 위하여 TLM 패터닝과 건식 에칭이 수행된다. Ni이 본 발명의 예시로서 설명될 뿐 Fe, Co, Ni, Pd, Pt, Cu 또는 Yb과 같은 다른 금속도 사용될 수 있음이 이해될 것이다.
한 세트의 샘플은 N2 분위기에서 각 250, 275, 300, 325, 350℃에서 30초 RTA 처리를 했다. 다른 세트의 샘플은 레이저 밀도 0.25에서 0.55 J/cm2 범위에서, 144에서 165 나노 초 동안 LTA 처리(A=308nm, 단일 펄스)를 하였다. 레이저 빔의 범위는 대략 10X10mm2이다. 이 에너지 밀도는 적절한 Ge의 LTA 도핑 활성화 기술에서 보다 현저히 낮은 것임을 유의해야 한다.
주사전자현미경(SEM), 원자현미경(AFM), 엑스레이 회절(XRD)과 단면투과현미경(XTEM)을 포함하여 많은 물질 특정화 기술이 NiGe 층의 표면 위상과 결정질을 탐색하기 위하여 적용된다. XTEM으로는 JEOL 2100 고해상도 TEM을 사용하였다. 특히, LTA 후에 AFM은 평탄한 표면층을, XTEM은 예리하고 요철 없는 계면을 보여 준다. 전자적 특성으로 ρc를 추출하기 위하여 TLM(Transfer Length Method)기술이 사용되었고 케이틀리 37100(KEITHLEY 37100 )과 케이틀리 2602(KEITHLEY 2602 )이 사용되었다. 특히 LTA를 사용하는 접촉 저항은 RTA에 비하여 대략 백분의 일 수준이었다.
RTA와 LTA 각각의 영향을 비교하기 위하여 먼저 표면 조도가 평가되었다. 도2는 (a) 275℃의 RTA와 (b) 0.35 J/cm2 에너지 밀도에서의 LTA에 의하여 형성된 NiGe 표면 위상의 대표적 AFM 이미지를 보여 준다. RTA 샘플의 표면 조도(RMS)는 대략 1.28nm인 반면 LTA 처리된 샘플은 대략 0.39nm 조도를 보인다. 도2의 표는 모든 샘플에 대하여 추출된 RMS 데이터를 보여 준다. RMS는 가장 높은 에너지 밀도 LTA를 제외하고 RTA 세트일 때 더 컸다.
RTA에 의한 NIGe 형성이 높은 온도에서는 박막 필름이 응집하여 섬처럼 되는 공정 단차가 있는 것과 똑 같이 LTA 또한 NixGey 형성에 막이 붕괴하는 공정 단차가 있다. 0.55 J/cm2은 LTA 적용으로는 너무 높은 값인 것 같다. 마쪼치(Mazzocchi) 일행은 Ge의 LTA 도핑 활성화 연구에서 AFM으로 RMS 대 에너지 밀도에서 비용융에서 용융전과 용융 조건으로의 전이에 의한 변화가 있음을 보고하였다[8]. 그러므로 도2로부터 LTA 방법으로 0.25 내지 0.45 J/cm2 에너지 밀도에서 형성된 NixGey 층은 RTA에 의한 층보다 훨씬 평탄하다고 결론 지을 수 있다.
질소 분위기에서 350℃, 30초 동안 RTA로 형성된 게르마나이드 접촉의 대표적 XTEM 이미지는 도3a 에 도시되었다. 도면에는 합금과 Ge 기재 사이에는 거친 계면을 가진 조대 입자의 NiGe가 형성된다. RTA 기술이 사용되는 경우 평탄하지 않는 NiGe 계면이 흔한 것이므로 이 결과는 충분히 예상된 것이다[5, 7, 13]. 도3b에는 0.35J/cm2에너지 밀도에서 LTA 처리된 샘플의 대표적 XTEM 이미지는 명백히 대비되는 데 더 작은 다결정 입자의 게르마나이드와 Ge 기재와 합금 사이의 매우 평탄한 계면을 보여 준다.
도3a의 샘플에서 게르마나이드-기재 간 계면의 대표적 고해상도 XTEM 이미지는 도4a에 보인다. 도면에 보인 바와 같이 Ge에서 NiCe로의 예리한 전이는 보이지 않는다. 비교되는 도4b에서 0.35J/cm2 에너지 밀도에서 LTA 처리된 샘플의 대표적 XTEM 이미지는 Ge와 게르마나이드 사이에 평탄하고 균일한 계면을 대조적으로 보여 준다.
Ge 원자의 배열은 기재에서 명백히 관찰가능하다. 계면의 질 관점에서 본질적으로 평탄하고 원자적으로 평탄하다는 말을 쓸 수 있다. 왜냐하면 그 위의 게르마나이드로 바로 전이되는 Ge(100) 기재에는 탐지 가능한 계면 영역이나 전이 영역이 없이 파괴되지 않은 수평 열이 있기 때문이다. 게다가, 고해상도 TEM은 이 게르마나이드 층이 Ge 기재 상에 반드시 결정격자로 매치되지는 않고 에피텍시얼 성장이 아니라는 것을 보여 준다. 도4b에서 Ge기재 원자 열에서 대각선으로 따라 가보면 이 연속성은 게르마나이드 층으로 연결되지 않는다. 게르마나이드 층의 원자 배열은 Ge 기재의 원자와는 다른 방향으로 배열된다. Ge 기재-게르마나이드 계면의 어떤 영역은 두 결정 물질 간의 에피텍시얼 관계를 보이지만 수평 계면에 어떤 장소에 국한 되어 있다. 또한, 두 물질 간의 격자 미스매치와 게르마나이드 층의 작은 결정에 기인하여 이는 전체 게르마나이드 층으로 수직적으로 연장되지는 않는다. Si 상에 격자가 매치된 NiSi 성장은 가오(Gao) 일행에 의하여 보고되었는 데 초박 Ni 층이 Si 사에 증착되며[14] 특히 NiSi2가 Si격자 간격과 유사하여 우선적으로 형성된다.
계면 조도의 극적인 개선은 초단 펄스 LTA의 열 구배와 얇은 열 분포와 연결되어 있다. 모든 샘플이 중요한 열 구배 없이 목적 온도에 있는 RTA와는 달리 LTA는 입사된 에너지 펄스의 파장에 연계되어 타겟 물질에 강렬한 열 구배와 열 분배를 형성한다. LTA는 표면에 국지적으로 가열하고 인가된 에너지 밀도에 따라 표면층을 용융한다. 도4b에서 2개의 삽입 그림은 Ge 기재(좌하)와 NixGey (우상)의 전자 회절 패턴을 보여준다.
도5에서는 높은 에너지 밀도인 0.55 J/cm2의 LTA의 XTEM 이미지다. 도5에서 각각 좌측 a)는 Ge와 접촉 계면의 넓은 광각 사진이고 우측 (b) 는 확대 고해상 사진이다. 이 경우는 게르마나이드는 조입자가 형성되고 계면은 도3b와 4b에 관찰되는 계면보다 더 거칠다.
제작된 TLM 시험 재료를 사용하여 전기적 특성을 보면 게르마나이드/n-형 Ge의 계면 ρc와 직하 P 도핑된 Ge 층의 저항 즉 Rsh가 추출된다. TLM 시험재료에서 각 NiGe 막대는 380×100㎛2 이고 간격은 4, 16, 36, 64, 100, 144와 196㎛이었다. 배열 형태는 이 TLM 구조가 반복된 하나의 어레이로 구성되어 있다. 각 어레이에서 대략 40개의 TLM 재료가 신뢰할 수 있는 ρc와 Rsh 값을 얻기 위하여 전기적으로 측정되었다.
도6은 상기 상황에서 측정된 TLM 출력값이다. 삽입 표는 LTA (0.45 J/cm2)를 사용하여 제조된 대표적 TLM 시험재료의 접촉 간격의 함수로서 전류 대 전압 곡선을 보여 준다. 접촉 간의 저항은 간격이 증가할수록 증가한다. 도6의 주된 부분에서 275℃, 300℃와 350℃에서 RTA와 LTA( 0.35, 0.45와 0.55 J/cm2)에 형성된 게르마나이드의 저항 대 접촉 간격 그래프이다. 직선은 데이터를 연결하여 얻어졌다.
선의 중간점은 이론[3]에 따른 ρc와 Rsh 값을 계산하기 위하여 사용된다. 다음 표는 모든 TLM 측정에서 추출된 ρc와 Rsh의 결과를 보여 준다.
접촉 형성 조건 Rsh(Ω/sq) ρc(Ω.cm2)
275℃ 196.1 6.31×10-4
300℃ 186.0 1.61×10-4
325℃ 216.3 9.57×10-4
350℃ 161.3 1.35×10-4
0.35J/cm2 163.6 1.33×10-6
0.45J/cm2 147.0 2.84×10-7
0.55J/cm2 190.7 8.45×10-4
RTA 샘플에서 Rsh와 RTA 샘플에서 Rsh와 ρc는 형성 온도가 275에서 350℃로 올라갈수록 감소한다. 다만 325℃는 예외로 도시하지 않았다. 모든 경우에, RTA 샘플에서 ρc >10-4 Ω.cm2 이다. 일반적으로, Rsh와 ρc는 LTA 샘플에서 낮다. 최고의 ρc 값은 2.84×10-7 Ω.cm2 인데 0.45 J/cm2로 LTA 풀림 처리된 TLM 샘플이며 ρc = 1.33×10-6 Ω.cm2 도 의미 있는 결과로서 0.35 J/cm2 에서 풀림처리된 TLM 샘플에 관한 것이다. 이러한 ρc 값은 상응하는 RTA 기술보다 2 내지 3 대수비로 낮다. 이러한 실험에서 유일한 공정 변수는 NiGe 형성 풀림이다. LTA에서 0.55 J/cm2 로 에너지 밀도를 증가시키면 ρc 값이 높아지는 제 이는 도5에 보이는 바와 같이 계면 품질의 열화때문일 수 있다.
ρc는 접촉 밑 기재 능동 도핑의 강력한 함수로 잘 알려져 있으며 도핑제 활성 증가제는 ρc의 유사한 개선을 산출한다. 0.35 와 0.45 J/cm2 LTA의 상기 결과를 참고하면 LTA가 이러한ρc 결과를 낳 는P 활성화를 단순히 개선한다고 할 수 있다. 상기 표에서 Rsh 값은 LTA가 P 활성화에 유리함을 암시한다. 그러나, 도7에 의하면 ρc 대 Rsh 표는고정값 Rsh 에 대하여 정확한 에너지 밀도 조건이 선택되면 나은 ρc 값이 얻어질 수 있음을 보인다.
NixGey의 열적 안정성이 또한 분석되었다. LTA 처리의 초단 시간과 국지적 에너지 밀도는 반도체 물질와 기재에 비평형적인 높은 준안정조건을 형성한다. 이런 경우, LTA 단계에 이은 공정에서 열 비용은 어떤 준안정적 조건도 더 평형적 상태로 회귀하게 한다. 게르마나이드의 열적 안정성을 평가하기 위하여 300℃ RTA로 제조된 샘플과 0.45 J/cm2 LTA로 제조된 샘플이 100 내지 500℃의 RTA 후처리를 받았다. 풀림 시간은 각 30초였다. 단 한 샘플만 RTA 와 LTA로 후처리 했으며 이때는 후처리 열비용이 중첩됨을 고려해야 한다. 도8은 후처리 RTA 단계 뒤의 LTA 샘플의 TLM 측정 값으로 연결선의 경사와 절점이 각 RTA 처리 후에 변화함을 보여 주는데 이는 Rsh와 게르마나이드의 열적 안정성을 평가하기 위하여 300℃ RTA로 제조된 샘플과 0.45 J/cm2 LTA로 제조된 샘플이 100 내지 500℃의 RTA 후처리를 받았다. 풀림 시간은 각 30초였다. 단 한 샘플만 RTA 와 LTA로 후처리 했으며 이때는 후처리 열비용이 중첩됨을 고려해야 한다. 도8은 후처리 RTA 단계 뒤의 LTA 샘플의 TLM 측정 값으로 연결선의 경사와 절점이 각 RTA 처리 후에 변화함을 보여 주는데 이는 Rsh와 ρc가 열화됨을 보여준다. 어떤 TLM 측정은 도면을 필요 없이 불명료하게 하지 않기 위해 도8에 나타나 있지 않다.
추출된 ρc 값은 도9에 나타냈다. LTA 샘플에서 ρc는 점진적으로 증가하고 250℃에서 현저한 증가율이 있다. 500℃에서는 ρc는 RTA 경우와 유사하다. RTA 샘플에서는 ρc는 150℃에서 약간의 감소를 보이다가 증가하는 경향을 보인다. 두 샘플 다 SEM으로 조사되었고(데이터 표시하지 않음) 이 후처리 풀림 절차의 마지막에 게르마나이드가 응집함이 관찰되었다. 500℃에서 풀림처리된 NiGe 층이 응집함은 잘 알려져 있다.
실리사이드 또는 게르마나이드 층의 열적 안정성을 변화시키는 많은 공지의 방법이 있다. 최근의 보고는 합금 형성 전에 Ni와 Pt를 같이 스퍼터링하는 이점을 보고하고 있다[14]. 이 문헌에는 Pt의 첨가가 게르마나이드 층의 Rsh의 안정성을 개선시켰으며 본 발명의 다른 실시양태는 이러한 이점을 얻기 위하여 Pt의 첨가를 포함한다.
따라서 본 발명은 반도체 디바이스에 사용하기 위한 n-형 게르마늄(Ge) 상에 종래 기술의 거칠고 불균일한 계면에 비하여 상대적으로 평탄하고 일정한 계면을 갖는 게르마나이드(NixGey) 접촉을 형성하는 개선된 방법을 제공하기 위한 것이다. n-형 Ge에 현존하는 LTA 기술로 형성된 게르마나이드 접촉의 품질이 조사되고 종래의 RTA 기술과 체계적으로 비교되었다. LTA 기술은 더 평탄한 층, 더 작은 다결정 입자와 Ni가 더 풍부한 게르마나이드로 귀결되었다. HRXTEM 상으로는 게르마나이드-기재 간의 계면은 탐지될만한 계면 영역 또는 전이영역이 없이 명쾌하게 구분되었다. 접촉의 ρc가 TLM 구조에서 추출되었다. 가장 좋은 저항율은 1×1015cm-2, 12 keV에서 P 이식하고 뒤이어 500℃에서 10 초 동안 활성풀림하고 게르마나이드를 얻기 위하여 0.45 J/cm2로 LTA 처리하여 얻은 2.84×10-7Ω.cm2이었다.
그러므로 당업자는 여기에 개시된 LTA 풀림 기술이 Ge와 GaAs 성분을 갖는 반도체 디바이스에 제한되지는 않지만 전형적인 것으로 CMOS, 광다이오드와 촬상소자 같은 반도체 디바이스에 특히 유익하다는 것을 쉽게 이해할 것이다. 도10에는 반도체 디바이스(100)가 예로서 도시된다. 반도체 디바이스(100)에는 Ge 기재(120) 위에 형성된 게이트 전극(110), 웰과 게이트 사이의 게이트 절연 필름(140)과 n- 또는 p-웰(130)이 있다. 측벽(150)은 게이트 절연 필름(140)과 게이트 전극(110) 주위에 형성된다. NixGey 층(160 )은 각각 정션으로서 게이트 전극(110)의 양 편의 측벽(150)에 형성된다. 도면에서는 단지 대비 설명을 위해 좌측 층(160A)이 본 발명에 따른 LTA로 형성된 NixGey 층이고 우측 층(160B)는 종래기술의 RTA로 형성된 NiGe 층을 도시한 것이다.
상기 방법의 사용은 게르마늄 또는 III-IV 족 반도체 디바이스를 제조하는 데 사용될 수 있다는 것을 이해할 것이다.
상기 방법의 사용은 게르마늄 또는 III - IV 족 반도체 디바이스의 접촉을 제조하는 데 사용될 수 있다는 것을 이해할 것이다.
본 발명은 상기 예시된 실시양태에 제한되지 않으며 본 발명의 범위 내에서 다양한 구조와 세부가 제시될 수 있다.
100; 반도체 디바이스 110; 게이트 전극 120; Ge 기재
130; 웰 140; 절연 필름 150; 측벽
160A; NixGey 층 160B; NiGe 층

Claims (15)

  1. 게르마늄의 제1층(120)을 제공하는 단계;
    금속의 제2층을 제공하는 단계; 및
    밑의 상기 제1층과 본질적으로 평탄한 계면을 갖는 금속게르마나이드(160A)를 얻기 위하여 고밀도 에너지 펄스로 상기 제2층을 상기 제1층과 반응시키는 단계를 포함하는 반도체 디바이스 제공을 위한 기재 위에 적어도 하나의 금속게르마나이드 접촉을 형성하는 방법에 있어서, 상기 고밀도 에너지 펄스는 0.25 내지 0.55 J/cm2이고 상기 펄스 지속시간 동안 적어도 800℃의 온도가 달성되는 금속게르마나이드 접촉을 형성하는 방법.
  2. 제1항에 있어서, 상기 금속은 Ni을 포함하는, 반도체 디바이스 제공을 위한 기재 위에 금속게르마나이드 접촉을 형성하는 방법.
  3. 제1항에 있어서, 상기 금속은 Fe, Co, Ni, Pd, Pt, Cu와 Yb 중 적어도 하나를 포함하는, 반도체 디바이스 제공을 위한 기재 위에 금속게르마나이드 접촉을 형성하는 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 펄스 지속시간 동안 적어도 900℃가 달성되는, 반도체 디바이스 제공을 위한 기재 위에 금속게르마나이드 접촉을 형성하는 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 펄스 지속시간 동안 1500℃ 이하가 달성되는, 반도체 디바이스 제공을 위한 기재 위에 금속게르마나이드 접촉을 형성하는 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 펄스 지속시간 동안 적어도 930℃에서 1460℃ 가 달성되는, 반도체 디바이스 제공을 위한 기재 위에 금속게르마나이드 접촉을 형성하는 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 펄스의 길이는 25 나노 초 이상인 반도체 디바이스 제공을 위한 기재 위에 금속게르마나이드 접촉을 형성하는 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 펄스의 길이는 50 나노 초와 1마이크로 초 사이인, 반도체 디바이스 제공을 위한 기재 위에 금속게르마나이드 접촉을 형성하는 방법.
  9. 제8항에 있어서, 상기 펄스의 길이는 50 나노 초와 500나노 초 사이인, 반도체 디바이스 제공을 위한 기재 위에 금속게르마나이드 접촉을 형성하는 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 제1층의 저항율이 0.001 Ω·cm보다 큰 n-형 또는 p-형 웨이퍼인, 반도체 디바이스 제공을 위한 기재 위에 금속게르마나이드 접촉을 형성하는 방법.
  11. 제2항에 있어서, 상기 제2층을 제공하는 단계가 니켈 물질을 열증발에 의하여 증착하는, 반도체 디바이스 제공을 위한 기재 위에 금속게르마나이드 접촉을 형성하는 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 누설전류를 최소화하기 위하여 TLM 패터닝과 건식 에칭의 단계를 더 포함하는, 반도체 디바이스 제공을 위한 기재 위에 금속게르마나이드 접촉을 형성하는 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 고에너지 밀도 펄스는 레이저 열풀림(LTA) 처리에서 레이저 광원에 의하여 제공되는, 반도체 디바이스 제공을 위한 기재 위에 금속게르마나이드 접촉을 형성하는 방법.
  14. 제13항에 있어서, LTA 처리가 λ=308 nm이고 펄스 존속시간이 144 내지 165 나노 초 단일 펄스 처리인, 반도체 디바이스 제공을 위한 기재 위에 금속게르마나이드 접촉을 형성하는 방법.
  15. 제1항 내지 제14항의 방법으로 제조된 반도체 디바이스.
KR1020157022658A 2013-01-30 2014-01-30 반도체 디바이스의 개선된 낮은 저항 접촉 KR20160040441A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361758716P 2013-01-30 2013-01-30
EP13153312.7 2013-01-30
EP13153312.7A EP2763159A1 (en) 2013-01-30 2013-01-30 Improved low resistance contacts for semiconductor devices
US61/758,716 2013-01-30
PCT/EP2014/051782 WO2014177288A1 (en) 2013-01-30 2014-01-30 Improved low resistance contacts for semiconductor devices

Publications (1)

Publication Number Publication Date
KR20160040441A true KR20160040441A (ko) 2016-04-14

Family

ID=47750422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157022658A KR20160040441A (ko) 2013-01-30 2014-01-30 반도체 디바이스의 개선된 낮은 저항 접촉

Country Status (8)

Country Link
US (1) US9607858B2 (ko)
EP (2) EP2763159A1 (ko)
JP (3) JP2016510511A (ko)
KR (1) KR20160040441A (ko)
CN (1) CN105474365B (ko)
SG (1) SG11201505963SA (ko)
TW (1) TWI638391B (ko)
WO (1) WO2014177288A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017055046A (ja) * 2015-09-11 2017-03-16 トヨタ自動車株式会社 半導体装置の製造方法
FR3113183B1 (fr) * 2020-07-31 2022-07-08 Commissariat Energie Atomique PROCEDE DE FORMATION DE CONTACTS OHMIQUES, NOTAMMENT DE TYPE Ni(GeSn) METTANT EN ŒUVRE UN RECUIT LASER

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60245220A (ja) * 1984-05-21 1985-12-05 Toshiba Corp 砒化ガリウムへのオ−ム性電極の形成方法
JPS6159725A (ja) * 1984-08-30 1986-03-27 Nec Corp オ−ミツク電極形成方法
US5624869A (en) * 1994-04-13 1997-04-29 International Business Machines Corporation Method of forming a film for a multilayer Semiconductor device for improving thermal stability of cobalt silicide using platinum or nitrogen
US20030040130A1 (en) * 2001-08-09 2003-02-27 Mayur Abhilash J. Method for selection of parameters for implant anneal of patterned semiconductor substrates and specification of a laser system
US6703291B1 (en) * 2002-12-17 2004-03-09 Intel Corporation Selective NiGe wet etch for transistors with Ge body and/or Ge source/drain extensions
US20070123042A1 (en) * 2005-11-28 2007-05-31 International Business Machines Corporation Methods to form heterogeneous silicides/germanides in cmos technology
DE102006050360B4 (de) * 2006-10-25 2014-05-15 Infineon Technologies Austria Ag Verfahren zum Erzeugen eines elektrischen Kontakts auf SiC
EP2078307B1 (en) * 2006-11-02 2015-03-25 Imec Removal of impurities from semiconductor device layers
JP5653577B2 (ja) * 2007-08-31 2015-01-14 アイメックＩｍｅｃ ゲルマナイド成長の改良方法およびそれにより得られたデバイス
US8105960B2 (en) * 2007-10-09 2012-01-31 International Business Machines Corporation Self-assembled sidewall spacer
KR101194843B1 (ko) * 2007-12-07 2012-10-25 삼성전자주식회사 Ｇｅ 실리사이드층의 형성방법, Ｇｅ 실리사이드층을포함하는 반도체 소자 및 그의 제조방법
US8088665B2 (en) * 2008-08-11 2012-01-03 Intel Corporation Method of forming self-aligned low resistance contact layer
CN102031501B (zh) * 2009-09-28 2012-10-24 复旦大学 一种在衬底上选择性原子层淀积薄膜的方法
US8936976B2 (en) * 2009-12-23 2015-01-20 Intel Corporation Conductivity improvements for III-V semiconductor devices
CN103081065B (zh) * 2010-08-31 2016-04-27 株式会社日本制钢所 激光退火装置及激光退火方法
JP5668414B2 (ja) * 2010-11-01 2015-02-12 住友電気工業株式会社 半導体装置の製造方法
US8247319B1 (en) * 2011-02-07 2012-08-21 International Business Machines Corporation Method to enable the process and enlarge the process window for silicide, germanide or germanosilicide formation in structures with extremely small dimensions
US9284656B2 (en) * 2011-06-06 2016-03-15 International Business Machines Corporation Use of metal phosphorus in metallization of photovoltaic devices and method of fabricating same
US8901414B2 (en) * 2011-09-14 2014-12-02 International Business Machines Corporation Photovoltaic cells with copper grid

Also Published As

Publication number Publication date
JP2016510511A (ja) 2016-04-07
TW201447987A (zh) 2014-12-16
JP2019050392A (ja) 2019-03-28
TWI638391B (zh) 2018-10-11
SG11201505963SA (en) 2015-08-28
EP4085479A1 (en) 2022-11-09
US20150364561A1 (en) 2015-12-17
CN105474365A (zh) 2016-04-06
US9607858B2 (en) 2017-03-28
WO2014177288A1 (en) 2014-11-06
EP2763159A1 (en) 2014-08-06
JP2021061436A (ja) 2021-04-15
CN105474365B (zh) 2018-02-23

Similar Documents

Publication Publication Date Title
US10381442B2 (en) Low resistance source drain contact formation
US5406123A (en) Single crystal titanium nitride epitaxial on silicon
US6468901B1 (en) Nickel silicide including iridium for use in ultra-shallow junctions with high thermal stability and method of manufacturing the same
Yu et al. Low-resistance titanium contacts and thermally unstable nickel germanide contacts on p-type germanium
Shayesteh et al. NiGe contacts and junction architectures for P and As doped germanium devices
Tabata et al. Segregation and activation of Sb implanted in Si by UV nanosecond-laser-anneal-induced non-equilibrium solidification
JP2021061436A (ja) 半導体デバイスのための改善された低抵抗接点
Ahn et al. Formation of low-resistivity nickel germanide using atomic layer deposited nickel thin film
Wu et al. Sub-$10^{-9}\\Omega-\text {cm}^{2} $ Specific Contact Resistivity on P-type Ge and GeSn: In-situ Ga Doping with Ga Ion Implantation at 300° C, 25° C, and− 100° C
US6559041B2 (en) Semiconductor device and method for manufacturing same
Wen et al. Elimination of End‐of‐Range Shallow Junction Implantation Damage during CMOS Titanium Silicidation
US11133222B2 (en) Method for manufacturing semiconductor structure
US10192970B1 (en) Simultaneous ohmic contact to silicon carbide
Wu et al. Thermal stability and Sn segregation of low-resistance Ti/p+-Ge 0.95 Sn 0.05 contact
CN113178414A (zh) 碳化硅欧姆接触结构的形成方法及mos晶体管的制备方法
Murakoshi et al. Ultralow contact resistivity for a metal/p-type silicon interface by high-concentration germanium and boron doping combined with low-temperature annealing
US9543376B2 (en) Semiconductor device and method for manufacturing the same
Cha et al. Ohmic contact using the Si nano-interlayer for undoped-AlGaN/GaN heterostructures
Mitan et al. Direct patterning of nanometer-scale silicide structures by focused ion-beam implantation through a thin barrier layer
Borland et al. Liquid Phase Epitaxy (LPE) Formation of Localized High Quality and Mobility Ge & SiGe by High Dose Ge-Implantation with Laser Melt Annealing for 10nm and 7nm Node CMOS Technology
Kong et al. Pd-InGaAs as a new self-aligned contact material on InGaAs
Placidi et al. Ohmic Contacts to implanted GaN
Alford et al. Nanometer-scale silicide structures formed by focused ion-beam implantation
Bravman et al. Morphological Studies of Polysilicon Emitter Contacts
Zhu et al. Enhanced Thermal Stability of Nickel Germanide with Ultrathin Ti Layer

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right