JPS6159725A - オ−ミツク電極形成方法 - Google Patents

オ−ミツク電極形成方法

Info

Publication number
JPS6159725A
JPS6159725A JP18097884A JP18097884A JPS6159725A JP S6159725 A JPS6159725 A JP S6159725A JP 18097884 A JP18097884 A JP 18097884A JP 18097884 A JP18097884 A JP 18097884A JP S6159725 A JPS6159725 A JP S6159725A
Authority
JP
Japan
Prior art keywords
ohmic
thin film
compound semiconductor
mixing
ohmic electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18097884A
Other languages
English (en)
Inventor
Kazuo Nakamura
和夫 中村
Tadatoshi Nozaki
野崎 忠敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18097884A priority Critical patent/JPS6159725A/ja
Publication of JPS6159725A publication Critical patent/JPS6159725A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、化合物半導体素子におけるオーミック接触形
成法に関する。
(従来技術とその問題点) 化合物半導体、とシわけ砒化ガリウムは、ポストシリコ
ン材料と称され、超高速及び超高周波集積回路の製造が
可能となる材料上の特性を有している◎しかしながら、
この様な高性能集積口″路の実現のためには、その製造
に必要ないくつかの要素技術の高度化を図る事が必要と
なる。この要素技術の1つとしてオーミック接触形成技
術が挙げられる。そして高性能砒化ガリウム集積回路実
現のためには■ 低接触抵抗値、■ 浅い接合深さ、■
 平坦な接合界面の達成が必要であシ、更に、■ これ
等の特性がウェハー面内で均一性よく、かつ再現性よく
達成されねばならない。従来よシAu e Geを用い
たオーミック接触の形成が周知である。このAu−Ge
を用いた従来法の場合、前記■に関しては満足すべきも
のがあるが、■〜■については不満足であシ、新材料も
しくは新プロセスの開発が必要となっている0最近、A
u−Geをオーミック材料として用い、イオン化した不
純物を、Au−Ge層を通してGaAs基板に注入し、
 Au−GeとGB A Sとの界面にミキシングを生
ぜしめ、このミキシングの程度及びミキシングのオーミ
ック性に及はす効果が調べられている。柿沼等は、19
84年春季第31回応用物理学関係連合講演会購演予稿
集552頁に報告している様に、AU−Ge二層膜を通
して室温もしくは200℃においてSiを注入しミキシ
ング効果をHeイオンの後方散乱法を用い評価している
が、電気的特性、例えば、オーミック接触抵抗に関して
は同等報告されていない。出口等は同予稿集259頁に
、人u−Ge薄膜をGaAs上に形成し、Au−Ge液
体イオン源によ)放出される(質量分離は特にされてい
ない)集束イオンビームを用いたミキシング実数につい
て報告している・そしである条件のもとてのミキシング
によシAu a Geの均一な合金化及び接触抵抗の改
善がなされる事を報告している0しかし以上の報告のみ
では、高性能GaAs集積回路実現にとジオ−ミック接
触形成技術に要求される前記■〜■の要請をすべて満足
し得るかどうかについては判然とせず、むしろ多くの問
題が残されている。その1つはAu−Geというオーミ
ック材料に起因した問題であ)、他方は注入された不純
物によ〕生成した損傷の問題である0Au−Geを用い
た場合、低接触抵抗値が得られるが、浅い接合の形成及
び平坦な接合界面の形成という点に関しては難点がある
口即ち、ミキシングによシたとえ均一な合金化が行なわ
れ、平坦な接合界面が得られたとしても、人UがGaA
sに対し大きな拡散係数を有する事から、浅い接合の形
成が可能になるとは考えられないからである。
またミキシングを行うため注入された不純物によシ生成
された損傷は、熱処理によシ回復される事が、オーミッ
ク接触形成技術に要求される■〜■の要請を達成する上
で不可欠であるが、Au5Geを材料として用いた場合
、40018度の熱処理温度が上限であシ、この様な低
温で損傷が回復するとは考え難い。何故ならば、イオン
注入技術が今日確固たる地位を築く迄になされた多くの
研究開発の中で、注入により導入された損傷の回復のた
めには、最低600℃程度のアニール温度が必要である
事が明らかにされているからである。出口等はミキシン
グ(通常のイオン注入ではなく集束イオンビームによる
注入を用いている。集束イオンビームの特徴の1つは高
電流密度を有している事であるが、この高電流密度であ
る事が、導入された損傷の回復温度を低下せしめる可能
性は一応考えられる。8i基板へB集束イオンビームを
用いた実験では600℃のアニールで通常のイオン注入
の場合に比べ14倍程度高活性化が生ずる事が報告され
ている(宿料等1983年秋季第44回応用物理学会学
術講演会講演予稿集221頁)。又、ノンピークの変化
から損傷の程度が評価されておシ、通常のイオン注入に
比べ高ドーズにおいて特に損傷が少ない事が報告されて
おシ(馬場等1984年春季第31回応用物理学関係連
合講演会謂演予稿集260頁)、集束イオンビームの高
電流密度効果が確認されているoしかしながらセリジャ
ー等はジャーナル オブ バキエームサイエンス テク
ノロジー16巻1610頁(R,L、 Seliger
etal、 Journal of Vacuum 8
ience Technologyl 61610 (
1979))で、Siに対するGa集束イオンビーム注
入が通常のイオン注入と比較して差がない事、さらに、
馬場等は1983年秋季第44回応用物理学会学術講演
会講演予稿集541頁にGaAsへSi集束イオンビー
ムを用いた注入に関し、若干移動度が高くなる結果を示
しているが、通常のイオン注入とほとんど同等である結
果を報告している。以上の様に、集束イオンビームの高
電流密度効果が顕著に確認されているのは、8iに対し
ては特異なイオン種であるB注大の場合であk)、Ga
Asに対してはBe注大のように軽イオン種を用いてイ
オン注入する場合に限られてお夛、重いイオン種を用い
たイオン注入では集束イオンビームによる顕著な高電流
密度効果はほとんど見い出されていない。この高電流密
度効果の原因については議論されつつあるがGaAsに
対しては馬場らが集束イオンビームの高電流密度効果は
阻止能として電子阻止能が主たる要因である場合に顕著
にあられれる事を指摘しておシ、I5e  ’k Ga
Asに注入した場合でも、入射イオンが減速されて核阻
止能が主に効いてくるような深さでは、損傷の程度にお
いて集束イオンビームと通常のイオン注入との間で差が
見られなくなる事を報告している。
(馬場等、1984年春季第31回応用物理学関係連合
講演会29 p −W−12) 従りて出口等がGaAsに対して用いた人u−Get−
イオンリースとする集束イオンビームの場合、放出され
るイオンはSi+Gaよフさらに重(400℃程度の熱
処理で損傷が完全に回復されるとは到底考えられない。
損傷が完全に回復しないままオーミック接触を形成する
場合、その残存した損傷の程度のウェハー内ばらつきに
起因して接触抵抗値のクエへ−内での不均一性が生じ、
満足のゆくものではないと同時に損傷が残存することに
起因して接触抵抗値の経時変化が生ずる可能性があプ、
満足すべきものではない。
以上述べた様に、オーミック接触形成技術に対する要請
■〜■の達成が、高性能GaAa集積回路の実現にとシ
極めて重要である事が、周知であるにもかかわらず、現
状ではその要請をナベて満足し得るオーミック接触形成
技術が開発されていないのが現状である。
(発明の目的) 本発明の目的は、以上の点を考慮し、高性能砒化ガリウ
ム半導体素子もルくは集積回路、またその原理からして
、砒化ガリウムに限らず他の化合物半導体を用いた高性
能半導体素子もしくは集積回路の製造を可能ならしめる
新規なオーミック接触形成技術を提供することにある0 (発明の構成) 本発明によれば、化合物半導体表面オーミック接触形成
領域に、■族元素よりなる薄膜を形成した後、イオン化
した不純物を該薄膜を通して注入する事によシ■族元素
と化合物半導体表面元素との混合を生ぜしめる工程の後
に、熱処理する工程とオーミック電極構成物質を被着す
る工程とを含む事を特徴としたオーミック電極形成方法
が得られる。
(本発明の作用・原理) 本発明は、化合物半導体表面にオーミック電極を形成す
る際、まず■族元素よりなる薄膜を形成した後、イオン
ビームミキシングを行なう事を第1の特徴としている0
これは、■族元素が化合物半導体に対し浅いドナーもし
くはアクセクタとなる元素であり、この■族元素がミキ
シングのだめの注入によジノツクオン現象で化合物半導
体表面に浅く導入されるという新規な実検事実に根ざし
たものであ夛、これKよル低接触抵抗値が実現される。
また■族元素薄膜被着工程に際し、化合物半導体表面処
理工程で不可避的に導入される汚染層及び化合物半導体
表面自然酸化膜の破砕をミキシングによυ行い、低接触
抵抗値を得ると同時に、それ等がウェハー内で均一性よ
くかつ再現性よく得られるという新規な実験結果に根ざ
すものである。
本発明の第2の特徴は、■族元素薄膜を形成しイオンビ
ームミキシングした後に、化合物半導体表面に導入され
た損傷を回復せしめるための熱処理工程と、オーミック
電極構成物質を被着する工程を含む事である。この場合
ミキシングに引き就き熱処理を行ない、更にオーミック
電極構成物質を被着する場合と、ミキシング後オーミッ
ク電極構成物質な被着し、しかる後熱処理を施こすとい
う2つの態様に分れる。後者のプロセスでは従来例で述
べた■〜■の要請に対して不満足なオーミ、り接触しか
得られない場合に前者のプロセスが実施されるもので、
■族元素よりなる薄膜を形成しミキシング後該■族元索
薄膜をミキシング効果を発揮し得る膜として使用すると
同時に、熱処理のための保護膜としても使用できるとい
う新規な実験事実に根ざすものであシこれによシ■〜■
の要請がよシ満足されるオーミック接合の形成が可能と
なる。後者のプロセスは勿論前者のプロセスで代用し得
るが、前者のプロセスを用いた場合、オーミック電極構
成物質を被着後いわゆるアロイと呼ばれる低温熱処理が
必要であるのに対し、後者ではこのアロイ処理をミキシ
ングで導入された損傷の回復を目的とした熱処理で兼ね
る事が可能であシ、後者のプロセスを用いる事でオーミ
ック接触の劣化が生じないならば工程数削減の観点から
実施し得る。
以上のようにして本発明によりオーミック電極形成を行
なう事で、高性能砒化ガリウム集積回路実現に不可欠な
低接触抵抗値、浅い接合深さ、平坦な接合界面が得られ
ると同時にこれらのフェノ1−内均−性及び再現性の向
上が達成されるものである。
(実施例) 以下、本発明の実施例について、図面を参照して詳細に
説明する。第1図は本発明を実施する為に行なった実検
の概念を示したブロック図である。
■族元素による薄膜を被着し、イオンビームミキシング
を行なった後に損傷回復のだめの熱処理であるアニール
をし、オーミ、り電極構成物質を被着して、合金化を行
なう工程で得られた108の試料人と■族元素による薄
膜を被着し、イオンビームミキシングを行なった後にオ
ーミック電極構成物質を被着して、アニールとアロイを
兼ねて行なう工程で得られた109の試料Bについての
製造方法が各々示されている。各々についての実施例を
いくつか以下に述べるが、その前に、ここで用いられた
オーミック接触抵抗値測定用TEGパターンについて模
式的平面図を示した第2図を用いてまず説明する。21
は半絶縁性砒化ガリウム基板に選択的に形成されたnf
J、導電層と基板との境界を示すもので、21で囲まれ
た内側がn型導電層領域でちる022はメタル薄膜と砒
化ガリウムとの界面における混合を生ぜしめるためのイ
オン化された不純物注入領域の境界を示したもので22
で囲まれた内側が、注入領域であるo23はオーミック
電極となるパターン化されたメタル薄膜領域の境界を示
したもので、23で囲まれた内側がメタル薄膜領域であ
る0オーミツク接触抵抗値測定については、従来よシ周
知のTLMを用いるが、オーミックメタルパターン間距
離りとしては5,10゜20.30,40μmの5種を
用いた。
(実施例1) 化合物半導体としてGaAsを、■族元素としてGaを
オーミック電極合金としてNiGe選んだ場合の試料A
O製造工程について説明する。NlGe合金を用いたG
aAsへのオーミック電極は、人uGe合金と比べると
GaAs LSIに不可欠な接触の浅さ、平坦さを備え
ているが、接触抵抗が高いのが欠点で、イオンビームミ
キシングをこの接触抵抗金改善するのに有力な手段とし
て取シ上げたo Ni’Ga合金は耐熱性が〜600℃
でアニールに十分な熱処理を行なえない為に試料Aの工
程のみを行なった〇以下、第1図の人の工程に沿って説
明すると。
101のGaAs基版は電子数〜I X 107cm 
、厚み〜0.7μmの能動層を半絶縁性基板にエピタキ
シャル成長させたものである0この基板に102でGe
薄膜を820X電子ビ一ム蒸着する0次に103でイオ
ンビームミキシングを行なうがシリコンの一価イオンを
その投影飛程がGeとGaAsの界面に来るように加速
電圧を選び、lXl07cmのドーズ量で注入する0次
にアニー/L/104は850℃。
20分水素雰囲気中で行なった。この後パターン化され
たレジストをマスクにリフトオフ法を用いて105でN
i薄膜を680X電子ビ一ム蒸着して、パターンングし
このパターン化されたNiをマスクに8F、ガスを用い
たドライエツチングによ)Ge薄膜をパターン化した。
8i0.膜を20001の膜厚で全面に岩成し、106
に示した合金化の為の熱処理であるアロイを600℃3
0分で行なった。その後、オーミック電極部窓開けを行
ない、Ti−Pt”Auを蒸着し、パターン化する事に
よ)上部電極を形成した。以上で’rBG素子の製造を
完了した。
TLMによる測定の結果表1に示したように、この試料
の接触抵抗率は、ミキシングをせずに103と104の
工程を省略した工程で作られた試料の接触抵抗率4×1
0−も・工2に比べて〜3X10−一・c??!2と飛
躍的に接触抵抗が低減され本発明の方法の有効性が確認
された口また、抵抗率のパラツキも大幅に改善されるこ
とが分かった。
表1 (実施例2) 化合物半導体として()a Asを、■族元素としてG
eをオーミック電極合金としてMoGeを選んだ場合の
試料Bの製造方法について説明する。試料作製の方法は
実施例1と同様であυ、ミキシングを行なわなかった試
料も同様に作製した。接触抵抗率の測定結果は表2にま
とめた。
表2 やは)ミキシング金貸なった試料では接触抵抗率の低減
化が見られ、本発明の方法の有効性が示されている。
又、MoGee金の場合にはBのプロセスばかシでなく
人のプロセスでも当然の事ながら同じ結果が得られてい
る。
(実施例3) 化合物半導体としてGaAsを■族元素としてSiをオ
ーミック電極合金としてMo8iを選んだ場合の試料B
の製造方法について説明する。試料作製の方法は実施例
1と同様であシ、ミキシングを行なわなかった試料も同
様に作製した0接触抵抗率の測定結果は表3にまとめた
。ミキシングを行なった試料では接触抵抗率の低減が見
られ、本発明の方法の有効性が示されている。このMo
Si の場合も実施例2と同様に試料人のプロセスでも
同様の結果が得られる・ 表 3 以上■族薄便としてGe、Stを選んだ場合の例を示し
たが、これら異なる■族元素を積層して用いた場合でも
本発明が有効である事は明らかである。
又、実施例ではイオン種としてSiを用いたが、ミキシ
ングが可能なイオン種であればどのようなイオン種を用
いても本発明は有効に実施し得る。
さらに又1本発明の方法は当然集束イオンビームを用い
たイオンビームミキシング法に適応できる事は明らかで
ある。
(発明の効果) 本発明の骨子は化合物半導体表面オーミック接触形成領
域上に、■族元素による薄膜を設け、イオン化された不
純物の注入によ)該■族薄膜と化合物半導体表面との界
面において混合状態を生ぜ金のオーミック特性に問題の
ない場合には混合状態を生ぜしめた後、オーミック合金
構成物質を被着し、熱処理する事にあシ、後者のプロセ
スは工程数削減の点で利点がある。本発明の方法を用い
る事によシ、低接触抵抗値を有し、浅い接合深さ及び平
坦な接合界面を有するオーミック接触がウェハー面内均
一性よくかつ再現性よく得る事ができ、化合物生得体高
性能集積回路製造に寄与し得る。
【図面の簡単な説明】
第1図は本発明の方法を月いたオーミック接触第2図は
上記素子の一?面図を示したものである。 多  2  起 2/、’nン瘍電庸71!欧 zZz疼入4織

Claims (1)

    【特許請求の範囲】
  1. 化合物半導体表面上に、IV族元素よりなる薄膜を形成し
    た後、不純物を該薄膜を通して注入する事により、IV族
    元素と個合物半導体表面元素との混合を生ぜしめる工程
    の後に、熱処理する工程とオーミック電極構成物質を被
    着する工程とを含む事を特徴としたオーミック電極形成
    方法。
JP18097884A 1984-08-30 1984-08-30 オ−ミツク電極形成方法 Pending JPS6159725A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18097884A JPS6159725A (ja) 1984-08-30 1984-08-30 オ−ミツク電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18097884A JPS6159725A (ja) 1984-08-30 1984-08-30 オ−ミツク電極形成方法

Publications (1)

Publication Number Publication Date
JPS6159725A true JPS6159725A (ja) 1986-03-27

Family

ID=16092602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18097884A Pending JPS6159725A (ja) 1984-08-30 1984-08-30 オ−ミツク電極形成方法

Country Status (1)

Country Link
JP (1) JPS6159725A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016510511A (ja) * 2013-01-30 2016-04-07 エクシコ フランス 半導体デバイスのための改善された低抵抗接点

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016510511A (ja) * 2013-01-30 2016-04-07 エクシコ フランス 半導体デバイスのための改善された低抵抗接点

Similar Documents

Publication Publication Date Title
JP2577330B2 (ja) 両面ゲ−ト静電誘導サイリスタの製造方法
US3558366A (en) Metal shielding for ion implanted semiconductor device
JPS5861643A (ja) 半導体装置の製造方法
US4729967A (en) Method of fabricating a junction field effect transistor
US3431636A (en) Method of making diffused semiconductor devices
JPS6159725A (ja) オ−ミツク電極形成方法
JPS58197825A (ja) 半導体保護層形成方法
CN110383487A (zh) 用于半导体器件的肖特基接触结构以及用于形成这种肖特基接触结构的方法
JPH05198796A (ja) 半導体装置およびその作製方法
JP4104891B2 (ja) 半導体装置の製造方法
JPH02211638A (ja) 非対称構造fetの製造方法
EP0091548A2 (en) Semiconductor structure comprising a mesa region, process for forming a semiconductor mesa; vertical field effect transistor and method of forming a vertical semiconductor device
JPS61183961A (ja) 電極の製造方法
JPS587070B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPS6169176A (ja) 半導体装置の製造方法
JPH0795535B2 (ja) 半導体装置の製造方法
JPH01108781A (ja) 半導体放射検出器の製造方法
JPS59123271A (ja) 化合物半導体装置の製造方法
JP2004179409A (ja) 半導体素子の製造方法
JPH0260215B2 (ja)
JPS59191384A (ja) 半導体装置の製造方法
JPS6132433A (ja) 半導体装置の製造方法
JPS6187378A (ja) 化合物半導体装置の製造方法
JPS58121643A (ja) 半導体装置の製造方法
JPS58209185A (ja) 磁電変換素子