JP2019050363A - 半導体パッケージ構造 - Google Patents

半導体パッケージ構造 Download PDF

Info

Publication number
JP2019050363A
JP2019050363A JP2018157153A JP2018157153A JP2019050363A JP 2019050363 A JP2019050363 A JP 2019050363A JP 2018157153 A JP2018157153 A JP 2018157153A JP 2018157153 A JP2018157153 A JP 2018157153A JP 2019050363 A JP2019050363 A JP 2019050363A
Authority
JP
Japan
Prior art keywords
package structure
substrate
semiconductor package
wiring pattern
pattern layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2018157153A
Other languages
English (en)
Inventor
ホ チ−ミン
Chih-Ming Ho
ホ チ−ミン
リアン チュン−チ
Chun-Chih Liang
リアン チュン−チ
チェン ディン−ファ
Ding-Hwa Cherng
チェン ディン−ファ
ル クアン−マオ
Kuang-Mao Lu
ル クアン−マオ
ロ ウェン−チュエ
Wen-Chueh Lo
ロ ウェン−チュエ
ヤン ハオ−ユ
Hao-Yu Yang
ヤン ハオ−ユ
カン チェイ−ユ
Chieh-Yu Kang
カン チェイ−ユ
パン ハン−チャン
Han-Chang Pan
パン ハン−チャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Everlight Electronics Co Ltd
Original Assignee
Everlight Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Everlight Electronics Co Ltd filed Critical Everlight Electronics Co Ltd
Publication of JP2019050363A publication Critical patent/JP2019050363A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02315—Support members, e.g. bases or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Light Receiving Elements (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】側面発光型の半導体パッケージの高密度で低背となる実装が可能となるパッケージ構造を提供する。
【解決手段】半導体パッケージ構造１０Ａは第１の基板１０１と第２の基板１０２と半導体チップ１０３とを備え、第１の基板１０１は、第２の基板１０２上に配置され、半導体チップ１０３は第１の基板１０１上に配置される。半導体パッケージ１０Ａは、はんだ収容部を兼ねる２つの切り欠き１０２Ｃ、１０２Ｅを有する。基板の開口部にこれらの切欠き１０２Ｃ、１０２Ｅを使って半導体パッケージの下部を回路基板に沈めて接合することで基板表面からの突出を抑えると共に、半導体パッケージ１０Ａが回路基板上の半田をオフセットさせることはなくなる。
【選択図】図１Ｂ

Description

本発明はパッケージ構造に関し、特に半導体パッケージ構造に関する。
半導体チップ（例えば、ＩＣチップ、ＬＥＤチップ、感知デバイスチップなど）は、典型的には、パッケージ構造が半導体チップに対するある程度の保護を提供するように、パッケージ構造内に配置される。このような半導体チップとパッケージ構造とのアセンブリは、半導体パッケージ構造と呼ぶことができる。
半導体パッケージ構造は、様々な電子製品に使用されている。近年、電子製品の体積は薄型化（小型化）されており（特に民生用電子製品）、これに応じて半導体パッケージ構造の体積も縮小される要望がある。しかしながら、体積を縮小するのは、製造能力によって制限されることに加えて、半導体パッケージ構造の設計要求によっても制限されることがある。
側面発光型の半導体パッケージ構造は、一例として、電子製品の回路基板に実装される。この半導体パッケージ構造の厚さは、電子製品の全体の厚さに影響を与えることがある。半導体パッケージ構造を薄くしようとする場合（すなわち、底部の幅が縮小される）、それは、内部ダイボンディング（例えば、ワイヤボンディング）に必要なスペースによって制限される。さらに、底部の幅が縮小されるにつれて、信号（光）を受信または送信するために使用されるレンズの直径も縮小されなければならない。しかし、そうすると、信号の送受信の角度が小さくなってしまい、半導体パッケージ構造が信号の送受信能力を制限する原因となる。さらに、底部の幅が縮小されると、電極（パッド）のサイズも小さくなってしまい、電極に許容される推力が低くなる可能性がある。
一方、半導体パッケージ構造は、側面発光型の発光装置としても実現可能である。これは、表示画面のバックライトモジュールに配置されることができる。電子製品の表示画面が高画面比率の方向に設計されているため、表示輝度を向上させるように、側面発光型の発光装置は、体積が小さくされるだけでなく、緊密に配列される必要がある。しかし、このような側面発光型の発光装置を回路基板に溶接する際に、回路基板の溶接領域における半田は、潰れてずれてしまうせいで、他の装置、配線または電極などと接触することによって、短絡などの問題が生じることがある。この問題を回避するために、それらの側面発光型の発光装置の間に一定の距離を維持する必要があり、その結果、緊密に配列することは不可能となる。
さらに、発光装置は、通常、封入コロイドを含む。このコロイドはシリコーンであってもよい。しかし、シリコーンは、高温で焼かれると、崩壊したり変形したりしやすく、所定の形状を維持することができない（すなわち、コロイド崩壊現象）。コロイドとして従来の高いチクソ性（ｔｈｉｘｏｔｒｏｐｙ）を持つメチル系シリコーンを用いた場合、コロイドは、崩壊しにくいものの、コロイドが硬化後の硬度が不十分である。さらに、メチル系シリコーンの耐湿性または耐硫黄性は低い。
したがって、半導体パッケージ構造の技術分野においては、改善されるべきいくつかの問題が依然として存在する。
本発明の一つの目的は、半導体パッケージ構造を提供し、その全体が回路基板の表面に配置されないため、回路基板に対する突出量が少なくなり、電子デバイスの全体の厚さを減少させることができることである。
本発明の一つの目的は、もう一つの半導体パッケージ構造を提供し、回路基板上の半田オフセット問題を改善または回避し、ひいては複数の半導体パッケージ構造が緊密に回路基板上に配列されるようにすることである。
本発明の一つの目的は、第１の基板と第２の基板を含む半導体パッケージ構造を提供し、突出部または半田収容部などの特別構成の形成に寄与し、回路基板の突出量を減少したり、半田オフセットを改善したりすることができる効果を達することである。
上記の目的を達成するために、本発明に係る半導体パッケージ構造は、第１の基板と、第２の基板と、半導体チップとを含む。第１の基板は、台座、第１の突出部および第２の突出部を含む。台座は、第１の表面、第１の側面及び第２の側面を含む。第１の突出部および第２の突出部は、第１の側面および第２の側面からそれぞれ延出しており、第１の接続面および第２の接続面をそれぞれ含む。第１の接続面および第２の接続面は、第１の側面および第２の側面にそれぞれ接続される。第２の基板は、第２の表面を含む。第１の基板は、第２の表面の一部に配置される。半導体チップは、台座の第１の表面に配置される。
好ましくは、第１の基板はさらに配線パターン層を含む。配線パターン層は、台座の第１の表面、第１の側面及び第２の側面に配置されて、半導体チップに電気的に接続される。
好ましくは、第１の基板は、さらに配線パターン層を含む。配線パターン層は、台座の第１の表面と、第１の突出部の第１の接続面と、第２の突出部の第２の接続面とに配置され、半導体チップに電気的に接続される。
好ましくは、第１の基板と第２の基板との間には、第１の切り欠けと第２の切り欠けが形成される。第１の切り欠けは、第２の表面、第１の側面および第１の接続面の間に形成される。第２の切り欠けは、第２の表面、第２の側面および第２の接続面の間に形成される。
好ましくは、第２の基板は、さらに裏面と、別の配線パターン層とを含む。裏面は、第２の表面に電気的に接続される。別の配線パターン層は裏面に配置される。
上記の目的を達成するために、本発明に係る電子デバイスは半導体パッケージ構造と回路基板を含む。回路基板は、開口を含む。半導体パッケージ構造の第１の基板および第２の基板は、部分的に開口の中に位置する。半導体パッケージ構造は、回路基板に電気的に接続される。
好ましくは、回路基板は、第１の支持部および第２の支持部をさらに含む。第１の支持部と第２の支持部は、開口によって分離される。第１の突出部および第２の突出部は、第１の支持部および第２の支持部にそれぞれ位置する。
好ましくは、半導体チップも開口の中に位置する。
上記の目的を達成するために、本発明に係るもう一つの半導体パッケージ構造は、第１の基板と、第２の基板と、半導体チップとを含む。第１の基板は、第１の表面および第１の裏面を含む。第２の基板は、第２の表面、第２の裏面、下面および複数の第１の半田収容部を含む。それらの第１の半田収容部は、下面に配置される。第１の基板は、第２の表面に配置される。第１の基板と第２の基板は電気的に接続される。半導体チップは、第１の表面に配置され、第１の基板に電気的に接続される。
好ましくは、第１の半田収容部のそれぞれは溝を含み、第２の基板は複数の電極を含む。電極はそれぞれそれらの第１の半田収容部の中に露出する。
好ましくは、第１の半田収容部のそれぞれは、第２の表面及び第２の裏面を貫通する開口を含む。
好ましくは、第１の半田収容部は、それぞれ下面の２つの側縁または２つの片隅に位置する。
好ましくは、第２の基板は、さらに第２の半田収容部を含む。第２の半田収容部は、下面に配置されてそれらの第１の半田収容部の間に位置する。
好ましくは、本発明に係る半導体パッケージ構造は、第１のコロイドと第２のコロイドをさらに含む。第１のコロイドは半導体チップを覆う。第２のコロイドは第１のコロイドを取り囲み、第１のコロイドの出光面を露出させる。
好ましくは、第２のコロイドは、光反射構造または光吸収構造である。
好ましくは、第１の基板は更に配線パターン層を含み、配線パターン層は、第１の表面に配置され、半導体チップに電気的に接続され、第２のコロイドにより囲まれる。
好ましくは、コロイドはシリコーンであり、シリコーンは親水性シリカを含有する。
好ましくは、シリコーンは、フェニル基系のシリコーンであり、親水性シリカは、親水性ヒュームドシリカ（ｆｕｍｅｄ ｓｉｌｉｃａ）である。
好ましくは、シリコーンはさらに、シラノール基（ｓｉｌａｎｏｌ ｇｒｏｕｐ）と水素結合を形成できる添加物を含有する。
好ましくは、添加物は、エポキシ基（ｅｐｏｘｙ）、メタクリルオキシ基（Ｍｅｔｈａｃｒｙｌｏｘｙ）およびイソシアナト基（ｉｓｏｃｙａｎａｔｏ）の少なくとも１つを含有する。
また、本発明が提供する半導体パッケージ構造は、以下のような実施形態を有することができる。
本発明は、基板、半導体チップ、配線パターン層を含む半導体パッケージ構造を提供する。上記基板は、上面と、下面と、第１の側縁と、第２の側縁と、第３の側縁と、第４の側縁とを有する。上面は下面に対向する。第１の側縁は第２の側縁に対向する。第３の側縁は第４の側縁に対向する。第１の側縁及び第３の側縁は、第２の側縁及び第４の側縁に接続される。第１の側縁、第２の側縁、第３の側縁及び第４の側縁は、上面及び下面に接続される。そのうち、基板の上面は収容空間を有する。半導体チップは、収容空間に収容される。配線パターン層は、基板の上面に配置され、半導体チップに電気的に接続される。
上記半導体パッケージ構造において、収容空間は台座を含む。半導体チップは、その台座に配置される。
上記半導体パッケージ構造において、上記基板は、第１の溶接面と第２の溶接面とを有する。
上記半導体パッケージ構造において、上記配線パターン層は、第１の配線パターン層及び第２の配線パターン層を含み、上記半導体チップは、第１の配線パターン層及び第２の配線パターン層にそれぞれ電気的に接続される。
上記半導体パッケージ構造において、上記基板は、第１の突出部および第２の突出部を有する。
上記半導体パッケージ構造において、上記第１の溶接面は、第１の配線パターン層と第１の突出部の側縁によって形成される。
上記半導体パッケージ構造において、上記第２の溶接面は、第２の配線パターン層と第２の突出部の側縁によって形成される。
上記半導体パッケージ構造において、上記基板の下面には、第３の配線パターン層及び第４の配線パターン層を有する。第３の配線パターン層及び第４の配線パターン層は、それぞれ第１の配線パターン層及び第２の配線パターン層と電気的に接続される。
上記半導体パッケージ構造において、上記基板は、ポリイミド、エポキシ樹脂又はフェノール樹脂を含む。
上記半導体パッケージ構造において、上記半導体チップは、少なくとも１つのボンディングワイヤによって配線パターン層に電気的に接続される。
上記半導体パッケージ構造において、上記半導体チップは、発光ダイオードチップ、レーザダイオードチップ、感光チップ、フォトダイオードチップ、またはフォトトランジスタチップを含む。
上記半導体パッケージ構造において、上記収容空間は、光学プラスチックで満たされる。
上記半導体パッケージ構造において、上記光学プラスチックは、エポキシ樹脂またはシリコーンを含む。
本発明は、基板、半導体チップ、配線パターン層を含む半導体パッケージ構造を提供する。上記基板は、対向する上面と下面を含む。上記上面は、両端から第１の突出部及び第２の突出部が延出する。上記半導体チップは、上面に配置される。上記配線パターン層は、上面に配置され、半導体チップに電気的に接続される。
上記半導体パッケージ構造において、上記上面には台座が含まれ、上記半導体チップは、台座上に配置される。
上記半導体パッケージ構造において、上記第１の突出部の側縁には、第１の溶接面が含まれる。
上記半導体パッケージ構造において、上記第１の突出部の側縁には、第２の溶接面が含まれる。
上記半導体パッケージ構造において、上記配線パターン層は、第１の配線パターン層及び第２の配線パターン層を含み、上記半導体チップは、第１の配線パターン層及び第２の配線パターン層にそれぞれ電気的に接続される。
上記半導体パッケージ構造において、上記第１の溶接面は、第１の配線パターン層によって形成される。
上記半導体パッケージ構造において、上記第２の溶接面は、第２の配線パターン層によって形成される。
上記半導体パッケージ構造において、上記基板の下面には、第３の配線パターン層及び第４の配線パターン層を有する。第３の配線パターン層及び第４の配線パターン層は、それぞれ第１の配線パターン層及び第２の配線パターン層と電気的に接続される。
上記半導体パッケージ構造において、上記基板は、ポリイミド、エポキシ樹脂又はフェノール樹脂を含む。
上記半導体パッケージ構造において、上記半導体チップは、少なくとも１つのボンディングワイヤによって配線パターン層に電気的に接続される。
上記半導体パッケージ構造において、上記半導体チップは、発光ダイオードチップ、レーザダイオードチップ、感光チップ、フォトダイオードチップ、またはフォトトランジスタチップを含む。
上記半導体パッケージ構造において、上記半導体チップは、光学プラスチックによって上面を覆う。
上記半導体パッケージ構造において、上記光学プラスチックは、エポキシ樹脂またはシリコーンを含む。
本発明は、半導体パッケージ構造を製造する方法を提供し、基板を提供するステップおよび半導体チップを提供するステップを含む。上記基板は上面と下面を含む。上記上面は、両端から第１の突出部及び第２の突出部が延出する。上記上面には配線パターン層が含まれる。上記半導体チップは、配線パターン層に電気的に接続される。
上記半導体パッケージ構造を製造する方法において、上記基板は、開放成形法により形成される。
上記半導体パッケージ構造を製造する方法において、上記上面には台座が含まれ、上記半導体チップは、台座上に配置される。
上記半導体パッケージ構造を製造する方法において、上記第１の突出部の側縁には、第１の溶接面が含まれる。
上記半導体パッケージ構造を製造する方法において、上記第１の突出部の側縁には、第２の溶接面が含まれる。
上記半導体パッケージ構造を製造する方法において、上記配線パターン層は、第１の配線パターン層及び第２の配線パターン層を含み、上記半導体チップは、第１の配線パターン層及び第２の配線パターン層にそれぞれ電気的に接続される。
上記半導体パッケージ構造を製造する方法において、上記第１の溶接面は、第１の配線パターン層によって形成される。
上記半導体パッケージ構造を製造する方法において、上記第２の溶接面は、第２の配線パターン層によって形成される。
上記半導体パッケージ構造を製造する方法において、上記基板の下面には、第３の配線パターン層及び第４の配線パターン層を有する。第３の配線パターン層及び第４の配線パターン層は、それぞれ第１の配線パターン層及び第２の配線パターン層と電気的に接続される。
上記半導体パッケージ構造を製造する方法において、上記基板は、ポリイミド、エポキシ樹脂又はフェノール樹脂を含む。
上記半導体パッケージ構造を製造する方法において、上記半導体チップは、少なくとも１つのボンディングワイヤによって配線パターン層に電気的に接続される。
上記半導体パッケージ構造を製造する方法において、上記半導体チップは、発光ダイオードチップ、レーザダイオードチップ、感光チップ、フォトダイオードチップ、またはフォトトランジスタチップを含む。
上記半導体パッケージ構造を製造する方法において、上記半導体チップは、光学プラスチックによって上面を覆う。
上記半導体パッケージ構造を製造する方法において、上記光学プラスチックは、エポキシ樹脂またはシリコーンを含む。
本発明は、回路基板開口を有するプリント回路基板を含む電子デバイスを提供する。上記半導体パッケージ構造の一部は、回路基板開口の中に配置される。側面発光型の半導体パッケージ構造は、プリント回路基板に電気的に接続される。
上記電子デバイスにおいて、半導体パッケージ構造は、半田によってプリント回路基板に溶接される。
本発明は、基板、第１の配線パターン層、第２の配線パターン層、および半導体チップを含む半導体パッケージ構造を提供する。基板は、対向する上面と下面を含む。上面には、隣接する第１のコーナー切り欠きと第２のコーナー切り欠きを有する。第１の配線パターン層は、上面に配置され、第１のコーナー切り欠きの側縁において第１の溶接面が形成される。第２の配線パターン層は、上面に配置され、第２のコーナー切り欠きの側縁において第２の溶接面が形成される。半導体チップは、上面に配置され、第１の配線パターン層および第２の配線パターン層にそれぞれ電気的に接続される。
上記半導体パッケージ構造において、上記基板の下面には、第３の配線パターン層および第４の配線パターン層を有する。第３の配線パターン層及び第４の配線パターン層は、それぞれ第１の配線パターン層及び第２の配線パターン層に電気的に接続される。
上記半導体パッケージ構造において、上記基板は、ポリイミド、エポキシ樹脂又はフェノール樹脂を含む。
上記半導体パッケージ構造において、上記半導体チップは、少なくとも１つのボンディングワイヤによって第１の配線パターン層に電気的に接続される。
上記半導体パッケージ構造において、上記半導体チップは、２つのボンディングワイヤによって第１の配線パターン層および第２の配線パターン層に電気的に接続される。
上記半導体パッケージ構造において、上記半導体チップは、発光ダイオードチップ、レーザダイオードチップ、感光チップ、フォトダイオードチップ、またはフォトトランジスタチップを含む。
上記半導体パッケージ構造において、上記半導体チップは、光学プラスチックによって上面を覆う。
上記半導体パッケージ構造において、上記光学プラスチックは、エポキシ樹脂またはシリコーンを含む。
上記半導体パッケージ構造において、半導体チップの光学軸は、上面に垂直する。
上記半導体パッケージ構造において、可視光発光パッケージ構造、不可視光発光パッケージ構造、赤外線発光パッケージ構造、紫外線発光パッケージ構造、可視光受光パッケージ構造、不可視光受光パッケージ構造、赤外線受光パッケージ構造、紫外線受光パッケージ構造、可視光発受光パッケージ構造、不可視光発受光パッケージ構造、赤外線発受光パッケージ構造、または紫外線発受光パッケージ構造が含まれる。
上記半導体パッケージ構造において、上記第１の溶接面は、さらに上面まで延長する。
上記半導体パッケージ構造において、上記第２の溶接面は、さらに上面まで延長する。
上記半導体パッケージ構造において、上記基板は、第１の基板部と第２の基板部を含む。第２の基板部は、第１の基板部の上面に配置される。この上面は、第２の基板部の上面である。第２の基板部は、Ｔ字型構造を有する。第２の基板部および第１の基板部は、第１のコーナー切り欠きおよび第２のコーナー切り欠きを共同に形成する。第１のコーナー切り欠きおよび第２のコーナー切り欠きは、第１の基板部の上面の一部を露出させる。
本発明は、回路基板開口を有するプリント回路基板を含む電子デバイスを提供する。上記半導体パッケージ構造の一部は、回路基板開口の中に配置される。側面発光型の半導体パッケージ構造は、プリント回路基板に電気的に接続される。
上記電子デバイスにおいて、半導体パッケージ構造は、半田によってプリント回路基板に溶接される。
本発明は、基板、第１の配線パターン層、第２の配線パターン層、半導体チップおよび半導体チップを含む半導体パッケージ構造を提供する。基板は上面を含む。第１の配線パターン層は、この上面に配置され、第１の溶接面を有する。第２の配線パターン層は、この上面に配置され、第２の溶接面を有する。半導体チップは、この上面に配置され、第２の溶接面を有する。半導体チップは、この上面に配置され、第１の配線パターン層および第２の配線パターン層に電気的に接続される。半導体チップの光学軸は、上面に垂直する。
上記半導体パッケージ構造において、上記基板は、さらに上面に対向する下面を有する。上記下面には、第３の配線パターン層及び第４の配線パターン層を有する。第３の配線パターン層及び第４の配線パターン層は、それぞれ第１の配線パターン層及び第２の配線パターン層と電気的に接続される。
上記半導体パッケージ構造において、上記基板は、ポリイミド、エポキシ樹脂又はフェノール樹脂を含む。
上記半導体パッケージ構造において、上記半導体チップは、少なくとも１つのボンディングワイヤによって配線パターン層に電気的に接続される。
上記半導体パッケージ構造において、上記半導体チップは、２つのボンディングワイヤによって第１の配線パターン層および第２の配線パターン層に電気的に接続される。
上記半導体パッケージ構造において、上記半導体チップは、発光ダイオードチップ、レーザダイオードチップ、感光チップ、フォトダイオードチップ、またはフォトトランジスタチップを含む。
上記半導体パッケージ構造において、上記半導体チップは、光学プラスチックによって上面を覆う。
上記半導体パッケージ構造において、上記光学プラスチックは、エポキシ樹脂またはシリコーンを含む。
上記半導体パッケージ構造において、可視光発光パッケージ構造、不可視光発光パッケージ構造、赤外線発光パッケージ構造、紫外線発光パッケージ構造、可視光受光パッケージ構造、不可視光受光パッケージ構造、赤外線受光パッケージ構造、紫外線受光パッケージ構造、可視光発受光パッケージ構造、不可視光発受光パッケージ構造、赤外線発受光パッケージ構造、または紫外線発受光パッケージ構造が含まれる。
上記半導体パッケージ構造において、上記第１の溶接面は、さらに上面まで延長する。
上記半導体パッケージ構造において、上記第２の溶接面は、さらに上面まで延長する。
上記半導体パッケージ構造において、上記基板は、第１の基板部と第２の基板部を含む。第２の基板部は、第１の基板部の上面に配置される。この上面は、第２の基板部の上面である。第２の基板部は、Ｔ字型構造を有する。第２の基板部、第１の基板部、第１の配線パターン層および第２の配線パターン層は、第１の溶接面および第２の溶接面を共同に形成する。
本発明は、回路基板開口を有するプリント回路基板を含む電子デバイスを提供する。実施形態５８〜６９のいずれかの実施形態に係る半導体パッケージ構造の一部は、回路基板開口の中に配置される。半導体パッケージ構造は、プリント回路基板に電気的に接続される。
上記電子デバイスにおいて、半導体パッケージ構造は、半田によってプリント回路基板に溶接される。
一つの実施例において、半導体チップは、垂直型チップであってもよい。半導体チップの上部電極は、ボンディングワイヤを介して第２の配線パターン層に電気的に接続される。半導体チップの下部電極は、第１の配線パターン層に溶接されて電気的に接続される。
一つの実施例において、半導体チップは、水平型チップであってもよい。半導体チップの２つの上部電極は、２つのボンディングワイヤを介してそれぞれ第１の配線パターン層および第２の配線パターン層に電気的に接続される。
一つの実施例において、半導体チップは、フリップチップ型チップであってもよい。半導体チップの２つの電極は、それぞれ第１の配線パターン層および第２の配線パターン層に溶接されて電気的に接続される。
一つの実施例において、半導体パッケージ構造は、側面発光型（側面図）の半導体パッケージ構造を形成するように、第１の溶接面および第２の溶接面を介して、回路基板における第１の溶接パターンおよび第２の溶接パターンに溶接されて電気的に接続されることができる。
一つの実施例において、半導体パッケージ構造は、上面発光型（上面図）の半導体パッケージ構造を形成するように、第３の配線パターン層および第４の配線パターン層を介して、回路基板における第１の溶接パターンおよび第２の溶接パターンに溶接されて電気的に接続されることができる。
これにより、本発明に係る半導体パッケージ構造は、少なくとも次のような効果を奏することができる。
１．半導体パッケージ構造は、電子製品の回路基板上に配置されることができ、また、全体が回路基板の表面上に設けられるのではなく、回路基板の開口内に配置されることができる。換言すれば、回路基板の表面に対する半導体パッケージ構造の突出量は、半導体パッケージ構造の厚さよりも小さくてもよい。そこで、電子製品のハウジングは、半導体パッケージ構造を収容するのに十分であれば、薄くなるように設計することができる。あるいは、ハウジングは、ハウジングを外観上でより魅力的にするために、半導体パッケージ構造の突出量に応じて、特別に形作られてもよい。
２．半導体パッケージ構造は、回路基板の表面に対して小さな突出量を有するとともに、ワイヤボンディングに必要な内部空間や必要なレンズ直径などを維持することもできる。換言すれば、突出量の減少のせいで、要素設計要求を満たせないことはない。
３．半導体パッケージ構造は、第１の基板と第２の基板との積層構造を含む。これは、突出部および／または半田収容領域の形成に寄与し、基板の熱放散効果を高めることができる。また、コロイドを切断して除去する場合、第１の基板が不意に切られても、半導体パッケージ構造内の回路導通経路の障害には至らない。
４．、半導体パッケージ構造を回路基板上に配置する際に、第２の基板における複数の半田収容領域が回路基板上にある半田を収容することができるので、第２の基板によって半田を過剰に圧迫することはない。これにより、半田のオフセット問題を改善または回避することができる。このようにすれば、複数の半導体パッケージ構造を回路基板上に緊密に配列することできるようになり、半田のオフセットによる相互な短絡はなくなる。
５．第１のコロイドは、親水性シリカを含有するシリコーンであってもよい。そこで、高いチクソ性を有し、高温で焼かれた第１のコロイドによるコロイド崩壊現象を防止または改善できるようになる。さらに、第１のコロイドは、成形（硬化）後に高い硬度を有することができる。そのため、第２のコロイドを形成する工程では、第１のコロイドが変形しにくい。なお、第１のコロイドは、良好な耐湿性および耐硫黄性を有することもできるので、環境中の湿気および硫黄は、第１のコロイドに進入または通過しにくい。これにより、第１のコロイドにおける蛍光材料は湿気の影響を受けにくくなり、半導体チップの配線パターン層等の金属材料は加硫されにくくなる。
６．第１のコロイドは、スタノール基と水素結合を形成する添加物をさらに含んでいてもよく、これにより、チクソ性の効果時間を延長できる。さらに、第１のコロイドは，１．５以上の屈折率を得る効果を達成することができる。
本発明は、基板と半導体チップとを含む半導体パッケージ構造を提供する。
基板は、第１の基板と第２の基板とを含む。
第１の基板は、台座、第１の突出部および第２の突出部を含む。台座は、第１の表面、第１の側面及び第２の側面を含む。第１の突出部および第２の突出部は、第１の側面および第２の側面からそれぞれ延出しており、第１の接続面および第２の接続面をそれぞれ含む。第１の接続面および第２の接続面は、第１の側面および第２の側面にそれぞれ接続される。
第２の基板は、第２の表面を含む。第１の基板は、第２の表面の一部に配置される。第１の基板と第２の基板は、一体的に形成される。
半導体チップは、台座の第１の表面に配置される。
本発明は、基板と半導体チップとを含む半導体パッケージ構造を提供する。
基板は、第１の基板と第２の基板とを含む。
第１の基板は、第１の表面と第１の裏面を含む。
第２の基板は、第２の表面、第２の裏面、下表面、および複数の第１の半田収容部を含む。第１の半田収容部は、下表面に配置される。第１の基板は、第２の表面に配置される。第１の基板と第２の基板とは電気的に接続される。第１の基板と第２の基板は、一体的に形成される。
半導体チップは、第１の表面に配置され、第１の基板に電気的に接続される。
上記の目的、技術的特徴及び利点をより明確にするために、以下、実施例をもって、添付の図面を参照して詳細に説明する。
本発明の第１の実施例に係る半導体パッケージ構造の斜視図である。 図１Ａに示す半導体パッケージ構造の底面図である。 図１Ａに示す半導体パッケージ構造の正面図である。 図１Ａに示す半導体パッケージ構造の背面図である。 図１Ａに示す半導体パッケージ構造の別の正面図である。 本発明の実施例に係る電子デバイスの組み合わせの概略図である。 図３Ａに示す電子デバイスの正面図である。 図３Ａに示す電子デバイスの組み合わせの別の正面図である。 本発明の第２の実施例に係る半導体パッケージ構造の断面図である（断面の指示線は、図６Ａに示されている）。 本発明の第２の実施例に係る半導体パッケージ構造の正面図である。 図６Ａに示す半導体パッケージ構造の平面図である。 図６Ａに示す半導体パッケージ構造の右側面図である。 本発明の第２の実施例に係る半導体パッケージ構造の別の断面図である（断面の指示線は、図６Ｂに示されている）。 回路基板上に配置された図６Ｂに示す半導体パッケージ構造の概略図である。 本発明の第２の実施例に係る半導体パッケージ構造を製造する概略図である。 本発明の第２の実施例に係る半導体パッケージ構造を製造する概略図である。 本発明の第２の実施例に係る半導体パッケージ構造を製造する概略図である。 本発明の第２の実施例に係る半導体パッケージ構造を製造する概略図である。 本発明の第２の実施例に係る半導体パッケージ構造を製造する概略図である。 本発明の第２の実施例に係る半導体パッケージ構造を製造する概略図である。 本発明の第２の実施例に係る半導体パッケージ構造を製造する概略図である。 本発明の第２の実施例に係る半導体パッケージ構造の別の断面図である。 本発明の第２の実施例に係る半導体パッケージ構造の別の断面図である。
以下、本発明の具体的な実施形態を具体的に説明する。しかし、本発明は、本発明の趣旨から逸脱することなく、多くの異なる形態の実施例で実施することができる。本発明の範囲は、明細書に限定されるものと解釈されるべきではない。また、上記発明の概要における各実施形態に係る技術内容は、実施例の技術内容または実施例の可能な変更形態として用いることもできる。また、後述する向き（例えば、前、後、上、下、両側等）は、相対的な向きであり、半導体パッケージ構造の使用状態（例えば、側面発光型）に応じて定めることができる。
本発明の第１の実施例に係る半導体パッケージ構造１０Ａ（以下、パッケージ構造１０Ａという）の概略斜視図及び対応する各面の概略図である図１Ａ〜図１Ｄを参照する。パッケージ構造１０Ａは、２枚の基板（基板部）の積層構造とすることができる。２枚の基板は、熱圧着や接着により固定されることができる。パッケージ構造１０Ａは、第１の基板１０１（以下、基板１０１という）、第２の基板１０２（以下、基板１０２という）、半導体チップ１０３（例えば、発光ダイオードチップ、レーザダイオードチップ、感光チップ、フォトダイオードチップ、またはフォトトランジスタチップなど）。以下、さらに順に説明する。
基板１０１および１０２は、当技術分野で知られているプリント回路（プラスチック）基板、セラミック基板、金属基板などの基板を含んでもよい。本実施例に係る基板１０１、１０２としては、プリント回路基板が例示される。構造的には、基板１０１は、台座１０１Ａと、第１の突出部１０１Ｂ（以下、突出部１０１Ｂという）と、第２の突出部１０１Ｃ（以下、突出部１０１Ｃという）とを含む。台座１０１Ａは、２つの突出部１０１Ｂ、１０１Ｃの間に位置してもよい。その３つのものは、一体的に形成されてもよく、同じ厚さを有してもよい。よって、外形としては、基板１０１がＴ字形状を呈している。台座１０１Ａと２つの突出部１０１Ｂ、１０１Ｃは、成形、打ち抜き、切断等の方法により形成されることができる。
また、台座（ベース）１０１Ａは、半導体チップ１０３を収容するための収容空間（例えば、凹部）を提供することができる。台座１０１Ａは、第１の表面１０１１（以下、表面１０１１という）と、第１の側面１０１２（以下、側面１０１２という）と、第２の側面１０１３（以下、側面１０１３という）とを含んでもよい。２つの側面１０１２、１０１３は、表面１０１１の両側にそれぞれ接続され、表面１０１１に垂直であってもよい。半導体チップ１０３は、表面１０１１上に配置されてもよく、好ましくは、表面１０１１の中心に（またはその近くに）配置されてもよい。
２つの突出部１０１Ｂ、１０１Ｃは、側面１０１２の一部および側面１０１３の一部からそれぞれ延出する。つまり、突出部１０１Ｂ（１０１Ｃ）は、側面１０１２（１０１３）の全てを占めるわけではない。また、２つの突出部１０１Ｂ、１０１Ｃは、それぞれ第１の接続面１０１４と第２の接続面１０１５（以下、接続面１０１４、１０１５という）を含む。２つの接続面１０１４、１０１５は、台座１０１Ａの２つの側面１０１２、１０１３にそれぞれ接続される。接続面１０１４（１０１５）は、好ましく側面１０１２（１０１３）に対して垂直である。突出部１０１Ｂおよび１０１Ｃのそれぞれは、それぞれの接続面１０１４、１０１５に接続（好ましくは垂直に接続）する表面（図示せず）を含む。突出部１０１Ｂ、１０１Ｃの表面は、台座１０１Ａの表面１０１１とそろえて同一平面上にあってもよい。
基板１０１は、配線パターン層１０１Ｄ（または、プリント回路層または金属層ともいう）をさらに含んでもよい。これは、台座１０１Ａの表面１０１１、側面１０１２及び側面１０１３に配置されてもよい。さらに、これは、突出部１０１Ｂ、１０１Ｃの接続面１０１４、１０１５および表面に配置されてもよい。配線パターン層１０１Ｄは、半導体チップ１０３と電気的に接続することができる。配線パターン層１０１Ｄは、表面１０１１のごく一部、すなわち、半導体チップ１０３に電気的に接続された部分にのみ配置されてもよい。すなわち、図２に示すように、半導体チップ１０３の一方の電極は、配線パターン層１０１Ｄの一部（第１の配線パターン層）に直接接続されることができ、他方の電極は、ワイヤボンディングにより配線パターン層１０１Ｄの他の部分（第２の配線パターン層）に接続されることができる。これに対して、配線パターン層１０１Ｄは、後述する半田１０３１（図３Ｂを参照）を配線パターン層１０１Ｄに容易に接触させたり、半田１０３１と配線パターン層１０１Ｄとの間の接触面積を増加させたりするように、側面１０１２、１０１３または接続面１０１４、１０１５の大部分に配置されることができる。
側面１０１２、１０１３または接続面１０１４、１０１５は、配線パターン層１０１Ｄを有することができるので、側面１０１２または接続面１０１４を第１の溶接面と呼び、側面１０１３または接続面１０１５を第２の溶接面と呼ぶことができる。そこで、外部からの電気エネルギーは、第１の溶接面および第２の溶接面を介して、表面１０１１上の半導体チップ１０３の２つの電極に伝送され、半導体チップ１０３を作動させる（例えば、発光させる）。
第２の基板１０２は、第１の基板１０１の後方に配置されてもよい。すなわち、基板１０２は、第２の表面１０２Ａ（以下、表面１０２Ａという）を含み、基板１０１は、表面１０２Ａの全体を覆うことなく、表面１０２Ａの一部のみに配置される。このため、表面１０２Ａの一部は、基板１０１から露出するので、基板１０１と基板１０２との間に第１の切り欠き１０２Ｃと第２の切り欠き１０２Ｅ（以下、切り欠き１０２Ｃ、１０２Ｅという）を形成する。言い換えると、切り欠き１０２Ｃは、表面１０２Ａと、側面１０１２と、接続面１０１４との間に形成され、切り欠き１０２Ｅは、表面１０２Ａと、側面１０１３と、接続面１０１５との間に形成される。言い換えると、切り欠き１０２Ｃおよび切り欠き１０２Ｅは、それぞれ、基板１０１の台座１０１Ａの両側に位置し、基板１０２の前に位置する。切り欠き１０２Ｃは第１の溶接面を有し、切り欠き１０２Ｅは第２の溶接面を有する。
図１Ｄおよび図２を参照すると、基板１０２は、表面１０２Ａに対向する裏面１０２Ｂおよび配線パターン層１０２Ｄをさらに含んでもよい。配線パターン層１０２Ｄは、表面１０２Ａ及び裏面１０２Ｂに配置されてもよい。基板１０２は、表面１０２Ａ及び裏面１０２Ｂを貫通して、表面１０２Ａ及び裏面１０２Ｂ上の配線パターン層１０２Ｄを電気的に接続させる導電性ビア（図２に示すような導電性ピラー）を含んでもよい。基板１０１は、基板１０１の配線パターン層１０１Ｄと基板１０２の配線パターン層１０２Ｄとが電気的に接続されるように、表面１０１１及び裏面を貫通する導電性ビアを有していてもよい。このようにして、電気エネルギーは、裏面１０２Ｂの導体パターン層１０２Ｄを介して表面１０１１の半導体チップ１０３に伝送されることができる。裏面１０２Ｂの配線パターン層１０２Ｄは、別の二つの溶接面を構成することができる。２つの溶接面は、大きな推力に耐えることができるように、第１の溶接面及び第２の溶接面よりも大きくしてもよい。
図１Ａを参照すると、パッケージ構造１０Ａは、コロイド１０４（または光学プラスチック）をさらに含んでもよい。コロイド１０４は、光を透過させる透明な高分子材料を含有してもよく、成形（ｍｏｌｄｉｎｇ）等により特定の形状に固化されて台座１０１Ａ上に形成されてもよい。コロイド１０４は、半導体チップ１０３を覆って、半導体チップ１０３を保護することができる。好ましくは、コロイド１０４は、光を半導体チップ１０３に集光させるためのレンズを構成する半球体であってもよい。図２に示すように、コロイド１０４は、配線パターン層１０１Ｄの一部を覆っている。
パッケージ構造１０Ａは、片面タイプの半導体パッケージ構造として実現されることができる。半導体チップ１０３の種類に応じて、パッケージ構造１０Ａは、光を射出するために、または光（可視または不可視）を検出するために使用されることができる。パッケージ構造１０Ａは、以下に説明するように、電子デバイスの要素として電子デバイスの回路基板上に配置されることができる。
図３Ａおよび３Ｂを参照すると、本発明の実施例に係る電子デバイス１０Ａ'の斜視図および正面図が示されている。電子デバイス１０Ａ'は、上述したパッケージ構造１０Ａと、回路基板１０５とを備えている。回路基板１０５は、開口１０５Ａと、上面１０５Ｂと、表面１０５Ｃとを含んでもよい。開口１０５Ａは、上面１０５Ｂに設けられ、上面１０５Ｂの法線方向に沿って回路基板１０５を貫通する。また、開口１０５Ａは、表面１０５Ｃまで延長する。パッケージ構造１０Ａは、回路基板１０５の開口１０５Ａの中に配置される。また、回路基板１０５がパッケージ構造体１０Ａの２枚の基板１０１、１０２よりも薄いため、２枚の基板１０１、１０２は、一部が開口１０５Ａの中に位置し、一部が開口１０５Ａの外に突出する。言い換えると、パッケージ構造体１０Ａの２枚の基板１０１、１０２は、全体が回路基板１０５の上面１０５Ｂに配置されるわけではない。パッケージ構造１０Ａの２枚の基板１０１、１０２は、回路基板１０５と電気的に接続することもできる。
より具体的には、回路基板１０５は、第１の支持部１０５１および第２の支持部１０５２（以下、支持部１０５１、１０５２という）をさらに含んでもよい。２つの支持部１０５１、１０５２は、開口１０５Ａによって分離されている。開口１０５Ａは、第１の領域１０５ＡＡおよび第２の領域１０５ＡＢ（以下、領域１０５ＡＡ、１０５ＡＢという）を含んでもよい。領域１０５ＡＡは、２つの支持部１０５１、１０５２の間に位置し、領域１０５ＡＢは、２つの支持部１０５１、１０５２の傍に位置する。領域１０５ＡＡの幅は、基板１０１の台座１０１Ａの幅よりもわずかに大きくてもよく、領域１０５ＡＢの幅は、基板１０２の幅よりもわずかに大きくてもよい。パッケージ構造体１０Ａが開口１０５Ａに配置される場合、基板１０１の台座１０１Ａは部分的に領域１０５ＡＡの中に深く位置し、基板１０２は部分的に領域１０５ＡＢの中に深く位置し、２つの突出部１０１Ｂ、１０１Ｃはそれぞれ２つの支持部１０５１、１０５２に位置する（接続面１０１４、１０１５は、支持部１０５１、１０５２の方向に向く）。このとき、半導体チップ１０３は、上面１０５Ｂの上方に位置して領域１０５ＡＡに向き、コロイド１０４は、領域１０５ＡＡに部分的に位置し、領域１０５ＡＡから前方に突出することができる。
パッケージ構造１０Ａの２つの切り欠き１０２Ｃ、１０２Ｅは、それぞれ２つの支持部１０５１、１０５２に対応する。パッケージ構造１０Ａは、開口１０５から落下しないように、２つの支持部１０５１、１０５２に支持される。回路基板１０５の上面１０５Ｂに対するパッケージ構造体１０Ａの突出量は、突出部１０１Ｂ、１０１Ｃの厚さにほぼ等しい。
パッケージ構造１０Ａと回路基板１０５との間の電気的接続は上述した通りである。好ましくは、２つの支持部１０５１、１０５２は、それぞれ２つの電極１０５１Ａと１０５２Ａを含む。２つの電極１０５１Ａ、１０５２Ａは、それぞれ、パッケージ構造１０Ａの第１の溶接面（側面１０１２および／または接続面１０１４）および第２の溶接面（側面１０１３および／または接続面１０１５）に電気的に接続されることができる。また、パッケージ構造１０Ａは、基板１０２の裏面１０２Ｂにおける配線パターン層１０２Ｄを介して回路基板１０５と電気的に接続されることもできる。このとき、回路基板１０５は、開口１０５Ａの領域１０５ＡＢの傍に配置された別の二つの電極（図示せず）を含んでもよい。
この電気的接続は、回路基板１０５に塗布された半田１０３１（はんだ）によって実現されることができる。すなわち、半田１０３１は、電極１０５１Ａ、１０５２Ａ（および／または領域１０５ＡＢの傍にある他の二つの電極）上に配置される。半田１０３１は、パッケージ構造１０Ａの２つの溶接面上の配線パターン層１０１Ｄ（および／または裏面１０２Ｂ上の配線パターン層１０２Ｄ）に接触する。
図４を参照すると、他の実施形態において、回路基板１０５の上面１０５Ｂに対するパッケージ構造１０Ａの突出量を低減するために、突出部１０１Ｂおよび１０１Ｃの厚さを小さくして、半導体チップ１０３を開口１０５Ａの中に配置してもよい。また、パッケージ構造体１０Ａは、裏面１０２Ｂの配線パターン層１０２Ｄのみを介して回路基板１０５と電気的に接続される。そこで、突出部１０１Ｂ、１０１Ｃの接続面１０１４、１０１５が２つの支持部１０５１、１０５２に直接接触することによって、パッケージ構造１０Ａの突出量をさらに低減することができる。
これにより、本発明の第１の実施例に係るパッケージ構造体の回路基板の上面に対する突出量は、低減されることができるが、パッケージ構造体全体の厚さは、これに応じて薄くされなくてもよい。換言すれば、台座（配線パターン層）、コロイド（レンズ）などの要素の寸法は、これらの構成要素に必要とされる寸法要件を満たすように、対応して縮小されなくてもよい。
図５〜図６Ｄを参照して、本発明の第２の実施例に係る半導体パッケージ構造２０Ａ（以下、パッケージ構造２０Ａという）について説明する。パッケージ構造２０Ａの技術的内容及び上述したパッケージ構造１０Ａの技術的内容は、相互参照されることができるので、同一又は同様の部分が省略又は簡潔に説明される。
また、パッケージ構造体２０Ａは、２枚の基板の積層構造であって、第１の基板２０１（以下、基板２０１という）と、第２の基板２０２（以下、基板２０２という）と、半導体チップ２０３とを含んでもよい。基板２０１は、基板２０２上に配置され、両者が電気的に接続される。半導体チップ２０３は、基板２０１上に配置され、両者が電気的に接続される。すなわち、半導体チップ２０３は、基板２０１を介して基板２０２と電気的に接続されることができる。第１の基板と第２の基板は、一体的に形成されてもよい。
より具体的には、基板２０１は、第１の表面２０１Ａ（以下、表面２０１Ａという）と、第１の裏面２０１Ｂ（以下、裏面２０１Ｂという）を含む。基板２０２は、第２の表面２０２Ａ（以下、表面２０２Ａという）、第２の裏面２０２Ｂ（以下、裏面２０２Ｂという）、および下面２０２Ｃ（図６Ｂまたは図６Ｄに示す）を含む。基板２０１は、基板２０２の表面２０２Ａ上に配置され、半導体チップ２０３は、表面２０１Ａ上に配置される。さらに、基板２０１は、表面２０１Ａ上に配置された配線パターン層２０１１を含む。基板２０２はさらに、表面２０２Ａ上に配置された配線パターン層２０１２を含む。２つの配線パターン層２０１１、２０１２は、ビアホールまたは導電性ピラー（符号なし）によって電気的に接続されることができる。半導体チップ２０３は、ワイヤボンディング等により、基板２０１の導体パターン層２０１１と電気的に接続されてもよい。
図５、図６Ｂまたは図６Ｄに示すように、基板２０２は、複数の第１半田収容部２０２１（以下、収容部２０２１という）をさらに含んでもよい。本実施例では、２つを例示しているが、この数は半導体チップ２０３の電極に対応していてもよい。収容部２０２１は、下面２０２Ｃに配置され、選択的に裏面２０２Ｂ（または基板２０２の側面）まで延長してもよい。言い換えれば、収容部２０２１が下面２０２Ｃの２つの側縁または２つの片隅に位置することによって、下面２０２Ｃ、裏面２０２Ｂまたは側面のそれぞれには、開口が形成される。
一方、収容部２０２１のそれぞれは、溝であってもよい。基板２０２はまた、複数の電極２０２４を含む。それらの電極２０２４は、収容部２０２１にそれぞれ露出している。すなわち、電極２０２４は、基板２０２の表面２０２Ａと裏面２０２Ｂとの間に埋め込まれてもよい。一部は、収容部２０２１から観察できるように、収容部２０２１に露出する。電極２０２４の別の部分は、表面２０２Ａに露出し、配線パターン層２０１２に電気的に接続されることができる。
これにより、図６Ｅに示すように、パッケージ構造体２０Ａが回路基板の表面（図示せず、下面２０２が回路基板の表面に対向し、表面における電極領域上に半田２０２６があり）に配置された場合、回路基板上の半田２０２６は、収容部２０２１の中に収容されることができるので、基板２０２に押されにくくなり、他の場所にオフセットされることはない。また、半田２０２６は、収容部２０２１内の電極２０２４と接触して、電極２０２４と電気的に接続されることができる。したがって、第１の半田収容部の設計により、電気的接触面積を増大させることができるだけでなく、部品の接合性も向上し、半田の流動範囲がさらに制限される。
基板２０２は、第１の半田収容部２０２１に加えて、第２の半田収容部２０２２（以下、図６Ｄに示す収容部２０２２という）をさらに含んでもよい。収容部２０２２は、下面２０２Ｃにも配置され、それらの収容部２０２１の間に位置する。これにより、パッケージ構造体２０Ａを回路基板上に配置する際に、別の半田２０２７を収容部２０２２に収容することができる。半田２０２７が基板２０２に電気的に接続しなくてもよいが、半田２０２７を収容部２０２２に固定することによっては、基板２０２と回路基板との間の結合力を強化することができる。基板２０２と回路基板との間の結合力が十分である場合は、基板２０２が収容部２０２２を含まなくてもよく、または半田２０２７が回路基板上に必要でなくてもよい。
再び図５、図６Ａを参照すると、好ましくは、第２のパッケージ構造２０Ａはさらに、半導体チップ２０３を保護するために、または半導体チップ２０３の発光または受光の範囲／角度を定義するために、第１のコロイド２０４および第２のコロイド２０５（以下、コロイド２０４、コロイド２０５という）を含んでもよい。具体的には、コロイド２０４は、半導体チップ２０３を覆い、コロイド２０５は、コロイド２０４を囲んでコロイド２０４の出光面２０２Ｄを露出させる。出光面２０２Ｄは、平面を例示しているが、曲面であってもよい。さらに、コロイド２０５は、光反射構造または光吸収構造である。コロイド２０５は白色であってもよい。よって、光は、出光面２０２Ｄのみに進入してコロイド２０４を離れる。パッケージ構造は、シアン／ＵＶ発光またはレーザダイオードチップおよび蛍光体粉末を含有する。蛍光体粉末は、第１のコロイドの中に配置され、安定性の高い発光特性をもつ材料で作製されている。例えば、ガーネット（Ｇａｒｎｅｔ）、イットリウム・アルミニウム・ガーネット（ＹＡＧ）、テルビウム・アルミニウム・ガーネット（ＴＡＧ）、ルー・アルミニウム・ガーネット（ＬｕＡＧ）、硫化物（Ｓｕｌｆａｔｅ）、窒化物（Ｎｉｔｒａｔｅ）、ケイ酸塩（Ｓｉｌｉｃａｔｅ）、アルミネート（Ａｌｕｍｉｎａｔｅ）、フッ化カリウムシリコン（Ｐｏｔａｓｓｉｕｍ Ｆｌｕｏｒｉｄｅ Ｓｉｌｉｃｏｎ、ＫＳＦ）、α−ＳｉＡｌＯＮ、β−ＳｉＡｌＯＮ、量子ドット（Ｑｕａｎｔｕｍ ｄｏｔ）蛍光体粉末または上記材料の任意の組み合わせを含んでもよいが、これには限定されるものではない。その発光波長は、３００ｎｍ〜７００ｎｍ程度である。蛍光体粉末の粒径は、１〜２５μｍである。
また、コロイド２０５の外側面は、基板２０１の側面と同一面であってもよいし、基板２０１の側面を超えてもよい。よって、出光面２０２Ｄは、大きく又は長くなる。出光面２０２Ｄのアスペクト比は、１５〜１７：０．１５〜０．２であってもよい。図６Ｃに示すように、パッケージ構造の垂直方向における厚さは、基板の水平方向における幅よりも小さい。ここで、パッケージ構造体の垂直方向における厚さは、０．３ｍｍ以下であってもよい。
次に、図７Ａ〜図７Ｇを参照して、パッケージ構造２０Ａの製造方法について順次説明する。図７Ａに示すように、先ず、基板または多層基板（すなわち、基板２０１と基板２０２とが積層されて電気的に接続する）を提供する。次に、図７Ｂ、図７Ｃに示すように、半導体チップ２０３を基板２０１の表面２０１Ａに配置し、配線で半導体チップ２０３を基板２０１の配線パターン層２０１１に電気的に接続させる。こうすると、半導体チップ２０３は、配線パターン層２０１１を介して電極２０２４に電気的に接続される。
次に、図７Ｄ及び図７Ｅに示すように、コロイド２０４の原料（後述するシリコーン等）を基材２０１上に塗布し、配線パターン層２０１１、半導体チップ２０３及び配線を配置する。コロイド２０４を硬化した後、切断等によって、コロイド２０４の周辺部（即ち図中の２本の破線の間の部分）を除去し、これに合わせて、配線パターン層２０１１の周辺部も除去される。なお、配線パターン層２０１１の周辺部が除去されたにもかかわらず、半導体チップ２０３、配線パターン層２０１１と電極２０２４との間の信号伝達経路が遮断されることはない。また、初期の設計で配線パターン層２０１１が基板２０１の側面まで延長しない場合（すなわち、上述した周辺部がない場合）、コロイド２０４を部分的に除去した際に、これに合わせて配線パターン層２０１１が部分的に除去されることはない。
最後に、図７Ｆおよび図７Ｇに示すように、コロイド２０４および表面２０１Ａの一部を覆うように、第２のコロイド２０５を基板２０１上に塗布する。コロイド２０５を硬化した後、粉砕、平坦化などによって、２つのコロイド２０４、２０５を部分的に除去する。よって、コロイド２０４は、コロイド２０５により取り囲まれ、所望の形状の出光面２０２Ｄを有する。配線パターン層２０１１は、コロイドにより覆われる代わりに、コロイド２０５により取り囲まれる。これにより、ダイシング後にパッケージ構造体２０Ａは出来上がった。
図８Ａおよび図８Ｂを参照して、パッケージ構造２０Ａの別の実施形態について説明する。図８Ａに示すように、パッケージ構造体２０Ａの配線パターン層２０１１の周辺部が除去されないので、コロイド２０５は配線パターン層２０１１の一部を覆う。図８Ｂに示すように、基板２０２の収容部２０２１は、表面２０２Ａ及び裏面２０２Ｂを貫通する開口である。表面２０２Ａにおける配線パターン層２０１２は、収容部２０２１の中に露出する。この態様では、基板２０２は、電極２０２４の代わりに、配線パターン層２０１２で置き換えることができる。よって、半田２０２６は、収容部２０２１に収容される場合、配線パターン層２０１２と直接的に接触することができる。また、収容部２０２１が大きいため、多量の半田２０２６を収容することができるので、回路基板上の半田２０２６は、さらにずれにくい。
これにより、本発明の第２の実施例に係るパッケージ構造は、回路基板上の半田のオフセット問題を回避または改善することができる。このため、半田のオフセットにより短絡することなく、複数のパッケージ構造体は、緊密に回路基板上に配置されることができる。また、本発明の第１の実施例に係るパッケージ構造の２つの切り欠けは、半田収容部の機能を兼ね備えることができる。
以下、本発明の第３の実施例に係るチクソ性（ｔｈｉｘｏｔｒｏｐｉｃ）の高いシリコーンについて説明する。シリコーンは、例えば、（図１Ａ、図１Ｂ、図１Ｃおよび図５に示す）半導体パッケージ構造１０Ａ、２０Ａのコロイド１０４、２０４として利用されることができる。これにより、コロイドは、成形時に、崩壊などの変形が発生しにくい（図７Ｄに示すように、高温で硬化する）。
具体的には、コロイドがチクソ性を備えるために、コロイドはシリコーンであってもよい。シリコーンは、親水性シリカを含有する。すなわち、親水性シリカがシリコーンに添加された。親水性シリカは、表面処理が行われないシリカ粉末であるので、親水性を備える。また、酸化シリカ粉末は、シリコーン中で多くの水素結合を形成できるＯＨ基（粉末の表面に分布している）を含有する。よって、シリコーンにおいて、多くの水素結合によって網状の微細構造が形成される。網状の微細構造は、シリコーンの流体部分を支持することができるので、シリコーンが全体としてより良好なチクソ性を有し、容易に変形しないようになる。さらに、コロイドは、硬化成形後にも大きな硬度を有することができるので、別のコロイド成形（ｍｏｌｄｉｎｇ）による力を受けたときに変形しない。
好ましくは、シリコーンは、フェニル基系のシリコーンであってもよい。親水性シリカは、親水性ヒュームドシリカ（ｆｕｍｅｄ ｓｉｌｉｃａ）であってもよい。このような構成によって、シリコーンは、高いチクソ性と硬度を有することに加えて、フェニルを含有するので、１．５以上の屈折率を有することができる。このように、コロイドの屈折率は、半導体チップの屈折率に近くなるようになり、光の取得効率を高めることができる。親水性ヒュームドシリカ（ｆｕｍｅｄ ｓｉｌｉｃａ）については、表面処理が行わないため、多くのシラノール基（ｓｉｌａｎｏｌ ｇｒｏｕｐ）があって、水素結合の形成に寄与する。また、親水性ヒュームドシリカの比表面積は、水素結合の形成を促進するように、５０〜３００ｍ２／ｇ（平方メートル／グラム）であり、好ましくは１５０〜２２０ｍ２／ｇである。
シリコーンがフェニル基系のシリコーンである場合は、耐湿性および耐硫黄性がより良好であるため、環境中の水分および硫黄がシリコーンに進入または通過しにくい。このため、コロイド中の蛍光体材料は、水分の影響を受けにくく、半導体チップの電極や基板の配線パターン層等の金属材料は、加硫されにくい。
一方、シリコーンは、シリコーンの高いチクソ性を長期間で維持するために、シラノール基と水素結合を形成できる添加物をさらに含有する。言い換えれば、添加物は、シリコーンにおいてより多くの水素結合を引き起こし、チクソ性を高めることができる。添加物は、シリコーンとの良好な相溶性を有し、マイグレーション（ｍｉｇｒａｔｉｏｎ）しにくく、熱に耐える且つ黄色変化に耐えるものから選択することができる。添加物は、例えば、限定されないが、エポキシ基（ｅｐｏｘｙ）、メタクリルオキシ基（Ｍｅｔｈａｃｒｙｌｏｘｙ）およびイソシアナト基（ｉｓｏｃｙａｎａｔｏ）の少なくとも１つ、またはそれらの基の散在したオリゴマー（ｓｃａｔｔｅｒｅｄ ｏｌｉｇｏｍｅｒｓ）を含んでもよい。シリコーン中の添加物の重量パーセントは、０．１〜３％であり、好ましくは０．７〜１．２％である。
上記エポキシ基としては、以下のものが挙げられるが、これらに限定されない：２‐（３，４ エポキシシクロヘキシル）‐エチルトリメトキシシラン（2-(3,4 epoxycyclohexyl)-ethyltrimethoxysilane）（
Figure 2019050363
 ）、３‐グリシジルオキシプロピルトリメトキシシラン（3-glycidoxypropyl trimethoxysilane）（
Figure 2019050363
 ）、３‐グリシジルオキシプロピルメチルジエトキシシラン（3-glycidoxypropyl methyldiethoxysilane）（
Figure 2019050363
 ）、または３‐グリシジルオキシプロピルトリエトキシシラン（3-glycidoxypropyl triethoxysilane）（
Figure 2019050363
 ）。上記メタクリルオキシ基としては、以下のものが挙げられるが、これらに限定されない：３‐メタクリルオキシプロピルメチルジメトキシシラン（3-methacryloxypropyl methyldimethoxysilane）（
Figure 2019050363
 ）、３‐メタクリルオキシプロピルトリメトキシシラン（3-methacryloxypropyl trimethoxysilane）（
Figure 2019050363
 ）、３‐メタクリルオキシプロピルメチルジエトキシシラン（3-methacryloxypropyl methyldiethoxysilane）（
Figure 2019050363
 ）または３‐メタクリルオキシプロピルトリエトキシシラン（3-methacryloxypropyl triethoxysilan）（
Figure 2019050363
 ）。上記イソシアナト基（ｉｓｏｃｙａｎａｔｏ）としては、以下のものが挙げられるが、これらに限定されない：３‐イソシアナトプロピルトリエトキシシラン（3-isocyanatopropyl triethoxysilan）（(C2H 5O)3SiC3H6N=C=O）、または３‐イソシアナトプロピルトリメトキシ（3-isocyanatopropyl trimethoxy）（(CH 3O)3SiC3H6N=C=O）。
要するに、本発明に係る半導体パッケージ構造は、電子製品の全体的な厚さを減らすことができ、回路基板上の半田のオフセット問題を改善または回避することができる。加えて、本発明に係るコロイドは、より良好なチクソ性、硬度、耐湿性及び耐硫黄性及び／又は屈折率を有し、半導体パッケージ構造に適用することができる。
上述した実施例は、本発明の実施形態を説明するためのものであり、本発明の技術的特徴を説明するためのものであって、本発明の範囲を限定するものではない。当業者によって容易に達成される任意の構成または変更は、本発明の範囲内に属する。本発明の保護範囲は、特許出願の範囲に基づくべきである。
１０Ａ 半導体パッケージ構造
１０Ａ' 電子デバイス
１０１ 第１の基板
１０２ 第２の基板
１０３ 半導体チップ
１０４ コロイド
１０５ 回路基板
１０１Ａ 台座
１０１Ｂ 第１の突出部
１０１Ｃ 第２の突出部
１０１Ｄ 配線パターン層
１０２Ａ 第２の表面
１０２Ｂ 裏面
１０２Ｃ 第１の切り欠け
１０２Ｄ 別の配線パターン層
１０２Ｅ 第２の切り欠け
１０５Ａ 開口
１０５ＡＡ 第１の領域
１０５ＡＢ 第２の領域
１０５Ｂ 上面
１０５Ｃ 表面
１０１１ 第１の表面
１０１２ 第１の側面
１０１３ 第２の側面
１０１４ 第１の接続面
１０１５ 第２の接続面
１０３１ 半田
１０５１ 第１の支持部
１０５２ 第２の支持部
１０５１Ａ 第１の電極
１０５２Ａ 第２の電極
２０Ａ 半導体パッケージ構造
２０１ 第１の基板
２０２ 第２の基板
２０３ 半導体チップ
２０４ 第１のコロイド
２０５ 第２のコロイド
２０１Ａ 第１の表面
２０１Ｂ 第１の裏面
２０２Ａ 第２の表面
２０２Ｂ 第２の裏面
２０２Ｃ 下面
２０２Ｄ 出光面
２０１１ 配線パターン層
２０１２ 配線パターン層
２０２１ 第１の半田収容部
２０２２ 第２の半田収容部
２０２４ 電極
２０２６、２０２７ 半田

Claims (20)

  1. 第１の基板と、第２の基板と、半導体チップとを含む半導体パッケージ構造であって、
    前記第１の基板は、台座、第１の突出部および第２の突出部を含み、前記台座は、第１の表面、第１の側面及び第２の側面を含み、前記第１の突出部および前記第２の突出部は、前記第１の側面および前記第２の側面からそれぞれ延出しており、第１の接続面および第２の接続面をそれぞれ含み、前記第１の接続面および前記第２の接続面は、前記第１の側面および前記第２の側面にそれぞれ接続され、
    前記第２の基板は、第２の表面を含み、前記第１の基板は、前記第２の表面の一部に配置され、
    前記半導体チップは、前記台座の第１の表面に配置される、
    半導体パッケージ構造。
  2. 前記第１の基板は、さらに配線パターン層を含み、前記配線パターン層は、前記台座の第１の表面、前記第１の側面及び前記第２の側面に配置され、前記半導体チップに電気的に接続される請求項１に記載の半導体パッケージ構造。
  3. 前記第１の基板は、さらに配線パターン層を含み、前記配線パターン層は、前記台座の第１の表面と、前記第１の突出部の前記第１の接続面と、前記第２の突出部の前記第２の接続面とに配置され、前記半導体チップに電気的に接続される請求項１に記載の半導体パッケージ構造。
  4. 前記第１の基板と前記第２の基板との間には、第１の切り欠けと第２の切り欠けが形成されており、前記第１の切り欠けは、前記第２の表面、前記第１の側面および前記第１の接続面の間に形成され、前記第２の切り欠けは、前記第２の表面、前記第２の側面および前記第２の接続面の間に形成される請求項１〜３のいずれか１項に記載の半導体パッケージ構造。
  5. 前記第２の基板は、さらに裏面と、別の配線パターン層とを含み、前記裏面は、前記第２の表面に電気的に接続され、前記別の配線パターン層は、前記裏面に配置される請求項１〜３のいずれか１項に記載の半導体パッケージ構造。
  6. 請求項１〜３のいずれか１項に記載の半導体パッケージ構造と回路基板を含む電子デバイスであって、
    前記回路基板は、開口を含み、前記半導体パッケージ構造の前記第１の基板および前記第２の基板は、部分的に前記開口の中に位置し、前記半導体パッケージ構造は、前記回路基板に電気的に接続される、
    電子デバイス。
  7. 前記回路基板は、第１の支持部および第２の支持部をさらに含み、前記第１の支持部と前記第２の支持部は、前記開口によって分離されており、前記第１の突出部および前記第２の突出部は、前記第１の支持部および前記第２の支持部にそれぞれ位置する請求項６に記載の電子デバイス。
  8. 前記半導体チップは、前記開口の中に位置する請求項６に記載の電子デバイス。
  9. 第１の基板と、第２の基板と、半導体チップとを含む半導体パッケージ構造であって、
    前記第１の基板は、第１の表面および第１の裏面を含み、
    前記第２の基板は、第２の表面、第２の裏面、下面および複数の第１の半田収容部を含み、前記複数の第１の半田収容部は、前記下面に配置され、前記第１の基板は、前記第２の表面に配置され、前記第１の基板と前記第２の基板は電気的に接続され、
    前記半導体チップは、前記第１の表面に配置され、前記第１の基板に電気的に接続される、
    半導体パッケージ構造。
  10. 前記複数の第１の半田収容部のそれぞれは溝を含み、前記第２の基板は複数の電極を含み、前記複数の電極はそれぞれ前記複数の第１の半田収容部の中に露出する請求項９に記載の半導体パッケージ構造。
  11. 前記複数の第１の半田収容部のそれぞれは、前記第２の表面及び前記第２の裏面を貫通する開口を含む請求項９に記載の半導体パッケージ構造。
  12. 前記複数の第１の半田収容部は、それぞれ前記下面の２つの側縁または２つの片隅に位置する請求項９〜１１のいずれか１項に記載の半導体パッケージ構造。
  13. 前記第２の基板は、さらに第２の半田収容部を含み、前記第２の半田収容部は、前記下面に配置されて前記複数の第１の半田収容部の間に位置する請求項９〜１１のいずれか１項に記載の半導体パッケージ構造。
  14. 第１のコロイドと第２のコロイドをさらに含み、前記第１のコロイドは前記半導体チップを覆い、前記第２のコロイドは前記第１のコロイドを取り囲み、前記第１のコロイドの出光面を露出させる請求項９〜１１のいずれか１項に記載の半導体パッケージ構造。
  15. 前記第１の基板は、更に配線パターン層を含み、前記配線パターン層は、前記第１の表面に配置され、前記半導体チップに電気的に接続され、前記第２のコロイドにより囲まれる請求項１４に記載の半導体パッケージ構造。
  16. 前記第１のコロイドはシリコーンであり、前記シリコーンは親水性シリカを含有する請求項１４に記載の半導体パッケージ構造。
  17. 前記シリコーンは、フェニル基系のシリコーンであり、前記親水性シリカは、親水性ヒュームドシリカ（ｆｕｍｅｄ ｓｉｌｉｃａ）である請求項１６に記載の半導体パッケージ構造。
  18. 前記シリコーンはさらに、シラノール基（ｓｉｌａｎｏｌ ｇｒｏｕｐ）と水素結合を形成できる添加物を含有する請求項１６に記載の半導体パッケージ構造。
  19. 前記添加物は、エポキシ基（ｅｐｏｘｙ）、メタクリルオキシ基（Ｍｅｔｈａｃｒｙｌｏｘｙ）およびイソシアナト基（ｉｓｏｃｙａｎａｔｏ）の少なくとも１つを含有する請求項１８に記載の半導体パッケージ構造。
  20. 請求項９〜１１のいずれか１項に記載の半導体パッケージ構造と回路基板を含む電子デバイスであって、
    前記回路基板は、開口を含み、前記半導体パッケージ構造は、部分的に前記開口の中に位置し、前記半導体パッケージ構造は、前記回路基板に電気的に接続される、
    電子デバイス。
JP2018157153A 2017-08-27 2018-08-24 半導体パッケージ構造 Ceased JP2019050363A (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201762550694P 2017-08-27 2017-08-27
US62/550,694 2017-08-27
US201862613056P 2018-01-03 2018-01-03
US62/613,056 2018-01-03
US201862651609P 2018-04-02 2018-04-02
US62/651,609 2018-04-02

Publications (1)

Publication Number Publication Date
JP2019050363A true JP2019050363A (ja) 2019-03-28

Family

ID=63452403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018157153A Ceased JP2019050363A (ja) 2017-08-27 2018-08-24 半導体パッケージ構造

Country Status (6)

Country Link
US (1) US10559728B2 (ja)
EP (2) EP3503226A3 (ja)
JP (1) JP2019050363A (ja)
KR (1) KR20190023046A (ja)
CN (1) CN109427704A (ja)
TW (1) TWI683454B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7490032B2 (ja) 2022-04-24 2024-05-24 弘▲凱▼光▲電▼（江▲蘇▼）有限公司 パッケージ構造及び表示装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102408974B1 (ko) * 2017-11-23 2022-06-15 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2020092296A1 (en) 2018-10-30 2020-05-07 Excelitas Canada, Inc. High speed switching circuit configuration
EP3874566A1 (en) 2018-11-01 2021-09-08 Excelitas Canada Inc. Quad flat no-leads package for side emitting laser diode
CN110473949A (zh) * 2019-08-16 2019-11-19 天津中环电子照明科技有限公司 Led封装方法及由该方法制得的led封装结构
CN111063781A (zh) * 2019-12-27 2020-04-24 深圳市杰瑞表面技术有限公司 一种通过镀膜防硫化的led灯珠及其制作方法
TWM621242U (zh) * 2021-03-18 2021-12-11 神盾股份有限公司 光感測陣列模組與光收發裝置
CN116100111B (zh) * 2023-04-13 2023-06-13 微网优联科技(成都)有限公司 一种用于摄像头模组与电路板的高精密焊接装置及方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164583A (ja) * 2000-09-13 2002-06-07 Citizen Electronics Co Ltd チップ型発光ダイオード及びその製造方法
JP2002368279A (ja) * 2001-06-07 2002-12-20 Sharp Corp チップ発光ダイオード
JP2006261308A (ja) * 2005-03-16 2006-09-28 Sanyo Electric Co Ltd 電子部品搭載用パッケージ及びパッケージ集合基板
WO2012029912A1 (ja) * 2010-09-03 2012-03-08 日亜化学工業株式会社 発光装置、及び発光装置用パッケージアレイ
JP2013041865A (ja) * 2011-08-11 2013-02-28 Citizen Electronics Co Ltd 発光ダイオード
JP2014040536A (ja) * 2012-08-23 2014-03-06 Shin Etsu Chem Co Ltd 硬化性樹脂組成物及び導電性接着剤
JP2014179565A (ja) * 2013-03-15 2014-09-25 Sumitomo Osaka Cement Co Ltd 光半導体発光装置、照明器具、及び表示装置、並びに演色性制御方法
JP2016511546A (ja) * 2013-03-05 2016-04-14 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス部品およびオプトエレクトロニクス部品を有する電子装置
WO2016142992A1 (ja) * 2015-03-06 2016-09-15 住友大阪セメント株式会社 光散乱複合体形成用組成物、光散乱複合体及びその製造方法
WO2016208640A1 (ja) * 2015-06-24 2016-12-29 住友大阪セメント株式会社 硬化性シリコーン樹脂組成物、シリコーン樹脂複合体、光半導体発光装置、照明器具及び液晶画像装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3261613B2 (ja) * 1997-12-08 2002-03-04 ローム株式会社 表示装置、およびこれが実装されたマザーボード
EP1189292A4 (en) * 2000-03-17 2008-10-01 Matsushita Electric Ind Co Ltd LIGHT-EMITTING SEMICONDUCTOR DEVICE AND SURFACE-EMITTING DEVICE
JP2003324214A (ja) * 2002-04-30 2003-11-14 Omron Corp 発光モジュール
JP4185352B2 (ja) * 2002-11-13 2008-11-26 シチズン電子株式会社 発光ダイオード及びその製造方法
EP1550889A3 (en) * 2003-12-30 2005-12-14 IBM Corporation Opto-electronic module comprising flexible electric connection cable and method of making the same
JP2006156668A (ja) * 2004-11-29 2006-06-15 Nichia Chem Ind Ltd 発光装置及びその製造方法
US7683393B2 (en) * 2004-12-07 2010-03-23 Ngk Spark Plug Co., Ltd. Wiring substrate for mounting light emitting element
TWM305444U (en) 2006-09-04 2007-01-21 Everlight Electronics Co Ltd Light emitting diode package
TWM345444U (en) * 2008-06-24 2008-11-21 Unity Opto Technology Co Ltd Light-emitting device
EP2649113A1 (en) * 2010-12-08 2013-10-16 Dow Corning Corporation Siloxane compositions including metal-oxide nanoparticles suitable for forming encapsulants
EP2656700B8 (en) * 2010-12-22 2022-03-02 Linxens Holding Circuit for a light emitting component and method of manufacturing the same
KR101939333B1 (ko) * 2011-10-07 2019-01-16 서울바이오시스 주식회사 발광 다이오드 패키지
CN104662100B (zh) * 2012-09-27 2017-06-30 迈图高新材料日本合同公司 光半导体元件密封用有机硅组合物以及光半导体装置
US9577406B2 (en) * 2014-06-27 2017-02-21 Microsoft Technology Licensing, Llc Edge-emitting laser diode package comprising heat spreader
CN104164209B (zh) 2014-08-12 2015-10-07 广东省工业技术研究院(广州有色金属研究院) 一种透明可加成固化的led灯丝封装硅胶
CN106605310B (zh) * 2014-09-01 2019-11-01 株式会社钟化 汽车用led灯散热器
CN106688091B (zh) * 2014-09-26 2020-03-13 京瓷株式会社 布线基板、电子装置以及电子模块
TW201626604A (zh) * 2015-01-14 2016-07-16 億光電子工業股份有限公司 發光二極體封裝結構

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164583A (ja) * 2000-09-13 2002-06-07 Citizen Electronics Co Ltd チップ型発光ダイオード及びその製造方法
JP2002368279A (ja) * 2001-06-07 2002-12-20 Sharp Corp チップ発光ダイオード
JP2006261308A (ja) * 2005-03-16 2006-09-28 Sanyo Electric Co Ltd 電子部品搭載用パッケージ及びパッケージ集合基板
WO2012029912A1 (ja) * 2010-09-03 2012-03-08 日亜化学工業株式会社 発光装置、及び発光装置用パッケージアレイ
JP2013041865A (ja) * 2011-08-11 2013-02-28 Citizen Electronics Co Ltd 発光ダイオード
JP2014040536A (ja) * 2012-08-23 2014-03-06 Shin Etsu Chem Co Ltd 硬化性樹脂組成物及び導電性接着剤
JP2016511546A (ja) * 2013-03-05 2016-04-14 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス部品およびオプトエレクトロニクス部品を有する電子装置
JP2014179565A (ja) * 2013-03-15 2014-09-25 Sumitomo Osaka Cement Co Ltd 光半導体発光装置、照明器具、及び表示装置、並びに演色性制御方法
WO2016142992A1 (ja) * 2015-03-06 2016-09-15 住友大阪セメント株式会社 光散乱複合体形成用組成物、光散乱複合体及びその製造方法
WO2016208640A1 (ja) * 2015-06-24 2016-12-29 住友大阪セメント株式会社 硬化性シリコーン樹脂組成物、シリコーン樹脂複合体、光半導体発光装置、照明器具及び液晶画像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7490032B2 (ja) 2022-04-24 2024-05-24 弘▲凱▼光▲電▼（江▲蘇▼）有限公司 パッケージ構造及び表示装置

Also Published As

Publication number Publication date
EP3503226A2 (en) 2019-06-26
KR20190023046A (ko) 2019-03-07
EP3503226A3 (en) 2019-09-18
EP3451395A2 (en) 2019-03-06
US10559728B2 (en) 2020-02-11
CN109427704A (zh) 2019-03-05
US20190259924A1 (en) 2019-08-22
TW201914058A (zh) 2019-04-01
EP3451395A3 (en) 2019-04-03
TWI683454B (zh) 2020-01-21

Similar Documents

Publication Publication Date Title
JP2019050363A (ja) 半導体パッケージ構造
US10950759B2 (en) LED module
US9646957B2 (en) LED packaging structure having stacked arrangement of protection element and LED chip
JP6107136B2 (ja) 発光装置用パッケージ及びそれを備える発光装置、並びにその発光装置を備える照明装置
US8916887B2 (en) Light emitting device package and lighting system using the same
TWI538255B (zh) 功率式表面安裝之發光晶粒封裝
KR101847938B1 (ko) 발광소자 패키지 및 그 제조 방법
JP2011249807A (ja) 発光素子及びこれを含むライトユニット
JP6361645B2 (ja) 発光装置
TW200933927A (en) Light emitting diode package
JP2012114284A (ja) Ｌｅｄモジュール及び照明装置
CN107636829A (zh) 紫外线发光装置
JP2018107285A (ja) 発光装置及びその製造方法
JP2013115116A (ja) Ｌｅｄモジュール
JP5286122B2 (ja) 半導体発光装置および半導体発光装置の製造方法
KR20120020601A (ko) 발광 소자 및 조명 시스템
JP5515693B2 (ja) 発光装置
KR20110108097A (ko) 발광소자 패키지 및 이를 포함하는 조명시스템
JP2019067878A (ja) 半導体装置の製造方法
CN102213373B (zh) 发光装置、显示装置及其具有该发光装置的照明系统
JP6414609B2 (ja) 発光装置用パッケージ及びそれを備える発光装置、並びにその発光装置を備える照明装置
JP2024002729A (ja) 発光モジュール
JP6478468B2 (ja) 発光装置
KR20120000975A (ko) 발광 소자 패키지, 발광 소자 패키지 제조방법, 및 조명 시스템
KR20120099549A (ko) 발광 소자 패키지, 발광 소자 패키지 제조방법 및 조명 시스템

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191024

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200721

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20201124