JP2019004158A

JP2019004158A - 基板処理のための混合プラットフォームの装置、システム、及び方法

Info

Publication number: JP2019004158A
Application number: JP2018148269A
Authority: JP
Inventors: マイケルアール．ライス，; R Rice Michael; ジェフリーシー．ハジェンズ，; C Hudgens Jeffrey
Original assignee: Applied Materials Inc
Current assignee: Applied Materials Inc
Priority date: 2013-09-26
Filing date: 2018-08-07
Publication date: 2019-01-10
Anticipated expiration: 2034-09-24
Also published as: US20200170117A1; KR20180091961A; CN105580124B; KR20220119750A; US10595415B2; CN108695213B; JP2022008871A; JP2016537805A; TW202004957A; US9717147B2; TW201834117A; KR20160064177A; US20230413448A1; CN108695213A; TWI769390B; TWI671845B; CN105580124A; JP6957667B2; KR102161685B1; US11576264B2

Abstract

【課題】電子機器の製造における基板処理のための混合プラットフォームの装置、システム及び方法を提供する。【解決手段】電子機器製造システム２００は、移送チャンバ及び移送チャンバ２０６の側壁を画定する複数のファセット２０４ａ〜２０４ｄを備えるメインフレーム２０２を備える。複数のファセットのそれぞれは、１つ又は複数の処理チャンバ２１０又はロードロックチャンバ２１４〜２１６に連結されるように構成される。複数のファセットのそれぞれは、１つ又は複数の基板アクセスポート２０５ａ〜２０５ｄを有する。複数のファセットのうちの第１のファセットは、第１の数の基板アクセスポートを有し、且つ、複数のファセットのうちの第２のファセットは、第２の数の基板アクセスポートを有し、第２の数は第１の数と異なる。【選択図】図２

Description

関連出願の相互参照
［０００１］本出願は、２０１３年９月２６日出願の「ＭＩＸＥＤ−ＰＬＡＴＦＯＲＭＡＰＰＡＲＡＴＵＳ，ＳＹＳＴＥＭＳ，ＡＮＤＭＥＴＨＯＤＳＦＯＲＳＵＢＳＴＲＡＴＥＰＲＯＣＥＳＳＩＮＧ」（整理番号第２１２１５／Ｌ号）と題する米国仮特許出願第６１／８８２，７９５号への優先権を主張し、その内容は、あらゆる目的のために参照により本明細書に組み込まれている。

［０００２］本発明は、概して、電子機器の製造に関し、より具体的には、基板処理のための混合プラットフォームの装置、システム、及び方法に関する。

［０００３］従来の電子機器製造システムは、複数の処理チャンバ及びロードロックチャンバが周りに配置されているメインフレームを含む場合がある。メインフレームは、典型的に等しい数の、概してサイズが等しい処理チャンバ及び／又はロードロックチャンバが連結される幾つかの側壁（一般的に「ファセット」と呼ばれる）を有してもよい。例えば、メインフレームは、４つのファセットを有してもよく、第１のファセットは、２つのロードロックチャンバが連結されてもよく、他の３つのファセットはそれぞれ、概してサイズが等しい２つの処理チャンバが連結されてもよい。このようなメインフレーム構成は、典型的に、様々な処理チャンバ及び／又はロードロックチャンバをメインフレームの周りに選択的に及び交換可能に配置することを可能にするように設けられる。しかしながら、電子機器製造システムの中で実行され得る基板処理の種類及び順序は、このようなメインフレーム構成によって制限される場合がある。

［０００４］したがって、他の基板処理メインフレーム構成を提供するための装置、システム、及び方法が必要である。

［０００５］第１の態様によると、電子機器製造システムが提供される。電子機器製造システムは、移送チャンバ及び移送チャンバの側壁を画定する複数のファセットを備えるメインフレームを備え、複数のファセットのそれぞれは、１つ又は複数の処理チャンバ又はロードロックチャンバに連結されるように構成され、複数のファセットのそれぞれは、１つ又は複数の基板アクセスポートを有し、複数のファセットのうちの第１のファセットは、第１の数の基板アクセスポートを有し、且つ複数のファセットのうちの第２のファセットは、第２の数の基板アクセスポートを有し、第２の数は第１の数と異なる。

［０００６］第２の態様によると、別の電子機器製造システムが提供される。電子機器製造システムは、移送チャンバ及び移送チャンバの側壁を画定する複数のファセットを備えるメインフレーム、複数のファセットのうちの第１のファセットに連結され、第１のファセット−側面の寸法（ｆａｃｅｔ−ｓｉｄｅｄｉｍｅｎｓｉｏｎ）を有する第１の処理チャンバ、並びに複数のファセットのうちの第２のファセットに連結され、第１のファセット−側面の寸法と異なる第２のファセット−側面の寸法を有する第２の処理チャンバを備える。

［０００７］第３の態様によると、電子機器製造システムを組み立てる方法が提供される。移送チャンバ及び移送チャンバの側壁を画定する複数のファセットを備えるメインフレームを提供することと、第１のチャンバを複数のファセットのうちの第１のファセットに連結することであって、第１のチャンバが第１のファセット−側面の寸法を有する、連結することと、並びに第２のチャンバを複数のファセットのうちの第２のファセットに連結することであって、第２のチャンバが第１のファセット−側面の寸法と異なる第２のファセット−側面の寸法を有する、連結することとを含む、方法。

［０００８］本発明の実施形態の更に他の態様、特徴、及び利点は、以下の詳細な説明から容易に明らかになる場合があり、本発明を実行するために企図されるベストモードを含む、数々の例示的な実施形態及び実装形態が説明且つ図示されている。本発明は、他の実施形態及び異なる実施形態をさらに含んでもよく、その幾つかの詳細は、すべて本発明の範囲から逸脱しない限り、様々な側面で修正してもよい。したがって、図面及び説明は、事実上例示的であるとみなすべきであり、限定的であるとみなすべきではない。本発明は、本発明の範囲に含まれるすべての修正例、同等物、及び代替例を含む。

［０００９］以下で説明される図面は、例示のみを目的としており、必ずしも縮尺に合っているわけではない。図面が本開示の範囲を何らか限定することは、意図されていない。

先行技術に係る電子機器製造システムの概略上面図を示す。実施形態に係る混合プラットフォーム電子機器製造システムの概略上面図を示す。実施形態に係る図２のメインフレームファセットの簡略部分正投影図を示す。実施形態に係る電子機器製造システムを組み立てる方法のフロー図を示す。

［００１４］これより、添付の図面に示される本開示の例示的な実施形態を詳細に参照する。可能な限り、同じ部分又は類似部分を参照するため、図面全体にわたって、同じ参照番号が使用される。

［００１５］１つの態様では、電子機器製造システムは、移送チャンバ及び移送チャンバの側壁を画定する幾つかのファセットを有するメインフレームを含んでもよい。幾つかの実施形態では、メインフレームは、正方形又は長方形の形状を有してもよい。１つ又は複数のロードロックチャンバをメインフレームの１つのファセットに連結してもよく、さらに１つ又は複数の処理チャンバをメインフレームの他方の各ファセットに連結してもよい。処理チャンバは様々な基板処理を実行してもよく、異なるファセットに連結されている処理チャンバは同じサイズである必要はない。さらに、各メインフレームファセットは、等しい数の処理チャンバ及び／又はロードロックチャンバに連結されるように構成されていない場合がある。例えば、１つのファセットは、１つのみの第１のサイズの処理チャンバに連結されるように構成されてもよく、第２のファセットは、２つの処理チャンバに連結されるように構成されてもよく、第２のサイズがそれぞれ第１のサイズと異なる、等である。各ファセット上の１つ又は複数の基板アクセスポートは、ロードロックチャンバ及び処理チャンバのそれぞれを移送チャンバと相互作用させてもよく、それにより、その間で基板が移送されることが可能になる。基板アクセスポートは、各ファセットに連結され得るチャンバの数及びサイズに適合するため、各ファセット上で寸法形成且つ位置決めされてもよい。このようなメインフレームを有する電子機器製造システムは、より広範な範囲及びより多様な順序の、単一システムで実行される基板処理を可能にすることができ、したがって、このような電子機器製造システムの多用途性、能力、及び／又は効率性が向上する。他の態様では、図１から図４に関連して以下でより詳しく説明されるように、電子機器製造システムを組み立てる方法が提供される。

［００１６］図１は、先行技術に係る既知の電子機器製造システム１００の実施例を示す。電子機器製造システム１００は、基板を処理するように構成され、４つのファセット１０４ａーｄを有するメインフレーム１０２を含んでもよい。メインフレーム１０２は、移送チャンバ１０６を含んでもよく、ファセット１０４ａーｄは、移送チャンバ１０６の側壁を画定してもよい。ファセット１０４ａーｄは、それぞれ、一組の基板アクセスポート１０５を有してもよく、水平に配向された基板が通過することを可能にするように構成される。基板１０８は、半導体ウエハ、ガラス板又はパネル、並びに／或いは電子機器又は回路部品を作るために使用されるその他のワークピースであってもよい。各基板アクセスポート１０５は、例えば、移送チャンバ１０６の側壁内に形成される細長いスロット又はスリットであってもよく、例えば、基板アクセスポート１０５を開閉するためのスリットバルブ又はその他の適切な装置を含んでもよい。

［００１７］ファセット１０４ａーｄはそれぞれ、処理チャンバ１１０又はロードロックチャンバ１１４のそれぞれの一組に連結されてもよい。各処理チャンバ１１０及びロードロックチャンバ１１４は、それぞれの基板アクセスポート１０５に対応するチャンバポートを有してもよい。移送チャンバ１０６、処理チャンバ１１０、及び／又はロードロックチャンバ１１４は、それぞれ真空圧で作動してもよい。各処理チャンバ１１０は、基板１０８上で、例えば、堆積、酸化、窒化、エッチング、研磨、洗浄、リソグラフィなどを含む同一の処理又は異なる処理を実行してもよい。他の処理がその中で実行されてもよい。

［００１８］メインフレーム１０２は、移送チャンバ１０６内にロボットアセンブリ１１８をさらに含んでもよい。ロボットアセンブリ１１８は、１つ又は複数の基板１０８を、処理チャンバ１１０及びロードロックチャンバ１１４のそれぞれにから移送するように構成されてもよい。ロードロックチャンバ１１４は、１つ又は複数のＦＯＵＰ（前方開口型統一ポッド）１２２に連結され得るファクトリーインターフェース１２０に連結されてもよい。ＦＯＵＰ１２２は、それぞれ、複数の基板を保持するため、中に備え付けのカセットを有する容器であってもよい。ＦＯＵＰ１２２は、それぞれ、ファクトリーインターフェース１２０と使用されるように構成される前方開口インターフェースを有してもよい。ファクトリーインターフェース１２０は、ＦＯＵＰ１２２とロードロックチャンバ１１４の間の線形運動、回転運動、及び／又は垂直運動を介して、基板を移送するように構成されるバッファチャンバ１２４及び１つ又は複数のロボットアセンブリ（図示せず）を有してもよい。基板は、任意の順序又は方向で、ＦＯＵＰ１２２とロードロックチャンバ１１４の間で移送されてもよい。ロードロックチャンバ１１４は、バッチ式又は単一基板式のロードロックチャンバであってもよい。コントローラ１２６は、ロボットアセンブリ１１８及び／又は電子機器製造システム１００の動作を制御してもよい。

［００１９］図示のように、メインフレーム１０２は、各ファセット１０４ａーｃに連結されている処理チャンバの数と同じ数の、ファセット１０４ａーｃに連結されるほぼ等しいサイズの処理チャンバ１１０、並びに典型的にファセット１０４ｄに連結されるロードロックチャンバ１１４を有する。基板アクセスポート１０５も典型的に同じサイズであり、各ファセット１０４ａーｄは、典型的に同じ数の基板アクセスポート１０５を有する。他の既知の電子機器製造システムでは、メインフレームは、例えば、１つのファセットに連結される３つのロードロックチャンバ、及び他のファセットのそれぞれに連結される３つの処理チャンバなど、各ファセットに連結される他の等しい数のチャンバで構成されてもよい。ロードロックチャンバ及び処理チャンバの概して対称的なメインフレーム構成を有するこのような既知の電子機器製造システムは、単一の電子機器製造システムで実行され得る基板処理の種類及び順序に限定され得る。

［００２０］図２は、１つ又は複数の実施形態に係る電子機器製造システム２００を示す。電子機器製造システム２００は、複数の基板１０８を同時に処理するように構成されてもよい。電子機器製造システム２００は、４つのファセット２０４ａーｄを有するメインフレーム２０２を含んでもよい。メインフレーム２０２は、移送チャンバ２０６を含んでもよく、ファセット２０４ａーｄは、移送チャンバ２０６の側壁を画定してもよい。メインフレーム２０２は、概して正方形又は長方形の形状を有してもよい。他の実施形態では、メインフレーム２０２は、他の適切な形状及び／又は数のファセットを有してもよい。

［００２１］幾つかの実施形態では、ファセット２０４ａは、一組の基板アクセスポート２０５ａを有してもよく、ファセット２０４ｂは、３つの基板アクセスポート２０５ｂ（１つのみがラべリングされている）を有してもよく、ファセット２０４ｃは、１つの基板アクセスポート２０５ｃを有してもよく、且つファセット２０４ｄは、３つの基板アクセスポート２０５ｄ（２つがラべリングされている）を有してもよい。各基板アクセスポート２０５ａーｄは、水平に配向された基板１０８が通過することを可能にするように構成される。各基板アクセスポート２０５ａーｄは、例えば、移送チャンバ２０６の側壁内に形成される細長いスロット又はスリットであってもよい。基板アクセスポート２０５ａーｄは、それぞれ、基板アクセスポート２０５ａーｄを開閉するように構成されるスリットバルブを含んでもよい。スリットバルブは、例えば、Ｌモーション（Ｌ−ｍｏｔｉｏｎ）スリットバルブなどの任意の適切な従来構造であってもよい。基板アクセスポート２０５ａーｄを開閉するために他の適切な装置を使用してもよい。

［００２２］各基板アクセスポート２０５ａーｄは、異なるサイズであってもよい。例えば、図３Ａ〜３Ｄで示されるように、各基板アクセスポート２０５ａは幅Ｗ３０５ａを有してもよく、各基板アクセスポート２０５ｂは幅Ｗ３０５ｂを有してもよく、基板アクセスポート２０５ｃは幅Ｗ３０５ｃを有してもよい。幅Ｗ３０５ａは、幅Ｗ３０５ｂと異なってもよく、幅Ｗ３０５ｃは、幅Ｗ３０５ａと異なってもよく、且つ幅Ｗ３０５ｂと異なってもよい。図３Ｄで３０５ｄ１−ｄ６とラベリングされた各基板アクセスポート２０５ｄは、（且つロードロックチャンバ２１４、２１５、及び２１６と関連して以下でさらに説明されるように）それぞれ幅Ｗ３０５ｄを有してもよい。幅Ｗ３０５ｄは、幅Ｗ３０５ｂと同一であってもよく、又は異なってもよい。各基板アクセスポート２０５ａーｄの幅は、基板１０８が通過することを少なくとも可能にするほどの幅である。種々のサイズの基板アクセスポートによって、ロボットアセンブリ２１８が、ファセット２０４ａーｄのうちの１つに連結されるチャンバ内の種々の領域に達することが可能になり得る。ファセットが２つ以上の基板アクセスポートを有する幾つかの実施形態では、基板アクセスポートは、ファセット内で横方向に中央に置かれない場合があり、及び／又は図３Ａ及び３Ｂで示されるように、互いから等距離で離間されない場合がある。ファセットが単一の基板アクセスポートを有する幾つかの実施形態では、基板アクセスポートは、例えばファセット内で横方向に中央に置かれてもよく、又は図２及び３Ｃで示されるようにオフセットされてもよい。

［００２３］他の実施形態では、各ファセット２０４ａーｄは、図２及び３Ａ−３Ｄで示されるものよりも他の基板アクセスポートの数、サイズ、及び／又は組み合わせを有してもよいが、それは、ファセットの幅がそれらの基板アクセスポートの数、サイズ、及び／又は組み合わせに適合するのに適切な幅であることを条件とする。例えば、幾つかの実施形態では、ファセット２０４ｂは、３つの基板アクセスポート２０５ｂの代わりに１つの基板アクセスポート２０５ｃを有してもよい。他の実施形態では、１つのファセットは、１つの基板アクセスポート２０５ａ及び１つの基板アクセスポート２０５ｂを有してもよいが、別のファセットは、１つの基板アクセスポート２０５ｂ及び１つの基板アクセスポート２０５ｃを有してもよい。ファセットが適切な幅を有していることを前提として、様々な組み合わせの基板アクセスポートが可能であってもよい。これにより、以下で説明されるように、特定の種類と数の所望の処理チャンバ及びロードロックチャンバに連結するため、メインフレーム２０２をカスタマイズすることが可能となる。

［００２４］図２に戻ると、各ファセット２０４ａーｄは、１つ又は複数の処理チャンバ又はロードロックチャンバに連結されてもよい。移送チャンバ２０６、並びにそれぞれの処理チャンバ及びロードロックチャンバは、真空圧で作動してもよい。幾つかの実施形態では、各処理チャンバは、基板処理の異なる段階又は局面を表してもよい。他の実施形態では、２つ以上の処理チャンバは、同時並行基板処理のために同じ処理を実行してもよく、それにより、電子機器製造システム２００内の基板スループットが改善される。

［００２５］幾つかの実施形態では、ファセット２０４ａは、一組の処理チャンバ２１０に連結されてもよく、処理チャンバ２１０は、処理チャンバ１１０に類似してもよく、又は処理チャンバ１１０と同一であってもよい。処理チャンバ２１０は、それぞれ、ほぼ同一サイズであってもよく、例えば、エッチング、化学気層堆積、又は物理的気相堆積などの同一の基板処理又は異なる基板処理を実行してもよい。他の処理を処理チャンバ２１０のうちの１つ又は両方によって実行してもよい。各処理チャンバ２１０は、それぞれの基板アクセスポート２０５ａに対応するチャンバポートを有してもよい。処理チャンバ２１０は、それぞれファセット−側面の寸法を有してもよく、幾つかの実施形態では、これらのファセット−側面の寸法は、処理チャンバ２１０の幅Ｗ２０４ａ（１つの処理チャンバ２１０のみにラベリングされている）であってもよい。幾つかの実施形態では、幅Ｗ２０４ａは、例えば約１．２メートルであってもよい。ファセット−側面の寸法は、代替的に、処理チャンバ２１０のチャンバポート幅に対応し得る幅Ｗ３０５ａ（図３Ａ）であってもよい。

［００２６］幾つかの実施形態では、ファセット２０４ｂは、処理チャンバ２１１に連結されてもよい。処理チャンバ２１１は、３つのペデスタルチャンバ（ｐｅｄｅｓｔａｌｃｈａｍｂｅｒ）であってもよい（つまり、同時並行処理のために最大３つの基板１０８を受け入れてもよい）。処理チャンバ２１１は、３つの基板アクセスポート２０５ｂにそれぞれ対応する３つのチャンバポートを有してもよい。処理チャンバ２１１は、幾つかの実施形態では、処理チャンバ２１１の幅Ｗ２０４ｂであり得るファセット−側面の寸法を有してもよい。幾つかの実施形態では、幅Ｗ２０４ｂは、例えば約２．４メートルであってもよく、ファセット２０４ｂの幅も少なくとも約２．４メートルであってもよい。処理チャンバ２１１のファセット−側面の寸法は、代替的に、処理チャンバ２１１のチャンバポート幅に対応し得る幅Ｗ３０５ｂ（図３Ｂ）であってもよい。幾つかの実施形態では、処理チャンバ２１１は、ＤＳＭ（誘電体システム及びモジュール（ｄｉｅｌｅｃｔｒｉｃｓｙｓｔｅｍｓａｎｄｍｏｄｕｌｅｓ））チャンバであってもよい。処理チャンバ２１１は、任意の他の適切な種類の処理チャンバであってもよい。

［００２７］代替的な実施形態では、ファセット２０４ｂは、（処理チャンバ２１１を３つの処理チャンバ２１１ａ、２１１ｂ、及び２１１ｃに分割する点線によって示されているように）３つの処理チャンバに連結されてもよい。このような代替的な実施形態では、３つの処理チャンバ２１１ａ、２１１ｂ、及び２１１ｃのうちのそれぞれ１つは、幾つかの実施形態では、約８００ｍｍであり得る幅Ｗ２０４ｂの約３分の１であり得るファセット−側面の寸法を有してもよい。処理チャンバ２１１ａ、２１１ｂ、及び２１１ｃのそれぞれのファセット−側面の寸法は、代替的に幅Ｗ３０５ｂ（図３Ｂ）であってもよく、幅Ｗ３０５ｂは、処理チャンバ２１１ａ、２１１ｂ、及び２１１ｃのチャンバポート幅に対応してもよい。３つの処理チャンバ２１１ａ、２１１ｂ、及び２１１ｃは、それぞれ同一の基板処理又は異なる基板処理を実行してもよい。

［００２８］幾つかの実施形態では、ファセット２０４ｃは、処理チャンバ２１２に連結されてもよい。処理チャンバ２１２は、処理チャンバ２１０及び／又は２１１よりも大きくてもよく、基板アクセスポート２０５ｃに対応するチャンバポートを有してもよい。処理チャンバ２１２は、幾つかの実施形態では、処理チャンバ２１２の幅Ｗ２０４ｃであり得るファセット−側面の寸法を有してもよい。幾つかの実施形態では、幅Ｗ２０４ｃは、約１．２メートルよりも長くてもよく、ファセット２０４ｃの幅よりも短くてもよく、幾つかの実施形態では、約２．４メートルであってもよい。処理チャンバ２１２のファセット−側面の寸法は、代替的に、処理チャンバ２１２のチャンバポート幅に対応し得る幅Ｗ３０５ｃ（図３Ｂ）であってもよい。幾つかの実施形態では、処理チャンバ２１２は、エピタキシャルチャンバであってもよい。他の実施形態では、処理チャンバ２１２は、任意の他の適切な種類の処理チャンバであってもよい。

［００２９］幾つかの実施形態では、ファセット２０４ｄは、ロードロックチャンバ２１４、２１５、及び２１６に連結されてもよい。ロードロックチャンバ２１４、２１５、及び２１６は、バッチ式又は単一基板式のロードロックチャンバであってもよい。幾つかの実施形態では、ロードロックチャンバ２１４は、積層されたロードロックチャンバであってもよく、ロードロックチャンバ２１５は、三重積層されたロードロックチャンバであってもよく、ロードロックチャンバ２１６は、単一容積ロードロックチャンバ（ｓｉｎｇｌｅｖｏｌｕｍｅｌｏａｄｌｏｃｋｃｈａｍｂｅｒ）であってもよい。各ロードロックチャンバ２１４、２１５、及び２１６は、それぞれの基板アクセスポート２０５ｄに対応する１つ又は複数のチャンバポートを有してもよい。例えば、図３Ｄで示されるように、２つの分離した基板容積を有し得る、積層されたロードロックチャンバ２１４は、基板アクセスポート３０５ｄ１及び３０５ｄ２のそれぞれに対応する２つの垂直配向のチャンバポートを有してもよい。３つの分離した基板容積を有し得る、三重積層されたロードロックチャンバ２１５は、基板アクセスポート３０５ｄ３、３０５ｄ４、及び３０５ｄ５のそれぞれに対応する３つの垂直配向のチャンバポートを有してもよい。単一容積ロードロックチャンバ２１６は、基板アクセスポート３０５ｄ６に対応する単一のチャンバポートを有してもよい。他の実施形態では、任意の１つ又は複数のロードロックチャンバ２１４、２１５、及び／又は２１６は、積層されたロードロックチャンバ、三重積層されたロードロックチャンバ、及び／又は単一容積ロードロックチャンバであってもよい。さらに、幾つかの実施形態では、任意の１つ又は複数のロードロックチャンバ２１４、２１５、及び／又は２１６は、処理能力を有するチャンバであってもよい。つまり、任意の１つ又は複数のロードロックチャンバ２１４、２１５、及び／又は２１６、或いはその中に位置する容積のうちの任意の１つは、基板の予熱、軽減、又は冷却処理を実行することが可能であり得る。

［００３０］メインフレーム２０２は、移送チャンバ２０６内にロボットアセンブリ２１８をさらに含んでもよい。ロボットアセンブリ２１８は、１つ又は複数の基板１０８を、処理チャンバ２１０、２１１（代替として２１１ａーｃ）、及び２１２、並びにロードロックチャンバ２１４、２１５、及び２１６のそれぞれに／から移送するように構成されてもよい。ロボットアセンブリ２１８は、基板１０８を、任意の１つのチャンバからメインフレーム２０２の任意の他のチャンバに直接移送するように構成されてもよい。幾つかの実施形態では、基板１０８は、任意の順序又は方向で、ロボットアセンブリ２１８によって移送されてもよい。幾つかの実施形態では、ロボットアセンブリ２１８は、単独でメインフレーム２０２の任意のチャンバに／から突出且つ引込が可能なデュアル搬送ブレードを有してもよく、同時並行基板移送が可能になることによって、システムスループットが増加する。幾つかの実施形態では、ロボットアセンブリ２１８は、単一の搬送ブレードのみを有してもよく、及び／又はＳＣＡＲＡ（選択的適合性多関節ロボットアーム）ロボットであってもよい。代替的に、ロボットアセンブリ２１８は、メインフレーム２０２のチャンバ間で基板を移送する任意の適切な機構であってもよい。

［００３１］幾つかの実施形態では、処理チャンバ２１０、２１１（代替的に２１１ａーｃ）、及び２１２は、ロボットアセンブリ２１８の運動、並びに１つのチャンバから次のチャンバへと移動する基板１０８の移送時間を最小限にするため、互いに対して位置決めされてもよい。このような位置決めは、後続の処理間の時間及び基板移送中の粒子汚染の可能性を減少させることによって、基板スループットを増大させ、且つ収率を向上させ得る。

［００３２］ロードロックチャンバ２１４、２１５、及び２１６は、ファクトリーインターフェース２２０に連結されてもよく、且つファクトリーインターフェース２２０と移送チャンバ２０６との間に第１の真空インターフェースを設けてもよい。幾つかの実施形態では、ロードロックチャンバ２１４、２１５、及び２１６は、それぞれ、移送チャンバ２０６とファクトリーインターフェース２２０と交互に連通することによって、基板スループットを増大させ得る。つまり、１つのロードロックチャンバ２１４、２１５、又は２１６、或いは、積層されたロードロックチャンバ又は三重積層されたロードロックチャンバのうちの任意の１つの容積が、移送チャンバ２０６と連通する一方で、他方のロードロックチャンバ２１４、２１５、又は２１６、或いは、積層されたロードロックチャンバ又は三重積層されたロードロックチャンバのうちの他の容積は、ファクトリーインターフェース２２０と連通してもよい。ファクトリーインターフェース２２０、ロードロックチャンバ２１４、２１５、又は２１６、並びに移送チャンバ２０６の間の基板移送は、任意の他の適切な態様で行われてもよい。

［００３３］ファクトリーインターフェース２２０は、１つ又は複数のＦＯＵＰ（前方開口型統一ポッド）２２２に連結されてもよい。ＦＯＵＰ２２２は、それぞれ、複数の基板を保持するため、中に備え付けのカセットを有する容器であってもよい。ＦＯＵＰ２２２は、それぞれ、ファクトリーインターフェース２２０と使用されるように構成される前方開口インターフェースを有してもよい。他の実施形態では、ＦＯＵＰ２２２の代わりに任意の適切な種類のポッド及び／又はロードポートを使用してもよい。ファクトリーインターフェース２２０は、ＦＯＵＰ２２２とロードロックチャンバ２１４、２１５、及び２１６の間の線形運動、回転運動、及び／又は垂直運動を介して、基板を移送するように構成されるバッファチャンバ２２４及び１つ又は複数のロボットアセンブリ（図示せず）を有してもよい。基板は、任意の順序又は方向で、ＦＯＵＰ２２２とロードロックチャンバ２１４、２１５、及び２１６の間で移送されてもよい。

［００３４］電子機器製造システム２００は、他の適切な数のＦＯＵＰ２２２及び／又はロードロックチャンバを有してもよい。幾つかの実施形態では、ファセット２０４ｄに連結されるロードロックチャンバの数は、ファセット２０４ａーｃのうちの任意の１つに連結される処理チャンバの数とは無関係であってもよい。例えば、ロードロックチャンバの数は、ファセットに連結される処理チャンバの最多の数と異なってもよい。さらに、幾つかの実施形態では、４つの処理チャンバのサイズに対するメインフレーム２０２のサイズに応じて、最大４つの処理チャンバを単一のファセットに連結してもよい。幾つかの実施形態では、メインフレーム２０２は、ファセット２０４ａーｄ上に位置する各チャンバ位置に連結されているチャンバを有しない場合がある。

［００３５］コントローラ２２６は、電子機器製造システム２００の中で及びそれを通じて、基板１０８の処理及び移送を制御してもよい。コントローラ２２６は、例えば、汎用コンピュータであってもよく、並びに／或いは、マイクロプロセッサ又は他の適切なＣＰＵ（中央処理装置）、電子機器製造システム２００を制御するソフトウェアルーチンを記憶するメモリ、入力／出力用周辺機器、及び支持回路（例えば、電源、クロック回路、ロボットアセンブリ２１８駆動回路、キャッシュ、及び／又は同等物）を含んでもよい。コントローラ２２６は、例えば、処理チャンバ２１０、２１１（代替的に、２１１ａーｃ）、及び２１２のそれぞれを通して、１つ又は複数の基板を順次処理するようにプログラミングされてもよい。他の実施形態では、コントローラ２２６は、処理チャンバ２１０、２１１（代替的に、２１１ａーｃ）、及び２１２を通して、任意の所望の順序で基板を処理するようにプログラミングされてもよい。さらに他の実施形態では、コントローラ２２６は、１つ又は複数の処理チャンバ２１０、２１１（代替的に、２１１ａーｃ）、及び２１２において１つ又は複数の基板の処理を省略及び／又は反復するようにプログラミングされてもよい。コントローラ２２６は、代替的に、任意の適切な態様で電子機器製造システム２００内の１つ又は複数の基板を処理するようにプログラミングされてもよい。

［００３６］幾つかの実施形態では、２つの電子機器製造システム２００をクラスタ化してもよい。つまり、例えば、第１のメインフレーム２０２のファセット２０４ｂと第２のメインフレーム２０２のファセット２０４ｄなど、各メインフレーム２０２の１つのファセットが、２つの電子機器製造システム２００の間で基板を移送するために同じパススルーチャンバに連結されてもよい。これにより、このような電子機器製造システムの多用途性、能力、及び／又は効率性がさらに向上し得る。

［００３７］図４は、１つ又は複数の実施形態に係る電子機器製造システムを組み立てる方法４００を示す。処理ブロック４０２では、方法４００は、移送チャンバ及び移送チャンバの側壁を画定する複数のファセットを有するメインフレームを提供することを含んでもよい。例えば、メインフレームは、移送チャンバ２０６の側壁を画定するファセット２０４ａーｄを有する図２のメインフレーム２０２であってもよい。

［００３８］処理ブロック４０４では、第１のチャンバは、メインフレームの第１のファセットに連結されてもよい。第１のチャンバは、第１のファセット−側面の寸法を有してもよい。第１のファセット−側面の寸法は、例えば、チャンバのファセット−側面幅又は第１のチャンバのための基板アクセスポートの幅であってもよい。幾つかの実施形態では、第１のチャンバは、例えば、ファセット２０４ａに連結される処理チャンバ２１０であってもよく、第１のファセット−側面の寸法は、処理チャンバ２１０の幅Ｗ２０４ａ又は基板アクセスポート２０５ａの幅Ｗ３０５ａであってもよい。

［００３９］処理ブロック４０６では、方法４００は、第２のチャンバをメインフレームの第２のファセットに連結することを含んでもよい。第２のチャンバは、第１のファセット−側面の寸法とは異なる第２のファセット−側面の寸法を有してもよい。第２のファセット−側面の寸法は、例えば、チャンバのファセット−側面幅又は第２のチャンバのための基板アクセスポートの幅であってもよい。幾つかの実施形態では、第２のチャンバは、例えば、ファセット２０４ｃに連結される処理チャンバ２１２であってもよく、第２のファセット−側面の寸法は、処理チャンバ２１２の幅Ｗ２０４ｃ又は基板アクセスポート２０５ｃの幅Ｗ３０５ｃであってもよい。

［００４０］方法４００の以上の処理ブロックは、図示且つ説明される順番及び順序に限定されない順番及び順序で実行又は実施されてもよい。例えば、幾つかの実施形態では、処理ブロック４０４は、処理ブロック４０６の後、或いは、処理ブロック４０６と同時に実行されてもよい。

［００４１］当業者であれば、本明細書に記載の発明の実施形態は、広範囲の実用性及び用途が可能であることを容易に理解するべきである。本明細の記載以外の本発明の多くの実施形態及び適応例、並びに、多くの変形例、修正例、及び同等の構成は、本発明の実体又は範囲から離れることなく、本発明及び本発明の以上の記載から、明白であり、或いは、合理的に示唆される。例えば、例示の混合プラットフォーム電子機器製造システムが図２で示されているが、本発明の１つ又は複数の実施形態に従って、混合プラットフォームプロセス及びロードロックチャンバの他の適切な構成を電子機器製造システムにおいて使用してもよい。したがって、本発明が特定の実施形態に関連して本明細書で詳細に説明されたが、本開示は、例示のみであり、本発明の実施例を提示し、本発明の完全且つ可能な開示を提供するために作成されているに過ぎないことを理解するべきである。本開示は、開示の特定の装置、機器、アセンブリ、システム、又は方法に限定することが意図されておらず、逆に、本発明の範囲に含まれるすべての修正例、同等物、及び代替物を網羅することが意図されている。

［００４１］当業者であれば、本明細書に記載の発明の実施形態は、広範囲の実用性及び用途が可能であることを容易に理解するべきである。本明細の記載以外の本発明の多くの実施形態及び適応例、並びに、多くの変形例、修正例、及び同等の構成は、本発明の実体又は範囲から離れることなく、本発明及び本発明の以上の記載から、明白であり、或いは、合理的に示唆される。例えば、例示の混合プラットフォーム電子機器製造システムが図２で示されているが、本発明の１つ又は複数の実施形態に従って、混合プラットフォームプロセス及びロードロックチャンバの他の適切な構成を電子機器製造システムにおいて使用してもよい。したがって、本発明が特定の実施形態に関連して本明細書で詳細に説明されたが、本開示は、例示のみであり、本発明の実施例を提示し、本発明の完全且つ可能な開示を提供するために作成されているに過ぎないことを理解するべきである。本開示は、開示の特定の装置、機器、アセンブリ、システム、又は方法に限定することが意図されておらず、逆に、本発明の範囲に含まれるすべての修正例、同等物、及び代替物を網羅することが意図されている。
また、本願は以下に記載する態様を含む。
（態様１）
電子機器製造システムであって、
移送チャンバ及び前記移送チャンバの側壁を画定する複数のファセットを備えるメインフレームを備え、前記複数のファセットのそれぞれが、１つ又は複数の処理チャンバ又はロードロックチャンバに連結されるように構成され、前記複数のファセットのそれぞれが、１つ又は複数の基板アクセスポートを有し、
前記複数のファセットのうちの第１のファセットが、第１の数の基板アクセスポートを有し、且つ
前記複数のファセットのうちの第２のファセットが、第２の数の基板アクセスポートを有し、前記第２の数は前記第１の数と異なる、電子機器製造システム。
（態様２）
前記複数のファセットのうちの第３のファセットが、第３の数の基板アクセスポートを有し、前記第３の数が、前記第１の数と異なり、且つ前記第２の数と異なる、態様１に記載の電子機器製造システム。
（態様３）
前記複数のファセットのうちの第１のファセットの前記基板アクセスポートの第１の基板アクセスポートが第１のサイズを有し、且つ前記複数のファセットのうちの第２のファセットの前記基板アクセスポートの第２の基板アクセスポートが第２のサイズを有し、前記第２のサイズは前記第１のサイズと異なる、態様１に記載の電子機器製造システム。
（態様４）
前記複数のファセットのうちの第３のファセットの前記基板アクセスポートの第３の基板アクセスポートが第３のサイズを有し、前記第３のサイズが、前記第１のサイズと異なり、且つ前記第２のサイズと異なる、態様３に記載の電子機器製造システム。
（態様５）
電子機器製造システムであって、
移送チャンバ及び前記移送チャンバの側壁を画定する複数のファセットを備えるメインフレーム、
前記複数のファセットのうちの第１のファセットに連結され、第１のファセット−側面の寸法を有する第１の処理チャンバ、並びに
前記複数のファセットのうちの第２のファセットに連結され、前記第１のファセット−側面の寸法と異なる第２のファセット−側面の寸法を有する第２の処理チャンバ
を備える、電子機器製造システム。
（態様６）
前記複数のファセットのうちの第３のファセットに連結される第３の処理チャンバであって、前記第１のファセット−側面の寸法と異なり、且つ前記第２のファセット−側面の寸法と異なる第３のファセット−側面の寸法を有する、第３の処理チャンバをさらに備える、態様５に記載の電子機器製造システム。
（態様７）
前記複数のファセットのうちの第１のファセットが、前記複数のファセットのうちの第２のファセットと異なる数の処理チャンバに連結される、態様５に記載の電子機器製造システム。
（態様８）
前記複数のファセットのうちの前記第２のファセットが、前記複数のファセットのうちの第３のファセットと異なる数の処理チャンバに連結され、且つ前記複数のファセットのうちの前記第３のファセットが、前記複数のファセットのうちの前記第１のファセットと異なる数の処理チャンバに連結される、態様７に記載の電子機器製造システム。
（態様９）
第４の処理チャンバ及び第５の処理チャンバが、前記複数のファセットのうちの前記第１のファセットに連結され、前記第４の処理チャンバ及び前記第５の処理チャンバが、それぞれ、前記第１の処理チャンバの前記第１のファセット−側面の寸法にほぼ等しいファセット−側面の寸法を有する、態様５に記載の電子機器製造システム。
（態様１０）
複数のロードロックチャンバが、前記複数のファセットのうちの第４のファセットに連結され、且つ前記複数のロードロックチャンバのうちの少なくとも１つが、積層されたロードロックチャンバ、三重積層されたロードロックチャンバ、又は処理能力を有するロードロックチャンバである、態様５に記載の電子機器製造システム。
（態様１１）
電子機器製造システムを組み立てる方法であって、
移送チャンバ及び前記移送チャンバの側壁を画定する複数のファセットを備えるメインフレームを提供すること、
第１のチャンバを前記複数のファセットのうちの第１のファセットに連結することであって、前記第１のチャンバが第１のファセット−側面の寸法を有する、連結すること、及び
第２のチャンバを前記複数のファセットのうちの第２のファセットに連結することであって、前記第２のチャンバが前記第１のファセット−側面の寸法と異なる第２のファセット−側面の寸法を有する、連結すること
を含む、方法。
（態様１２）
前記第１のチャンバ及び前記第２のチャンバが、それぞれ、１つ又は複数の基板を処理するための処理チャンバである、態様１１に記載の方法。
（態様１３）
第３のチャンバを前記複数のファセットのうちの第３のファセットに連結することであって、前記第３のチャンバは、前記第１のファセット−側面の寸法と異なり、且つ前記第２のファセット−側面の寸法と異なる第３のファセット−側面の寸法を有する、連結することをさらに含む、態様１１に記載の方法。
（態様１４）
複数のロードロックチャンバを前記複数のファセットのうちの第４のファセットに連結することであって、前記ロードロックチャンバのうちの少なくとも１つが、積層されたロードロックチャンバ、三重積層されたロードロックチャンバ、又は処理能力を有するロードロックチャンバである、連結することをさらに含む、態様１１に記載の方法。
（態様１５）
第４のチャンバ及び第５のチャンバを前記複数のファセットのうちの前記第１のファセットに連結することであって、前記第４のチャンバ及び前記第５のチャンバは、それぞれ、前記第１のチャンバの前記第１のファセット−側面の寸法にほぼ等しいファセット−側面の寸法を有する、連結すること、並びに
第６のチャンバを前記複数のファセットのうちの前記第２のファセットに連結することであって、前記第６のチャンバは、前記第２のチャンバの前記第２のファセット−側面の寸法にほぼ等しい第６のファセット−側面の寸法を有する、連結すること
をさらに含む、態様１１に記載の方法。

Claims

電子機器製造システムであって、
移送チャンバ及び前記移送チャンバの側壁を画定する複数のファセットを備えるメインフレームを備え、前記複数のファセットのそれぞれが、１つ又は複数の処理チャンバ又はロードロックチャンバに連結されるように構成され、前記複数のファセットのそれぞれが、１つ又は複数の基板アクセスポートを有し、
前記複数のファセットのうちの第１のファセットが、第１の数の基板アクセスポートを有し、且つ
前記複数のファセットのうちの第２のファセットが、第２の数の基板アクセスポートを有し、前記第２の数は前記第１の数と異なる、電子機器製造システム。
前記複数のファセットのうちの第３のファセットが、第３の数の基板アクセスポートを有し、前記第３の数が、前記第１の数と異なり、且つ前記第２の数と異なる、請求項１に記載の電子機器製造システム。
前記複数のファセットのうちの第１のファセットの前記基板アクセスポートの第１の基板アクセスポートが第１のサイズを有し、且つ前記複数のファセットのうちの第２のファセットの前記基板アクセスポートの第２の基板アクセスポートが第２のサイズを有し、前記第２のサイズは前記第１のサイズと異なる、請求項１に記載の電子機器製造システム。
前記複数のファセットのうちの第３のファセットの前記基板アクセスポートの第３の基板アクセスポートが第３のサイズを有し、前記第３のサイズが、前記第１のサイズと異なり、且つ前記第２のサイズと異なる、請求項３に記載の電子機器製造システム。
電子機器製造システムであって、
移送チャンバ及び前記移送チャンバの側壁を画定する複数のファセットを備えるメインフレーム、
前記複数のファセットのうちの第１のファセットに連結され、第１のファセット−側面の寸法を有する第１の処理チャンバ、並びに
前記複数のファセットのうちの第２のファセットに連結され、前記第１のファセット−側面の寸法と異なる第２のファセット−側面の寸法を有する第２の処理チャンバ
を備える、電子機器製造システム。
前記複数のファセットのうちの第３のファセットに連結される第３の処理チャンバであって、前記第１のファセット−側面の寸法と異なり、且つ前記第２のファセット−側面の寸法と異なる第３のファセット−側面の寸法を有する、第３の処理チャンバをさらに備える、請求項５に記載の電子機器製造システム。
前記複数のファセットのうちの第１のファセットが、前記複数のファセットのうちの第２のファセットと異なる数の処理チャンバに連結される、請求項５に記載の電子機器製造システム。
前記複数のファセットのうちの前記第２のファセットが、前記複数のファセットのうちの第３のファセットと異なる数の処理チャンバに連結され、且つ前記複数のファセットのうちの前記第３のファセットが、前記複数のファセットのうちの前記第１のファセットと異なる数の処理チャンバに連結される、請求項７に記載の電子機器製造システム。
第４の処理チャンバ及び第５の処理チャンバが、前記複数のファセットのうちの前記第１のファセットに連結され、前記第４の処理チャンバ及び前記第５の処理チャンバが、それぞれ、前記第１の処理チャンバの前記第１のファセット−側面の寸法にほぼ等しいファセット−側面の寸法を有する、請求項５に記載の電子機器製造システム。
複数のロードロックチャンバが、前記複数のファセットのうちの第４のファセットに連結され、且つ前記複数のロードロックチャンバのうちの少なくとも１つが、積層されたロードロックチャンバ、三重積層されたロードロックチャンバ、又は処理能力を有するロードロックチャンバである、請求項５に記載の電子機器製造システム。
電子機器製造システムを組み立てる方法であって、
移送チャンバ及び前記移送チャンバの側壁を画定する複数のファセットを備えるメインフレームを提供すること、
第１のチャンバを前記複数のファセットのうちの第１のファセットに連結することであって、前記第１のチャンバが第１のファセット−側面の寸法を有する、連結すること、及び
第２のチャンバを前記複数のファセットのうちの第２のファセットに連結することであって、前記第２のチャンバが前記第１のファセット−側面の寸法と異なる第２のファセット−側面の寸法を有する、連結すること
を含む、方法。
前記第１のチャンバ及び前記第２のチャンバが、それぞれ、１つ又は複数の基板を処理するための処理チャンバである、請求項１１に記載の方法。
第３のチャンバを前記複数のファセットのうちの第３のファセットに連結することであって、前記第３のチャンバは、前記第１のファセット−側面の寸法と異なり、且つ前記第２のファセット−側面の寸法と異なる第３のファセット−側面の寸法を有する、連結することをさらに含む、請求項１１に記載の方法。
複数のロードロックチャンバを前記複数のファセットのうちの第４のファセットに連結することであって、前記ロードロックチャンバのうちの少なくとも１つが、積層されたロードロックチャンバ、三重積層されたロードロックチャンバ、又は処理能力を有するロードロックチャンバである、連結することをさらに含む、請求項１１に記載の方法。
第４のチャンバ及び第５のチャンバを前記複数のファセットのうちの前記第１のファセットに連結することであって、前記第４のチャンバ及び前記第５のチャンバは、それぞれ、前記第１のチャンバの前記第１のファセット−側面の寸法にほぼ等しいファセット−側面の寸法を有する、連結すること、並びに
第６のチャンバを前記複数のファセットのうちの前記第２のファセットに連結することであって、前記第６のチャンバは、前記第２のチャンバの前記第２のファセット−側面の寸法にほぼ等しい第６のファセット−側面の寸法を有する、連結すること
をさらに含む、請求項１１に記載の方法。